KR101490480B1 - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101490480B1
KR101490480B1 KR20080065548A KR20080065548A KR101490480B1 KR 101490480 B1 KR101490480 B1 KR 101490480B1 KR 20080065548 A KR20080065548 A KR 20080065548A KR 20080065548 A KR20080065548 A KR 20080065548A KR 101490480 B1 KR101490480 B1 KR 101490480B1
Authority
KR
South Korea
Prior art keywords
forming
color filter
protective film
gate
electrode
Prior art date
Application number
KR20080065548A
Other languages
English (en)
Other versions
KR20100005496A (ko
Inventor
김장수
김상수
김시열
김장섭
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20080065548A priority Critical patent/KR101490480B1/ko
Priority to US12/335,928 priority patent/US7804093B2/en
Publication of KR20100005496A publication Critical patent/KR20100005496A/ko
Application granted granted Critical
Publication of KR101490480B1 publication Critical patent/KR101490480B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Abstract

본 발명의 박막 트랜지스터 기판은 절연 기판 위에 형성되어 있으며 절연되어 교차하는 게이트선 및 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 게이트선 및 데이터선을 따라 형성되어 있으며 색필터 충진 영역을 구획하는 격벽, 충진 영역 내에 형성되어 있는 색필터, 색필터 및 격벽 위에 형성되어 있는 보호막, 보호막 위에 형성되어 있으며 보호막 및 색필터에 형성되어 있는 접촉 구멍을 통해 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하고, 색필터 충진 영역의 평면 형상은 직사각형이다.
COA, 잉크젯, 격벽

Description

박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전기장 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 하나의 표시판(이하'박막 트랜지스터 교피나'이라 한다)에는 복수의 박막 트랜지스터와 화소 전극이 행렬의 형태로 배열되어 있고, 다른 표시판(이하'공통 전극 표시판'이라 한다)에는 적색, 녹색 및 청색의 색 필터가 형성되어 있고 그 전면을 공통 전극이 덮고 있는 구조가 주류이다.
그러나, 이러한 액정 표시 장치는 화소 전극과 색 필터가 다른 표시판에 형성되므로 화소 전극과 색 필터 사이에 정확한 정렬(align)이 곤란하여 정렬 오차가 발생할 수 있다.
이를 해결하기 위하여, 색 필터와 화소 전극을 동일한 표시판에 형성하는 구조(color filter on array, CoA) 구조가 제안되었다.
박막 트랜지스터와 함께 색필터를 형성할 때 색 필터는 잉크젯 인쇄 방법으로 형성될 수 있다. 잉크젯 인쇄 방법은 구획되어 있는 소정 위치에 액체 잉크를 분사하여 각각의 잉크가 착색된 이미지를 구현하는 기술로, 적색 필터, 녹색 필터 및 청색 필터를 포함한 복수의 색 필터를 한번에 형성할 수 있어서 제조 공정, 시간 및 비용이 크게 절감될 수 있다.
이때, 잉크젯 인쇄 방법은 액체 상태의 잉크를 사용하므로 이들을 가둘 수 있는 격벽이 필요하다. 격벽은 색필터를 가두는 기능 이외에 빛샘을 방지하는 기능을 하기 때문에 화소 전극의 형태 및 접촉 구멍의 위치에 따라서 다양한 모양으로 형성된다. 그러나 격벽의 패턴이 다양할 경우에 이를 형성하기 위해서는 다양한 마스크 패턴이 요구된다.
그리고 색필터를 격벽 내에 채울 때 격벽의 모양이 복잡할수록 색필터가 덜 채워지는 부분이 발생할 수 있으며, 이웃 화소로 색필터가 넘치는 현상이 발생할 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 다양한 패턴의 화소 전극에 사용할 수 있는 격벽을 포함하는 박막 트랜지스터 기판 및 그 제조 방법을 제공하 는 것이다.
그리고 잉크젯으로 색필터를 형성할 때 색필터가 덜 채워지는 부분이 발생하지 않으며, 이웃 화소로 색필터가 넘치는 것을 방지하는 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 기판은 절연 기판, 절연 기판 위에 형성되어 있으며 절연되어 교차하는 게이트선 및 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 게이트선 및 데이터선을 따라 형성되어 있으며 색필터 충진 영역을 구획하는 격벽, 충진 영역 내에 형성되어 있는 색필터, 색필터 및 격벽 위에 형성되어 있는 보호막, 보호막 위에 형성되어 있으며 보호막 및 색필터에 형성되어 있는 접촉 구멍을 통해 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하고, 색필터 충진 영역의 평면 형상은 직사각형이다.
접촉 구멍을 이루는 보호막 및 색필터의 경계선은 일치할 수 있다.
접촉 구멍은 충진 영역 내의 임의의 위치에 형성될 수 있다.
격벽과 색필터의 두께 차이는 0.3㎛ 이상일 수 있다.
격벽은 흑색 안료를 포함할 수 있으며, 보호막은 감광성 유기 물질로 이루어질 수 있다.
격벽은 충진 영역 내에 형성되어 있는 확장부를 더 포함하고, 접촉 구멍은 확장부 안에 형성되어 있을 수 있다.
접촉 구멍을 이루는 보호막 및 확장부의 경계선은 일치할 수 있다.
상기한 다른 과제를 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체 및 저항성 접촉층을 형성하는 단계, 저항성 접촉층 위에 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극 위에 하부 보호막을 형성하는 단계, 하부 보호막 위에 게이트선 및 데이터선을 따라 사각형의 격벽을 형성하는 단계, 격벽으로 정의되는 충진 영역 내에 색필터를 형성하는 단계, 색필터 위에 상부 보호막을 형성하는 단계, 상부 보호막 및 색필터를 동시에 식각하여 드레인 전극을 노출하는 접촉 구멍을 형성하는 단계, 상부 보호막 위에 접촉 구멍을 통해 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기한 또 다른 과제를 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체 및 저항성 접촉층을 형성하는 단계, 저항성 접촉층 위에 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극 위에 하부 보호막을 형성하는 단계, 하부 보호막 위에 게이트선 및 데이터선을 따라 형성한 직선부 및 드레인 전극의 적어도 일부와 중첩하는 확장부를 가지는 격벽을 형성하는 단계, 격벽으로 정의되는 충진 영역 내에 색필터를 형성하는 단계, 색필터 위에 상부 보호막을 형성하는 단계, 상부 보호막 및 확장부를 동시에 식각하여 드레인 전극을 노출하는 접촉 구멍을 형성하는 단계, 상부 보호막 위에 접촉 구멍을 통해 드레인 전극과 연 결되는 화소 전극을 형성하는 단계를 포함할 수 있다.
본 발명에 따르면 격벽은 굴곡부 또는 돌출부를 포함하지 않으므로 화소 내에서 어떠한 위치에 접촉 구멍이 형성되더라도 격벽의 패턴을 바꾸지 않아도 되므로 어떠한 화소 전극 패턴에서도 동일한 격벽용 마스크를 이용할 수 있다.
또한, 격벽을 형성할 때 접촉 구멍이 될 부분을 미리 개구 시키지 않으므로 접촉 구멍을 형성하기 위한 면적을 최소화할 수 있어 개구율이 증가한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1을 참조하면, 본 실시예에 따른 액정 표시 장치는 복수의 게이트선(GL), 복수 쌍의 데이터선(DLa, DLb) 및 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결된 복수의 화소(PX)를 포함한다. 액정 표시 장치를 구조적으로 보면 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 그 사이에 들어 있는 액정층(3)을 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 부화소(PXa, PXb)는 스위칭 소자(Qa, Qb)와 액정 축전기(Clca, Clcb) 및 유지 축전기(storage capacitor)(Csta, Cstb)를 포함한다.
스위칭 소자(Qa, Qb)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DLa, DLb)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca, Clcb) 및 유지 축전기(Csta, Cstb)와 연결되어 있다.
액정 축전기(Clca, Clcb)는 부화소 전극(191a, 191b)과 공통 전극(270)을 두 단자로 하고, 두 단자 사이의 액정층(3) 부분을 유전체로 하여 형성된다.
액정 축전기(Clca, Clcb)의 보조적인 역할을 하는 유지 축전기(Csta, Cstb)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 부화소 전극(191a, 191b)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다.
두 액정 축전기(Clca, Clcb)에 충전되는 전압은 서로 약간의 차이가 나도록 설정되어 있다. 예를 들면, 액정 축전기(Clca)에 인가되는 데이터 전압이 액정 축 전기(Clcb)에 인가되는 데이터 전압에 비하여 항상 낮거나 높도록 설정한다. 이렇게 두 액정 축전기(Clca, Clcb)의 전압을 적절하게 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 할 수 있어 액정 표시 장치의 측면 시인성을 향상할 수 있다.
[제1 실시예]
그러면 도 2 내지 도 5를 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대해서 더욱 상세히 설명한다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 3은 도 2의 액정 표시 장치를 III-III선을 따라 잘라 도시한 단면도이고, 도 4는 도2의 액정 표시 장치의 격벽을 도시한 평면도이고, 도 5는 본 발명의 한 실시예에 따른 화소 전극의 기본이 되는 기본 전극을 도시한 평면도이다.
도 2 및 도 3을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 하부 표시판(100)에 대하여 설명한다.
절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131, 135)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 제1 및 제2 게이트 전극(gate electrode)(124a, 124b)을 포함한다.
유지 전극선은 게이트선(121)과 실질적으로 나란하게 뻗은 줄기선(stem)(131)과 이로부터 뻗어 나온 복수의 유지 전극(135)을 포함한다.
유지 전극선(131, 135)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131, 135) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있으며, 게이트 절연막(140) 위에는 비정질 또는 결정질 규소 등으로 만들어진 복수의 반도체(154a, 154b)가 형성되어 있다.
반도체(154a, 154b) 위에는 각각 복수 쌍의 저항성 접촉 부재(ohmic contact)(161a, 161b, 163a, 163b, 165a, 165b)가 형성되어 있으며, 저항성 접촉 부재(161a, 161b, 163a, 163b, 165a, 165b)는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
저항성 접촉 부재(161a, 161b, 163a, 163b, 165a, 165b) 및 게이트 절연막(140) 위에는 복수 쌍의 데이터선(data line)(171a, 171b)과 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)이 형성되어 있다.
데이터선(171a, 171b)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선의 줄기선(131)과 교차한다. 데이터선(171a, 171b)은 제1, 제2 게이트 전극(124a, 124b)을 향하여 뻗어 U자형으로 굽은 제1 및 제2 소스 전극(source electrode)(173a, 173b)을 포함하며, 제1 및 제2 소스 전극(173a, 173b)은 제1, 제2 게이트 전극(124a, 124b)을 중심으로 제1 및 제2 드레인 전극(175a, 175b)과 마주한다.
제1 및 제2 드레인 전극(175a, 175b)은 제1 소스 전극(173a)으로 일부 둘러싸인 한 쪽 끝에서부터 위로 뻗어 있으며 반대쪽 끝은 다른 층과의 접속을 위해 면적이 넓을 수 있다.
그러나 제1 및 제2 드레인 전극(175a, 175b)을 비롯한 데이터선(171a, 171b)의 모양 및 배치는 여러 형태로 변형될 수 있다.
제1 및 제2 게이트 전극(124a, 124b), 제1 및 제2 소스 전극(173a, 173b) 및 제1 및 제2 드레인 전극(175a, 175b)은 제1 및 제2 반도체(154a, 154b)와 함께 제1 및 제2 박막 트랜지스터(thin film transistor, TFT)(Qa, Qb)를 이루며, 제1 및 제2 박막 트랜지스터(Qa, Qb)의 채널(channel)은 제1 및 제2 소스 전극(173a, 173b)과 제1 및 제2 드레인 전극(175a, 175b) 사이의 제1 및 제2 반도체(154a, 154b)에 형성된다.
저항성 접촉 부재(161a, 161b, 163a, 163b, 165a, 165b)는 그 아래의 반도체(154a, 154b)와 그 위의 데이터선(171a, 171b), 드레인 전극(175a, 175b) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154a, 154b)에는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이를 비롯하여 데이터선(171a, 171b) 및 드레인 전극(175a, 175b)으로 가리지 않고 노출된 부분이 있다.
저항성 접촉 부재(161a, 161b, 163a, 163b, 165a, 165b)와 데이터선(171a, 171b, 173a, 173b) 및 드레인 전극(175a, 175b)는 동일한 평면 패턴을 가지고, 드레인 전극(175a, 175b)과 소스 전극(173a, 173b) 사이의 노출된 부분을 제외하고 반도체(154a, 154b)와 실질적으로 동일한 평면 패턴을 가진다.
데이터선(171a, 171b), 드레인 전극(175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 질화규소 또는 산화규소 따위로 만들어진 하부 보호막(180p)이 형성되어 있다.
하부 보호막(180p) 위에는 격벽(361)이 형성되어 있다. 격벽(361)은 흑색 따위의 빛을 흡수할 수 있는 차광 절연 물질을 포함함으로써 차광 부재(light blocking member) 역할을 할 수 있다.
도 4를 참조하면, 격벽(361)은 게이트선(121) 및 데이터선(171a, 171b)을 따라 형성되어 있다. 격벽(361)으로 둘러싸인 영역은 색필터(230)가 채워지는 충진 영역으로 대략 직사각형 모양을 이룬다.
다시 도 2 및 3을 참조하면 충진 영역에는 색필터(230)가 채워져 있다.
여기서 하부 보호막(180p)은 색필터(230)의 안료가 노출된 반도체(154a, 154b) 부분으로 유입되는 것을 방지할 수 있다.
격벽(361) 및 색필터(230) 위에는 상부 보호막(180q)이 형성되어 있다. 상부 보호막(180q)은 감광성을 가지는 유기 물질로 형성할 수 있다. 또한, 상부 보호막(180q)은 화소 전극(191)과 데이터선(171a, 171b)과의 커플링 현상을 감소시키고 기판을 평탄화하기 위해서 1.0㎛이상 형성하는 것이 바람직하다.
상부 보호막(180q), 색필터(230) 및 하부 보호막(180p)에는 제1 및 제2 드레인 전극(175a, 175b)을 드러내는 복수의 접촉 구멍(185a, 185b)이 형성되어 있다. 상부 보호막(180q), 색필터(230) 및 하부 보호막(180p)에 형성된 접촉 구멍(185a, 185b)은 동시에 형성되기 때문에 접촉 구멍(185a, 185b)을 이루는 상부 보호 막(180q), 색필터(230) 및 하부 보호막(180p)의 경계선은 실질적으로 동일한 평면 패턴을 가진다.
이처럼 본 발명의 한 실시예에서는 도 4에서와 같이 격벽(361)을 게이트선(121) 및 데이터선(171a, 171b) 위에만 형성하여 대략 사각형이되도록 형성하여 화소 내에는 격벽(361)이 형성되지 않기 때문에 격벽(361)이 차지하는 면적을 최소화할 수 있으므로 개구율을 증가시킬 수 있다.
상부 보호막(180q) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다.
각 화소 전극(191)은 간극(91)을 사이에 두고 서로 분리되어 있는 제1 및 제2 부화소 전극(191a, 191b)을 포함하며, 제1 및 제2 부화소 전극(191a, 191b)은 각각 도 5에 도시한 기본 전극(199) 또는 그 변형을 하나 이상 포함하고 있다.
그러면 도 5를 참고하여, 기본 전극(199)에 대해 상세하게 설명한다.
도 5에 도시한 바와 같이 기본 전극(199)의 전체적인 모양은 사각형이며 가로 줄기부(193) 및 이와 직교하는 세로 줄기부(192)로 이루어진 십자형 줄기부를 포함한다. 또한 기본 전극(199)은 가로 줄기부(193)와 세로 줄기부(192)에 의해 제1 부영역(Da), 제2 부영역(Db), 제3 부영역(Dc), 그리고 제4 부영역(Dd)으로 나뉘어지며 각 부영역(Da-Dd)은 복수의 제1 내지 제4 미세 가지부(194a, 194b, 194c, 194d)를 포함한다.
제1 미세 가지부(194a)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 왼쪽 위 방향으로 비스듬하게 뻗어 있으며, 제2 미세 가지부(194b)는 가로 줄기 부(193) 또는 세로 줄기부(192)에서부터 오른쪽 위 방향으로 비스듬하게 뻗어 있다. 또한 제3 미세 가지부(194c)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 왼쪽 아래 방향으로 뻗어 있으며, 제4 미세 가지부(194d)는 가로 줄기부(193) 또는 세로 줄기부(192)에서부터 오른쪽 아래 방향으로 비스듬하게 뻗어 있다.
제1 내지 제4 미세 가지부(194a-194d)는 게이트선(121) 또는 가로 줄기부(193)와 대략 45도 또는 135도의 각을 이룬다. 또한 이웃하는 두 부영역(Da-Dd)의 미세 가지부(194a-194d)는 서로 직교할 수 있다.
도시하지 않았으나 미세 가지부(194a-194d)의 폭은 가로 줄기부(193) 또는 세로 줄기부(192)에 가까울수록 넓어질 수 있다.
다시 도 2 내지 도 5를 참고하면, 제1 및 제2 부화소 전극(191a, 191b)은 각각 하나의 기본 전극(199)을 포함한다. 다만 화소 전극(191) 전체에서 제2 부화소 전극(191b)이 차지하는 면적이 제1 부화소 전극(191a)이 차지하는 면적보다 클 수 있으며, 이때, 제2 부화소 전극(191b)는 제1 부화소 전극(191a)의 면적보다 1.0배에서 2.2배 정도 크도록 기본 전극(199)의 크기를 다르게 형성한다.
제1 및 제2 부화소 전극(191a, 191b)은 접촉 구멍(185a, 185b)을 통하여 제1 및 제2 드레인 전극(175a, 175b)과 물리적, 전기적으로 연결되어 있으며, 제1 및 제2 드레인 전극(175a, 175b)으로부터 데이터 전압을 인가 받는다.
이러한 화소 전극(191)의 평면 패턴은 기준 전극(199)을 다양하게 배치함으로써 도 6 및 7에 도시한 바와 같이 다양한 패턴으로 형성될 수 있다.
도 6 및 도 7은 본 발명의 한 실시예에 따른 화소 전극, 드레인 전극 및 접 촉 구멍을 도시한 배치도이다.
도 6 및 7을 참조하면, 기준 전극(199)의 배치에 따라서 드레인 전극(175a, 175b)의 모양이 변형되고 이에 따라서 화소 전극(191a, 191b)과 접촉하기 위한 접촉 구멍(185a, 185b)의 위치도 달라진다.
그러나 본 발명의 실시예에서와 같이 격벽(361)을 사각형으로 형성하면 접촉 구멍(185a, 185b)의 위치가 달라지더라도 문제가 되지 않는다.
화소 전극(191) 위에는 배향막(11)이 형성되어 있다.
다음 상부 표시판(200)에 대하여 설명한다.
절연 기판(210) 위에 공통 전극(270)이 형성되어 있으며, 그 위에는 배향막(21)이 형성되어 있다. 각 배향막(11, 21)은 수직 배향막일 수 있다.
그리고 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있을 수 있다.
하부 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(3)은 음의 유전율 이방성을 가지는 액정 분자(도시하지 않음)를 포함한다.
게이트선(121)에 게이트 신호를 인가하면 데이터 전압이 데이터선(171a, 171b)을 통해 제1 및 제2 부화소 전극(191a, 191b)에 인가된다. 그러면 데이터 전압을 인가 받은 제1 및 제2 부화소 전극(191a, 191b)은 공통 전압을 인가 받은 공통 전극(270)과 함께 액정층(3)에 전기장을 생성하게 된다. 이때, 미세 가지부(194a-194d)의 변들은 전기장을 왜곡하여 미세 가지부(194a-194d)의 변에 수직인 수평 성분을 만들어 내고 액정 분자들의 경사 방향은 수평 성분에 의하여 결정되는 방향으로 결정된다. 따라서 액정 분자들이 처음에는 미세 가지부(194a-194d)의 변에 수직인 방향으로 기울어지려 한다. 그러나 이웃하는 미세 가지부(194a-194d)의 변에 의한 전기장의 수평 성분의 방향이 반대이고 미세 가지부(194a-194d) 사이의 간격이 좁기 때문에 서로 반대 방향으로 기울어지려는 액정 분자들이 함께 미세 가지부(194a-194d)의 길이 방향에 평행한 방향으로 기울어지게 된다.
본 발명의 한 실시예에서 한 화소(PX)의 미세 가지부(194a-194d)가 뻗어 나가는 길이 방향이 모두 네 방향이므로 액정 분자들이 기울어지는 방향도 총 네 방향이 된다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 각각 다른 데이터선(171a, 171b)을 통해 별개의 데이터 전압을 인가 받으며 면적이 상대적으로 작은 제1 부화소 전극(191a)의 전압이 면적이 상대적으로 큰 제2 부화소 전극(191b)의 전압보다 높다.
이와 같이 제1 부화소 전극(191a)과 제2 부화소 전극(191b)의 전압이 다르면 두 화소 전극(191a, 191b)에서 형성되는 액정 축전기(Clca, Clcb)에 작용하는 전압이 다르므로 각 부화소(PXa, PXb)의 액정 분자들이 기울어진 각도가 달라지므로 이들에 인가되는 전압을 적절하게 맞추면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 할 수 있으므로 측면 시인성을 향상할 수 있다.
이상 설명한 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 도 8 내지 11을 참조하여 설명한다.
도 8 내지 11은 도 2 및 도 3의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 차례로 도시한 단면도이다.
도 8에 도시한 바와 같이, 절연 기판(110) 위에 게이트 전극(124a, 124b)을 포함하는 게이트선(121)을 형성한다.
다음 도 9에 도시한 바와 같이, 게이트선(121)을 포함하는 기판(110) 위에 게이트 절연막, 불순물이 도핑되지 않은 비정질 규소층, 불순물이 도핑된 비정질 규소층 및 데이터 도전층을 차례로 적층한다.
이어서 데이터 도전층 위에 감광막(도시하지 않음)을 도포하고 슬릿 마스크 따위를 사용하여 두께가 다른 감광 패턴을 형성한다. 그리고 감광 패턴을 마스크로하여 데이터 도전층, 불순물이 도핑된 비정질 규소층 및 불순물이 도핑되지 않은 비정질 규소층을 1차 식각하여 반도체(154a, 154b)를 형성한 후 데이터 도전층을 2차 식각하여 소스 전극(173a, 173b)을 포함하는 데이터선(171a, 171b) 및 드레인 전극(175a, 175b)를 형성한다.
이후 소스 전극(173a, 173b) 및 드레인 전극(175a, 175b)을 마스크로 이들 사이에 노출되어 있는 비정질 규소층을 제거하여 저항성 접촉층(161a, 161b, 163a, 163b, 165a, 165b)을 형성한다.
도 10에 도시한 바와 같이, 데이터선(171a, 171b) 및 드레인 전극(175a, 175b) 하부 보호막(180p)을 형성한다. 그리고 하부 보호막(180p) 위에 흑색 유기 물질을 형성한 후 패터닝하여 격벽(361)을 형성한다.
이후 격벽(361)으로 정의 되는 화소 내에 색필터(230)를 형성한다. 색필 터(230)는 잉크젯 인쇄 방법으로 형성할 수 있으며, 잉크젯 인쇄 방법은 잉크젯용 헤드를 이동하면서 색필터 용액을 적하하고, 색필터 용액을 건조하는 방식으로 진행된다.
본 발명의 격벽(361)은 게이트선(121) 및 데이터선(171a, 171b)을 따라 형성되어 색필터(230)가 채워지는 충진 영역이 사각형을 이룬다. 즉, 격벽(361)은 어떠한 돌출부를 포함하지 않는 직선으로만 형성되기 때문에 잉크젯으로 색필터(230)를 형성할 때 색필터(230)가 덜 채워지는 현상을 감소시킬 수 있다.
도 11에 도시한 바와 같이, 색필터(230) 및 격벽(361) 위에 상부 보호막(180q)을 형성한 후 상부 보호막(180q), 색필터(230) 및 하부 보호막(180p)을 식각하여 접촉구(185a, 185b)를 형성한다. 이때, 감광성 유기 물질로 상부 보호막(180q)를 형성할 경우 상부 보호막(180q)은 노광 후 현상하고, 색필터(230) 및 하부 보호막(180p)은 건식 식각한다. 상부 보호막(180q), 색필터(230) 및 하부 보호막(180p)을 함께 식각하기 때문에 상부 보호막(180q), 색필터(230) 및 하부 보호막(180p)에 형성되는 접촉 구멍(185a, 185b)의 내부 경계선은 실질적으로 동일한 평면 패턴을 가지고 이들의 경계선은 일치한다.
본 발명의 한 실시예에서와 같이 격벽(361)이 게이트선(121) 및 데이터선(171a, 171b) 부위에만 형성되어 대략 사각형이기 때문에 접촉 구멍(185a, 185b)을 화소 전극(191)의 임의의 영역에 형성할 수 있다. 따라서 도 6 및 도 7에서와 같이 화소 전극(191)의 모양에 따른 접촉 구멍(185a, 185b)의 위치가 바뀌더라도 격벽(361)을 형성하기 위한 마스크의 모양은 변경할 필요가 없다.
이후 도 3에 도시한 바와 같이, 상부 보호막(180q) 위에 화소 전극(191)을 형성한다. 그리고 화소 전극(191) 위에 배향막(11)을 형성한다.
[실시예 2]
다음 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판에 대해서 도 12 및 도 13을 참고하여 설명한다.
도 12은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 도 13은 도 12의 박막 트랜지스터 기판이 격벽을 도시한 평면도이고, 도 14는 도 12의 액정 표시 장치를 XIV-XIV선을 따라 자른 단면도이다.
본 실시예에 따른 박막 트랜지스터 기판은 대부분 도 2 내지 도 5에 도시한 박막 트랜지스터 기판과 동일하므로 중복되는 설명은 생략하며, 전술한 실시예와 동일한 구성요소는 동일한 도면 부호를 부여한다.
도 12 내지 도 14를 참조하면, 격벽(361)은 게이트선(121) 및 데이터선(171a, 171b)을 따라 형성되어 있는 직선부(361a)와 화소 내에 위치하는 확장부(361b)를 포함한다. 이때, 접촉 구멍(185a, 185b)은 확장부(361b)내에 위치한다. 그리고 접촉 구멍(185a, 185b)은 상부 보호막(180q), 격벽(361b) 및 하부 보호막(180p)에 걸쳐 형성되어 있으며, 접촉 구멍(185a, 185b)을 이루는 상부 보호막(180q), 격벽(361b) 및 하부 보호막(180p)의 경계선은 실질적으로 동일한 평면 패턴을 가지며 이들의 경계선은 일치한다. 이때, 경계선이 일치하는 것은 공정 오차 범위내이다.
그럼 이러한 박막 트랜지스터 기판을 제조하는 방법을 도 14 및 도 15를 참 조하여 설명한다.
도 15 및 도 16는 도 12 및 도 13의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 차례로 도시한 단면도이다.
앞서 설명한 도 8 및 도 9에 도시한 방법으로 기판(110) 위에 게이트선(121), 게이트 절연막(140), 반도체(154), 저항성 접촉층(161a, 161b, 163a, 163b, 165a, 165b), 데이터 배선(171a, 171b, 173a, 173b, 175a, 175b)을 형성한다.
그리고 도 15에 도시한 바와 같이, 데이터 배선 위에 하부 보호막(180p)을 형성한다. 이후 하부 보호막(180p) 위에 직선부(361a) 및 확장부(361b)를 포함하는 격벽(361)을 형성한다.
그런 다음 잉크젯 인쇄 방법으로 색필터(230)를 형성하고, 색필터(230) 위에 상부 보호막(180q)을 형성한다.
다음 도 16에 도시한 바와 같이, 상부 보호막(180q), 색필터(230), 격벽(361) 및 하부 보호막(180p)을 식각하여 접촉구(185a, 185b)를 형성한다.
여기서 접촉 구멍(185a, 185b)을 이루는 상부 보호막(180q), 격벽(361b) 및 하부 보호막(180p)의 경계선은 실질적으로 동일한 평면 패턴을 가진다.
본 발명의 실시예에서는 접촉 구멍(185a, 185b)이 형성될 부분에도 격벽의 확장부(361b)를 미리 남겨두고 접촉 구멍(185a, 185b)을 형성할 때 함께 제거함으로써 격벽(361b)이 형성되는 면적을 최소화할 수 있다. 즉, 종래에는 확장부(361b)을 형성할 때 접촉 구멍(185a, 185b)이 형성되는 부분이 개구(open)되도록 도넛 형태로 확장부(361b)를 형성하였다. 이처럼 접촉 구멍(185a, 185b)이 형성될 부분을 미리 형성하면, 공정 마진을 고려하여 필요로 하는 접촉 구멍(185a, 185b)보다도 크게 형성해야 하기 때문에 확장부(361b)의 면적이 넓어지게 된다.
그러나 본 발명의 실시예에서는 확장부(361b)에 미리 개구부를 형성하지 않고 상부 보호막(180q)와 함께 격벽(361b)을 제거하기 때문에 필요로 하는 접촉 구멍(185a, 185b)과 큰 차이 없이 형성할 수 있으므로 확장부(361b)의 면적을 최소화할 수 있어 개구율을 증가시킬 수 있다.
또한, 확장부(361b)가 차지하는 면적을 최소화할 수 있으므로 종래와 같은 패턴으로 화소 전극을 형성하면 직선부(361a)와 확장부(361b) 사이의 거리가 종래보다 멀어지므로 둘 사이에서의 색필터(230)의 흐름성을 향상시킬 수 있다. 따라서 충진 영역에 빈공간 없이 색필터(230)를 채울 수 있다.
또한, 잉크젯 공정으로 색필터(230)를 형성할 때 개구되어 있는 부분으로 색필터(230)가 유입될 수 있으나 본 발명의 실시예에서와 같이 확장부를 형성한 다음 접촉 구멍(185a, 185b)를 형성하면 접촉 구멍(185a, 185b)이 색필터(230)로 오염되지 않는다.
다음 도 13에 도시한 바와 같이 접촉구(185a, 185b)를 통해 드레인 전극(175a, 175b)과 연결되는 화소 전극(191)을 형성하고, 화소 전극(191) 위에 배향막(11)을 형성한다.
[실시예3]
본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도 17을 참고하여 설명한다.
도 17은 도 2 및 도 3의 액정 표시 장치용 박막 트랜지스터 기판을 III-III선을 따라 자른 단면도이다.
본 실시예에 따른 박막 트랜지스터 기판은 대부분 도 2 내지 도 3에 도시한 박막 트랜지스터 기판과 동일하므로 중복되는 설명은 생략하며, 전술한 실시예와 동일한 구성요소는 동일한 도면 부호를 부여한다.
도 17을 참조하며, 격벽(361)은 앞서 설명한 도 3 및 도 13의 박막 트랜지스터 기판의 격벽(361)보다 두껍게 형성되어 있다. 이때 격벽(361)의 두께는 2㎛이상인 것이 바람직하다.
색필터(230)와 격벽(361)의 두께는 1.5~1.7㎛로 거의 차이가 없어 잉크젯 인쇄 방법으로 색필터(230)를 형성할 때 색필터(230)가 이웃 화소로 넘치는 것을 방지하기 위해서 격벽(361)을 일정 폭 이상으로 넓게 형성하여야 한다. 그러나 본 발명의 실시예에서와 같이 격벽(361)의 두께를 2㎛이상으로 형성하면 격벽(361)과 색필터(230)가 0.3㎛이상의 두께차이를 가질 수 있으므로 격벽(361)의 폭을 넓게 형성하지 않아도 색필터(230)가 이웃 화소로 넘는 것을 방지할 수 있다. 따라서 격벽(361)의 폭을 줄일 수 있으므로 화소의 개구율을 증가시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 3은 도 2의 액정 표시 장치를 III-III선을 따라 잘라 도시한 단면도이다.
도 4는 도2의 액정 표시 장치의 격벽을 도시한 평면도이다.
도 5는 본 발명의 한 실시예에 따른 화소 전극의 기본이 되는 기본 전극을 도시한 평면도이다.
도 6 및 도 7은 본 발명의 한 실시예에 따른 화소 전극, 드레인 전극 및 접촉 구멍을 도시한 배치도이다.
도 8 내지 11은 도 2 및 도 3의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 차례로 도시한 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 13은 도 12의 박막 트랜지스터 기판이 격벽을 도시한 평면도이다.
도 14는 도 12의 액정 표시 장치를 XIV-XIV선을 따라 자른 단면도이다.
도 15 및 도 16은 도 12 및 도 13의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 차례로 도시한 단면도이다.
도 17은 도 2 및 도 3의 액정 표시 장치용 박막 트랜지스터 기판을 III-III선을 따라 자른 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
3: 액정층 11, 21: 배향막
100: 박막 트랜지스터 표시판
110, 210: 절연 기판 121: 게이트선
124a, 124b: 게이트 전극 131: 유지 전극선
135: 유지 전극 135: 연결부
140: 게이트 절연막 154a, 154b: 반도체
161a, 161b, 163b, 165b, 165a, 165b: 저항성 접촉 부재
171a, 171b: 데이터선 73a, 173b: 소스 전극
175a, 175b: 드레인 전극 180p, 180q: 보호막
185a 185b: 접촉 구멍
191: 화소 전극
191a, 191b: 부화소 전극
200: 공통 전극 표시판
361: 격벽 230: 색필터
270: 공통 전극

Claims (10)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 절연되어 교차하는 게이트선 및 데이터선,
    상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 게이트선 및 데이터선을 따라 형성되어 있으며 색필터 충진 영역을 구획하는 격벽,
    상기 충진 영역 내에 형성되어 있는 색필터,
    상기 색필터 및 격벽 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 보호막 및 색필터에 형성되어 있는 접촉 구멍을 통해 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하고,
    상기 색필터 충진 영역의 평면 형상은 직사각형이고,
    상기 색필터는 상기 기판과 상기 화소 전극 사이에 위치하는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 접촉 구멍을 이루는 상기 보호막 및 색필터의 경계선은 일치하는 박막 트랜지스터 기판.
  3. 제1항에서,
    상기 접촉 구멍은 상기 충진 영역 내의 임의의 위치에 형성되는 박막 트랜지스터 기판.
  4. 제1항에서,
    상기 격벽과 상기 색필터의 두께 차이는 0.3㎛ 이상인 박막 트랜지스터 기판.
  5. 제1항에서,
    상기 격벽은 흑색 안료를 포함하는 박막 트랜지스터 기판.
  6. 제1항에서,
    상기 보호막은 감광성 유기 물질로 이루어지는 박막 트랜지스터 기판.
  7. 제1항에서,
    상기 격벽은 상기 충진 영역 내에 형성되어 있는 확장부를 더 포함하고,
    상기 접촉 구멍은 상기 확장부 안에 형성되어 있는 박막 트랜지스터 기판.
  8. 제7항에서,
    상기 접촉 구멍을 이루는 상기 보호막 및 확장부의 경계선은 일치하는 박막 트랜지스터 기판.
  9. 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 및 저항성 접촉층을 형성하는 단계,
    상기 저항성 접촉층 위에 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 드레인 전극 위에 하부 보호막을 형성하는 단계,
    상기 하부 보호막 위에 상기 게이트선 및 데이터선을 따라 사각형의 격벽을 형성하는 단계,
    상기 격벽으로 정의되는 충진 영역 내에 색필터를 형성하는 단계,
    상기 색필터 위에 상부 보호막을 형성하는 단계,
    상기 상부 보호막 및 색필터를 동시에 식각하여 상기 드레인 전극을 노출하는 접촉 구멍을 형성하는 단계,
    상기 상부 보호막 위에 상기 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고,
    상기 색필터는 상기 기판과 상기 화소 전극 사이에 위치하는 박막 트랜지스터 기판의 제조 방법.
  10. 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체 및 저항성 접촉층을 형성하는 단계,
    상기 저항성 접촉층 위에 소스 전극을 가지는 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 드레인 전극 위에 하부 보호막을 형성하는 단계,
    상기 하부 보호막 위에 상기 게이트선 및 데이터선을 따라 형성한 직선부 및 상기 드레인 전극의 적어도 일부와 중첩하는 확장부를 가지는 격벽을 형성하는 단계,
    상기 격벽으로 정의되는 충진 영역 내에 색필터를 형성하는 단계,
    상기 색필터 위에 상부 보호막을 형성하는 단계,
    상기 상부 보호막 및 확장부를 동시에 식각하여 상기 드레인 전극을 노출하는 접촉 구멍을 형성하는 단계,
    상기 상부 보호막 위에 상기 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
KR20080065548A 2008-07-07 2008-07-07 박막 트랜지스터 기판 및 그 제조 방법 KR101490480B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080065548A KR101490480B1 (ko) 2008-07-07 2008-07-07 박막 트랜지스터 기판 및 그 제조 방법
US12/335,928 US7804093B2 (en) 2008-07-07 2008-12-16 Thin film transistor array panel and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080065548A KR101490480B1 (ko) 2008-07-07 2008-07-07 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100005496A KR20100005496A (ko) 2010-01-15
KR101490480B1 true KR101490480B1 (ko) 2015-02-06

Family

ID=41463669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080065548A KR101490480B1 (ko) 2008-07-07 2008-07-07 박막 트랜지스터 기판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7804093B2 (ko)
KR (1) KR101490480B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090103461A (ko) 2008-03-28 2009-10-01 삼성전자주식회사 액정 표시 장치
KR101499226B1 (ko) * 2008-07-25 2015-03-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2010145870A (ja) * 2008-12-19 2010-07-01 Sony Corp 液晶パネル及び電子機器
US8330712B2 (en) * 2008-12-22 2012-12-11 Lg Display Co., Ltd. Electrophoretic display device including buffer pattern in non-display region
KR20100089248A (ko) * 2009-02-03 2010-08-12 삼성전자주식회사 액정 표시 장치
KR101572081B1 (ko) * 2009-04-22 2015-11-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101973009B1 (ko) * 2012-11-13 2019-04-29 삼성디스플레이 주식회사 액정 표시 장치
KR20140091100A (ko) * 2012-12-26 2014-07-21 삼성디스플레이 주식회사 곡면 액정 표시 장치
KR20150027342A (ko) * 2013-08-30 2015-03-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102242229B1 (ko) * 2014-07-29 2021-04-21 삼성디스플레이 주식회사 액정표시장치
JP6599608B2 (ja) * 2014-10-27 2019-10-30 株式会社ジャパンディスプレイ 液晶表示装置
CN104375312B (zh) * 2014-11-11 2017-06-27 深圳市华星光电技术有限公司 一种coa阵列基板及液晶显示面板
KR20160086529A (ko) * 2015-01-09 2016-07-20 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN104733456B (zh) * 2015-03-23 2018-04-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102392672B1 (ko) * 2015-04-29 2022-04-29 삼성디스플레이 주식회사 액정 표시 장치
KR102481382B1 (ko) * 2016-01-18 2022-12-27 삼성디스플레이 주식회사 박막트랜지스터 기판과 그 제조 방법, 및 이를 포함하는 액정 표시 장치
KR102498495B1 (ko) * 2016-05-03 2023-02-10 삼성디스플레이 주식회사 액정 표시 장치
CN105807478A (zh) * 2016-05-20 2016-07-27 深圳市华星光电技术有限公司 液晶显示面板及其制作方法
KR102596770B1 (ko) * 2016-12-05 2023-11-01 삼성디스플레이 주식회사 액정 표시 장치
CN109755285B (zh) * 2019-02-01 2022-12-06 合肥鑫晟光电科技有限公司 显示面板及其制造方法和显示装置
KR20210132769A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치
JP2023094232A (ja) * 2021-12-23 2023-07-05 株式会社ジャパンディスプレイ 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060036633A (ko) * 2004-10-26 2006-05-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070091924A (ko) * 2006-03-08 2007-09-12 삼성전자주식회사 표시 장치 및 그 제조 방법
KR20070101682A (ko) * 2006-04-12 2007-10-17 삼성전자주식회사 액정 표시 장치 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277732B2 (ja) 1994-11-24 2002-04-22 ソニー株式会社 カラー表示装置
JP3371853B2 (ja) 1999-07-12 2003-01-27 日本電気株式会社 アクティブマトリクス型液晶表示装置とその製造方法
JP3750055B2 (ja) 2001-02-28 2006-03-01 株式会社日立製作所 液晶表示装置
JP4066731B2 (ja) 2002-07-09 2008-03-26 セイコーエプソン株式会社 カラーフィルタ基板及びその製造方法、電気光学装置並びに電子機器
KR100929675B1 (ko) * 2003-03-24 2009-12-03 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
KR20050014060A (ko) 2003-07-29 2005-02-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101023292B1 (ko) 2003-10-28 2011-03-18 엘지디스플레이 주식회사 액정표시장치 제조방법
US7612860B2 (en) * 2003-12-01 2009-11-03 Lg Display Co., Ltd. Color filter on thin film transistor type liquid crystal display device and method of fabricating the same with an alignment key formed with the orientation layer
KR100614332B1 (ko) 2004-03-30 2006-08-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
US7292294B2 (en) * 2004-11-03 2007-11-06 Chunghwa Picture Tubes, Ltd. Manufacturing method of color filter on TFT array and manufacturing method of LCD panel
KR20070005218A (ko) 2005-07-05 2007-01-10 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법 및 박막트랜지스터기판을 포함하는 액정표시패널
KR101165751B1 (ko) 2005-07-14 2012-07-18 삼성전자주식회사 액정표시장치와 그 제조방법
KR20070082090A (ko) 2006-02-15 2007-08-21 삼성전자주식회사 표시 기판 및 이의 제조 방법
JP2006293385A (ja) 2006-05-24 2006-10-26 Semiconductor Energy Lab Co Ltd 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060036633A (ko) * 2004-10-26 2006-05-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070091924A (ko) * 2006-03-08 2007-09-12 삼성전자주식회사 표시 장치 및 그 제조 방법
KR20070101682A (ko) * 2006-04-12 2007-10-17 삼성전자주식회사 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20100005496A (ko) 2010-01-15
US20100001276A1 (en) 2010-01-07
US7804093B2 (en) 2010-09-28

Similar Documents

Publication Publication Date Title
KR101490480B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101542399B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101490489B1 (ko) 액정 표시 장치
KR101574127B1 (ko) 액정 표시 장치
US8456595B2 (en) Display device and method for manufacturing the same
KR101549962B1 (ko) 액정 표시 장치
US8553183B2 (en) Display device having reduced step coverage at overlapping portion of color filters
KR101525801B1 (ko) 어레이 기판 및 그 제조 방법
KR20100030094A (ko) 액정 표시 장치
KR20100073694A (ko) 액정 표시 장치
KR20100092738A (ko) 액정 표시 장치 및 그 제조 방법
KR20140088808A (ko) 액정 표시 장치
KR101542396B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101635954B1 (ko) 액정 표시 장치
US9494838B2 (en) Liquid crystal display device
JP5486285B2 (ja) 表示装置及びその製造方法
KR101592017B1 (ko) 표시 장치 및 그 제조 방법
KR20100052645A (ko) 어레이 기판 및 이를 갖는 액정표시장치
KR101490486B1 (ko) 표시 장치 및 그 제조 방법
KR20100047564A (ko) 액정 표시 장치 및 그 제조 방법
KR20100081504A (ko) 액정 표시 장치
KR20100095929A (ko) 색필터를 포함하는 표시판
KR20100076654A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20110045778A (ko) 박막 트랜지스터 기판
KR20080077475A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 6