KR102596770B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR102596770B1
KR102596770B1 KR1020160164346A KR20160164346A KR102596770B1 KR 102596770 B1 KR102596770 B1 KR 102596770B1 KR 1020160164346 A KR1020160164346 A KR 1020160164346A KR 20160164346 A KR20160164346 A KR 20160164346A KR 102596770 B1 KR102596770 B1 KR 102596770B1
Authority
KR
South Korea
Prior art keywords
sub
pixel electrode
liquid crystal
substrate
area
Prior art date
Application number
KR1020160164346A
Other languages
English (en)
Other versions
KR20180064598A (ko
Inventor
오호길
김훈
신기철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160164346A priority Critical patent/KR102596770B1/ko
Priority to US15/802,196 priority patent/US10330990B2/en
Priority to CN201711190332.0A priority patent/CN108153066B/zh
Publication of KR20180064598A publication Critical patent/KR20180064598A/ko
Priority to US16/416,949 priority patent/US10732468B2/en
Priority to US16/912,078 priority patent/US11119366B2/en
Application granted granted Critical
Publication of KR102596770B1 publication Critical patent/KR102596770B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 기판, 제1 기판 상에 배치되며, 제1 서브 화소 전극 및 제1 서브 화소 전극과 제1 방향을 따라 이웃하게 배치되는 제2 서브 화소 전극을 포함하는 화소 전극 및 화소 전극과 동일 층에 배치되며, 제1 폭을 갖는 제1 영역 및 제1 폭보다 큰 제2 폭을 갖는 제2 영역을 포함하는 차폐 전극을 포함하고, 제1 서브 화소 전극은 제1 방향과 교차되는 제2 방향을 따라 제1 영역과 이웃하게 배치되며, 제2 서브 화소 전극은 제2 방향을 따라 제2 영역과 이웃하게 배치된다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것이다.
표시 장치 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서 전기장이 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(vertically aligned mode) 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다.
본 발명이 해결하고자 하는 과제는 개구율 감소를 최소화시키면서, 측면 시인성을 향상시킬 수 있는 액정 표시 장치를 제공한다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 기판; 상기 제1 기판 상에 배치되며, 제1 서브 화소 전극 및 상기 제1 서브 화소 전극과 제1 방향을 따라 이웃하게 배치되는 제2 서브 화소 전극을 포함하는 화소 전극; 및 상기 화소 전극과 동일 층에 배치되며, 제1 폭을 갖는 제1 영역 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 영역을 포함하는 차폐 전극을 포함하고, 상기 제1 서브 화소 전극은 상기 제1 방향과 교차되는 제2 방향을 따라 상기 제1 영역과 이웃하게 배치되며, 상기 제2 서브 화소 전극은 상기 제2 방향을 따라 상기 제2 영역과 이웃하게 배치된다.
또한, 상기 제1 기판과 대향되는 제2 기판; 및 상기 제2 기판 상에 배치되는 블랙 매트릭스를 더 포함하고, 상기 블랙 매트릭스는 상기 제1 서브 화소 전극과 중첩되지 않으며, 상기 제2 서브 화소 전극과 적어도 일부가 중첩될 수 있다.
또한, 상기 제1 서브 화소 전극과 상기 제1 영역 사이에 위치하는 제1 이격 영역; 및 상기 제2 서브 화소 전극과 상기 제2 영역 사이에 위치하는 제2 이격 영역을 더 포함하고, 상기 블랙 매트릭스는 상기 제2 이격 영역과 상기 제1 기판을 기준으로 완전히 중첩될 수 있다.
또한, 상기 블랙 매트릭스는 상기 제1 이격 영역과 상기 제1 기판을 기준으로 적어도 일부가 중첩되거나 중첩되지 않을 수 있다.
또한, 상기 제2 이격 영역에 위치하는 복수의 액정 분자를 더 포함하고, 상기 복수의 액정 분자는 상기 블랙 매트릭스와 상기 제1 기판을 기준으로 완전히 중첩될 수 있다.
또한, 상기 제1 서브 화소 전극의 면적은 상기 제2 서브 화소 전극의 면적보다 작을 수 있다.
또한, 상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극 각각은 상기 제2 방향과 평행하는 세로 길이를 가지며, 상기 제1 서브 화소 전극의 세로 길이는 상기 제2 서브 화소 전극의 세로 길이보다 작을 수 있다.
또한, 상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극 각각은 상기 제1 방향과 평행하는 가로 길이를 가지며, 상기 제1 서브 화소 전극의 가로 길이는 상기 제2 서브 화소 전극의 가로 길이보다 작을 수 있다.
또한, 상기 제1 서브 화소 전극과 상기 제1 기판에 수직 방향으로 중첩되는 제1 슬릿부 및 상기 제2 서브 화소 전극과 상기 제1 기판에 수직 방향으로 중첩되는 제2 슬릿부를 포함하는 공통 전극을 더 포함하고, 상기 제1 슬릿부 및 상기 제2 슬릿부는 십자 형태일 수 있다.
또한, 상기 제1 슬릿부 및 상기 제2 슬릿부는 상기 제2 방향과 평행하는 세로 길이를 가지며, 상기 제1 슬릿부의 세로 길이는 상기 제2 슬릿부의 세로 길이보다 작을 수 있다.
또한, 상기 제1 슬릿부는 상기 제1 방향과 평행하는 가로부 및 상기 제2 방향과 평행하는 세로부를 포함하고, 상기 제2 슬릿부는 상기 제1 방향과 평행하는 가로부 및 상기 제2 방향과 평행하는 세로부를 포함하며, 상기 제1 슬릿부의 가로부의 폭은 상기 제1 슬릿부의 세로부의 폭보다 작고, 상기 제2 슬릿부의 가로부의 폭은 상기 제2 슬릿부의 세로부의 폭보다 작을 수 있다.
또한, 상기 제1 방향으로 연장되며, 상기 차폐 전극과 중첩되는 제1 스캔 라인; 및 상기 제1 방향으로 연장되며, 상기 제1 스캔 라인과 이웃하는 제2 스캔 라인을 더 포함하고, 상기 화소 전극은 상기 제2 스캔 라인과 전기적으로 연결되며, 상기 제2 서브 화소 전극은 적어도 일부가 상기 제1 기판을 기준으로 수직 방향으로 상기 제1 스캔 라인과 중첩될 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 기판; 상기 제1 기판 상에 배치되며, 제1 서브 화소 전극 및 상기 제1 서브 화소 전극과 제1 방향으로 이웃하는 제2 서브 화소 전극을 포함하는 화소 전극; 상기 제1 기판과 대향되는 제2 기판; 및 상기 제2 기판 상에 배치되는 블랙 매트릭스를 더 포함하고, 상기 블랙 매트릭스는 상기 제1 서브 화소 전극과 중첩되지 않으며, 상기 제2 서브 화소 전극과 적어도 일부가 중첩된다.
또한, 상기 화소 전극과 동일 층에 배치되며, 제1 폭을 갖는 제1 영역 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 영역을 포함하는 차폐 전극을 더 포함하고, 상기 제1 서브 화소 전극은 상기 제1 영역과 마주보며, 상기 제2 서브 화소 전극은 상기 제2 영역과 마주볼 수 있다.
또한, 상기 제1 서브 화소 전극과 상기 제1 영역 사이에 위치하는 제1 이격 영역; 및 상기 제2 서브 화소 전극과 상기 제2 영역 사이에 위치하는 제2 이격 영역을 더 포함하고, 상기 블랙 매트릭스는 상기 제2 이격 영역과 상기 제1 기판을 기준으로 완전히 중첩될 수 있다.
또한, 상기 블랙 매트릭스는 상기 제1 이격 영역과 상기 제1 기판을 기준으로 적어도 일부가 중첩되거나 중첩되지 않을 수 있다.
또한, 상기 제2 이격 영역에 위치하는 복수의 액정 분자를 더 포함하고, 상기 복수의 액정 분자는 상기 블랙 매트릭스와 상기 제1 기판을 기준으로 완전히 중첩될 수 있다.
또한, 상기 제1 서브 화소 전극의 면적은 상기 제2 서브 화소 전극의 면적보다 작을 수 있다.
또한, 상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극 각각은 상기 제1 방향과 교차되는 제2 방향과 평행하는 세로 길이를 가지며, 상기 제1 서브 화소 전극의 세로 길이는 상기 제2 서브 화소 전극의 세로 길이보다 작을 수 있다.
또한, 상기 제1 서브 화소 전극과 상기 제1 기판에 수직 방향으로 중첩되는 제1 슬릿부 및 상기 제2 서브 화소 전극과 상기 제1 기판에 수직 방향으로 중첩되는 제2 슬릿부를 포함하는 공통 전극을 더 포함하고, 상기 제1 슬릿부 및 상기 제2 슬릿부는 상기 제1 방향과 교차되는 제2 방향과 평행하는 세로 길이를 가지며, 상기 제1 슬릿부의 세로 길이는 상기 제2 슬릿부의 세로 길이보다 작을 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 개구율 감소를 최소화 시킬 수 있다.
또한, 측면 시인성을 향상시킬 수 있다.
또한, 고계조에서의 투과율 감소를 최소화시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치에 포함되는 화소부를 개략적으로 나타낸 레이아웃도이다.
도 2는 도 1에 도시한 게이트 도전체를 나타낸 평면도이다.
도 3은 도 1에 도시한 데이터 도전체를 나타낸 평면도이다.
도 4는 도 1에 도시한 화소 전극 및 차폐 전극을 나타낸 평면도이다.
도 5는 도 1에 도시한 화소 전극, 차폐 전극 및 블랙 매트릭스를 나타낸 평면도이다.
도 6은 도 1에 도시한 공통 전극을 나타낸 평면도이다.
도 7은 도 1의 I1-I1'선을 따라 자른 단면도이다.
도 8은 도 1의 I2-I2'선을 따라 자른 단면도이다.
도 9는 도 1에 도시한 A 영역을 확대한 도면이다.
도 10은 도 9에 도시한 Ⅱ1-Ⅱ1'선을 따라 자른 단면도이다.
도 11은 도 9에 도시한 Ⅱ2-Ⅱ2'선을 따라 자른 단면도이다.
도 12는 본 발명의 일 실시예에 따른 액정 표시 장치의 효과를 설명하기 위한 그래프이다.
도 13 내지 도 16은 본 발명의 일 실시예에 따른 액정 표시 장치에 포함되는 화소부의 다른 실시예를 개략적으로 나타낸 레이아웃도이다.
도 17은 도 16에 도시한 액정 표시 장치의 효과를 설명하기 위한 그래프이다.
도 18은 본 발명의 일 실시예에 따른 액정 표시 장치에 포함되는 화소부의 또 다른 실시예를 개략적으로 나타낸 레이아웃도이다.
도 19는 본 발명의 일 실시예에 따른 액정 표시 장치에 포함되는 화소부의 또 다른 실시예를 개략적으로 나타낸 레이아웃도이다.
도 20은 도 19에 도시한 액정 표시 장치의 효과를 설명하기 위한 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "위(on)", "상(on)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 또한 도면을 기준으로 다른 소자의 "좌측"에 위치하는 것으로 기술된 소자는 시점에 따라 다른 소자의 "우측"에 위치할 수도 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치에 포함되는 화소부를 개략적으로 나타낸 레이아웃도이다. 다만, 도 1에서는 다른 구성과의 구분을 위해, 블랙 매트릭스(BM)의 경계선만 도시하기로 한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 화소부(PX), 공통 전극(CE, 도 7 참조), 차폐 전극(180), 제1 스캔 라인(SL1), 제2 스캔 라인(SL2), 제1 데이터 라인(DL1) 및 블랙 매트릭스(BM)를 포함할 수 있다.
제1 스캔 라인(SL1) 및 제2 스캔 라인(SL2)은 제1 방향(d1)으로 연장될 수 있다. 제1 데이터 라인(DL1)은 제2 방향(d2)으로 연장될 수 있다. 제1 방향(d1)은 일 실시예로 제2 방향(d2)과 교차될 수 있다. 도 1을 기준으로, 제1 방향(d1)은 행 방향으로, 제2 방향(d2)은 열 방향으로 예시한다. 설명의 편의를 위해 도 1을 기준으로 화소 전극(PE)의 위쪽에 위치하는 스캔 라인을 제1 스캔 라인(SL1)으로, 화소 전극(PE)의 아래쪽에 위치하는 스캔 라인을 제2 스캔 라인(SL2)으로 지칭한다.
화소부(PX)는 스위칭 소자(TR) 및 화소 전극(PE)을 포함할 수 있다. 스위칭 소자(TR)는 일 실시예로 박막 트랜지스터와 같은 삼단자 소자일 수 있다. 이하, 스위칭 소자(TR)가 박막 트랜지스터인 것으로 예를 들어 설명하기로 한다.
스위칭 소자(TR)는 게이트 전극(GE)이 제2 스캔 라인(SL2)과 전기적으로 연결될 수 있으며, 소스 전극(SE)이 제1 데이터 라인(DL1)과 전기적으로 연결될 수 있다. 또한, 스위칭 소자(TR)의 드레인 전극(DE)은 화소 전극(PE)과 전기적으로 연결될 수 있다.
스위칭 소자(TR)는 제2 스캔 라인(SL2)으로부터 제공받은 스캔 신호에 따라 스위칭 동작을 수행하여, 제1 데이터 라인(DL1)으로부터 제공받은 데이터 신호를 화소 전극(PE)에 제공할 수 있다. 한편, 본 명세서에서는 스위칭 소자(TR)의 게이트 전극(GE)이 제2 스캔 라인(SL2)과 전기적으로 연결되는 것으로 예를 들어 설명하였으나, 제2 스캔 라인(SL2) 대신 제1 스캔 라인(SL1)과 전기적으로 연결될 수도 있다.
화소 전극(PE)은 일 실시예로 제2 방향(d2)에 비해 제1 방향(d1)으로 더 길게 형성될 수 있다. 화소 전극(PE)은 적어도 두 개의 서브 화소 전극을 포함할 수 있다. 여기서, 두 개의 서브 화소 전극 중 하나는 블랙 매트릭스(BM)와 하부 기판(110, 도 7 참조)을 기준으로 수직 방향으로 중첩되며, 나머지 하나는 블랙 매트릭스(BM)와 하부 기판(110)을 기준으로 수직 방향으로 중첩되지 않는다. 이하, 본 명세서에서는 화소 전극(PE)이 제1 내지 제4 서브 화소 전극(SPE1 내지 SPE4)을 포함하는 것으로 예를 들어 설명하기로 한다.
제1 내지 제4 서브 화소 전극(SPE1 내지 SPE4)은 제1 방향(d1)으로 이웃하도록 배치될 수 있다. 제1 내지 제4 서브 화소 전극(SPE1 내지 SPE4)은 서로 직접 연결된다. 제1 내지 제4 서브 화소 전극(SPE1 내지 SPE4)은 각각 판형부 및 가지부를 포함할 수 있다.
여기서, 제1 서브 화소 전극(SPE1) 및 제4 서브 화소 전극(SPE4)의 적어도 일부는 블랙 매트릭스(BM)와 하부 기판(110)을 기준으로 수직 방향으로 중첩될 수 있다. 또한, 제2 서브 화소 전극(SPE2) 및 제3 서브 화소 전극(SPE3)은 하부 기판(110)을 기준으로 수직 방향으로 블랙 매트릭스(BM)와 중첩되지 않을 수 있다. 제1 내지 제4 서브 화소 전극(SPE1 내지 SPE4)의 형상에 대해서는 도 4 및 도 5를 참조하여 후술하기로 한다.
차폐 전극(180)은 일 실시예로 제1 스캔 라인(SL1), 제2 스캔 라인(SL2) 및 제1 데이터 라인(DL1) 중 적어도 하나와 하부 기판(110)을 기준으로 수직 방향으로 중첩될 수 있다. 차폐 전극(180)은 제1 스캔 라인(SL1), 제2 스캔 라인(SL2) 및 제1 데이터 라인(DL1) 중 적어도 하나와 화소 전극(PE) 간의 커플링(coupling)을 차단할 수 있다. 차폐 전극(180)의 형상에 대해서는 도 4 및 도 5를 참조하여 후술하기로 한다.
공통 전극(CE, 도 7 참조)은 복수의 슬릿부를 포함할 수 있다. 여기서, 복수의 슬릿부는 제1 내지 제4 서브 화소 전극(SPE1 내지 SPE4)에 대응되는 제1 내지 제4 슬릿부(SLT1 내지 SLT4)를 포함할 수 있다. 공통 전극(CE)에 대해서는 도 6을 참조하여 후술하기로 한다.
도 2는 도 1에 도시한 게이트 도전체를 나타낸 평면도이다. 도 3은 도 1에 도시한 데이터 도전체를 나타낸 평면도이다. 도 4는 도 1에 도시한 화소 전극 및 차폐 전극을 나타낸 평면도이다. 도 5는 도 1에 도시한 화소 전극, 차폐 전극 및 블랙 매트릭스를 나타낸 평면도이다. 도 6은 도 1에 도시한 공통 전극을 나타낸 평면도이다. 도 7은 도 1의 I1-I1'선을 따라 자른 단면도이다. 도 8은 도 1의 I2-I2'선을 따라 자른 단면도이다.
도 2 내지 도 8을 참조하면, 하부 표시판(10)은 상부 표시판(20)과 서로 마주보도록 배치될 수 있다. 액정층(30)은 하부 표시판(10) 및 상부 표시판(20) 사이에 개재될 수 있으다. 액정층(30)은 복수의 액정 분자(31)를 포함할 수 있다. 하부 표시판(10)은 일 실시예로 상부 표시판(20)과 실링(sealing)을 통해 합착될 수 있다.
먼저 하부 표시판(10)에 대해 설명하기로 한다.
하부 기판(110)은 일 실시예로 투명 절연 기판일 수 있다. 여기서 투명 절연 기판은 유리 기판, 석영 기판, 투명 수지 기판 등을 포함할 수 있다. 하부 기판(110)은 일 실시예로 가요성을 가질 수도 있다.
게이트 도전체(GW)는 하부 기판(110) 상에 배치될 수 있다. 게이트 도전체(GW)는 제1 스캔 라인(SL1) 및 제2 스캔 라인(SL2)을 포함하는 복수의 스캔 라인 및 게이트 전극(GE)을 포함할 수 있다. 제1 스캔 라인(SL1)은 하부 기판(110) 상에서 제1 방향(d1)을 따라 연장될 수 있다. 제1 스캔 라인(SL1)은 제2 스캔 라인(SL2)과 이웃하여 배치될 수 있다.
게이트 전극(GE)은 하부 기판(110) 상에 배치되어, 제2 스캔 라인(SL2)과 연결된다. 게이트 전극(GE)은 제2 스캔 라인(SL2)으로부터 돌출되는 모양으로 형성될 수 있다. 게이트 전극(GE)은 스위칭 소자(TR)를 구성하는 하나의 구성 요소이다.
게이트 도전체(GW)는 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 중에서 선택되는 단일 막, 적어도 두 개로 구성되는 이중 막 또는 세 개로 구성되는 삼중 막으로 형성될 수 있다. 게이트 도전체(GW)는 일 실시예로 동일한 마스크 공정을 통해 동시에 형성될 수 있다.
게이트 절연막(120)은 게이트 도전체(GW) 상에 배치될 수 있다. 게이트 절연막(120)은 일 실시예로 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 형성될 수 있다. 게이트 절연막(120)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다중 막 구조를 가질 수도 있다.
데이터 도전체(DW)는 게이트 절연막(120) 상에 배치될 수 있다. 데이터 도전체(DW)는 반도체층(130), 제1 데이터 라인(DL1), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
반도체층(130)은 스위칭 소자(TR)의 채널을 형성하는 채널 영역(130a)을 포함할 수 있다. 반도체층(130)은 비정질 규소, 다결정 규소를 포함할 수 있다. 또한, 반도체층(130)은 산화물 반도체를 포함할 수 있다. 여기서 산화물 반도체는 IGZO(In-Ga-Zinc-Oxide), ZnO, ZnO2, CdO, SrO, SrO2, CaO, CaO2, MgO, MgO2, InO, In2O2, GaO, Ga2O, Ga2O3, SnO, SnO2, GeO, GeO2, PbO, Pb2O3, Pb3O4, TiO, TiO2, Ti2O3, 및 Ti3O5 중 하나일 수 있다.
데이터 도전체(DW)는 저항성 접촉층(140)을 더 포함할 수 있다. 저항성 접촉층(140)은 반도체층(130)의 상부에 배치될 수 있다. 저항성 접촉층(140)은 인(phosphorus)과 같은 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 다만, 저항성 접촉층(140)은 반도체층(130)이 산화물 반도체로 이루어지는 경우라면, 생략될 수 있다.
제1 데이터 라인(DL1), 소스 전극(SE) 및 드레인 전극(DE)은 게이트 절연막(120) 및 저항성 접촉층(140) 상에 배치될 수 있다. 제1 데이터 라인(DL1)은 하부 기판(110) 상에 제2 방향(d2)으로 연장될 수 있다.
소스 전극(SE)은 제1 데이터 라인(DL1)으로부터 분지되어 적어도 일부가 게이트 전극(GE)과 하부 기판(110)에 수직 방향으로 중첩될 수 있다. 드레인 전극(DE)은 게이트 전극(GE)과 하부 기판(110)에 수직 방향으로 중첩되되, 소스 전극(SE)과 소정의 거리 이격되어 배치될 수 있다. 도 1에서는 소스 전극(SE)은 U자 모양이며, 드레인 전극(DE)은 소스 전극(SE)에 의해 둘러싸인 형태인 것으로 도시하였으나, 이에 제한되는 것은 아니다.
소스 전극(SE) 및 드레인 전극(DE)은 반도체층(130)의 채널 영역(130a) 및 게이트 전극(GE)과 함께 스위칭 소자(TR)를 형성한다. 스위칭 소자(TR)의 소스 전극(SE)은 제1 데이터 라인(DL1)과 연결될 수 있다. 스위칭 소자(TR)의 드레인 전극(DE)은 컨택홀(CNT)을 통해 화소 전극(PE)과 연결될 수 있다.
데이터 도전체(DW)는 알루미늄(Al), 구리(Cu), 몰디브덴(Mo), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 몰리텅스텐(MoW), 몰리티타늄(MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 중에서 선택되는 단일 막, 적어도 두 개로 구성되는 이중 막 또는 세 개로 구성되는 삼중 막으로 형성될 수 있다. 다만 이에 제한되는 것은 아니며, 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다. 데이터 도전체(DW)는 일 실시예로 동일한 마스크 공정을 통해 동시에 형성될 수 있다. 이 경우, 제1 데이터 라인(DL1), 소스 전극(SE) 및 드레인 전극(DE)은 채널 영역(130a)을 제외하고 반도체층(130)과 실질적으로 동일한 형태를 가질 수 있다.
제1 패시베이션막(150)은 제1 데이터 라인(DL1), 소스 전극(SE) 및 드레인 전극(DE) 상에 배치될 수 있다. 제1 패시베이션막(150)은 일 실시예로 질화 규소와 산화 규소 등의 무기 절연물로 형성될 수 있다. 제1 패시베이션막(150)은 후술하는 유기 절연막(160)의 안료가 채널 영역(130a)으로 유입되는 것을 방지할 수 있다.
유기 절연막(160)은 제1 패시베이션막(150) 상에 배치될 수 있다. 유기 절연막(160)은 평탄화 특성이 우수하며, 감광성(photosensitivity)을 가지는 유기 물질을 포함할 수 있다. 유기 절연막(160)은 컬러 필터일 수도 있다. 유기 절연막(160)이 컬러 필터인 경우, 유기 절연막(160)은 레드(red), 그린(green) 및 블루(blue)의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 또한, 후술하는 상부 표시판(20)에 배치되는 컬러 필터(CF)는 생략될 수 있다. 이와는 달리, 유기 절연막(160)은 생략될 수도 있다. 이하에서는, 유기 절연막(160)이 컬러 필터가 아닌 경우를 예로 들어 설명하기로 한다.
제2 패시베이션막(170)은 유기 절연막(160) 상에 배치될 수 있다. 제2 패시베이션막(170)은 일 실시예로 질화 규소와 산화 규소 등의 무기 절연물로 형성될 수 있다. 제2 패시베이션막(170)은 유기 절연막(160)이 들뜨는 것을 방지하고, 유기 절연막(160)으로부터 유입되는 용제(solvent)와 같은 물질에 의해 액정층(30)이 오염되는 것을 방지할 수 있다.
제1 패시베이션막(150), 유기 절연막(160) 및 제2 패시베이션막(170) 에는 드레인 전극(DE)의 적어도 일부를 노출시키는 컨택홀(CNT)이 형성될 수 있다.
화소 전극(PE)은 제2 패시베이션막(170) 상에 배치될 수 있다. 화소 전극(PE)은 ITO 및 IZO 등의 투명 도전 물질이나, 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 형성될 수 있다. 화소 전극(PE)은 컨택홀(CNT)을 통해 외부로 노출되는 드레인 전극(DE)과 접촉한다.
도 1 및 도 4를 참조하여, 화소 전극(PE)의 형상에 대해 보다 상세히 설명하기로 한다.
화소 전극(PE)은 컨택부(CT) 및 상기 컨택부(CT)와 연결되는 제1 내지 제4 서브 화소 전극(SPE1 내지 SPE4)을 포함할 수 있다.
컨택부(CT)는 컨택홀(CNT)을 통해 외부로 노출되는 드레인 전극(DE)과 직접 접촉하는 영역으로 정의된다. 컨택부(CT)는 제1 서브 화소 전극(SPE1)과 직접 연결된다. 이에 따라, 컨택부(CT)는 드레인 전극(DE)과 제1 서브 화소 전극(SPE1)을 전기적 및 물리적으로 서로 연결시킨다.
제1 서브 화소 전극(SPE1)은 제1 판형부(SPE1a) 및 복수의 제1 가지부(SPE1b)를 포함할 수 있다. 제1 판형부(SPE1a)는 일 실시예로 마름모 형태를 갖는 판형일 수 있다. 여기서, 판형(plate shape)은 쪼개지지 아니한 통짜 그대로의 판 모양을 말한다. 복수의 제1 가지부(SPE1b)는 제1 판형부(SPE1a)로부터 연장될 수 있다. 복수의 제1 가지부(SPE1b)는 일 실시예로, 마름모 형태의 제1 판형부(SPE1a)의 네 모서리 중 적어도 하나로부터 연장되어 형성될 수 있다.
제2 서브 화소 전극(SPE2)은 제2 판형부(SPE2a) 및 복수의 제2 가지부(SPE2b)를 포함할 수 있다. 제2 판형부(SPE2a)는 일 실시예로 마름모 형태를 갖는 판형일 수 있다. 복수의 제2 가지부(SPE2b)는 제2 판형부(SPE2a)로부터 연장될 수 있다. 복수의 제2 가지부(SPE2b)는 일 실시예로, 마름모 형태의 제2 판형부(SPE2a)의 네 모서리 중 적어도 하나로부터 연장되어 형성될 수 있다.
제3 서브 화소 전극(SPE3)은 제3 판형부(SPE3a) 및 복수의 제3 가지부(SPE3b)를 포함할 수 있다. 제3 서브 화소 전극(SPE3)은 제2 서브 화소 전극(SPE2)과 일 실시예로 동일한 형상일 수 있다. 제4 서브 화소 전극(SPE4)은 제4 판형부(SPE4a) 및 복수의 제4 가지부(SPE4b)를 포함할 수 있다. 제4 서브 화소 전극(SPE4)은 제1 서브 화소 전극(SPE1)과 일 실시예로 동일한 형상일 수 있다.
제1 내지 제4 서브 화소 전극(SPE1 내지 SPE4)은 소정의 거리 이격되되, 서로 직접 연결된다. 일 실시예로, 제1 판형부(SPE1a)는 제2 판형부(SPE2a)와 연결될 수 있으며, 제2 판형부(SPE2a)는 제1 판형부(SPE1a) 및 제3 판형부(SPE3a)와 연결될 수 있다. 또한, 제3 판형부(SPE3a)는 제2 판형부(SPE2a) 및 제4 판형부(SPE4a)와 연결될 수 있다. 다만, 이에 제한되는 것은 아니며, 각 서브 화소 전극에 포함되는 가지부가 서로 연결될 수도 있다. 제1 서브 화소 전극(SPE1)과 제2 서브 화소 전극(SPE2) 간의 이격 거리(t1)는 일 실시예로 약 3um일 수 있다. 또한, 제2 서브 화소 전극(SPE2)과 제3 서브 화소 전극(SPE3) 간의 이격 거리 및 제3 서브 화소 전극(SPE3)과 제4 서브 화소 전극(SPE4) 간의 이격 거리도 일 실시예로 제1 서브 화소 전극(SPE1)과 제2 서브 화소 전극(SPE2) 간의 이격 거리(t1)와 동일할 수 있다.
제1 서브 화소 전극(SPE1)은 제2 서브 화소 전극(SPE2) 보다 면적이 작을 수 있다. 제1 서브 화소 전극(SPE1)의 면적은 제4 서브 화소 전극(SPE4)의 면적과 실질적으로 동일할 수 있다. 또한, 제2 서브 화소 전극(SPE2)의 면적은 제3 서브 화소 전극(SPE3)의 면적과 실질적으로 동일할 수 있다. 이에 대해서는, 제1 서브 화소 전극(SPE1) 및 제2 서브 화소 전극(SPE2)을 기준으로 보다 상세히 설명하기로 한다.
제1 서브 화소 전극(SPE1)의 세로 길이(h1)는 제2 서브 화소 전극(SPE2)의 세로 길이(h2)보다 작다. 한편, 제1 서브 화소 전극(SPE1)의 가로 길이(l1)는 제2 서브 화소 전극(SPE2)의 가로 길이(l2)와 실질적으로 동일할 수 있다.
일 실시예로, 제1 서브 화소 전극(SPE1)의 세로 길이(h1)와 제2 서브 화소 전극(SPE2)의 세로 길이(h2)의 차이는 약 7.5um일 수 있다. 또한, 제1 서브 화소 전극(SPE1)의 가로 길이(l1) 및 제2 서브 화소 전극(SPE2)의 가로 길이(l2)는 약 41.5um일 수 있다. 다만, 이는 일 실시예에 불과하며, 제1 서브 화소 전극(SPE1)의 세로 길이(h1)가 제2 서브 화소 전극(SPE2)의 세로 길이(h2)보다 작은 경우라면, 제1 서브 화소 전극(SPE1)의 세로 길이(h1) 및 가로 길이(l1), 제2 서브 화소 전극(SPE2)의 세로 길이(h2) 및 가로 길이(l2)는 특별히 제한되지 않는다.
차폐 전극(180)은 화소 전극(PE)과 동일 층에 배치된다. 차폐 전극(180)은 ITO 및 IZO 등의 투명 도전 물질이나, 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 형성될 수 있다. 차폐 전극(180) 및 화소 전극(PE)은 일 실시예로 동일한 마스크 공정을 통해 동시에 형성될 수 있다.
차폐 전극(180)에 대해 보다 상세히 설명하기로 한다. 차폐 전극(180)은 제1 내지 제3 서브 차폐 전극(180a, 180b, 180c)을 포함할 수 있다.
제1 서브 차폐 전극(180a)은 제1 스캔 라인(SL1)과 적어도 일부가 중첩될 수 있다. 즉, 제1 서브 차폐 전극(180a)은 차폐 전극(180) 중 대체로 제1 방향(d1)으로 연장되되, 제1 스캔 라인(SL1)과 적어도 일부가 중첩되는 영역을 의미한다. 제2 서브 차폐 전극(180b)은 제2 스캔 라인(SL2)과 적어도 일부가 중첩될 수 있다. 즉, 제2 서브 차폐 전극(180b)은 대체로 제1 방향(d1)으로 연장되되, 제2 스캔 라인(SL2)과 적어도 일부가 중첩되는 영역을 의미한다. 제3 서브 차폐 전극(180c)은 제1 데이터 라인(DL1)과 적어도 일부가 중첩될 수 있다. 즉, 제3 서브 차폐 전극(180c)은 대체로 제2 방향(d2)으로 연장되되, 제1 데이터 라인(DL1)과 적어도 일부가 중첩되는 영역을 의미한다.
제1 내지 제3 서브 차폐 전극(180a, 180b, 180c)은 서로 연결된다. 차폐 전극(180)은 일 실시예로 공통 전극(CE)과 동일한 전압을 제공받을 수 있으나, 이에 제한되는 것은 아니다.
이하, 차폐 전극(180)과 화소 전극(PE) 간의 관계에 대해, 제1 서브 차폐 전극(180a), 제1 서브 화소 전극(SPE1) 및 제2 서브 화소 전극(SPE2)을 예로 들어 설명하기로 한다.
제1 서브 차폐 전극(180a)은 폭이 서로 다른 영역을 포함할 수 있다. 이하, 제1 폭(w1)을 가지며, 제1 서브 화소 전극(SPE1)과 제2 방향(d2)을 따라 이웃하는 영역을 제1 영역(180a1)으로 정의한다. 또한, 제2 폭(w2)을 가지며, 제2 서브 화소 전극(SPE2)과 제2 방향(d2)을 따라 이웃하는 영역을 제2 영역(180a2)으로 정의한다. 다르게 설명하면, 제1 서브 차폐 전극(180a)의 제1 영역(180a1)은 제1 서브 화소 전극(SPE1)과 마주보는 영역으로 정의된다. 또한, 제1 서브 차폐 전극(180a)의 제2 영역(180a2)은 제2 서브 화소 전극(SPE2)과 마주보는 영역으로 정의된다.
보다 상세히 설명하면, 제1 서브 차폐 전극(180a)의 제1 영역(180a1)은 폭 방향의 일 측에서 상기 일 측에 대향되는 타 측까지의 거리인 제1 폭(w1)을 갖는다. 제1 서브 차폐 전극(180a)의 제2 영역(180a2)은 폭 방향의 일 측에서 상기 일 측에 대향되는 타 측까지의 거리인 제2 폭(w2)을 갖는다. 여기서, 제1 폭(w1)은 제2 폭(w2)보다 크다.
제1 폭(w1)은 일 실시예로, 약 11.5um일 수 있다. 또한, 제2 폭(w2)은 일 실시예로, 약 4um일 수 있다. 이에 따라, 제1 폭(w1)과 제2 폭(w2)의 차는 약 7.5um일 수 있다. 다만, 제1 폭(w1)이 제2 폭(w2)보다 큰 경우라면, 제1 폭(w1)과 제2 폭(w2)은 특별히 제한되지 않는다.
제1 서브 차폐 전극(180a)은 제1 서브 화소 전극(SPE1) 및 제2 서브 화소 전극(SPE2)과 각각 소정의 거리 이격되어 있다. 여기서, 제1 서브 차폐 전극(180a)의 제1 영역(180a1)과 제1 서브 화소 전극(SPE1) 사이의 이격 공간을 제1 이격 영역(G1)으로 정의한다. 또한, 제1 서브 차폐 전극(180a)의 제2 영역(180a2)과 제2 서브 화소 전극(SPE2) 사이의 이격 공간을 제2 이격 영역(G2)으로 정의한다. 제1 이격 영역(G1) 및 제2 이격 영역(G2)에는 각각 제1 서브 화소 전극(SPE1) 및 제2 서브 화소 전극(SPE2)이 배치되지 않는다. 제1 이격 영역(G1) 및 제2 이격 영역(G2)에 대해서는 도 5를 참조하여 후술하기로 한다.
화소 전극(PE)은 차폐 전극(180)과 동일 층에 형성된다. 또한, 차폐 전극(180)과 화소 전극(PE)은 서로 절연된다. 한편, 제2 서브 화소 전극(SPE2)의 세로 길이(h2)가 제1 서브 화소 전극(SPE1)의 세로 길이(h1)보다 길다. 이에 따라, 서브 화소 전극(SPE2)의 세로 길이(h2)와 제1 서브 화소 전극(SPE1)의 세로 길이(h1)의 차이만큼, 제1 서브 화소 전극(180a)의 제2 영역(180a2)은 제3 방향(d3)으로 만입될 수 있다. 이는 곧, 제2 영역(180a2)의 제2 폭(w2)이 제1 영역(180a1)의 제1 폭(w1)보다 작은 것으로 표현될 수 있다.
제2 서브 차폐 전극(180b)은 동일한 폭을 갖도록 형성될 수 있다. 제2 서브 차폐 전극(180b)의 폭은 일 실시예로 제1 폭(w1)과 동일할 수 있다.
도면에는 도시하지 않았으나, 화소 전극(PE) 및 차폐 전극(180) 상에는 제1 배향막이 배치될 수 있다. 제1 배향막은 폴리이미드 등으로 형성될 수 있다.
다음으로, 상부 표시판(20)에 대해 설명하기로 한다.
상부 기판(210)은 하부 기판(110)과 대향되도록 배치될 수 있다. 상부 기판(210)은 투명한 유리 또는 플라스틱 등으로 형성될 수 있으며, 일 실시예로 하부 기판(110)과 동일한 재질로 형성될 수 있다.
상부 기판(210) 상에는 화소 영역 외의 영역에 광이 투과되는 것을 차단시키는 블랙 매트릭스(BM: Black matrix)가 배치될 수 있다. 블랙 매트릭스(BM)는 일 실시예로 유기물 또는 크롬을 포함하는 금속성 물질로 형성될 수 있다.
블랙 매트릭스(BM)는 적어도 두 개의 서브 화소 전극을 포함하는 화소 전극에서, 하나의 서브 화소 전극과는 적어도 일부가 중첩되되, 나머지 하나의 서브 화소 전극과는 중첩되지 않는다.
도 1 및 도 5를 기준으로 설명하면, 블랙 매트릭스(BM)는 제1 서브 화소 전극(SPE1) 및 제4 서브 화소 전극(SPE4)과 하부 기판(110)을 기준으로 수직 방향으로 중첩되지 않을 수 있다. 이에 반해, 블랙 매트릭스(BM)는 제2 서브 화소 전극(SPE2) 및 제3 서브 화소 전극(SPE3)의 적어도 일부와 하부 기판(110)을 기준으로 수직 방향으로 중첩될 수 있다. 이하, 제1 서브 화소 전극(SPE1) 및 제2 서브 화소 전극(SPE2)을 기준으로 설명하기로 한다.
블랙 매트릭스(BM)는 제1 서브 화소 전극(SPE1)과 하부 기판(110)을 기준으로 수직 방향으로 중첩되지 않을 수 있다. 이에 반해, 블랙 매트릭스(BM)는 제1 서브 차폐 전극(180a)의 제1 영역(180a1)과 하부 기판(110)을 기준으로 완전히 중첩될 수 있다. 또한, 블랙 매트릭스(BM)는 제1 이격 영역(G1)의 적어도 일부와 중첩되거나 또는 중첩되지 않을 수 있다.
한편, 블랙 매트릭스(BM)는 제2 서브 화소 전극(SPE2)의 적어도 일부와 하부 기판(110)을 기준으로 수직 방향으로 중첩될 수 있다. 블랙 매트릭스(BM)는 제1 서브 차폐 전극(180a)의 제2 영역(180a2)과 하부 기판(110)을 기준으로 완전히 중첩될 수 있다. 또한, 블랙 매트릭스(BM)는 제2 이격 영역(G2)과 완전히 중첩될 수 있다.
이에 따라, 블랙 매트릭스(BM)는 복수의 액정 분자(31) 중 제2 이격 영역(G2)에 위치하는 액정 분자를 완전히 덮을 수 있다. 이에 대해서는 도 9를 참조하여 후술하기로 한다.
컬러 필터(CF)는 블랙 매트릭스(BM: Black matrix) 및 상부 기판(210) 상에 배치될 수 있다. 컬러 필터(CF)는 레드(red), 그린(green) 및 블루(blue)의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있으나, 이에 제한되는 것은 아니다. 컬러 필터(CF)는 인접하는 화소마다 서로 다른 색을 표시하는 물질로 형성될 수 있다.
컬러 필터(CF) 및 블랙 매트릭스(BM) 상에는 평탄화층(220)이 배치될 수 있다. 평탄화층(220)은 절연 물질로 형성될 수 있으며, 경우에 따라 생략될 수도 있다.
공통 전극(CE)은 평탄화층(220) 상에 배치될 수 있다. 공통 전극(CE)은 화소 전극(PE)과 하부 기판(110)에 수직 방향으로 중첩되도록 배치될 수 있다. 공통 전극(CE)은 일 실시예로 ITO 및 IZO 등의 투명 도전 물질이나, 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 형성될 수 있다.
공통 전극(CE)은 제1 내지 제4 슬릿부(SLT1 내지 SLT4)를 포함할 수 있다. 공통 전극(CE)이 투명 도전 물질로 형성되는 경우라면, 상기 제1 내지 제4 슬릿부(SLT1 내지 SLT4)는 투명 도전 물질이 형성되지 않은 영역으로 정의될 수 있다.
제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)는 각각 제1 서브 화소 전극(SPE1) 내지 제4 서브 화소 전극(SPE4)과 하부 기판(110)을 기준으로 수직 방향으로 중첩될 수 있다. 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)는 일 실시예로 십자 형태일 수 있다. 제1 슬릿부(SLT1)는 일 실시예로 제4 슬릿부(SLT4)와 형상 및 크기가 동일할 수 있다. 제2 슬릿부(SLT2)는 일 실시예로 제3 슬릿부(SLT3)와 형상 및 크기가 동일할 수 있다.
도 1, 도 4 및 도 6을 참조하여, 화소 전극(PE)과 공통 전극(CE)과의 관계를 제1 서브 화소 전극(SPE1), 제2 서브 화소 전극(SPE2), 제1 슬릿부(SLT1) 및 제2 슬릿부(SLT2)를 기준으로 설명하기로 한다.
제1 슬릿부(SLT1)의 세로 길이(hs1)는 제2 슬릿부(SLT2)의 세로 길이(hs2)보다 작다. 한편, 제1 슬릿부(SLT1)의 가로 길이(ls1)는 제2 슬릿부(SLT2)의 가로 길이(ls2)와 동일할 수 있다. 즉, 제1 슬릿부(SLT1)의 세로 길이(hs1) 및 가로 길이(ls1)는 제1 서브 화소 전극(SPE1)의 세로 길이(h1) 및 가로 길이(l1)에 각각 대응될 수 있다. 또한, 제2 슬릿부(SLT2)의 세로 길이(hs2) 및 가로 길이(ls2)는 제2 서브 화소 전극(SPE1)의 세로 길이(h2) 및 가로 길이(l2)에 각각 대응될 수 있다.
도면에는 도시하지 않았으나, 공통 전극(CE) 상에는 제2 배향막(도면 미도시)이 형성될 수 있다. 제2 배향막은 폴리이미드 등으로 형성될 수 있다.
이하, 액정층(30)에 대하여 설명하기로 한다.
액정층(30)은 음의 유전율 이방성을 갖는 복수의 액정 분자(31)를 포함한다. 복수의 액정 분자(31)는 일 실시예로 하부 기판(110)과 상부 기판(210) 사이에 전계가 형성되면, 특정 방향으로 회전하거나 기울어짐으로써 빛의 편광을 변화시킬 수 있다.
도 9는 도 1에 도시한 A 영역을 확대한 도면이다. 도 10은 도 9에 도시한 Ⅱ1-Ⅱ1'선을 따라 자른 단면도이다. 도 11은 도 9에 도시한 Ⅱ2-Ⅱ2'선을 따라 자른 단면도이다. 다만, 도 10 및 도 11에서는 설명의 편의를 위해, 화소 전극(PE), 공통 전극(CE), 블랙 매트릭스(BM) 및 차폐 전극(180)을 기준으로 도시하기로 한다.
도 1, 도 9 내지 도 11을 참조하면, 액정 표시 장치는 전계 영역(EF)을 더 포함할 수 있다. 전계 영역(EF)은 제1 이격 영역(G1)과 제1 방향(d1)을 기준으로 이웃할 수 있다. 제2 이격 영역(G2)과 제2 방향(d2)을 기준으로 이웃할 수 있다. 전술한 바와 같이, 제1 이격 영역(G1) 및 제2 이격 영역(G2)에는 화소 전극(PE)이 배치되지 않는다. 이에 반해, 전계 영역(EF)에는 제2 서브 화소 전극(SPE2)의 적어도 일부가 배치된다.
이하, 제1 이격 영역(G1)에 위치하는 복수의 액정 분자 중 하나를 제1 액정 분자(31a)로 지칭하기로 한다. 또한, 제2 이격 영역(G2)에 위치하는 복수의 액정 분자 중 하나를 제2 액정 분자(31b)로 지칭하기로 하며, 전계 영역(EF)에 위치하는 복수의 액정 분자 중 하나를 제3 액정 분자(31c)로 지칭하기로 한다.
화소 전극(PE) 및 공통 전극(CE) 사이에 전계가 형성되는 경우, 형성된 전계에 따라 제1 내지 제3 액정 분자(31a, 31b, 31c)들은 소정의 각도를 갖도록 기울어진다.
제1 이격 영역(G1)은 제1 서브 화소 전극(SPE1)이 배치되지 않는다. 이에 따라, 제1 액정 분자(31a)는 제1 서브 화소 전극(SPE1)의 끝단과 공통 전극(CE) 사이에 형성되는 전계(E1)에 따라, 제1 방향(d1)을 기준으로 약 90도의 방위각을 갖도록 기울어진다.
제2 이격 영역(G2)은 제2 서브 화소 전극(SPE2)이 배치되지 않는다. 이에 따라, 제2 액정 분자(31b)는 제2 서브 화소 전극(SPE2)의 끝단과 공통 전극(CE) 사이에 형성되는 전계(E2)에 따라, 제1 방향(d1)을 기준으로 약 90도의 방위각을 갖도록 기울어진다.
이에 반해, 전계 영역(EF)은 제2 서브 화소 전극(SPE2)의 적어도 일부가 배치된다. 이에 따라, 제3 액정 분자(31c)는 제2 서브 화소 전극(SPE2)의 적어도 일부와 공통 전극(CE) 사이에 형성되는 전계에 따라, 약 45도 또는 약 135도의 방위각을 갖도록 기울어진다.
보다 상세히 설명하면, 복수의 제2 가지부(SPE2b)는 제2 판형부(SPE2a)로부터 제4 방향(d4)으로 가지부 및 제5 방향(d5)으로 연장되는 가지부를 포함할 수 있다. 또한, 전계 영역(EF)은 제1 서브 전계 영역(EFa) 및 제2 서브 전계 영역(EFb)을 포함할 수 있다.
제3 액정 분자(31c) 중 제1 서브 전계 영역(EFa)에 배치되는 액정 분자(31c1)는 복수의 제2 가지부(SPE2b) 중 제4 방향(d4)으로 연장되는 가지부, 제1 판형부(SPE1a), 제1 슬릿부(SLT1) 및 공통 전극(CE)에 의해 형성되는 전계에 따라, 소정의 방위각을 갖도록 기울어질 수 있다. 보다 상세하게는, 상기 액정 분자(31c1)는 제1 방향(d1)을 기준으로 약 45도의 방위각(a)을 갖도록 기울어질 수 있다.
또한, 제3 액정 분자(31c) 중 제2 서브 전계 영역(EFb)에 배치되는 액정 분자(31c2)는 복수의 제2 가지부(SPE2b) 중 제5 방향(d5)으로 연장되는 가지부, 제1 판형부(SPE1a), 제1 슬릿부(SLT1) 및 공통 전극(CE)에 의해 형성되는 전계에 따라, 소정의 방위각을 갖도록 기울어질 수 있다. 보다 상세하게는, 상기 액정 분자(31c2)는 제1 방향(d1)을 기준으로 약 135도의 방위각(b)을 갖도록 기울어질 수 있다.
도 10을 참조하면, 제1 이격 영역(G1)은 적어도 일부만 블랙 매트릭스(BM)에 의해 가려진다. 이에 반해, 도 11을 참조하면, 제2 이격 영역(G2)은 블랙 매트릭스(BM)에 의해 가려진다. 이에 따라, 제2 이격 영역(G2)에 배치되는 제2 액정 분자(31b)는 블랙 매트릭스(BM)에 의해 가려진다.
통상적으로, 저계조에서 제1 방향(d1)을 기준으로 약 90도의 방위각을 갖도록 기울어진 액정 분자를 측면에서 보는 경우, 상기 액정 분자의 측면을 보게됨에 따라, 빛샘으로 시인되어 시인성에 불리해질 수 있다. 만약, 저계조에서 제1 방향(d1)을 기준으로 약 0도의 방위각을 갖도록 기울어진 액정 분자를 측면에서 보는 경우, 상기 액정 분자의 끝단을 보게 되어, 시인성이 향상될 수 있다.
한편, 고계조의 경우라면, 투과율은 액정 분자가 제1 방향(d1)을 기준으로 방위각이 약 90도에 가까수록 증가할 수 있다. 이에 반해, 투과율은 액정 분자가 제1 방향(d1)을 기준으로 방위각이 약 0도에 가까수록 감소할 수 있다.
다시 도 9를 참조하면, 전술한 바와 같이, 제2 이격 영역(G2)에 배치되는 제2 액정 분자(31b)는 저계조에서 제1 방향(d1)을 기준으로 약 90도의 방위각을 갖도록 기울어진다. 다만, 제2 이격 영역(G2)은 블랙 매트릭스(BM)에 의해 가려진다. 이에 따라, 제2 이격 영역(G2)에 위치하는 제2 액정 분자(31b)가 블랙 매트릭스(BM)에 의해 가려짐에 따라, 저계조에서의 시인성을 개선시킬 수 있다.
또한, 제1 서브 전계 영역(EFa)에 배치되는 액정 분자(31c1)가 제1 방향(d1)을 기준으로 약 45도의 방위각을 갖도록 기울어지고, 제2 서브 전계 영역(EFb)에 배치되는 액정 분자(31c2)가 제2 방향(d2)을 기준으로 약 135도의 방위각을 갖도록 기울어짐(결국, 상기 액정 분자(31c2)와 제1 방향(d1)으로 연장되는 가상의 선과의 사이각이 약 45도인 것과 동일)에 따라, 저계조에서 시인성을 개선할 수 있으며, 고계조에서 투과율 감소를 최소화할 수 있다.
도 12는 본 발명의 일 실시예에 따른 액정 표시 장치의 효과를 설명하기 위한 그래프이다. 그래프의 가로 축은 계조(gray)를 나타내며, 세로 축은 투과율(T)을 나타낸다. 도면 부호 1은 정면에서의 계조에 따른 투과율을 나타낸 것이며, 도면 부호 2 및 도면 부호 3은 측면에서의 계조에 따른 투과율을 나타낸 것이다. 여기서, 도면 부호 2는 비교 예에 따른 액정 표시 장치의 경우이며, 도면 부호 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 경우이다.
도 12를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치의 경우(3), 저계조에서 정면에서의 계조에 따른 투과율(1)에 상대적으로 가까우므로, 측면 시인성이 향상된 것을 알 수 있다. 또한, 본 발명의 일 실시예에 따른 액정 표시 장치의 경우(3)는 고계조에서 비교 예에 따른 액정 표시 장치의 경우(2)에 비해 오히려 투과율이 증가되는 것을 알 수 있다.
하기의 표 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 경우(3)와 비교 예에 따른 액정 표시 장치의 경우(2) 각각의 투과율 및 시인성 지수(GDI)를 나타낸 것이다.
본 발명 비교 예
투과율(%) 104 100
시인성 지수(GDI) 0.425 0.444
표 1 및 도 12를 참조할 때, 본 발명의 일 실시예에 따른 액정 표시 장치의 경우(3)는 투과율이 비교 예에 따른 액정 표시 장치의 경우(2)에 비해 증가하였으며, 시인성 지수(GDI)가 낮아져 측면 시인성이 향상된 것을 알 수 있다.
도 13 내지 도 16은 본 발명의 일 실시예에 따른 액정 표시 장치에 포함되는 화소부의 다른 실시예를 개략적으로 나타낸 레이아웃도이다. 도 1 내지 도 12에서 설명한 내용과 중복되는 설명은 생략하기로 한다. 또한, 전술한 구성과 동일한 구성의 경우, 동일한 도면 부호를 사용하기로 한다. 설명의 편의를 위해, 도 13 내지 도 16에서는 화소 전극(PE), 차폐 전극(180)을 위주로 도시하기로 한다
도 13을 참조하면, 제1 서브 화소 전극(SPE1)은 제3 서브 화소 전극(SPE3')과 형상이 동일할 수 있다. 제2 서브 화소 전극(SPE2)은 제4 서브 화소 전극(SPE4')과 형상이 동일할 수 있다. 제1 서브 화소 전극(SPE1)의 세로 길이(h1)는 제2 서브 화소 전극(SPE2)의 세로 길이(h2)보다 작다. 제3 서브 화소 전극(SPE3')의 세로 길이(h3)는 제4 서브 화소 전극(SPE4')의 세로 길이(h4)보다 작다. 한편, 제1 내지 제4 서브 화소 전극(SPE1 내지 SPE4')의 가로 길이(l1 내지 l4)는 일 실시예로 서로 실질적으로 동일할 수 있다.
제1 서브 차폐 전극(180a)은 제1 영역(180a1), 제2 영역(180a2'), 제3 영역(180a3) 및 제4 영역(180a4)을 포함할 수 있다. 제1 내지 제4 영역(180a1 내지 180a4)은 제1 방향(d1)을 따라 이웃하도록 배치될 수 있다. 제1 영역(180a1)의 제1 폭(w1)은 제3 영역(G3)의 제3 폭(w3)과 실질적으로 동일할 수 있다. 제2 영역(180a2')의 제2 폭(w2)은 제4 영역(G4)의 제4 폭(w4)과 실질적으로 동일할 수 있다. 즉, 제1 서브 차폐 전극(180a)의 제2 영역(180a2') 및 제4 영역(180a4)은 제3 방향(d3)으로 만입될 수 있다.
제1 내지 제4 서브 화소 전극(SPE1 내지 SPE4)은 각각 제1 서브 차폐 전극(180a)의 제1 내지 제4 영역(180a1 내지 180a4)과 마주볼 수 있다.
제1 서브 화소 전극(SPE1) 및 제3 서브 화소 전극(SPE3')은 블랙 매트릭스(BM)와 중첩되지 않을 수 있다. 또한, 제2 서브 화소 전극(SPE2) 및 제4 서브 화소 전극(SPE4')은 적어도 일부가 블랙 매트릭스(BM)와 중첩될 수 있다.
즉, 도 1 내지 도 12에서는 제2 서브 화소 전극(SPE2) 및 제3 서브 화소 전극(SPE3) 각각과 제1 서브 차폐 전극(180a) 간의 이격 공간이 블랙 매트릭스(BM)에 의해 가려졌으나, 도 13에서는 제2 서브 화소 전극(SPE2) 및 제4 서브 화소 전극(SPE4') 각각과 제1 서브 차폐 전극(180a) 간의 이격 공간이 블랙 매트릭스(BM)에 의해 가려진다.
다만, 적어도 두 개의 서브 화소 전극을 포함하는 화소 전극 중 하나의 서브 화소 전극이 블랙 매트릭스(BM)와 중첩하며, 나머지 하나의 서브 화소 전극이 블랙 매트릭스(BM)와 중첩되지 않는 경우라면, 서브 화소 전극의 배치 형태 및 제1 서브 차폐 전극(180a)의 형상은 도면에 도시된 것으로 제한되지 않는다.
도 14를 참조하면, 제2 서브 화소 전극(SPE2) 및 제3 서브 화소 전극(SPE3'')은 제1 서브 화소 전극(SPE1) 및 제4 서브 화소 전극(SPE4)에 비해 제2 방향(d2)을 따라 더 확장될 수 있다. 이에 따라, 제2 서브 차폐 전극(180b)은 상기 제2 서브 화소 전극(SPE2) 및 제3 서브 화소 전극(SPE3'')에 대응되도록 폭이 서로 다른 영역을 포함할 수 있다. 여기서, 제2 서브 차폐 전극(180b)은 화소 전극(PE)과 전기적으로 연결되는 제2 스캔 라인(SL2)과 하부 기판(110)에 수직 방향으로 중첩된다. 즉, 제1 폭(w1)을 갖는 제1 영역(180b1) 및 제2 폭(w2)을 갖는 제2 영역(180b2)은 제2 서브 차폐 전극(180b)에 위치할 수 있다.
도면에는 도시하지 않았으나, 제2 서브 화소 전극(SPE2) 및 제3 서브 화소 전극(SPE3)은 제2 방향(d2) 및 제3 방향(d3) 각각을 따라 더 확장될 수도 있다. 이 경우, 제1 서브 차폐 전극(180a) 및 제2 서브 차폐 전극(180b) 각각은 서브 화소 전극의 크기에 대응되도록 서로 폭이 다른 영역을 포함할 수 있다.
도 15를 참조하면, 제1 서브 화소 전극(SPE1)의 가로 길이(l1)는 제2 서브 화소 전극(SPE2)의 가로 길이(l2)와 서로 상이할 수 있다. 보다 상세하게는, 제1 서브 화소 전극(SPE1)의 가로 길이(l1)는 약 38.5um일 수 있다. 또한, 제2 서브 화소 전극(SPE2)의 가로 길이(l2)는 약 41.5um일 수 있다. 제3 서브 화소 전극(SPE3)의 가로 길이(l3)는 제2 서브 화소 전극(SPE2)의 가로 길이(l2)와 동일할 수 있으며, 제4 서브 화소 전극(SPE4)의 가로 길이(l4)는 제1 서브 화소 전극(SPE1)의 가로 길이(l1)와 동일할 수 있다.
한편, 제1 서브 화소 전극(SPE1)과 제2 서브 화소 전극(SPE2) 간의 이격 거리(t2)는 일 실시예로 약 5um일 수 있다. 또한, 제2 서브 화소 전극(SPE2)과 제3 서브 화소 전극(SPE3) 간의 이격 거리 및 제3 서브 화소 전극(SPE3)과 제4 서브 화소 전극(SPE4) 간의 이격 거리도 일 실시예로 제1 서브 화소 전극(SPE1)과 제2 서브 화소 전극(SPE2) 간의 이격 거리(t2)와 동일할 수 있다.
즉, 제1 서브 화소 전극(SPE1)의 가로 길이(l1)를 제2 서브 화소 전극(SPE2)의 가로 길이(l2) 보다 짧게 형성하고, 이격 거리(t2)를 확장시킴으로써, 저계조에서의 전계를 강화시킬 수 있어, 측면 시인성을 향상시킬 수 있다.
도 16을 참조하면, 제1 내지 제4 서브 화소 전극(SPE1 내지 SPE4)은 세로 길이가 서로 동일할 수 있다. 이에 반해, 제1 서브 화소 전극(SPE1)의 가로 길이(l1)는 제2 서브 화소 전극(SPE2)의 가로 길이(l2)와 서로 상이할 수 있다. 보다 상세하게는, 제1 서브 화소 전극(SPE1)의 가로 길이(l1)는 약 38.5um일 수 있다. 또한, 제2 서브 화소 전극(SPE2)의 가로 길이(l2)는 약 41.5um일 수 있다. 제3 서브 화소 전극(SPE3)의 가로 길이(l3)는 제2 서브 화소 전극(SPE2)의 가로 길이(l2)와 동일할 수 있으며, 제4 서브 화소 전극(SPE4)의 가로 길이(l4)는 제1 서브 화소 전극(SPE1)의 가로 길이(l1)와 동일할 수 있다.
제1 서브 화소 전극(SPE1)과 제2 서브 화소 전극(SPE2) 간의 이격 거리(t2)는 일 실시예로 약 5um일 수 있다. 또한, 제2 서브 화소 전극(SPE2)과 제3 서브 화소 전극(SPE3) 간의 이격 거리 및 제3 서브 화소 전극(SPE3)과 제4 서브 화소 전극(SPE4) 간의 이격 거리도 일 실시예로 제1 서브 화소 전극(SPE1)과 제2 서브 화소 전극(SPE2) 간의 이격 거리(t2)와 동일할 수 있다.
제1 서브 차폐 전극(180a)은 실질적으로 동일한 폭을 갖도록 형성될 수 있다. 제2 서브 차폐 전극(180b)은 실질적으로 동일한 폭을 갖도록 형성될 수 있다.
도 17은 도 16에 도시한 액정 표시 장치의 효과를 설명하기 위한 그래프이다. 그래프의 가로 축은 계조(gray)를 나타내며, 세로 축은 투과율(T)을 나타낸다. 도면 부호 1은 정면에서의 계조에 따른 투과율을 나타낸 것이며, 도면 부호 2 및 도면 부호 3은 측면에서의 계조에 따른 투과율을 나타낸 것이다. 여기서, 도면 부호 2는 비교 예에 따른 액정 표시 장치의 경우이며, 도면 부호 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 경우이다.
하기의 표 2는 도 16에 도시한 본 발명의 일 실시예에 따른 액정 표시 장치의 경우(3)와 비교 예에 따른 액정 표시 장치의 경우 각각의 투과율 및 시인성 지수(GDI)를 나타낸 것이다.
본 발명 비교 예
투과율(%) 102 100
시인성 지수(GDI) 0.404 0.444
표 2 및 도 17을 참조할 때, 도 16에 도시한 본 발명의 일 실시예에 따른 액정 표시 장치의 경우(3)는 투과율이 비교 예에 따른 액정 표시 장치의 경우(2)에 비해 증가하였으며, 시인성 지수(GDI)가 낮아져 측면 시인성이 향상된 것을 알 수 있다.
보다 상세히 설명하면, 제1 서브 화소 전극(SPE1) 및 제2 서브 화소 전극(SPE2)의 면적(또는, 제3 서브 화소 전극(SPE3)과 제 서브 화소 전극(SPE4)의 면적)이 상이함에 따라, 전압-투과율(Voltage-Transmittance) 차이로 인한 차등 효과로 인해 측면 시인성이 향상될 수 있다.
도 18은 본 발명의 일 실시예에 따른 액정 표시 장치에 포함되는 화소부의 또 다른 실시예를 개략적으로 나타낸 레이아웃도이다. 설명의 편의를 위해, 도 18에서는 화소 전극(PE), 차폐 전극(180) 및 제1 내지 제4 슬릿부(SLT1 내지 SLT4)를 위주로 도시하기로 한다
도 18을 참조하면, 제1 슬릿부(SLT1)는 일 실시예로 제4 슬릿부(SLT4)와 형상 및 크기가 동일할 수 있다. 제2 슬릿부(SLT2)는 일 실시예로 제3 슬릿부(SLT3)와 형상 및 크기가 동일할 수 있다. 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 가로 길이는 모두 동일할 수 있다.
이에 반해, 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 가로 폭(ws1)은 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 세로 폭(ws2)과 상이할 수 있다. 보다 상세하게는, 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 가로 폭(ws1)은 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 세로 폭(ws2)보다 작을 수 있다. 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 가로 폭(ws1)은 일 실시예로 약 3um일 수 있다. 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 세로 폭(ws2)은 일 실시예로 약 5um일 수 있다.
제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 가로 폭(ws1)을 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 세로 폭(ws2)보다 작게 형성함으로써, 제1 방향(d1) 및 제1 방향에 대향되는 방향의 전계를 세게 형성할 수 있다. 이를 통해, 저계조에서의 측면 시인성을 향상시킬 수 있다.
도 19는 본 발명의 일 실시예에 따른 액정 표시 장치에 포함되는 화소부의 또 다른 실시예를 개략적으로 나타낸 레이아웃도이다.
도 19를 참조하면, 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)는 형상이 모두 동일할 수 있다.
즉, 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 가로 폭(ws1)은 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 세로 폭(ws2)과 상이할 수 있다. 보다 상세하게는, 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 가로 폭(ws1)은 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 세로 폭(ws2)보다 작을 수 있다. 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 가로 폭(ws1)은 일 실시예로 약 3um일 수 있다. 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 세로 폭(ws2)은 일 실시예로 약 5um일 수 있다.
도 20은 도 19에 도시한 액정 표시 장치의 효과를 설명하기 위한 그래프이다. 그래프의 가로 축은 계조(gray)를 나타내며, 세로 축은 투과율(T)을 나타낸다. 도면 부호 1은 정면에서의 계조에 따른 투과율을 나타낸 것이며, 도면 부호 2 및 도면 부호 3은 측면에서의 계조에 따른 투과율을 나타낸 것이다. 여기서, 도면 부호 2는 비교 예에 따른 액정 표시 장치의 경우이며, 도면 부호 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 경우이다.
하기의 표 3은 도 19에 도시한 본 발명의 일 실시예에 따른 액정 표시 장치의 경우(3)와 비교 예에 따른 액정 표시 장치의 경우 각각의 투과율 및 시인성 지수(GDI)를 나타낸 것이다.
본 발명 비교 예
투과율(%) 95 100
시인성 지수(GDI) 0.384 0.444
표 3 및 도 20을 참조할 때, 도 19에 도시한 본 발명의 일 실시예에 따른 액정 표시 장치의 경우(3)는 투과율이 비교 예에 따른 액정 표시 장치의 경우(2)와 큰 차이가 없으며, 시인성 지수(GDI)가 낮아져 측면 시인성이 향상된 것을 알 수 있다.
즉, 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 가로 폭(ws1)을 제1 슬릿부(SLT1) 내지 제4 슬릿부(SLT4)의 세로 폭(ws2)보다 작게 형성함으로써, 제1 방향(d1) 및 제1 방향에 대향되는 방향의 전계를 세게 형성할 수 있다. 이를 통해, 저계조에서의 측면 시인성을 향상시킬 수 있다.
도면에는 도시하지 않았으나, 도 1에 도시한 화소부(PX)는 일 실시예로 블루(blue)를 표시하는 화소부에 적용될 수 있다. 다만, 이에 제한되는 것은 아니며 그린(Green) 또는 레드(red)를 표시하는 화소부 모두에도 적용될 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 하부 표시판;
20: 상부 표시판;
30: 액정층;
110: 하부 기판;
180: 차폐 전극;
PE: 화소 전극;
210: 상부 기판;
BM: 블랙 매트릭스;
CE: 공통 전극;
TR: 스위칭 소자;

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 배치되며, 제1 서브 화소 전극 및 상기 제1 서브 화소 전극과 제1 방향을 따라 이웃하게 배치되고 상기 제1 서브 화소 전극과 직접 연결된 제2 서브 화소 전극을 포함하는 화소 전극; 및
    상기 화소 전극과 동일 층에 배치되며, 제1 폭을 갖는 제1 영역 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 영역을 포함하는 차폐 전극을 포함하고,
    상기 제1 서브 화소 전극은 상기 제1 방향과 교차되는 제2 방향을 따라 상기 제1 영역과 이웃하게 배치되며, 상기 제2 서브 화소 전극은 상기 제2 방향을 따라 상기 제2 영역과 이웃하게 배치되는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 제1 기판과 대향되는 제2 기판; 및
    상기 제2 기판 상에 배치되는 블랙 매트릭스를 더 포함하고,
    상기 블랙 매트릭스는 상기 제1 서브 화소 전극과 중첩되지 않으며, 상기 제2 서브 화소 전극과 적어도 일부가 중첩되는 액정 표시 장치.
  3. 제2항에 있어서,
    상기 제1 서브 화소 전극과 상기 제1 영역 사이에 위치하는 제1 이격 영역; 및 상기 제2 서브 화소 전극과 상기 제2 영역 사이에 위치하는 제2 이격 영역을 더 포함하고,
    상기 블랙 매트릭스는 상기 제2 이격 영역과 상기 제1 기판을 기준으로 완전히 중첩되는 액정 표시 장치.
  4. 제3항에 있어서,
    상기 블랙 매트릭스는 상기 제1 이격 영역과 상기 제1 기판을 기준으로 적어도 일부가 중첩되거나 중첩되지 않는 액정 표시 장치.
  5. 제3항에 있어서,
    상기 제2 이격 영역에 위치하는 복수의 액정 분자를 더 포함하고,
    상기 복수의 액정 분자는 상기 블랙 매트릭스와 상기 제1 기판을 기준으로 완전히 중첩되는 액정 표시 장치.
  6. 제1항에 있어서,
    상기 제1 서브 화소 전극의 면적은 상기 제2 서브 화소 전극의 면적보다 작은 액정 표시 장치.
  7. 제1항에 있어서,
    상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극 각각은 상기 제2 방향과 평행하는 세로 길이를 가지며,
    상기 제1 서브 화소 전극의 세로 길이는 상기 제2 서브 화소 전극의 세로 길이보다 작은 액정 표시 장치.
  8. 제1항에 있어서,
    상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극 각각은 상기 제1 방향과 평행하는 가로 길이를 가지며,
    상기 제1 서브 화소 전극의 가로 길이는 상기 제2 서브 화소 전극의 가로 길이보다 작은 액정 표시 장치.
  9. 제1항에 있어서,
    상기 제1 서브 화소 전극과 상기 제1 기판에 수직 방향으로 중첩되는 제1 슬릿부 및 상기 제2 서브 화소 전극과 상기 제1 기판에 수직 방향으로 중첩되는 제2 슬릿부를 포함하는 공통 전극을 더 포함하고,
    상기 제1 슬릿부 및 상기 제2 슬릿부는 십자 형태인 액정 표시 장치.
  10. 제9항에 있어서,
    상기 제1 슬릿부 및 상기 제2 슬릿부는 상기 제2 방향과 평행하는 세로 길이를 가지며,
    상기 제1 슬릿부의 세로 길이는 상기 제2 슬릿부의 세로 길이보다 작은 액정 표시 장치.
  11. 제9항에 있어서,
    상기 제1 슬릿부는 상기 제1 방향과 평행하는 가로부 및 상기 제2 방향과 평행하는 세로부를 포함하고, 상기 제2 슬릿부는 상기 제1 방향과 평행하는 가로부 및 상기 제2 방향과 평행하는 세로부를 포함하며,
    상기 제1 슬릿부의 가로부의 폭은 상기 제1 슬릿부의 세로부의 폭보다 작고, 상기 제2 슬릿부의 가로부의 폭은 상기 제2 슬릿부의 세로부의 폭보다 작은 액정 표시 장치.
  12. 제1항에 있어서,
    상기 제1 방향으로 연장되며, 상기 차폐 전극과 중첩되는 제1 스캔 라인; 및
    상기 제1 방향으로 연장되며, 상기 제1 스캔 라인과 이웃하는 제2 스캔 라인을 더 포함하고,
    상기 화소 전극은 상기 제2 스캔 라인과 전기적으로 연결되며, 상기 제2 서브 화소 전극은 적어도 일부가 상기 제1 기판을 기준으로 수직 방향으로 상기 제1 스캔 라인과 중첩되는 액정 표시 장치.
  13. 제1 기판;
    상기 제1 기판 상에 배치되며, 제1 서브 화소 전극 및 상기 제1 서브 화소 전극과 제1 방향으로 이웃하고 상기 제1 서브 화소 전극과 직접 연결된 제2 서브 화소 전극을 포함하는 화소 전극;
    상기 제1 기판과 대향되는 제2 기판; 및
    상기 제2 기판 상에 배치되며, 상기 제1 방향으로 연장하는 제1 연장부를 포함하는 블랙 매트릭스를 더 포함하고,
    상기 블랙 매트릭스의 상기 제1 연장부는 상기 제1 서브 화소 전극과 중첩되지 않으며, 상기 제2 서브 화소 전극과 적어도 일부가 중첩되는 액정 표시 장치.
  14. 제13항에 있어서,
    상기 화소 전극과 동일 층에 배치되며, 제1 폭을 갖는 제1 영역 및 상기 제1 폭보다 큰 제2 폭을 갖는 제2 영역을 포함하는 차폐 전극을 더 포함하고,
    상기 제1 서브 화소 전극은 상기 제1 영역과 마주보며, 상기 제2 서브 화소 전극은 상기 제2 영역과 마주보는 액정 표시 장치.
  15. 제14항에 있어서,
    상기 제1 서브 화소 전극과 상기 제1 영역 사이에 위치하는 제1 이격 영역; 및 상기 제2 서브 화소 전극과 상기 제2 영역 사이에 위치하는 제2 이격 영역을 더 포함하고,
    상기 블랙 매트릭스는 상기 제2 이격 영역과 상기 제1 기판을 기준으로 완전히 중첩되는 액정 표시 장치.
  16. 제15항에 있어서,
    상기 블랙 매트릭스는 상기 제1 이격 영역과 상기 제1 기판을 기준으로 적어도 일부가 중첩되거나 중첩되지 않는 액정 표시 장치.
  17. 제15항에 있어서,
    상기 제2 이격 영역에 위치하는 복수의 액정 분자를 더 포함하고,
    상기 복수의 액정 분자는 상기 블랙 매트릭스와 상기 제1 기판을 기준으로 완전히 중첩되는 액정 표시 장치.
  18. 제13항에 있어서,
    상기 제1 서브 화소 전극의 면적은 상기 제2 서브 화소 전극의 면적보다 작은 액정 표시 장치.
  19. 제13항에 있어서,
    상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극 각각은 상기 제1 방향과 교차되는 제2 방향과 평행하는 세로 길이를 가지며,
    상기 제1 서브 화소 전극의 세로 길이는 상기 제2 서브 화소 전극의 세로 길이보다 작은 액정 표시 장치.
  20. 제13항에 있어서,
    상기 제1 서브 화소 전극과 상기 제1 기판에 수직 방향으로 중첩되는 제1 슬릿부 및 상기 제2 서브 화소 전극과 상기 제1 기판에 수직 방향으로 중첩되는 제2 슬릿부를 포함하는 공통 전극을 더 포함하고,
    상기 제1 슬릿부 및 상기 제2 슬릿부는 상기 제1 방향과 교차되는 제2 방향과 평행하는 세로 길이를 가지며, 상기 제1 슬릿부의 세로 길이는 상기 제2 슬릿부의 세로 길이보다 작은 액정 표시 장치.
KR1020160164346A 2016-12-05 2016-12-05 액정 표시 장치 KR102596770B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160164346A KR102596770B1 (ko) 2016-12-05 2016-12-05 액정 표시 장치
US15/802,196 US10330990B2 (en) 2016-12-05 2017-11-02 Liquid crystal display device
CN201711190332.0A CN108153066B (zh) 2016-12-05 2017-11-24 液晶显示装置
US16/416,949 US10732468B2 (en) 2016-12-05 2019-05-20 Liquid crystal display device
US16/912,078 US11119366B2 (en) 2016-12-05 2020-06-25 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160164346A KR102596770B1 (ko) 2016-12-05 2016-12-05 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20180064598A KR20180064598A (ko) 2018-06-15
KR102596770B1 true KR102596770B1 (ko) 2023-11-01

Family

ID=62243078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160164346A KR102596770B1 (ko) 2016-12-05 2016-12-05 액정 표시 장치

Country Status (3)

Country Link
US (3) US10330990B2 (ko)
KR (1) KR102596770B1 (ko)
CN (1) CN108153066B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107357069A (zh) * 2017-07-25 2017-11-17 惠科股份有限公司 一种曲面显示面板及显示器
CN111474776B (zh) * 2020-05-11 2021-07-06 深圳市华星光电半导体显示技术有限公司 液晶显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303476B1 (ko) * 2012-03-08 2013-09-05 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
CN101261408B (zh) * 2007-03-07 2011-05-25 奇美电子股份有限公司 像素结构及应用其的液晶显示面板及液晶显示装置
KR101490480B1 (ko) * 2008-07-07 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101833498B1 (ko) * 2010-10-29 2018-03-02 삼성디스플레이 주식회사 액정 표시 장치
KR102022566B1 (ko) 2012-03-15 2019-09-19 삼성디스플레이 주식회사 액정표시장치
CN102681268A (zh) * 2012-05-04 2012-09-19 深圳市华星光电技术有限公司 像素结构及相应的液晶显示装置
KR102059641B1 (ko) * 2013-03-06 2019-12-27 삼성디스플레이 주식회사 액정 표시 장치
KR102104928B1 (ko) * 2013-03-15 2020-04-28 삼성디스플레이 주식회사 액정 표시 장치
KR102132778B1 (ko) * 2013-10-25 2020-07-13 삼성디스플레이 주식회사 액정 표시 장치
KR102204058B1 (ko) * 2014-02-14 2021-01-19 삼성디스플레이 주식회사 곡면 표시 장치
KR102207284B1 (ko) 2014-03-20 2021-01-27 삼성디스플레이 주식회사 곡면 표시 장치 및 이의 제조 방법
US10126602B2 (en) 2014-03-20 2018-11-13 Samsung Display Co., Ltd. Curved display device and fabricating method thereof
KR102183921B1 (ko) * 2014-05-08 2020-11-30 삼성디스플레이 주식회사 액정 표시 장치
KR20160065316A (ko) * 2014-11-28 2016-06-09 삼성디스플레이 주식회사 액정 표시 장치
KR20160085110A (ko) * 2015-01-07 2016-07-15 삼성디스플레이 주식회사 액정 표시 장치
KR20160101765A (ko) * 2015-02-17 2016-08-26 삼성디스플레이 주식회사 곡면 액정 표시 장치
KR102300885B1 (ko) 2015-02-25 2021-09-10 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303476B1 (ko) * 2012-03-08 2013-09-05 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
US20200326598A1 (en) 2020-10-15
US10732468B2 (en) 2020-08-04
CN108153066B (zh) 2022-06-03
US20180157131A1 (en) 2018-06-07
US11119366B2 (en) 2021-09-14
US10330990B2 (en) 2019-06-25
CN108153066A (zh) 2018-06-12
US20190278142A1 (en) 2019-09-12
KR20180064598A (ko) 2018-06-15

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
KR102587647B1 (ko) 액정 표시 장치 및 그 제조방법
KR102522633B1 (ko) 액정 표시 장치
KR102483751B1 (ko) 액정 표시 장치
US10824021B2 (en) Liquid crystal display device
KR102494411B1 (ko) 액정 표시 장치
US10288926B2 (en) Display device
KR102596770B1 (ko) 액정 표시 장치
US10788719B2 (en) Liquid crystal display device
US10068930B2 (en) Display device
KR102315207B1 (ko) 표시 장치 및 그 제조 방법
KR102491239B1 (ko) 액정 표시 장치
CN111208685A (zh) 阵列基板和显示装置
KR20170110212A (ko) 액정 표시 장치 및 그 제조방법
KR20060126264A (ko) 액정표시패널
KR20070082202A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant