JP5606680B2 - 薄膜トランジスタの製造方法及び電気光学装置の製造方法 - Google Patents

薄膜トランジスタの製造方法及び電気光学装置の製造方法 Download PDF

Info

Publication number
JP5606680B2
JP5606680B2 JP2009009196A JP2009009196A JP5606680B2 JP 5606680 B2 JP5606680 B2 JP 5606680B2 JP 2009009196 A JP2009009196 A JP 2009009196A JP 2009009196 A JP2009009196 A JP 2009009196A JP 5606680 B2 JP5606680 B2 JP 5606680B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
manufacturing
semiconductor film
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009009196A
Other languages
English (en)
Other versions
JP2010165999A (ja
Inventor
淳 田中
賢一 梅田
文彦 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2009009196A priority Critical patent/JP5606680B2/ja
Priority to KR1020090120954A priority patent/KR101132989B1/ko
Publication of JP2010165999A publication Critical patent/JP2010165999A/ja
Application granted granted Critical
Publication of JP5606680B2 publication Critical patent/JP5606680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、薄膜トランジスタの製造方法及び電気光学装置の製造方法に関する。
近年、液晶やエレクトロルミネッセンス(ElectroLuminescence:EL)技術等の進歩により、平面薄型画像表示装置(Flat Panel Display:FPD)が実用化されている。特に、電流を通じることによって励起されて発光する材料を用いた有機電界発光素子(有機EL素子)は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で開発が進んでいる。
これらのFPDの駆動方法は、主にパッシブマトリクス方式とアクティブマトリクス方式に分けられる。アクティブマトリクス方式では、ガラス等の基板上に、電界効果型薄膜トランジスタ(TFT:Thin Film Transistor)、TFTと接続させる配線(ゲート配線、データ配線など)、画素電極、共通電極などを形成する。
TFTの半導体層(活性層)を構成する材料としては、一般的には、非晶質シリコンや多結晶シリコンが用いられるが、近年では、酸化物半導体を用いることが提案されている。例えば、In−Ga−Zn−O系ホモロガス酸化物半導体(以下、適宜、「IGZO」という。)は室温成膜が可能である上、非晶質シリコンと同等以上の移動度を達成することができるため、TFTの活性層を構成する材料として注目を浴びている。
TFTの活性層としてIGZOを用いる場合、一般的には、スパッタリングによって非晶質IGZO膜(a−IGZO膜)を成膜した後、エッチングにより活性層にパターン加工する必要がある。しかし、特にa−IGZO膜は、従来、活性層として一般的に用いられてきたシリコン等の半導体材料と比べて酸等のエッチング液に対する耐性が極めて低く、素子作製プロセスへの対応が難しい。
例えば、絶縁基板上に、ゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極(ソース・ドレイン電極)を順次形成した後、酸化物半導体膜を成膜し、ソース・ドレイン電極間のゲート絶縁膜上及びソース・ドレイン電極の一部の上に酸化物半導体膜の一部が活性層として残留するようにエッチングする方法が提案されている(特許文献1参照)。
また、絶縁基板上に、ゲート電極、ゲート絶縁膜、及びa−IGZO膜(活性層)を順次形成した後、活性層上にエッチングストッパーをパターニングし、次いで、ソース・ドレイン電極としてMoなどの金属膜を成膜した後、ドライエッチングによって金属膜をパターニングする方法が開示されている(非特許文献1参照)。
特開2008−72012号公報 J.S.Park, J.K.Jeong, Y.G.Mo, and H.D.Kim, AM−FPD 08 Digest, 275 (2008)
特許文献1に開示されている方法では、先にソース・ドレイン電極を形成し、その後、ソース・ドレイン電極間のゲート絶縁膜とソース・ドレイン電極の一部をIGZO膜で覆う素子構造であるため、ソース・ドレイン電極及びそれに接続する配線を形成するための配線層(導電層)の厚みを薄くする必要がある。そのため配線層の厚みを十分確保できず、配線抵抗が増大し、特に大型の液晶ディスプレイや有機ELディスプレイのように低抵抗の配線が要求されるディスプレイ装置においては、電圧降下等による輝度不均一等、画質の低下を引き起こし易い。
また、通常、IGZOのエッチングレートが速く、酸化インジウム錫(ITO)等の配線材料との選択比が5/20(=0.25)〜50/70(≒0.7)と1よりも小さい。そのため、活性層を形成した後にソース・ドレイン電極をパターニングする素子構造を採用することは困難である。そこで、非特許文献1に開示されている方法のように、活性層上にエッチングストッパー層を形成しておけば、ソース・ドレイン電極をパターニングする際に活性層のダメージを防ぐことが可能であるが、エッチングストッパー層を形成するための成膜、フォトリソグラフィ、エッチング等の工程が増加し、生産性の低下や製造コストの上昇を招き易い。
本発明は、活性層としてIn−Ga−Zn−O系ホモロガス酸化物半導体を用い、エッチングストッパー層を形成することなく活性層のダメージを抑制するとともに、ソース・ドレイン電極の低抵抗化を図ることが可能な薄膜トランジスタの製造方法及び電気光学装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明では以下の薄膜トランジスタの製造方法及び電気光学装置の製造方法が提供される。
<1> In、Ga、及びZnを含む酸化物半導体膜を形成する工程と、
前記酸化物半導体膜を活性層にパターン加工する工程と、
前記酸化物半導体膜を500℃以上で熱処理する工程と、
前記酸化物半導体膜がパターン加工され、かつ、熱処理された活性層を覆うように金属膜を形成する工程と、
前記金属膜をエッチングしてパターン加工することにより前記活性層と接触するソース電極及びドレイン電極の少なくとも一方を形成する工程と、
を含み、
前記金属膜をエッチングしてパターン加工する工程において、前記熱処理した酸化物半導体膜のエッチングレートを、前記金属膜のエッチングレートの1/4以下にすることを特徴とする薄膜トランジスタの製造方法。
<2> 前記金属膜が、Al又はAlを主成分としてNd、Y、Zr、Ta、Si、W、及びNiの少なくとも一種を含む金属より成る層を有することを特徴とする<1>に記載の薄膜トランジスタの製造方法。
<3> 前記金属膜が、前記酸化物半導体膜側から、Al又はAlを主成分としてNd、Y、Zr、Ta、Si、W、及びNiの少なくとも一種を含む金属より成る第1の層と、Mo又はTiを主成分とする第2の層を有することを特徴とする<1>に記載の薄膜トランジスタの製造方法。
<4> 前記金属膜のパターン加工を、燐酸、硝酸、及び酢酸を含む水溶液を用いたウエットエッチング法により行うことを特徴とする<1>〜<3>のいずれかに記載の薄膜トランジスタの製造方法。
<5> 前記酸化物半導体膜を熱処理する工程を、700℃未満で行うことを特徴とする<1>〜<4>のいずれかに記載の薄膜トランジスタの製造方法。
<6> 前記酸化物半導体膜を熱処理する工程の前後において該酸化物半導体膜が非晶質となるように前記酸化物半導体膜の形成及び熱処理を行うことを特徴とする<1>〜<5>のいずれかに記載の薄膜トランジスタの製造方法。
<7> 前記酸化物半導体膜を熱処理する工程を、該酸化物半導体膜を活性層にパターン加工した後に行うことを特徴とする<1>〜<6>のいずれかに記載の薄膜トランジスタの製造方法。
<8> 前記酸化物半導体膜を熱処理する工程を、酸素ガスの存在下において行うことを特徴とする<1>〜<7>のいずれかに記載の薄膜トランジスタの製造方法。
> <1>〜<>のいずれかに記載の薄膜トランジスタの製造方法を含むことを特徴とする電気光学装置の製造方法。
本発明によれば、活性層としてIn−Ga−Zn−O系ホモロガス酸化物半導体を用い、エッチングストッパー層を形成することなく活性層のダメージを抑制するとともに、ソース・ドレイン電極の低抵抗化を図ることが可能な薄膜トランジスタの製造方法及び電気光学装置の製造方法を提供することができる。
以下、添付の図面を参照しながら、本発明に係る薄膜トランジスタの製造方法及び電気光学装置の製造方法について説明する。
図1は、本発明に係る薄膜トランジスタの製造方法の一例を示す工程図である。
−基板−
まず、薄膜トランジスタを形成するための基板(支持体)10を用意する(図1(A))。基板10は、少なくともTFTを形成する面が絶縁性を有し、寸法安定性、耐溶剤性、加工性などを有するほか、後述する熱処理(500℃以上)に対して耐熱性を有するものを用いる。また、最終製品として、例えば有機ELディスプレイを製造する場合は、水分や酸素の透過を抑制し、また、基板10側から光を透過させて発光や表示を行う場合は、光透過性を有する基板を用いる。
上記のような条件を満たす基板10としては、ガラス、ジルコニア安定化酸化イットリウム(YSZ)等の無機材料が好適である。なお、ガラスからの溶出イオンを少なくするため、無アルカリガラスを用いることが好ましい。また、ソーダライムガラスを用いる場合には、シリカなどのバリアコートを施したものを使用することが好ましい。
基板10側から光を取り出す必要がない場合は、例えば、ステンレス、Fe、Al、Ni、Co、Cuやこれらの合金等の金属基板やSiなどの半導体基板を用い、基板10上に電気絶縁性を確保するための絶縁膜を設けてもよい。金属製の基板であれば、安価なものもあり、厚みが薄くても、強度が高く、大気中の水分や酸素に対して高いバリア性を有するものとなる。
基板10の形状、構造、大きさ等については特に制限はなく、目的等に応じて適宜選択することができる。一般的には、基板10の形状としては、取り扱い性、TFTの形成容易性等の観点から、板状であることが好ましい。基板10の構造は、単層構造であってもよいし、積層構造であってもよい。また、基板10は、単一部材で構成されていてもよいし、2つ以上の部材で構成されていてもよい。
−ゲート電極−
基板10上にゲート電極12を形成する(図1(B))。
ゲート電極12は、導電性及び耐熱性(500℃以上)を有するものを用い、例えば、Al、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜等を用いて形成することができる。
例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従って基板10上に成膜する。ゲート電極12の厚みは、10nm以上1000nm以下とすることが好ましい。
成膜後、フォトリソグラフィ法によって所定の形状にパターニングを行う。このとき、ゲート電極12及びゲート配線(不図示)を同時にパターニングすることが好ましい。
−ゲート絶縁膜−
基板10上にゲート電極12を形成した後、ゲート絶縁膜14を形成する(図1(C))。
ゲート絶縁膜14は、絶縁性及び耐熱性(500℃以上)を有するものとし、例えば、SiO、SiN、SiON、Al、Y、Ta、HfO等の絶縁膜、又はこれらの化合物を少なくとも二つ以上含む絶縁膜としてもよい。
ゲート絶縁膜14も、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従って基板10上に成膜し、必要に応じてフォトリソグラフィ法によって所定の形状にパターニングを行う。
なお、ゲート絶縁膜14は、リーク電流の低下及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁膜14の厚みが大き過ぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜14の材質にもよるが、ゲート絶縁膜14の厚みは10nm〜10μmが好ましく、50nm〜1000nmがより好ましい。
−活性層−
ゲート絶縁膜14を形成した後、活性層として、In、Ga、及びZnを含む酸化物半導体膜16を成膜する(図1(D))。
In、Ga、及びZnを含む酸化物半導体の多結晶焼結体をターゲットとして気相成膜法を用いて成膜することが好ましい。気相成膜法の中でも、スパッタリング法及びパルスレーザー蒸着法(PLD法)がより好ましく、量産性の観点から、スパッタリング法が特に好ましい。
In、Ga、及びZnを含む酸化物半導体(In−Ga−Zn−O系ホモロガス酸化物半導体)は、一般的にはIn1−xGa(ZnO)で表され、本発明に係る活性層としては、m≧2の材料系でもよいが、エッチング特性及びデバイス特性の観点からはm=1のものが望ましい。なお、厳密にIn:Ga:Zn=1:1:1となる必要はないが、好ましくは、Inの組成比を1とすると、Gaの比は0.1〜10であり、Znの比は0.1〜10である。
例えば、スパッタリング法又はPLD法によりInGaZnOの非晶質膜16を20〜150nmの厚みで成膜する。
成膜したIGZO膜16は、X線回折法により非晶質膜であることを確認することができる。また、膜厚は、触針式表面形状測定により求めることができ、組成比は、RBS(ラザフォード後方散乱)分析法、XRF(蛍光X線分析)等により求めることができる。
非晶質IGZO膜16を形成した後、活性層18にパターン加工するとともに500℃以上で熱処理する(図1(E))。
非晶質IGZO膜16はエッチングによって活性層18にパターン加工する必要がある。活性層18のパターン加工以降に用いるエッチング液に耐性がない場合、例えば、いわゆるリフトオフ等でパターン形成する方法が最も簡便であるが、リフトオフ法では原理的にゴミの発生が避けられず、歩留まりの低下をもたらすことになる。
一方、本発明では活性層となる非晶質IGZO膜16を形成した後に熱処理することによって活性層のエッチングレートを大幅に低下させる。これにより、エッチングストッパーを設けずに、かつ、リフトオフ法によらずに、以降のソース・ドレイン電極を形成する工程において金属膜のパターン加工等を好適に行うことができる。
なお、ゲート絶縁膜14上に成膜したIGZO膜16は、熱処理後に活性層の形状にパターン加工することもできるが、熱処理後のIGZO膜16は、熱処理前に比べてエッチングされ難くなるため、IGZO膜16を活性層にパターン加工した後に熱処理を行うことが好ましい。
IGZO膜16のパターン加工は、フォトリソグラフィ法とエッチング法により行うことができる。具体的には、ゲート絶縁膜14上に成膜したIGZO膜16を、活性層18として残存させる部分にフォトリソグラフィによってレジストマスクをパターン形成し、塩酸、硝酸、希硫酸、又は、燐酸、硝酸、及び酢酸の混合液(Alエッチング液;関東化学(株)製)等の酸溶液によりエッチングすることにより活性層を形成する。例えば、燐酸、硝酸、及び酢酸を含む水溶液を用いれば、IGZO膜16の露出部分を確実に除去することができるため好ましい。
図2は、石英ガラス基板上にスパッタリングによって成膜した非晶質IGZO膜を酸素雰囲気下で熱処理(熱処理時間:1時間)した後のX線回折による分析結果を示している。500℃及び600℃では結晶化は見られないが、700℃から結晶化の兆候が見られ、熱処理温度の上昇に伴って結晶化が進んでいる。
図3は、非晶質InGaZnO膜の熱処理温度と、燐酸、硝酸、及び酢酸の混合溶液を用いた場合のエッチングレートの関係を示している。500〜1000℃の範囲では非晶質InGaZnO膜の熱処理温度の上昇に伴ってエッチングレートが減少し、予め450℃以上で熱処理することによりエッチングレートを1/2以下にすることができる。特に500℃以上の熱処理を行うことによりIGZO膜のエッチングレートが急激に低下している。
活性層18の熱処理は、基板10ごと熱処理チャンバー内に投入し、基板10(ゲート絶縁膜14)表面の温度を活性層18の熱処理温度とみなして500℃以上で熱処理を行えばよい。
熱処理時間は、熱処理によりIGZO膜のエッチング耐性を確実に高めるとともに、生産性の観点から1分以上2時間以下とすることが好ましい。
加熱手段は特に限定されず、赤外線ヒータ、赤外線ランプ、抵抗加熱ヒータなどを用いることができる。チャンバー内の雰囲気は、大気、Ar等の不活性ガス雰囲気、又は酸素雰囲気とすればよいが、活性層は酸化物半導体であるため、特に、酸素ガスの存在下で熱処理を行うことが好ましい。
基板10としてガラスを用いる場合、その耐熱性等を考慮すると、熱処理温度は1000℃以下とすることが好ましいが、酸化物半導体膜16(活性層18)が非晶質の状態に保てるように熱処理条件を選択すれば、熱処理を行わない場合と比較して、デバイス特性やその均一性を著しく低下させることなく、TFT素子の作製が可能となる。すなわち、熱処理する工程の前後において酸化物半導体膜16(活性層18)が非晶質となるように酸化物半導体膜16の形成及び熱処理を行うことが好ましい。具体的には、熱処理温度が700℃未満であれば、InGaZnO膜はほぼ非晶質の状態を保つため、TFT素子を作製した場合の特性バラツキを小さく抑えることも可能となる。
以上のような観点から、望ましくは500℃以上1000℃以下、より望ましくは500℃以上700℃未満の温度で1〜2時間熱処理を行う。
−ソース・ドレイン電極−
次に、活性層18及びゲート絶縁膜14の上にソース・ドレイン電極20A,20Bを形成すための金属膜を形成する。
金属膜は、電極及び配線としての導電性を有し、エッチングによってパターン加工することができる金属により活性層18を覆うように形成すればよい。具体的には、Al、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロールなどの有機導電性化合物、またはこれらの混合物が挙げられる。
特に、成膜性、導電性、パターニング性などの観点から、Al又はAlを主成分としてNd、Y、Zr、Ta、Si、W、及びNiの少なくとも一種を含む金属より成る層(Al系金属膜)、あるいは、酸化物半導体膜側から、Al又はAlを主成分としてNd、Y、Zr、Ta、Si、W、及びNiの少なくとも一種を含む金属より成る第1の層と、Mo又はTiを主成分とする第2の層をそれぞれスパッタリング、蒸着等の手法により成膜して積層することが好ましい。ここで「主成分」とは、金属膜を構成する成分のうち最も含有量(質量比)が多い成分であり、50質量%以上であることが好ましく、90質量%以上であることがより好ましい。
既に活性層18を形成されているため、金属膜の厚みは、ソース・ドレイン電極の後で活性層を形成する場合のような制限はなく、厚く形成することができる。成膜性、エッチングによるパターン加工性、導電性(低抵抗化)などを考慮すると、ソース・ドレイン電極及びそれに接続する配線となる金属膜の総厚は、10nm以上1000nm以下とすることが好ましい。
なお、Al系金属膜(第1の層)と、Mo又はTiを主成分とするMo系金属膜又はTi系金属膜(第2の層)を積層させる場合は、第1の層の厚みは10nm以上1000nm以下とし、第2の層の厚みは1nm以上300nm以下とすることが好ましい。
次いで、金属膜をエッチングしてパターン加工することにより活性層18と接触するソース電極20A及びドレイン電極20Bを形成する(図1(F))。
ここでは、金属膜を残留させる部分にフォトリソグラフィ法によってレジストマスクを形成し、例えば、燐酸及び硝酸に酢酸又は硫酸を加えた酸溶液を用いてエッチングを行い、ソース電極及びドレイン電極の少なくとも一方を形成する。工程の簡略化などの観点から、ソース・ドレイン電極及びこれらの電極に接続する配線(データ配線など)を同時にパターン加工することが好ましい。
成膜手段や条件等によりa−IGZOの組成や膜密度等が若干異なり、それに応じてエッチング速度も異なるが、例えば、燐酸/硝酸/酢酸系のエッチング液を用いる場合、常温では、下記の表1に示すように、スパッタリング等によって成膜された非晶質InGaZnO膜は、通常はAlの約2〜4倍の速度でエッチングされる。そのため、非晶質InGaZnO膜上にAl又はAlを主成分とするAl系膜を形成してソース・ドレイン電極のパターン加工のためのエッチングを行うと、非晶質InGaZnO膜までもエッチングされて活性層の特性に多大な影響を及ぼしてしまう。
しかし、図3に示したように、500℃以上の熱処理を行うことによりInGaZnO膜のエッチングレートを大幅に低下させることができるため、十分な選択比を確保することが可能となる。例えば、InGaZnO膜を500℃以上で熱処理しておけば、Mo膜のエッチングレートの1/4以下とすることができ、InGaZnO膜を610℃以上で熱処理しておけば、Al膜のエッチングレートの1/4以下とすることができる。従って、金属膜のエッチングの際、ソース・ドレイン電極20A,20B間で活性層18の一部が露出しても、活性層18のエッチングを効果的に抑制することができる。
−層間絶縁膜−
金属膜をエッチングによりパターン加工してソース・ドレイン電極20A,20B及び配線を形成した後、層間絶縁膜22を形成する(図1(G))。
層間絶縁膜22を形成する材料としては、MgO、SiO、SiO、Al、GeO、NiO、CaO、BaO、Fe、Y、又はTiO等の金属酸化物、SiN、SiN等の金属窒化物、MgF、LiF、AlF、又はCaF等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも1種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率1%以上の吸水性物質、吸水率0.1%以下の防湿性物質等が挙げられる。
また、層間絶縁膜22の形成方法は特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、MBE(分子線エピタキシ)法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法(高周波励起イオンプレーティング法)、プラズマCVD法、レーザーCVD法、熱CVD法、ガスソースCVD法、コーティング法、印刷法、転写法などが挙げられ、材料に応じて選択すればよい。
層間絶縁膜22の厚みはその材質等にもよるが、通常は50〜10000nmである。
−画素電極等−
次いで、層間絶縁膜22にフォトリソグラフィ及びエッチングによりコンタクトホール24を形成した後、画素電極26等を形成する(図1(H))。
例えば、酸化インジウム錫(ITO)をスパッタリングにより成膜した後、フォトリソグラフィ法及びエッチングによりパターニングを行うことにより、画素電極26をパターン形成することができるとともに、コンタクトホール24を通じて画素電極26をドレイン電極20Bと接続させることができる。
画素電極を形成した後は、最終的に製造する電気光学装置(表示装置、撮像装置など)に応じて製造を進めればよい。例えば、有機ELディスプレイを製造する場合は、画素電極26上に、例えば、有機エレクトロルミネッセンス層及びAl等により上部電極(共通電極)を順次形成した後、ガラス等で封止する。
以上のように、本発明では、活性層となるIGZO膜の形成後、500℃以上の熱処理を行うことで、作製コストの上昇を最小限に抑えつつ、IGZOからなる活性層を形成した後でソース・ドレイン電極をパターン形成することが可能である。そのため、ソース・ドレイン電極の厚みを十分確保して低抵抗化を図ることができ、特に大型の液晶ディスプレイや有機ELディスプレイのように低抵抗配線が要求されるディスプレイ装置の製造に好適に適用することができ、高精細化や表示品位の向上を図ることもできる。
以上、本発明について説明したが、本発明は上記実施形態に限定されるものではない。
例えば、IGZO膜及び金属膜をウエットエッチングしてパターン加工する場合について説明したが、ドライエッチングによりパターン加工してもよい。
また、本発明はボトムゲート型のTFTの製造に限定されず、例えば図4に示すような構成のトップゲート型のTFTを製造する場合にも適用することできる。この場合、絶縁基板10上にIn、Ga、及びZnを含む酸化物半導体膜を形成して活性層18にパターン加工及び熱処理を行った後、ソース・ドレイン電極20A,20Bを形成し、その後、ゲート絶縁膜14及びゲート電極12を順次形成すればよい。この場合も酸化物半導体膜の熱処理後に活性層18にパターン加工してもよい。
また、上記実施形態では、TFTを形成した後、有機ELディスプレイを製造する場合について説明したが、TFTを備えた他の電気光学装置、具体的には、液晶表示装置などの表示装置や、X線イメージャなどの撮像装置の製造に適用することができる。
本発明に係る薄膜トランジスタの製造方法の一例を示す工程図である。 InGaZnO膜の熱処理温度とX線回折による分析結果を示す図である。 InGaZnO膜の熱処理温度とエッチングレートとの関係を示す図である。 トップゲート型TFTの構成の一例を示す概略図である。
10 基板
12 ゲート電極
14 ゲート絶縁膜
16 酸化物半導体膜
18 活性層
20A ソース電極
20B ドレイン電極
22 層間絶縁膜
24 コンタクトホール
26 画素電極

Claims (9)

  1. In、Ga、及びZnを含む酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜を活性層にパターン加工する工程と、
    前記酸化物半導体膜を500℃以上で熱処理する工程と、
    前記酸化物半導体膜がパターン加工され、かつ、熱処理された活性層を覆うように金属膜を形成する工程と、
    前記金属膜をエッチングしてパターン加工することにより前記活性層と接触するソース電極及びドレイン電極の少なくとも一方を形成する工程と、
    を含み、
    前記金属膜をエッチングしてパターン加工する工程において、前記熱処理した酸化物半導体膜のエッチングレートを、前記金属膜のエッチングレートの1/4以下にすることを特徴とする薄膜トランジスタの製造方法。
  2. 前記金属膜が、Al又はAlを主成分としてNd、Y、Zr、Ta、Si、W、及びNiの少なくとも一種を含む金属より成る層を有することを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
  3. 前記金属膜が、前記酸化物半導体膜側から、Al又はAlを主成分としてNd、Y、Zr、Ta、Si、W、及びNiの少なくとも一種を含む金属より成る第1の層と、Mo又はTiを主成分とする第2の層を有することを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
  4. 前記金属膜のパターン加工を、燐酸、硝酸、及び酢酸を含む水溶液を用いたウエットエッチング法により行うことを特徴とする請求項1〜請求項3のいずれか一項に記載の薄膜トランジスタの製造方法。
  5. 前記酸化物半導体膜を熱処理する工程を、700℃未満で行うことを特徴とする請求項1〜請求項4のいずれか一項に記載の薄膜トランジスタの製造方法。
  6. 前記酸化物半導体膜を熱処理する工程の前後において該酸化物半導体膜が非晶質となるように前記酸化物半導体膜の形成及び熱処理を行うことを特徴とする請求項1〜請求項5のいずれか一項に記載の薄膜トランジスタの製造方法。
  7. 前記酸化物半導体膜を熱処理する工程を、該酸化物半導体膜を活性層にパターン加工した後に行うことを特徴とする請求項1〜請求項6のいずれか一項に記載の薄膜トランジスタの製造方法。
  8. 前記酸化物半導体膜を熱処理する工程を、酸素ガスの存在下において行うことを特徴とする請求項1〜請求項7のいずれか一項に記載の薄膜トランジスタの製造方法。
  9. 請求項1〜請求項のいずれか一項に記載の薄膜トランジスタの製造方法を含むことを特徴とする電気光学装置の製造方法。
JP2009009196A 2009-01-19 2009-01-19 薄膜トランジスタの製造方法及び電気光学装置の製造方法 Active JP5606680B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009009196A JP5606680B2 (ja) 2009-01-19 2009-01-19 薄膜トランジスタの製造方法及び電気光学装置の製造方法
KR1020090120954A KR101132989B1 (ko) 2009-01-19 2009-12-08 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009009196A JP5606680B2 (ja) 2009-01-19 2009-01-19 薄膜トランジスタの製造方法及び電気光学装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010165999A JP2010165999A (ja) 2010-07-29
JP5606680B2 true JP5606680B2 (ja) 2014-10-15

Family

ID=42581915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009009196A Active JP5606680B2 (ja) 2009-01-19 2009-01-19 薄膜トランジスタの製造方法及び電気光学装置の製造方法

Country Status (2)

Country Link
JP (1) JP5606680B2 (ja)
KR (1) KR101132989B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6183684A (ja) * 1984-09-28 1986-04-28 株式会社日立製作所 セラミツクスの接合方法
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101275710B1 (ko) * 2010-12-22 2013-06-14 경희대학교 산학협력단 듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터
JP5897910B2 (ja) * 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015109424A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、及び該半導体装置に用いるエッチング溶液
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Tft基板及びtft基板の製造方法
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型tft基板及び反射型tft基板の製造方法
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
KR101612130B1 (ko) * 2007-03-20 2016-04-12 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット

Also Published As

Publication number Publication date
KR20100084966A (ko) 2010-07-28
KR101132989B1 (ko) 2012-04-10
JP2010165999A (ja) 2010-07-29

Similar Documents

Publication Publication Date Title
JP5606680B2 (ja) 薄膜トランジスタの製造方法及び電気光学装置の製造方法
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP4614148B2 (ja) 酸化物半導体及び薄膜トランジスタの製造方法
JP6398000B2 (ja) 薄膜トランジスタアレイ基板
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
JP2007150158A (ja) トランジスタおよびその製造方法
JP2011129926A (ja) 薄膜トランジスタ及びその製造方法
JP2008141119A (ja) 酸化物半導体を用いた表示装置及びその製造方法
JP2009253204A (ja) 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2011035376A (ja) 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
CN103794652B (zh) 金属氧化物半导体薄膜晶体管及其制备方法
JP2009260254A (ja) 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法
CN105308753A (zh) 稳定高迁移率的motft和低温下的制备
JP2010040645A (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
RU2692401C1 (ru) Полевой транзистор, способ его изготовления, элемент отображения, устройство отображения и система
JP2011249674A (ja) 薄膜トランジスタおよびその製造方法
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
JP5984354B2 (ja) 半導体素子
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
TWI520224B (zh) 場效電晶體的製造方法、顯示裝置的製造方法、x射線攝影裝置的製造方法以及光感測器的製造方法
JP6613314B2 (ja) 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
KR20090016993A (ko) 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시장치
WO2012124408A1 (ja) 酸化物半導体薄膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140827

R150 Certificate of patent or registration of utility model

Ref document number: 5606680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250