KR102639411B1 - 성막 방법, 성막 장치 및 반도체 장치의 제조 방법 - Google Patents

성막 방법, 성막 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102639411B1
KR102639411B1 KR1020227026933A KR20227026933A KR102639411B1 KR 102639411 B1 KR102639411 B1 KR 102639411B1 KR 1020227026933 A KR1020227026933 A KR 1020227026933A KR 20227026933 A KR20227026933 A KR 20227026933A KR 102639411 B1 KR102639411 B1 KR 102639411B1
Authority
KR
South Korea
Prior art keywords
film
gas
containing gas
substrate
metal
Prior art date
Application number
KR1020227026933A
Other languages
English (en)
Other versions
KR20220124223A (ko
Inventor
홍석형
츠요시 다카하시
다이치 몬덴
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020135695A external-priority patent/JP2021110030A/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220124223A publication Critical patent/KR20220124223A/ko
Application granted granted Critical
Publication of KR102639411B1 publication Critical patent/KR102639411B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Abstract

성막 방법은, 처리 용기 내에 기판을 마련하는 것과, 처리 용기 내의 기판에 대하여 금속계 막을 성막하는 것과, 그 후, 처리 용기 내에 기판이 마련된 상태에서 처리 용기 내에 Si 함유 가스를 공급하는 것을 포함한다.

Description

성막 방법, 성막 장치 및 반도체 장치의 제조 방법
본 개시는, 성막 방법, 성막 장치 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 디바이스의 제조 공정에서는, 예를 들어 DRAM의 하부 전극 등의 전극이나 배리어막 등의 다양한 용도로 TiN막과 같은 금속계 막이 사용된다. TiN막과 같은 금속계 막의 성막에는 일반적인 박막 형성 기술이 사용되며, 특허문헌 1에는, 원자층 퇴적법(Atomic Layer Deposition; ALD법)에 의해 TiN막을 성막하는 것이 기재되어 있다.
일본 특허 공개 제2015-78418호 공보
본 개시는, 금속계 막을 성막할 때 막 표면의 산화를 억제할 수 있는 성막 방법, 성막 장치 및 반도체 장치의 제조 방법을 제공한다.
본 개시의 일 형태에 관한 성막 방법은, 처리 용기 내에 기판을 마련하는 것과, 상기 처리 용기 내의 상기 기판에 대하여 금속계 막을 성막하는 것과, 그 후, 상기 처리 용기 내에 상기 기판이 마련된 상태에서 상기 처리 용기 내에 Si 함유 가스를 공급하는 것을 포함한다.
본 개시에 의하면, 금속계 막을 성막할 때 막 표면의 산화를 억제할 수 있는 성막 방법, 성막 장치 및 반도체 제조 방법이 제공된다.
도 1은 일 실시 형태에 관한 성막 방법을 나타내는 흐름도이다.
도 2는 일 실시 형태에 관한 성막 방법을 도시하는 공정 단면도이다.
도 3은 일 실시 형태의 성막 방법을 TiN막의 성막에 적용하는 경우의 성막 장치의 일례를 도시하는 단면도이다.
도 4는 도 3의 장치에 의해 성막 처리가 행하여지는 반도체 웨이퍼의 구조예를 도시하는 단면도이다.
도 5는 도 4의 반도체 웨이퍼에 대하여 TiN막을 성막한 상태를 도시하는 단면도이다.
도 6은 TiN막 성막 후, 챔버 내에 Si 함유 가스인 DCS 가스를 공급하는 공정을 행하여, TiN막의 표면에 표면층이 형성된 상태를 도시하는 단면도이다.
도 7은 TiN막의 성막 공정과 Si 함유 가스 공급 공정의 구체적인 가스 공급 시퀀스를 나타내는 타이밍 차트이며, Si 함유 가스로서 SiH4 가스를 1회(1사이클) 공급한 경우이다.
도 8은 TiN막의 성막 공정과 Si 함유 가스 공급 공정의 구체적인 가스 공급 시퀀스를 나타내는 타이밍 차트이며, Si 함유 가스로서 SiH4 가스를 복수회(복수 사이클) 공급한 경우이다.
도 9는 TiN막의 성막 공정과 Si 함유 가스 공급 공정의 구체적인 가스 공급 시퀀스이며, SiH4 가스와 NH3 가스를 교대로 복수회 공급한 경우이다.
도 10은 DCS 가스 유량과 TiN막의 비저항의 관계를 도시하는 도면이다.
도 11은 DCS 가스 공급 시간과 TiN막의 비저항의 관계를 도시하는 도면이다.
도 12는 Si 함유 가스 공급 공정으로서 SiH4 가스의 공급을 1사이클 행한 경우와, SiH4 가스의 공급을 퍼지를 사이에 두고 5사이클 행한 경우와, TiN막 성막 후에 SiH4 가스의 공급을 행하지 않는 경우에 대해서, TiN막의 시트 저항 및 그 균일성을 측정한 결과를 도시하는 도면이다.
도 13은 Si 함유 가스 공급 공정으로서 SiH4 가스의 공급 및 NH3 가스의 공급을 1사이클 행한 경우와, SiH4 가스의 공급 및 NH3 가스의 공급을 5사이클 행한 경우와, TiN막 성막 후에 SiH4 가스의 공급을 행하지 않는 경우에 대해서, TiN막의 시트 저항 및 그 균일성을 측정한 결과를 도시하는 도면이다.
도 14는 TiN막의 표면에 표면층이 형성된 후, SiGe막을 성막한 상태를 도시하는 단면도이다.
이하, 첨부 도면을 참조하여 실시 형태에 대해서 설명한다.
<성막 방법의 일 실시 형태>
먼저, 성막 방법의 일 실시 형태에 대해서 설명한다.
도 1은 일 실시 형태에 관한 성막 방법을 나타내는 흐름도, 도 2는 그 공정 단면도이다. 도 1, 도 2에 도시하는 바와 같이, 본 실시 형태에 관한 성막 방법은, 성막 장치의 처리 용기 내에 기판(201)을 마련하는 공정(스텝 1, 도 2의 (a))과, 처리 용기 내의 기판(201)에 대하여 금속계 막(202)을 성막하는 공정(스텝 2, 도 2의 (b))과, 그 후, 처리 용기 내에 기판(201)이 마련된 상태에서 처리 용기 내에 Si 함유 가스를 공급하는 공정(스텝 3, 도 2의 (c))을 포함한다.
스텝 1에서는, 금속계 막을 성막하기 위한 기판(201)을, 성막 장치의 처리 용기 내에 배치해서 성막에 대비한다. 기판(201)은 특별히 한정되지 않지만, 실리콘 등의 반도체 기체를 갖는 반도체 기판(반도체 웨이퍼)이 예시된다. 이 경우의 기판(201)은, 반도체 기체 그 자체이어도 되고, 반도체 기체 상에 원하는 기능을 갖는 1 또는 2 이상의 막이 형성된 것이어도 된다.
스텝 2에서, 기판(201) 상에 성막하는 금속계 막(202)으로서는, 산화에 의해 특성이 열화될 가능성이 있는 금속막 및 금속 화합물 막을 들 수 있다. 구체예로서는, Ti막, TiN막, Ta막, TaN막, W막, Al막, Mo막, Ru막, Co막, Ni막을 들 수 있다.
금속계 막(202)의 성막 방법은 특별히 한정되지 않고, ALD법, CVD법, PVD법과 같은 박막 형성 기술이 예시된다. 양호한 스텝 커버리지를 얻는 관점에서는 ALD법이 바람직하다.
스텝 3은, 금속계 막(202)을 성막 후, 처리 용기 내에 Si 함유 가스를 공급하는 성막 후처리이다. Si 함유 가스를 공급함으로써 금속계 막의 표면에 Si 함유 가스가 흡착되어, Si를 함유하는 표면층(203)이 형성된다.
Si 함유 가스와 함께 다른 가스, 예를 들어 Si 함유 가스와 반응하는 반응 가스인 암모니아(NH3)나, 불활성 가스를 공급해도 된다. Si 함유 가스는 특별히 한정되지 않지만, 실란계 화합물, 클로로실란계 화합물, 유기 실란계 화합물을 들 수 있다. 실란계 화합물로서는, 실란(모노실란), 디실란을 들 수 있다. 클로로실란계 화합물로서는, 디클로로실란, 모노클로로실란, 트리클로로실란, 실리콘테트라클로라이드, 헥사클로로디실란을 들 수 있다. 유기 실란계 화합물로서는, 부틸아미노실란, 비스 tert-부틸아미노실란, 디메틸아미노실란과 같은 아미노실란계 화합물을 들 수 있다. 이들 중에서는, 반도체 제조 프로세스에 일반적으로 사용되는 디클로로실란, 실란, 디실란 중 적어도 1종을 적합하게 사용할 수 있다.
Si 함유 가스만 또는 Si 함유 가스와 불활성 가스를 공급하는 경우는, Si 함유 가스가 열분해해서 표면층(203)으로서 Si층이 형성될 수 있다. 표면층(203)이 Si와 하지가 반응한 반응층을 갖는 것이어도 된다. 또한, Si 함유 가스 이외에 반응 가스를 공급하는 경우는, Si 함유 가스와 반응 가스의 반응에 의해 표면층(203)으로서 Si 화합물층이 형성될 수 있다. 예를 들어, 반응 가스로서 NH3 가스와 같은 질소 함유 가스를 사용한 경우는, 표면층(203)으로서 SiN층이 형성될 수 있다.
스텝 3의 Si 함유 가스를 공급하는 공정의 온도나 압력 조건은, 사용하는 Si 함유 가스에 따라 다소 다르지만, 온도는 400 내지 700℃의 범위인 것이 바람직하고, 압력은 266.6 내지 13332.2Pa(2 내지 100Torr)의 범위인 것이 바람직하다.
Si 함유 가스의 공급은, 1회이어도 복수회 반복해도 된다. Si 함유 가스의 공급을 1회로 행하는 경우는, 공급 시간으로 흡착량을 제어할 수 있으며, 이 경우에는, Si 함유 가스의 공급 시간은, 0.05 내지 20sec인 것이 바람직하다. 또한, Si 함유 가스의 공급을 복수회 반복함으로써, Si 함유 가스의 흡착량을 횟수로 제어할 수 있으며, 표면층(203)의 층 두께의 제어성을 높일 수 있다. 이 경우는, 1회의 Si 함유 가스의 공급 시간은, 0.05 내지 4sec, Si 함유 가스의 공급 횟수(사이클수)는, 1 내지 5회의 범위가 바람직하다. 또한, Si 함유 가스 공급의 사이에 불활성 가스에 의한 퍼지를 행하는 것이 바람직하다.
또한, Si 함유 가스 이외에 반응 가스를 공급하는 경우는, Si 함유 가스를 공급한 후에 반응 가스를 공급해도 되고, Si 함유 가스와 반응 가스를 교대로 복수회 공급해도 된다. 교대로 복수회 공급함으로써 표면층(203)으로서 Si 화합물층을 양호한 층 두께 제어성으로 형성할 수 있다. Si 함유 가스와 반응 가스를 동시에 공급해도 된다. 반응 가스로서 예를 들어 NH3 가스를 사용함으로써 표면층(203)으로서 SiN층을 형성할 수 있다.
Si 함유 가스를 공급해서 표면층(203)을 형성하는 경우, Si 함유 가스의 흡착량은 특별히 한정되지 않으며, 1분자층 이상에서 산화 억제 효과는 얻어진다. Si 함유 가스의 흡착량이 지나치게 많아지면 특성에 대한 영향이 우려되기 때문에, 흡착량은 막 두께로 환산해서 15nm 이하인 것이 바람직하고, 표면층(203)의 두께로서는, 0.5 내지 1nm의 범위가 바람직하다. Si 함유 가스와 반응 가스를 공급해서 표면층(203)으로서 SiN층과 같은 Si 화합물층을 형성하는 경우에도 마찬가지로, 표면층(203)의 두께로서는, 0.5 내지 1nm의 범위가 바람직하다.
이렇게 금속계 막을 성막 후에 Si 함유 가스를 공급하는 공정을 실시하는 이유에 대해서, 이하에 설명한다.
금속계 막을 성막한 후의 기판은, 처리 용기로부터 반출되어 다음 공정에 제공된다. 다음 공정까지의 사이에 기판이 대기 중에 반출되면, 성막된 금속계 막은 대기 중의 산소나 수분에 노출되기 때문에, 표면으로부터 벌크 방향으로 산화되어버려, 특성이 열화된다. 예를 들어, 막의 저항이 상승한다. 특히, 막 두께가 얇은 경우, 표면으로부터의 산화 영향이 커지기 때문에, 특성의 열화가 현저하게 나타난다.
그래서, 처리 용기 내에서 기판(201) 상에 금속계 막(202)을 성막한 후, 처리 용기 내에 Si 함유 가스를 공급함으로써, 금속계 막(202)의 표면에 Si 함유 가스를 흡착시켜, Si를 함유하는 표면층(203)을 형성한다. 이에 의해, 금속계 막(202)의 표면이 노출되지 않은 상태에서 기판이 반출되기 때문에, 금속계 막(202)의 산화가 억제된다.
다음 공정이 진공 시스템의 다른 처리 용기 내에서 실시되는 경우도 있는데, 그 경우에도 진공 반송계에 있어서 산소나 수분에 의한 금속계 막의 산화가 다소 생기기 때문에, Si 함유 가스를 공급하는 공정에 의한 산화 억제 효과는 유효하다.
표면층(203)은, 금속계 막(202) 표면에 흡착된 Si 함유 가스가 가열되어서 형성되기 때문에, 흡착된 Si 함유 가스와 금속계 막 표면의 반응에 의한 반응층을 갖는 것이어도 된다.
상술한 바와 같이, 금속계 막의 산화 영향은 막 두께가 얇을수록 크고, 저항의 증대 등, 특성의 열화가 현저하게 나타나기 때문에, 금속계 막의 막 두께가 5nm 이하인 경우에, Si 함유 가스에 의한 산화 억제의 효과가 보다 커진다.
Si 함유 가스를 공급하는 공정 후, 기판은 처리 용기로부터 반출되어, 다른 성막 장치에 의해 다음 성막 공정이 실시된다. 이때, 기판 상의 금속계 막의 표면에는 Si를 함유한 표면층이 형성되어 있기 때문에, 다음 성막 공정이 Si 함유막을 성막하는 공정이라면 친화성이 높아진다. 이때, Si 함유막을 성막하는 표면에 Si가 존재하기 때문에, Si 함유막을 성막할 때의 인큐베이션 타임이 단축되는 양호한 영향을 가져올 수 있다.
<TiN막의 성막에의 적용>
이어서, 구체적인 적용예로서 TiN막의 성막에 대해서 설명한다.
금속계 막으로서의 TiN막은, 배리어막이나 전극으로서 사용되어, 전기 저항이 낮을 것이 요구된다. TiN막의 성막에는, 높은 스텝 커버리지로 양호한 막질의 막을 얻을 수 있는 ALD법이 사용되는 경우가 많다. TiN막을 성막한 후에는, 다음 공정의 성막 처리, 예를 들어 SiGe막의 성막이 행하여지는데, 그 경우, 양자의 성막이 다른 장치에서 행해지기 때문에, TiN막을 성막한 후, 대기 중에 반출된다. 이때, 대기 중의 수분이나 산소에 의해 TiN막이 산화해서 저항이 상승해버려 양호한 디바이스 특성을 얻기 어렵다는 문제가 생긴다. 이 때문에, Si 함유 가스를 공급하는 공정을 실시하여, TiN막의 표면에 표면층을 형성해서 기판이 처리 용기로부터 반출된 후의 TiN막의 산화를 억제한다.
이하, 구체적으로 설명한다.
[TiN막의 성막 장치]
도 3은, 일 실시 형태의 성막 방법을 TiN막의 성막에 적용하는 경우의 성막 장치의 일례를 도시하는 단면도이다.
성막 장치(100)는, 처리 용기인 챔버(1)와, 서셉터(기판 적재대)(2)와, 샤워 헤드(3)와, 배기부(4)와, 가스 공급 기구(5)와, 제어부(6)를 갖는다.
챔버(1)는, 알루미늄 등의 금속에 의해 구성되며, 대략 원통상을 갖고 있다. 챔버(1)의 측벽부에는 진공 반송실(도시하지 않음)에 대하여 반송 기구(도시하지 않음)에 의해 기판인 반도체 웨이퍼(이하, 단순히 웨이퍼)(W)를 반출입하기 위한 반입출구(26)가 형성되고, 반입출구(26)는 게이트 밸브(27)로 개폐 가능하게 되어 있다. 챔버(1)의 본체 상에는, 단면이 직사각 형상을 이루는 원환상의 배기 덕트(28)가 마련되어 있다. 배기 덕트(28)에는, 내주면을 따라 슬릿(28a)이 형성되어 있다. 또한, 배기 덕트(28)의 외벽에는 배기구(28b)가 형성되어 있다. 배기 덕트(28)의 상면에는 챔버(1)의 상부 개구를 막도록 천장벽(29)이 마련되어 있다. 천장벽(29)과 배기 덕트(28)의 사이는 시일 링(30)으로 기밀하게 시일되어 있다.
서셉터(2)는, 챔버(1) 내에서 기판인 웨이퍼(W)를 적재하기 위한 것이며, 웨이퍼(W)에 대응한 크기의 원판상을 이루고, 수평하게 마련되어 있다. 서셉터(2)는 지지 부재(33)에 지지되어 있다. 서셉터(2)의 내부에는, 웨이퍼(W)를 가열하기 위한 히터(31)가 매립되어 있다. 히터(31)는, 히터 전원(도시하지 않음)으로부터 급전되어 발열하도록 되어 있다. 그리고, 히터(31)의 출력을 제어함으로써, 웨이퍼(W)를 소정의 온도로 제어하도록 되어 있다. 서셉터(2)에는, 웨이퍼 적재면의 외주 영역, 및 측면을 덮도록 세라믹스제의 커버 부재(32)가 마련되어 있다.
서셉터(2)를 지지하는 지지 부재(33)는, 서셉터(2)의 저면 중앙으로부터 챔버(1)의 저벽에 형성된 구멍부를 관통해서 챔버(1)의 하방으로 연장되어, 그 하단이 승강 기구(34)에 접속되어 있고, 승강 기구(34)에 의해 서셉터(2)가 지지 부재(33)를 통해서, 도 3에 도시하는 처리 위치와, 그 하방의 일점쇄선으로 나타내는 웨이퍼의 반송이 가능한 반송 위치의 사이에서 승강 가능하게 되어 있다. 또한, 지지 부재(33)의 챔버(1)의 하방 위치에는, 플랜지부(35)가 설치되어 있고, 챔버(1)의 저면과 플랜지부(35)의 사이에는, 챔버(1) 내의 분위기를 외기와 구획하고, 서셉터(2)의 승강 동작에 따라 신축하는 벨로우즈(36)가 마련되어 있다.
챔버(1)의 저면 근방에는, 승강판(37a)으로부터 상방으로 돌출되도록 3개(2개만 도시)의 웨이퍼 지지 핀(37)이 마련되어 있다. 웨이퍼 지지 핀(37)은, 챔버(1)의 하방에 마련된 승강 기구(38)에 의해 승강판(37a)을 통해서 승강 가능하게 되어 있고, 반송 위치에 있는 서셉터(2)에 마련된 관통 구멍(22)에 삽입 관통되어서 서셉터(2)의 상면에 대하여 돌출 함몰 가능하게 되어 있다. 이에 의해, 웨이퍼 반송 기구(도시하지 않음)와 서셉터(2)의 사이에서 웨이퍼(W)의 전달이 행하여진다.
샤워 헤드(3)는, 챔버(1) 내에 처리 가스를 샤워 형상으로 공급하기 위한 것이며, 챔버(1)의 상부에 서셉터(2)에 대향하도록 마련되어 있고, 서셉터(2)와 거의 동일한 직경을 갖고 있다. 샤워 헤드(3)는, 챔버(1)의 천장벽(29)에 고정된 본체부(39)와, 본체부(39) 아래에 접속된 샤워 플레이트(40)를 갖고 있다. 본체부(39)와 샤워 플레이트(40)의 사이에는 가스 확산 공간(41)이 형성되어 있다.
가스 확산 공간(41) 내에는, 복수개의 가스 분산 부재(42)가 마련되어 있다. 가스 분산 부재(42)의 주위에는 복수의 가스 토출 구멍이 형성되어 있다. 가스 분산 부재(42)는, 본체부(39)에 마련된 복수의 가스 공급로(43) 각각의 일단에 접속되어 있다. 가스 공급로(43)의 타단은, 본체부(39)의 상면 중앙부에 형성된 확산부(44)에 접속되어 있다. 또한, 본체부(39)의 중앙부에는, 그 상면으로부터 확산부(44)에 관통하는 3개의 가스 도입 구멍(45a, 45b, 45c)이 마련되어 있다.
샤워 플레이트(40)의 주연부에는 하방으로 돌출되는 환상 돌기부(40b)가 형성되고, 샤워 플레이트(40)의 환상 돌기부(40b)의 내측의 평탄면에는 가스 토출 구멍(40a)이 형성되어 있다. 서셉터(2)가 처리 위치에 존재한 상태에서는, 샤워 플레이트(40)와 서셉터(2)의 사이에 처리 공간(S)이 형성되고, 환상 돌기부(40b)와 서셉터(2)의 커버 부재(32)의 상면이 근접해서 환상 간극(48)이 형성된다.
배기부(4)는, 배기 덕트(28)의 배기구(28b)에 접속된 배기 배관(46)과, 배기 배관(46)에 접속된, 진공 펌프나 압력 제어 밸브 등을 갖는 배기 기구(47)를 구비하고 있다. 처리 시에는, 챔버(1) 내의 가스는 슬릿(28a)을 통해서 배기 덕트(28)에 이르고, 배기 덕트(28)로부터 배기부(4)의 배기 기구(47)에 의해 배기 배관(46)을 통해서 배기된다.
처리 가스 공급 기구(5)는, TiCl4 가스 공급원(51)과, NH3 가스 공급원(52)과, 디클로로실란(DCS) 가스 공급원(53)과, 제1 N2 가스 공급원(54)과, 제2 N2 가스 공급원(55)과, 제3 N2 가스 공급원(56)을 갖고 있다. TiCl4 가스 공급원(51)은, Ti 원료 가스인 TiCl4 가스를 공급한다. NH3 가스 공급원(52)은, 질화 가스(환원 가스)인 NH3 가스를 공급한다. DCS 가스 공급원(53)은, Si 함유 가스인 DCS 가스를 공급한다. 제1 내지 제3 N2 가스 공급원(54, 55, 56)은, 캐리어 가스 및 퍼지 가스로서의 N2 가스를 공급한다. 또한, 캐리어 가스 및 퍼지 가스로서는, N2 가스에 한하지 않고, Ar 가스 등의 다른 불활성 가스를 사용할 수 있다.
TiCl4 가스 공급원(51)에는, TiCl4 가스 공급 배관(61)의 일단이 접속되어 있다. NH3 가스 공급원(52)에는, NH3 가스 공급 배관(62)의 일단이 접속되어 있다. DCS 가스 공급원(53)에는, DCS 공급 배관(63)의 일단이 접속되어 있다. 제1 N2 가스 공급원(54), 제2 N2 가스 공급원(55) 및 제3 N2 가스 공급원(56)에는 각각, 제1 N2 가스 공급 배관(64), 제2 N2 가스 공급 배관(65) 및 제3 N2 가스 공급 배관(66)의 일단이 접속되어 있다. TiCl4 가스 공급 배관(61)의 타단은 가스 도입 구멍(45a)에 접속되어 있고, NH3 가스 공급 배관(62)의 타단은 가스 도입 구멍(45b)에 접속되어 있고, DCS 가스 공급 배관(63)의 타단은 가스 도입 구멍(45c)에 접속되어 있다. 제1 N2 가스 공급 배관(64)의 타단은 TiCl4 가스 공급 배관(61)에 접속되어 있고, 제2 N2 가스 공급 배관(65)의 타단은 NH3 가스 공급 배관(62)에 접속되어 있고, 제3 N2 가스 공급 배관(66)의 타단은 DCS 가스 공급 배관(63)에 접속되어 있다. NH3 가스 공급 배관(62)의 도중에 분기 배관(62a)이 분기하고 있고, 분기 배관(62a)의 타단은 NH3 가스 공급 배관(62)에 합류하고 있다. 이렇게 분기 배관(62a)을 마련함으로써, 대유량의 NH3 가스를 공급하는 것이 가능하게 된다. TiCl4 가스 공급 배관(61), NH3 가스 공급 배관(62), 분기 배관(62a), DCS 가스 공급 배관(63)에는, N2 가스 공급 배관의 합류 부분의 상류측에, 각각 개폐 밸브(71, 72, 72a, 73)가 마련되어 있다. 또한, 제1 N2 가스 공급 배관(64), 제2 N2 가스 공급 배관(65) 및 제3 N2 가스 배관(66)에는, 각각 개폐 밸브(74, 75, 76)가 마련되어 있다. 또한, TiCl4 가스 공급 배관(61), NH3 가스 공급 배관(62), DCS 가스 공급 배관(63), 제1 N2 가스 공급 배관(64), 제2 N2 가스 공급 배관(65) 및 제3 N2 가스 배관(66)의 개폐 밸브의 상류측에, 각각 유량 제어기(81 내지 86)가 마련되어 있다. 유량 제어기로서는, 예를 들어 매스 플로 컨트롤러를 사용할 수 있다.
그리고, TiN막 성막 시에는, 제1 N2 가스 공급 배관(64), 제2 N2 가스 공급 배관(65) 및 제3 N2 가스 공급 배관(66)의 개폐 밸브(74, 75, 76)를 상시 개방으로 해서 N2 가스를 상시 공급하고, 개폐 밸브(73)를 닫은 상태에서, 개폐 밸브(71, 72, 72a)를 고속으로 조작함으로써 ALD 성막을 행할 수 있게 되어 있다. 또한, 성막 후에 Si 함유 가스인 DCS 가스를 공급하는 경우는, 밸브(71, 72, 72a)를 닫고, 개폐 밸브(73)를 개방으로 한다.
또한, 제1 N2 가스 공급 배관(64), 제2 N2 가스 공급 배관(65) 및 제3 N2 가스 공급 배관(66)으로부터 각각 분기해서 퍼지 시에만 N2 가스의 유량을 증가하는 배관을 마련해서 퍼지 공정 시에 N2 가스 유량을 증가시켜도 된다. 또한, 퍼지 가스로서는, N2 가스에 한하지 않고, Ar 가스 등, 다른 불활성 가스이어도 된다.
Ti 원료 가스로서는, TiCl4 이외에, 테트라(이소프로폭시)티타늄(TTIP), 사브롬화티타늄(TiBr4), 사요오드화티타늄(TiI4), 테트라키스에틸메틸아미노티타늄(TEMAT), 테트라키스디메틸아미노티타늄(TDMAT), 테트라키스디에틸아미노티타늄(TDEAT) 등을 사용할 수도 있다. 또한, 질화 가스(환원 가스)로서는, NH3 가스 외에, 모노메틸히드라진(MMH)과 같은 히드라진계 가스 등을 사용할 수 있다. 또한, 실리콘 함유 가스로서는 DCS 가스 외에, 상술한 바와 같은 다양한 것을 사용할 수 있다.
제어부(6)는 컴퓨터로 구성되어 있고, CPU를 구비한 주제어부와, 입력 장치(키보드, 마우스 등), 출력 장치(프린터 등), 표시 장치(디스플레이 등), 기억 장치(기억 매체)를 갖고 있다. 주제어부는, 예를 들어 개폐 밸브(71 내지 76)의 개폐, 유량 제어기(81 내지 86)에 의한 가스의 유량 조정, 압력 제어 밸브에 의한 챔버(1) 내의 압력 조정, 히터(31)에 의한 웨이퍼(W)의 온도 조정 등의 각 구성부의 동작을 제어한다. 이들 동작의 제어는, 기억 장치에 내장된 기억 매체(하드 디스크, 광 데스크, 반도체 메모리 등)에 기억된 제어 프로그램인 처리 레시피에 의해 실행된다.
[도 3의 성막 장치에 의한 TiN막의 성막 방법]
이어서, 이상과 같이 구성된 성막 장치(100)에서의 TiN막의 성막 방법에 대해서 설명한다.
먼저, 게이트 밸브(27)를 개방해서 진공 반송실로부터 반송 장치에 의해 웨이퍼(W)를 챔버(1) 내에 반입하여, 서셉터(2) 상에 적재한다. 웨이퍼(W)로서는, 예를 들어 도 4에 도시하는 바와 같이, Si 기체(301) 상에 패턴화된 SiO2막(302)을 갖는 것이 사용된다.
반송 장치를 퇴피시킨 후, 게이트 밸브(27)를 닫고, 서셉터(2)를 처리 위치까지 상승시킨다. 이어서, 제1 N2 가스 공급원(54), 제2 N2 가스 공급원(55), 제3 N2 가스 공급원(56)으로부터, 처리 공간(S) 내에 N2 가스를 연속적으로 공급하여, 챔버(1) 내를 소정의 감압 상태로 유지함과 함께, 히터(31)에 의해 서셉터(2)의 온도를 소정 온도로 제어한다.
그리고, N2 가스를 연속적으로 공급한 상태를 유지한 채, 개폐 밸브(71, 72, 72a)를 조작하여, 원료 가스인 TiCl4 가스와, 질화 가스(환원 가스)인 NH3 가스를 시퀀셜하게 공급해서 ALD법에 의해, 웨이퍼(W) 상에 금속계 막인 TiN막을 성막한다. 예를 들어, 도 5에 도시한 바와 같이, 웨이퍼(W)의 패턴화된 SiO2막(302) 상에TiN막(303)이 형성된다.
이때의 조건은, 서셉터(2)의 온도를 200 내지 600℃, 챔버(1) 내의 압력을 266.6 내지 13332.2Pa(2 내지 100Torr)로 하는 것이 바람직하다.
성막 후, 개폐 밸브(71, 72, 72a)를 닫아서 TiCl4 가스 및 NH3 가스의 공급을 정지하고, 챔버(1) 내를 N2 가스에 의해 퍼지한다.
그 후, 성막 후의 웨이퍼(W)를 서셉터(2) 상에 적재한 채의 상태에서, 개폐 밸브(73)를 개방으로 해서 처리 용기인 챔버(1) 내에 Si 함유 가스인 DCS 가스를 공급한다. 이때, 적어도 제3 N2 가스 공급원(56)으로부터 캐리어 가스로서의 N2 가스를 공급한다.
이렇게 성막 후 처리인 Si 함유 가스 공급 공정을 실시함으로써, 웨이퍼(W) 상에 형성된 TiN막의 표면에 Si 함유 가스인 DCS 가스가 흡착되어, 도 6에 도시하는 바와 같이, 웨이퍼(W)에 성막된 TiN막(303)의 표면에 표면층(304)으로서 Si 함유층이 형성된다. 표면층(304)을 구성하는 Si 함유층으로서는, Si 함유 가스가 가열되어서 형성된 Si층이어도 되고, Si 중에 Si와 TiN이 반응해서 형성된 TiSiN을 포함하는 것이어도 된다.
DCS 가스를 공급할 때의 조건은, 서셉터(2)의 온도를 400 내지 600℃, 챔버(1) 내의 압력을 266.6 내지 13332.2Pa(2 내지 100Torr)로 하는 것이 바람직하다. 다른 Si 함유 가스에 있어서도, 이것에 가까운 조건을 사용할 수 있다. 또한, 서셉터 온도는, 스루풋을 저하시키지 않는 관점에서, TiN막을 성막할 때와 동일한 온도인 것이 바람직하다.
이와 같이, 웨이퍼(W) 상에 성막된 TiN막(303)의 표면에 Si 함유 가스가 흡착되어서 표면층(304)이 형성됨으로써, 웨이퍼(W)는 TiN막(303)의 표면이 노출되지 않은 상태에서 반출된다. 이 때문에, 웨이퍼(W)가 대기 중에 노출되어도 TiN막(303)의 산화가 억제되어, TiN막(303)의 저항 상승을 방지할 수 있다. 특히, TiN막(303)의 막 두께가 5nm 이하로 얇아지면, 산화의 영향이 커지기 때문에, 이러한 Si 함유 가스인 DCS 가스의 공급에 의한 산화 억제 효과가 보다 높아진다.
Si 함유 가스의 공급은, 1회이어도 복수회 반복해도 된다. Si 함유 가스의 공급을 1회로 행하는 경우는, 공급 시간으로 흡착량을 제어할 수 있고, 이 경우에는, Si 함유 가스, 예를 들어 DCS 가스나 SiH4 가스 등의 공급 시간은, 1 내지 20sec인 것이 바람직하다. 또한, Si 함유 가스, DCS 가스나 SiH4 가스 등의 공급을 복수회 반복함으로써, DCS 가스나 SiH4 가스 등의 흡착량을 횟수로 제어할 수 있어, 표면층(304)의 층 두께의 제어성을 높일 수 있다. 이 때문에, TiN막의 저항을 보다 낮게 할 수 있다. 이 경우는, DCS 가스나 SiH4 가스 등의 1회의 공급 시간은, 0.05 내지 4sec, DCS 가스나 SiH4 가스 등의 공급 횟수(사이클수)는, 1 내지 5회의 범위가 바람직하다. 다른 Si 함유 가스를 사용한 경우도 마찬가지이다. 또한, Si 함유 가스의 공급을 복수회 반복할 경우에는, Si 함유 가스 공급의 사이에, N2 가스에 의해 챔버(1) 내를 퍼지하는 것이 바람직하다.
이 경우의 TiN막의 성막 공정과 Si 함유 가스 공급 공정의 구체적인 가스 공급 시퀀스는, 예를 들어 도 7 및 도 8에 도시되게 된다. 여기에서는, Si 함유 가스로서 DCS 가스 또는 SiH4 가스를 사용하는 경우를 나타내고 있다. 도 7은, Si 함유 가스인 DCS 가스 또는 SiH4 가스를 1회(1 사이클) 공급한 경우의 타이밍 차트, 도 8은 DCS 가스 또는 SiH4 가스를 복수회(복수 사이클) 공급한 경우의 타이밍 차트이다.
성막 후 처리인 Si 함유 가스 공급 공정 시에는, NH3 가스를 공급해도 된다. 이 경우에는, Si 함유 가스인 DCS 가스 또는 SiH4 가스를 공급한 후에 NH3 가스를 공급해도 되고, DCS 가스 또는 SiH4 가스와 NH3 가스를 교대로 복수회 공급해도 된다. DCS 가스 또는 SiH4 가스와 NH3 가스를 공급함으로써 표면층(304)으로서 SiN층을 형성할 수 있다. 이들을 교대로 복수회 공급함으로써, 막 두께의 균일성을 보다 높일 수 있다. 이 경우의 TiN막의 성막 공정과 Si 함유 가스 공급 공정의 구체적인 가스 공급 시퀀스는, 예를 들어 도 9에 도시하는 타이밍 차트와 같이 된다. 도 9는, 성막 공정 종료 후, TiCl4 가스를 정지하고, 퍼지를 행한 후, NH3 가스와 DCS 가스 또는 SiH4 가스를 교대로 복수회 공급하는 예를 나타낸다.
Si 함유 가스 공급 공정 후, 개폐 밸브(73)를 닫아서 Si 함유 가스인 DCS 가스의 공급을 정지하고, 챔버(1) 내를 N2 가스에 의해 퍼지한다. 이어서, 게이트 밸브(27)를 개방하여, 반입출구(26)를 통해서 웨이퍼(W)를 반출한다.
실제로, ALD법에 의해 막 두께 3 내지 5nm의 TiN막을 성막한 후, Si 함유 가스 공급 공정을 실시하지 않는 경우와, 다양한 조건에서 Si 함유 가스 공급 공정으로서 DCS 가스의 공급을 실시한 경우에 대해서, 대기 중에 방치 후의 비저항의 변화에 대해서 조사했다. 도 10은 DCS 가스 유량과 TiN막의 비저항의 관계를 도시하는 도면이며, 도 11은 DCS 가스 공급 시간과 TiN막의 비저항의 관계를 도시하는 도면이다. 또한, DCS 가스 공급 공정의 온도는 450 내지 500℃, 압력은 266.6 내지 1199.9Pa(2 내지 9Torr)의 범위로 하고, 도 10은 DCS 가스 공급 시간이 0.05sec인 경우이며, 도 11은 DCS 가스 유량이 30sccm인 경우이다. 이들 도면에 도시한 바와 같이, Si 함유 가스 공급 공정을 실시함으로써, 대기 중에 방치 후의 비저항(μΩ·cm)이 저하되어 있어, DCS 가스 공급 공정에 의한 TiN막의 표면 산화를 억제하는 효과가 확인되었다. 또한, DCS 가스 유량이 많아질수록, DCS 가스 공급 시간이 길어질수록, 비저항이 저하되고, 유량을 100sccm으로 함으로써 비저항이 26.8％ 저감되고, 시간을 10sec으로 함으로써 비저항이 37.8％ 저감되는 것이 확인되었다.
이어서, Si 함유 가스 공급 공정으로서 SiH4 가스의 공급을 1회(1 사이클) 행한 경우와, SiH4 가스의 공급을 퍼지를 사이에 두고 5회(5사이클) 행한 경우에 대해서, 대기 중에 방치 후의 TiN막의 시트 저항(Ω/sq.)을 측정했다. 비교를 위하여, TiN막 성막 후에 SiH4 가스의 공급을 행하지 않는 경우에 대해서도 시트 저항을 측정했다. 여기에서는, SiH4 가스의 1회당 공급 시간 및 유량을, 각각 0.05sec, 50sccm으로 하고, Si 함유 가스 공급 공정의 온도는 450 내지 700℃, 압력은 266.6 내지 1199.9Pa(2 내지 9Torr)의 범위로 했다. 그때의 시트 저항 및 그 균일성(uniformity)을 도 12에 나타낸다.
도 12에 도시하는 바와 같이, Si 함유 가스 공급 공정을 행하지 않는 경우는, 시트 저항의 평균값이 44.4Ω/sq., 균일성이 3.9％이었던 것에 반해, SiH4 가스의 공급 횟수(사이클)가 1회(1사이클)에서는 시트 저항의 평균값이 39.1Ω/sq., 균일성이 1.2％, SiH4 가스의 공급 횟수(사이클)가 5회(5사이클)에서는 시트 저항의 평균값이 38.9Ω/sq., 균일성이 1.0％로 되었다. 즉, SiH4 가스의 공급을 행함으로써 비저항 및 그 균일성이 향상되고, 또한 SiH4 가스를 복수회 공급함으로써, 비저항 및 그 균일성이 더욱 향상되었다.
이어서, Si 함유 가스 공급 공정으로서 SiH4 가스와 NH3 가스를 1회씩 공급한 경우(1사이클)와, SiH4 가스와 NH3 가스를 퍼지를 사이에 두고 교대로 5회(5사이클) 공급한 경우에 대해서, 대기 중에 방치 후의 TiN막의 시트 저항(Ω/sq.)을 측정했다. 여기에서는, SiH4 가스의 1회당 공급 시간 및 유량을, 각각 0.05sec, 50sccm으로 하고, NH3 가스의 1회당 공급 시간 및 유량을, 각각 0.05sec, 600sccm으로 했다. 또한, Si 함유 가스 공급 공정의 온도는 450 내지 700℃, 압력은 266.6 내지 1199.9Pa(2 내지 9Torr)의 범위로 했다. 그때의 시트 저항 및 그 균일성(uniformity)을 도 13에 나타낸다. 도 13에서는 도 12의 Si 함유 가스 공급 공정을 행하지 않는 경우의 결과도 함께 나타내고 있다.
도 13에 도시하는 바와 같이, Si 함유 가스 공급 공정을 행하지 않는 경우의 시트 저항의 평균값 44.4Ω/sq., 균일성 3.9％에 대하여, SiH4 가스 및 NH3 가스의 공급 횟수가 1회에서는 시트 저항의 평균값이 39.7Ω/sq., 균일성이 1.2％, SiH4 가스 및 NH3 가스의 공급 횟수가 5회에서는 시트 저항의 평균값이 39.1Ω/sq., 균일성이 1.2％로 되었다. 즉, SiH4 가스 및 NH3 가스의 공급을 행함으로써 시트 저항 및 그 균일성이 향상되고, 또한 SiH4 가스 및 NH3 가스를 복수회 공급함으로써, 시트 저항이 더욱 향상되었다.
Si 함유 가스를 공급해서 TiN막(303)의 표면층(304)을 형성한 후에는, 웨이퍼(W)는 대기 중에 취출되고, 그 후, 도 14에 도시하는 바와 같이, 다른 성막 장치에서 다음 공정의 성막 처리, 예를 들어 SiGe막(305)의 성막이 행하여진다. 그리고, 필요한 후처리가 행하여진 후, 원하는 반도체 디바이스(반도체 장치)가 얻어진다. 이때, TiN막(303)의 표면에는, Si 함유 가스의 공급에 의해, Si를 함유하는 표면층(304)이 형성되어 있으므로, TiN막(303)의 산화가 억제되어, 비저항이 낮게 유지된다. 이 때문에, 양호한 디바이스 특성이 얻어진다.
다음 공정에서 성막하는 막이 Si 함유층인 SiGe막(305)이므로, 산화 억제를 위해서 형성된 Si를 함유하는 표면층(304)에 대하여 친화성이 높은 것으로 된다. 또한, 이와 같이 다음 공정의 SiGe막의 성막이, Si를 함유하는 표면층(304) 상에서 행해지기 때문에, 일반적인 CVD법으로 SiGe막을 성막할 때, 인큐베이션 타임이 단축되는 등의 효과를 얻을 수 있다.
<다른 적용>
이상, 실시 형태에 대해서 설명했지만, 금회 개시된 실시 형태는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 특허 청구 범위 및 그 주지를 일탈하지 않고, 다양한 형태에서 생략, 치환, 변경되어도 된다.
예를 들어, 상기 실시 형태에서는, 금속계 막으로서 ALD법에 의해 TiN막의 성막을 행하는 경우를 중심으로 설명했지만, 상술한 바와 같이, 산화에 의해 특성이 열화될 가능성이 있는 금속막 및 금속 화합물 막이라면 적용 가능하며, 성막 방법도 ALD법에 제한하지 않는다.
또한, 도 3의 성막 장치로서는, TiN막의 ALD 성막용의 것을 예시했지만, 도 3의 성막 장치는 다른 금속계 막의 성막에도 적용 가능하다. 또한, 도 3에 도시한 성막 장치는 예시에 지나지 않고, 성막 처리와 처리 용기(챔버) 내에의 Si 함유 가스의 공급을 행할 수 있으면, CVD 성막 장치, PVD 성막 장치 등, 어떤 성막 장치이어도 된다. 또한, 도 3의 성막 장치는 매엽식이지만, 종형 장치와 같이, 복수의 기판에 대하여 한번에 성막하는 뱃치식 성막 장치이어도 된다. 또한, 스테이지 상에 복수의 기판을 배치해서 성막 처리를 행하는 세미 뱃치식 성막 장치이어도 된다.
또한, 상기 실시 형태에서는, 기판으로서 반도체 웨이퍼를 예로 들어 설명했지만, 반도체 웨이퍼에 한정되지 않고, FPD(플랫 패널 디스플레이)에 사용하는 유리 기판이나, 세라믹 기판 등의 다른 기판이어도 된다.
1: 챔버 2: 서셉터
3: 샤워 헤드 4: 배기부
5: 가스 공급 기구 6: 제어부
51: TiCl4 가스 공급원 52: NH3 가스 공급원
53: DCS 가스 공급원 54, 55, 56: N2 가스 공급원
100: 성막 장치 201: 기판
202: 금속계 막 203: 표면층
301: Si 기체 302: SiO2막
303: TiN막 304: 표면층
W: 반도체 웨이퍼(기판)

Claims (25)

  1. 처리 용기 내에 기판을 마련하는 것과,
    상기 처리 용기 내의 상기 기판에 대하여 금속계 막을 성막하는 것과,
    그 후, 상기 처리 용기 내에 상기 기판이 마련된 상태에서 상기 처리 용기 내에 Si 함유 가스를 공급하는 것을 포함하고,
    상기 Si 함유 가스를 공급하는 것은, 상기 Si 함유 가스와 NH3 가스를 교대로 복수회 공급하는, 성막 방법.
  2. 제1항에 있어서, 상기 Si 함유 가스를 공급함으로써, 공급된 Si 함유 가스를 상기 금속계 막의 표면에 흡착시켜, 상기 금속계 막의 표면에 Si를 함유하는 표면층을 형성하는, 성막 방법.
  3. 제1항에 있어서, 상기 Si 함유 가스를 공급하는 것을 실시할 때의 기판 온도는 400 내지 600℃의 범위인, 성막 방법.
  4. 제1항에 있어서, 상기 Si 함유 가스는, 실란계 화합물, 클로로실란계 화합물, 유기 실란계 화합물 중 적어도 1종인, 성막 방법.
  5. 제4항에 있어서, 상기 Si 함유 가스는, 디클로로실란, 실란, 디실란 중 적어도 1종인, 성막 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항에 있어서, 상기 금속계 막을 성막하는 것은, ALD법, CVD법, PVD법의 어느 것으로 행하여지는, 성막 방법.
  10. 제1항에 있어서, 상기 금속계 막은, Ti막, TiN막, Ta막, TaN막, W막, Al막, Mo막, Ru막, Co막, Ni막의 어느 것인, 성막 방법.
  11. 제1항에 있어서, 상기 금속계 막은 TiN막이며, 상기 금속계 막을 성막하는 것은 ALD법으로 행하여지는, 성막 방법.
  12. 제11항에 있어서, 상기 Si 함유 가스를 공급함으로써, 공급된 Si 함유 가스를 상기 금속계 막의 표면에 흡착시켜, 상기 금속계 막의 표면에 Si를 함유하는 표면층을 형성하고, 상기 표면층은 TiSiN을 포함하는, 성막 방법.
  13. 제11항에 있어서, 상기 Si 함유 가스는, 디클로로실란인, 성막 방법.
  14. 삭제
  15. 제11항에 있어서, 상기 TiN막의 성막은, Ti 함유 가스와 NH3 가스를 사용해서 행하여지는, 성막 방법.
  16. 삭제
  17. 제11항에 있어서, 상기 기판은, 반도체 기체 상에 패턴화된 SiO2막이 형성된 것인, 성막 방법.
  18. 기판이 수용되는 처리 용기와,
    상기 처리 용기 내에, 금속계 막을 성막하기 위한 가스 및 Si 함유 가스를 공급하는 가스 공급 기구와,
    상기 처리 용기 내를 배기하는 배기 기구와,
    상기 기판을 가열하는 가열 기구와,
    제어부
    를 갖고,
    상기 제어부는,
    상기 처리 용기 내에 기판을 마련하는 것과,
    상기 처리 용기 내의 상기 기판에 대하여 상기 금속계 막을 성막하는 것과,
    그 후, 상기 처리 용기 내에 상기 Si 함유 가스를 공급하는 것이 실행되도록 제어하고,
    상기 Si 함유 가스를 공급하는 것은, 상기 Si 함유 가스와 NH3 가스를 교대로 복수회 공급하는, 성막 장치.
  19. 제1 성막 장치의 처리 용기 내에 기판을 마련하는 것과,
    상기 처리 용기 내의 상기 기판에 대하여 금속계 막을 성막하는 것과,
    그 후, 상기 처리 용기 내에 상기 기판이 마련된 상태에서 상기 처리 용기 내에 Si 함유 가스를 공급하는 것과,
    상기 처리 용기로부터 상기 기판을 반출하여, 제2 성막 장치에 의해 상기 기판 상에 Si 함유막을 성막하는 것을 가지며,
    상기 Si 함유 가스를 공급하는 것은, 상기 Si 함유 가스와 NH3 가스를 교대로 복수회 공급하는, 반도체 장치의 제조 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 제19항에 있어서, 상기 Si 함유 가스를 공급하는 것은, 공급된 Si 함유 가스를 상기 금속계 막의 표면에 흡착시켜, 상기 금속계 막의 표면에 Si를 함유하는 표면층을 형성하고, 상기 Si 함유막은, 상기 표면층의 표면에 형성되는, 반도체 장치의 제조 방법.
  24. 제23항에 있어서, 상기 금속계 막은 TiN막이며, 상기 Si 함유막은 SiGe막인, 반도체 장치의 제조 방법.
  25. 제24항에 있어서, 상기 기판은, 반도체 기체 상에 패턴화된 SiO2막이 형성된 것인, 반도체 장치의 제조 방법.
KR1020227026933A 2020-01-15 2020-11-30 성막 방법, 성막 장치 및 반도체 장치의 제조 방법 KR102639411B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2020-004161 2020-01-15
JP2020004161 2020-01-15
JP2020135695A JP2021110030A (ja) 2020-01-15 2020-08-11 成膜方法、成膜装置、および半導体装置の製造方法
JPJP-P-2020-135695 2020-08-11
PCT/JP2020/044478 WO2021145077A1 (ja) 2020-01-15 2020-11-30 成膜方法、成膜装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20220124223A KR20220124223A (ko) 2022-09-13
KR102639411B1 true KR102639411B1 (ko) 2024-02-26

Family

ID=76864215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227026933A KR102639411B1 (ko) 2020-01-15 2020-11-30 성막 방법, 성막 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20230037960A1 (ko)
KR (1) KR102639411B1 (ko)
CN (1) CN114929933A (ko)
WO (1) WO2021145077A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183195A (ja) 2013-03-19 2014-09-29 Hitachi Ltd 半導体装置とその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD289156A5 (de) * 1989-11-10 1991-04-18 Veb Forschungszentrum Mikroelektronik Dresden,De Verfahren zur herstellung von siliciumdioxidschichten auf freiliegenden leichtoxidierbaren metallschichten
JPH10144629A (ja) * 1996-11-11 1998-05-29 Mitsubishi Electric Corp バリアメタルの製造方法
JP6258657B2 (ja) 2013-10-18 2018-01-10 東京エレクトロン株式会社 成膜方法および成膜装置
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
US11401607B2 (en) * 2017-06-02 2022-08-02 Eugenus, Inc. TiSiN coating method
TWI722301B (zh) * 2017-07-18 2021-03-21 美商應用材料股份有限公司 在金屬材料表面上沉積阻擋層的方法
JP6902958B2 (ja) * 2017-08-02 2021-07-14 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
JP6597740B2 (ja) * 2017-08-30 2019-10-30 東京エレクトロン株式会社 成膜方法及び成膜装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183195A (ja) 2013-03-19 2014-09-29 Hitachi Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
WO2021145077A1 (ja) 2021-07-22
KR20220124223A (ko) 2022-09-13
US20230037960A1 (en) 2023-02-09
CN114929933A (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
US10312078B2 (en) Nitride film forming method and storage medium
JP7464638B2 (ja) 基板処理装置、プラズマ生成装置、反応管、プラズマ生成方法、基板処理方法、半導体装置の製造方法およびプログラム
TWI612178B (zh) 成膜裝置
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
JP7113862B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム、および基板処理装置
US10854449B2 (en) Method and apparatus for forming silicon film
JP7085824B2 (ja) 成膜方法
KR20210006499A (ko) 성막 방법 및 성막 장치
US11970767B2 (en) Film forming method and film forming apparatus
KR102131487B1 (ko) 질화막의 형성 방법 및 기억 매체
JP7166431B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR102639411B1 (ko) 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
KR20240005996A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US11551933B2 (en) Substrate processing method and substrate processing apparatus
WO2020184342A1 (ja) 基板処理方法及び基板処理装置
KR20220040395A (ko) 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR102536220B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체
JP2021110030A (ja) 成膜方法、成膜装置、および半導体装置の製造方法
KR20200097646A (ko) 기판 처리 방법 및 성막 시스템
US20220396874A1 (en) Film-forming method and film-forming apparatus
JP7159446B2 (ja) 基板処理方法、基板処理装置、プログラムおよび半導体装置の製造方法
TW201907046A (zh) 成膜方法及成膜裝置
KR102650982B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 성막 장치 및 반도체 장치를 제조하는 시스템
WO2021215270A1 (ja) 成膜方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant