JP2016026382A - 成膜装置 - Google Patents

成膜装置 Download PDF

Info

Publication number
JP2016026382A
JP2016026382A JP2015154218A JP2015154218A JP2016026382A JP 2016026382 A JP2016026382 A JP 2016026382A JP 2015154218 A JP2015154218 A JP 2015154218A JP 2015154218 A JP2015154218 A JP 2015154218A JP 2016026382 A JP2016026382 A JP 2016026382A
Authority
JP
Japan
Prior art keywords
chamber
film
oxide semiconductor
substrate
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015154218A
Other languages
English (en)
Other versions
JP6220829B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
奈津子 高瀬
Natsuko Takase
奈津子 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015154218A priority Critical patent/JP6220829B2/ja
Publication of JP2016026382A publication Critical patent/JP2016026382A/ja
Application granted granted Critical
Publication of JP6220829B2 publication Critical patent/JP6220829B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3457—Sputtering using other particles than noble gas ions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C23C14/566—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases using a load-lock chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

【課題】不純物が混入しない酸化物半導体を用いた半導体素子の作製に用いる連続成膜装置を提供する。【解決手段】１０−６Ｐａ以下に真空排気する手段と接続するロードロック室１１１と、基板を加熱する第１の加熱手段が設けられた基板保持部と、少なくとも基板保持部周辺の壁面を加熱する第２の加熱手段と、スパッタリング用ターゲットを固定するターゲット保持部とが備えられ、それぞれが１０−８Ｐａ以下に真空排気する手段と接続する複数の成膜室１１３と、１０−８Ｐａ以下に真空排気する手段と接続する加熱室１１９と、ロードロック室１１１、加熱室１１９及び成膜室１１３のそれぞれとゲートバルブを介して連結され、１０−６Ｐａ以下に真空排気する手段と接続する搬送室とを少なくとも有する。ロードロック室１１１、加熱室１１９、成膜室１１３及び搬送室１１２のそれぞれと接続する真空排気する手段は、吸着型のポンプである。【選択図】図１

Description

酸化物半導体を用いた半導体素子の作製方法に関する。該半導体素子の作製方法に用いる
連続成膜装置に関する。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリとして用いられている。Ｃ
ＰＵは、半導体ウェハから切り離された半導体集積回路（少なくともトランジスタ及びメ
モリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント
配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、データの送受信が可能な半導体装置の開発が進められており、このような半導体装
置は、無線タグ、ＲＦＩＤタグなどと呼ばれる。実用化されているものは、アンテナと半
導体基板を用いて形成された半導体回路（ＩＣチップ）とを有しているものが多い。
また、トランジスタに適用可能な半導体としてシリコン系半導体材料が公知であるが、そ
の他の材料として酸化物半導体が注目されている。酸化物半導体の材料としては、酸化亜
鉛又は酸化亜鉛を成分とするものが知られている。そして、電子キャリア濃度が１０１８
／ｃｍ３未満である酸化物半導体なるもので形成されたトランジスタが開示されている（
特許文献１乃至３）。
特開２００６−１６５５２７号公報 特開２００６−１６５５２８号公報 特開２００６−１６５５２９号公報
電子キャリア濃度が１０１８／ｃｍ３未満であっても、酸化物半導体においては、実質的
にはｎ型であり、上記特許文献に開示される薄膜トランジスタのオンオフ比は十分な値を
得られていない。このような薄膜トランジスタのオンオフ比が低い理由は、オフ電流が高
いことによるものである。低消費電力の半導体装置を実現するためには、薄膜トランジス
タなどの半導体素子のオフ電流は極めて低い値が要求される。
トランジスタのオフ電流を極めて低いレベルにまで低減するためには、酸化物半導体層中
、及び酸化物半導体層に接する層中に水、水素、水酸基などの不純物が混入せず、水素濃
度が十分に低減されている必要がある。
しかし、トランジスタを作製する際に用いる成膜装置内は、排気を行っていても十分に不
純物を除去できていないことがある。このような成膜装置内で、成膜した膜には不純物が
混入してしまう。
成膜中に混入した不純物を膜内から除去する手段の一つとして、加熱処理が挙げられるが
、半導体素子の作製工程に加熱処理を加えることで、工程数が増え、素子作製にかかる所
要時間が増加する、及び加熱を行うためエネルギーの消費が増える等の課題がある。
また、成膜中に混入した水素を含む不純物を膜内から完全に除去することは困難である。
本発明の一態様は、不純物が混入しない酸化物半導体を用いた半導体素子の作製方法を提
供することを課題とする。本発明の一態様は、該半導体素子の作製方法に用いる連続成膜
装置を提供することを課題とする。
上記課題は、成膜時に不純物が混入してしまうことが原因である。よって、半導体素子の
作製工程中に成膜装置内を極めて清浄な状態に保ち、作製工程中の半導体素子を大気に曝
すことなく連続して成膜を行い、半導体素子を作製すれば良い。具体的には、成膜前後に
おいて、成膜室内の圧力を１０−８Ｐａ以下に保持することによって、成膜室内の不純物
を十分に除去することができる。このような成膜室で酸化物半導体膜及び酸化物半導体膜
に接する膜を連続成膜し、半導体素子を作製すれば良い。
また、吸着型のポンプを用いた排気手段と、少なくとも基板保持部周辺の壁面を加熱する
加熱手段を有する成膜室は、室内で１０−８Ｐａ以下の圧力を実現でき、室内の不純物を
十分に除去することができる。このような成膜室を複数有する成膜装置を用いて、半導体
素子を作製すれば良い。
よって、本発明の一態様は、１０−６Ｐａ以下に真空排気する手段と接続するロードロッ
ク室と、基板を加熱する第１の加熱手段が設けられた基板保持部と、少なくとも基板保持
部周辺の壁面を加熱する第２の加熱手段と、スパッタリング用ターゲットを固定するター
ゲット保持部とが備えられ、それぞれが１０−８Ｐａ以下に真空排気する手段と接続する
複数の成膜室と、１０−８Ｐａ以下に真空排気する手段と接続する加熱室と、ロードロッ
ク室、加熱室、及び成膜室のそれぞれとゲートバルブを介して連結され、１０−６Ｐａ以
下に真空排気する手段と接続する搬送室とを少なくとも有し、ロードロック室、加熱室、
成膜室及び搬送室のそれぞれと接続する真空排気する手段は、吸着型のポンプである成膜
装置である。
上記本発明の一態様の成膜装置において、少なくとも一つの成膜室が絶縁体ターゲットを
固定するターゲット保持部を備え、少なくとも一つの成膜室が金属酸化物ターゲットを固
定するターゲット保持部を備えることが好ましい。または、少なくとも一つの成膜室が金
属酸化物ターゲットを固定するターゲット保持部を備え、少なくとも一つの成膜室が金属
ターゲットを固定するターゲット保持部を備えることが好ましい。または、少なくとも一
つの成膜室が絶縁体ターゲットを固定するターゲット保持部を備え、少なくとも一つの成
膜室が金属酸化物ターゲットを固定するターゲット保持部を備え、少なくとも一つの成膜
室が金属ターゲットを固定するターゲット保持部を備えることが好ましい。
また、上記本発明の一態様の成膜装置において、成膜室の大気のリーク量は１０−１１Ｐ
ａ・ｍ３／ｓ以下であることが好ましい。
上記本発明の一態様の成膜装置において、第１の加熱手段は、基板を室温以上５００℃以
下で加熱しながら成膜する手段を有することが好ましい。
上記本発明の一態様の成膜装置は、酸素ラジカルを発生させる手段と、１０−８Ｐａ以下
に真空排気する手段とを備えた処理室を有することが好ましい。
上記本発明の一態様の成膜装置は、加熱室に、室温以上７００℃以下で加熱する手段を有
していると好ましい。
本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を１０−６Ｐａ
以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に
加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内
に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上にゲー
ト絶縁膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以
下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入
し、スパッタリング法を用いて、ゲート絶縁膜上に酸化物半導体膜を形成する、半導体素
子の作製方法である。
本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を１０−６Ｐａ
以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に
加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内
に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に酸化
物半導体膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ
以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導
入し、スパッタリング法を用いて、酸化物半導体膜上に導電膜を形成する、半導体素子の
作製方法である。
本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を１０−６Ｐａ
以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に
加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内
に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上にゲー
ト絶縁膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以
下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガスを導入
し、スパッタリング法を用いて、ゲート絶縁膜上に酸化物半導体膜を形成し、成膜室内を
１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬
送し、成膜室内に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて
、酸化物半導体膜上に導電膜を形成する、半導体素子の作製方法である。
上記作製方法において、酸化物半導体膜を形成し、成膜室内を１０−８Ｐａ以下に真空排
気した後に、基板を、１０−８Ｐａ以下に真空排気された処理室に搬送し、酸化物半導体
膜に酸素ラジカル処理を行うことが好ましい。
本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を１０−６Ｐａ
以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に
加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内
に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に、第
１の酸化物半導体膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０
−８Ｐａ以下に真空排気された加熱室に搬送し、基板に加熱処理を施し、基板を、１０−
８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度のスパッタリング用のガ
スを導入し、スパッタリング法を用いて、基板上に、第２の酸化物半導体膜を形成し、成
膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加
熱室に搬送し、基板に加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された処理
室に搬送し、第２の酸化物半導体膜上に酸素ラジカル処理を行う、半導体素子の作製方法
である。
本発明の別の一態様は、基板をロードロック室に搬入し、ロードロック室を１０−６Ｐａ
以下に真空排気し、基板を、１０−８Ｐａ以下に真空排気された加熱室に搬送し、基板に
加熱処理を施し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内
に高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に、加
熱処理を施しながら第１の酸化物半導体膜を形成し、成膜室内を１０−８Ｐａ以下に真空
排気し、基板を、１０−８Ｐａ以下に真空排気された成膜室に搬送し、成膜室内に高純度
のスパッタリング用のガスを導入し、スパッタリング法を用いて、基板上に、第２の酸化
物半導体膜を形成し、成膜室内を１０−８Ｐａ以下に真空排気し、基板を、１０−８Ｐａ
以下に真空排気された加熱室に搬送し、基板に加熱処理を施す、半導体素子の作製方法で
ある。
本発明の一態様は、不純物が混入しない酸化物半導体を用いた半導体素子の作製方法を提
供することができる。本発明の一態様は、該半導体素子の作製方法に用いる連続成膜装置
を提供することができる。
本発明の一態様の連続成膜装置を説明する図。 本発明の一態様の成膜室を説明する図。 本発明の一態様の作製方法で作製するトランジスタを説明する図。 本発明の一態様のトランジスタの作製方法を説明する図。 本発明の一態様のトランジスタの作製方法を説明する図。 本発明の一態様のトランジスタの作製方法を説明する図。
以下に、実施の態様について図面を用いて詳細に説明する。ただし、本明細書で開示する
発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本明
細書の実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、実施
の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の
符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様の成膜装置について図面を参照して説明する。
図１は、本実施の形態の連続成膜装置の上面概略図である。
図１に示す連続成膜装置は、第１のロードロック室１１１、搬送室１１２、複数の成膜室
（図１では、第１の成膜室１１３、第２の成膜室１１５、第３の成膜室１１７、第４の成
膜室１２１、及び第５の成膜室１２７）、加熱室（図１では、第１の加熱室１１９及び第
２の加熱室１２３）、処理室１２５、基板待機室１２９、第２のロードロック室１３１、
及び基板搬送手段１３３を有する。なお、図示しないが、本実施の形態の連続成膜装置は
、装置の内壁を３００℃以上に加熱する手段を有する。
第１のロードロック室１１１、搬送室１１２、成膜室、加熱室、処理室１２５、基板待機
室１２９、第２のロードロック室１３１は、それぞれ排気手段１１１１〜１１３１と接続
する。
第１のロードロック室１１１、搬送室１１２、第２のロードロック室１３１は、排気手段
として、１０−６Ｐａ以下、好ましくは１０−８Ｐａ以下に真空排気する手段と接続して
いる。これらの排気手段は、各室の使用用途に応じて適宜排気装置を選定すればよく、例
えば、吸着型のポンプを備えた排気手段や、ターボポンプにコールドトラップを備えた排
気手段等が挙げられる。特に、吸着型のポンプを備えることが好ましい。吸着型のポンプ
としては、例えば、クライオポンプ、スパッタイオンポンプ、チタンサブリメーションポ
ンプ等の、吸着手段を有するポンプが挙げられる。
成膜室、加熱室、処理室は、排気手段として、１０−１２Ｐａ以上１０−８Ｐａ以下に真
空排気する手段と接続する。排気手段と、前述の装置の内壁を３００℃以上に加熱する手
段を用いることで、各室内の圧力を１０−１２Ｐａ以上１０−８Ｐａ以下とすることがで
きる。室内の圧力を１０−１２Ｐａ以上１０−８Ｐａ以下とすることで、室内の不純物を
十分に除去することができる。排気手段としては、前述の吸着型のポンプを用いる。
本実施の形態では、処理前の基板を収納する基板ホルダを有する場所として、第１のロー
ドロック室１１１、処理済みの基板を収納する基板ホルダを有する場所として、第２のロ
ードロック室１３１を設けたが、本発明の一態様の成膜装置は、これに限らず、一室で基
板の搬入出を行っても良い。
搬送室１１２は、基板をある一室から他の一室に搬送する受け渡し室の役割を有している
。
加熱室（第１の加熱室１１９及び第２の加熱室１２３）は、基板を加熱する手段を備えて
いる。本実施の形態の連続成膜装置は、２つの加熱室を有する構成としたが、加熱室は１
つ以上の任意の数だけ設ければ良い。
処理室１２５は、酸素ラジカル処理を行うことができる場所である。酸素ラジカルは、酸
素を含むプラズマ発生装置により供給されてもよいし、オゾン発生装置により供給されて
もよい。供給された酸素ラジカル又は酸素を薄膜に照射することによって膜表面を改質す
ることができる。また、処理室で行う処理は、酸素ラジカル処理に限定されない。連続成
膜装置において、処理室は必要でなければ設けなくても良いし、複数設けても良い。
基板待機室１２９は、連続成膜の工程中の基板を待機させておくことができる場所である
。基板待機室１２９は、冷却手段を有していても良い。冷却手段を有することで、基板待
機室１２９において、成膜等のために熱された基板を十分に冷却することができる。冷却
は、ヘリウム、ネオン、アルゴン等を基板待機室１２９に導入して行っても良い。なお、
冷却に用いる窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含
まれないことが好ましい。または、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
の純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上
（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい
。連続成膜装置において、基板待機室は必要でなければ設けなくても良い。
本発明の一態様の連続成膜装置は、複数の成膜室を有する。成膜前後において、成膜室内
の圧力は１０−８Ｐａ以下に保持されている。これを実現する排気手段としては、前述の
吸着型のポンプを用いる。成膜室の大気のリーク量は、１０−１１Ｐａ・ｍ３／ｓ以下で
あることが好ましい。
図１の連続成膜装置は、５つの成膜室（第１の成膜室１１３、第２の成膜室１１５、第３
の成膜室１１７、第４の成膜室１２１、及び第５の成膜室１２７）を有する構成としたが
、成膜室の数はこれに限定されず、連続成膜する膜の数に合わせて適宜定めればよい。
成膜室は、スパッタリング法、真空蒸着法、プラズマＣＶＤ法など、目的とする膜の種類
に応じた方法で成膜が可能な設備を適宜設ければ良い。成膜中の成膜室の圧力は、成膜方
法、及び成膜材料に応じて最適なものとすれば良いが、成膜前後の成膜室内の圧力は１０
−８Ｐａ以下に保持する。図２に、具体的な成膜室の構成の一例を示す。本実施の形態で
は、スパッタリング法を用いて成膜を行う成膜室を例として説明する。
図２において、成膜室２００は、基板保持部２０１、基板加熱手段２０３、基板回転手段
２０５、電源２０９、ガス導入手段２１０、ターゲット保持部に保持されたスパッタリン
グ用ターゲット２１１、防着板２１２、メインバルブ２１３、自動圧力制御装置２１５、
クライオポンプ２１７、ドライポンプ２１９を有する。
基板搬送手段１３３（図１参照）によって、基板３０１は、連続成膜装置のある一室から
搬送室１１２を通って、成膜室２００の基板保持部２０１に搬送される。基板保持部２０
１にある基板ホルダ（図示しない）は、上下駆動機構によって上下に移動し、基板を固定
することが可能である。図２に示すように、フェイスダウン方式（基板の被成膜面が下を
向いた状態で成膜する方式）を採用すると、基板３０１へのゴミの付着などを抑えること
ができるため、好ましい。
基板保持部２０１は、基板加熱手段２０３を有する。基板加熱手段２０３としては、例え
ば、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する手
段を用いてもよいし、ランプから発する光（電磁波）の輻射により被処理物を加熱する手
段を用いてもよい。基板３０１を基板加熱手段２０３で加熱しながら成膜を行うことがで
きる。
成膜時には、成膜の均一性を高めるために、基板回転手段２０５を用いて基板３０１を回
転させることが好ましい。
成膜室２００は、少なくとも基板保持部２０１周辺の壁面を加熱する手段（図示しない）
を有する。定期的に成膜室の内壁を加熱し、内壁に吸着する不純物を脱離処理することで
高真空を実現することができる。
本実施の形態の成膜室２００では、スパッタリング法を用いた成膜を行う。スパッタリン
グ用ターゲット２１１としては、例えば、酸化物絶縁層を形成するためのターゲット、窒
化物絶縁層を形成するためのターゲット、酸化物半導体層を形成するためのターゲット、
導電層を形成するためのターゲット等を用いることができる。具体的には、絶縁体ターゲ
ット、金属酸化物ターゲット、金属ターゲット等を用いることができる。なお、スパッタ
リング用ターゲット２１１と基板３０１の間にはシャッター（図示しない）が設けられて
いる。
スパッタリング法は、ＤＣ（直流）スパッタリング法であってもＲＦ（高周波）スパッタ
リング法のいずれを用いても良い。例えば、成膜室２００において、絶縁層を成膜する場
合には、ＲＦスパッタリング法を用いれば良く、金属からなる導電層を成膜する場合には
、ＤＣスパッタリング法を用いれば良い。
防着板２１２の材料としては、鉄、アルミニウム、ステンレス等の金属を用いることがで
きる。
成膜室２００は、排気手段として、クライオポンプ２１７及びドライポンプ２１９が接続
されている。また、スパッタイオンポンプを併用しても良い。これら排気手段を用いるこ
とで、成膜前後において、成膜室２００内の圧力を、１０−８Ｐａ以下に保持することが
できる。また、成膜室２００内に不純物が導入されるのを防ぐため、導入するガスとして
は、高純度のガスを用いる。成膜室２００内に導入されるこれらのガスは、装置内に導入
される前にガス精製機により高純度化されたものを用いる。従って、ガスが高純度化され
た後に成膜装置に導入されるようにガス精製機を備えておく必要がある。これにより、ガ
ス中に含まれる水等の不純物を予め除去することができるため、装置内部にこれらの不純
物が導入されるのを防ぐことができる。
以上のように、本実施の形態の連続成膜装置は、吸着型のポンプを用いた排気手段と接続
し、少なくとも基板保持部周辺の壁面を加熱する加熱手段を備え、室内の圧力を１０−８
Ｐａ以下とすることができる成膜室を有している。成膜を行う前後に、室内の圧力を１０
−８Ｐａ以下とすることで、室内の不純物を十分に除去することができる。このような成
膜室を備えた連続成膜装置を用いて、大気開放せずに連続成膜を行うことで、酸化物半導
体層中、及び酸化物半導体層に接する層中に不純物が混入せず、水素濃度が十分に低減さ
れた高純度な酸化物半導体層を有する半導体素子を作製することができる。このような半
導体素子は、オフ電流が低く、低消費電力の半導体装置を実現できる。
（実施の形態２）
本実施の形態では、実施の形態１に示した連続成膜装置を用いてボトムゲート型のトラン
ジスタを作製する方法について図１、図３（Ａ）、及び図４を用いて説明する。本実施の
形態では、酸化物半導体層を用いた半導体素子を作製する方法について説明する。
本実施の形態で例示する半導体素子は、高純度化された酸化物半導体層を有する。実施の
形態１で例示する成膜装置を用いることにより、酸化物半導体に主成分以外の不純物が極
力含まれないように酸化物半導体を高純度化し、Ｉ型（真性）の酸化物半導体、又はＩ型
（真性）に限りなく近い酸化物半導体にできる。すなわち、不純物を添加してＩ型化する
のでなく、水素や水等の不純物を極力取り込まないことにより、高純度化されたＩ型（真
性半導体）又はそれに近づけて酸化物半導体を成膜する。従って、本実施の形態で作製す
るトランジスタは、高純度化及び電気的にＩ型（真性）化された酸化物半導体層を有する
。
高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近く）することがで
きる。具体的には、キャリア濃度を１×１０１２／ｃｍ３未満、好ましくは１×１０１１
／ｃｍ３未満まで抑制できる。また、高純度化された酸化物半導体中の水素濃度は、１×
１０１６ａｔｏｍｓ／ｃｍ３未満である。
実施の形態１に例示する成膜装置を用いることで、酸化物半導体に含まれるキャリアを極
めて少なくすることができる。このような高純度化された酸化物半導体層をトランジスタ
のチャネル形成領域に適用することにより、トランジスタのオフ電流を少なくすることが
できる。なお、オフ電流は少なければ少ないほど消費電力を低減できるため好ましい。
本実施の形態で例示するボトムゲート型のトランジスタ３００の断面図を図３（Ａ）に示
す。トランジスタ３００は、ゲート電極層３０３、第１のゲート絶縁層３０５、第２のゲ
ート絶縁層３０７、高純度化された酸化物半導体層３１２、ソース電極層３１１ａ、ドレ
イン電極層３１１ｂ、絶縁層３１３、保護絶縁層３１５を有する。
トランジスタ３００を実施の形態１で例示する成膜装置を用いて作製する方法について図
４を用いて説明する。
まず、基板３０１上に導電膜を形成し、第１のフォトマスクを用いてレジストマスクを形
成し、エッチングによりゲート電極層３０３を形成する（図４（Ａ））。
基板３０１に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラ
スやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
ゲート電極層３０３を形成する導電膜の材料としては、モリブデン、チタン、クロム、タ
ンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料または
これらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
次に、実施の形態１に示した連続成膜装置（図１参照）を用いて、ゲート絶縁層、酸化物
半導体層、及び導電層を大気にさらすことなく連続成膜する。
まず、ゲート電極層３０３が形成された基板３０１を連続成膜装置の第１のロードロック
室１１１に搬入する。そして、排気手段１１１１を用いて第１のロードロック室１１１内
を減圧する。このとき、第１のロードロック室１１１内の圧力が１０−６Ｐａ以下、好ま
しくは１０−８Ｐａ以下となるまで排気する。
連続成膜装置において、基板３０１は、搬送室１１２を経由して、ある部屋から別の部屋
まで搬送される。搬送室１１２内の圧力は、クライオポンプなどの排気手段１１１２を用
いることで、１０−６Ｐａ以下、好ましくは１０−８Ｐａ以下に保持されている。また、
定期的に装置の内壁を加熱し、内壁に吸着する不純物を脱離処理することで高真空を実現
する。
基板３０１を、基板搬送手段１３３を用いて、加熱室（第１の加熱室１１９又は第２の加
熱室１２３）に搬送し、加熱室と搬送室１１２とを仕切るゲートバルブを閉じる。加熱室
は、クライオポンプなどの排気手段を用いることで１０−８Ｐａ以下に保持されている。
次いで、予備加熱を行う。予備加熱を行うことで、基板３０１に吸着した不純物を脱離し
、排気することができる。不純物としては、例えば、水素原子やＨ２Ｏ等の水素原子を含
む化合物や、炭素原子を含む化合物をその例に挙げることができる。予備加熱の温度は、
室温以上６００℃以下であれば良く、１００℃以上４００℃以下であることが特に好まし
い。
次に、基板３０１を、基板搬送手段１３３を用いて、第１の成膜室１１３に搬送する。次
いで、クライオポンプなどの排気手段１１１３を用いて第１の成膜室１１３の内圧を制御
しながら高純度のスパッタリング用のガスを導入し、スパッタリング法を用いて、ゲート
電極層３０３上に第１のゲート絶縁層３０５となる窒化珪素膜を成膜する。成膜終了後に
第１の成膜室１１３内の圧力は、排気手段１１１３を用いて、１０−８Ｐａ以下に再び排
気され、第１の成膜室１１３内が清浄な状態に保たれる。成膜前後に１０−８Ｐａ以下に
排気されて清浄に保たれる成膜室で第１のゲート絶縁層３０５を成膜するため、第１のゲ
ート絶縁層３０５に含まれる不純物は効果的に低減される。
そして、基板３０１を、第１の成膜室１１３から第２の成膜室１１５に搬送し、第１のゲ
ート絶縁層３０５上に、スパッタリング法を用いて、第１のゲート絶縁層３０５の成膜方
法と同様に、酸化珪素膜を成膜し、第２のゲート絶縁層３０７を形成する。成膜前後にお
いて、第２の成膜室１１５内の圧力は、クライオポンプなどの排気手段１１１５を用いる
ことで、１０−８Ｐａ以下に保持されている。
本実施の形態で用いるＩ型化又は実質的にＩ型化された酸化物半導体は、界面準位、界面
電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要であ
る。そのため高純度化された酸化物半導体に接する第２のゲート絶縁層３０７は、高品質
化が要求される。第１の成膜室１１３及び第２の成膜室１１５は、クライオポンプ等によ
り排気され、成膜室内の不純物濃度が極めて低減されている。不純物が低減された成膜室
内で積層された窒化珪素膜と酸化珪素膜は、不純物濃度が抑制されたゲート絶縁層として
機能する。
本実施の形態では、ゲート絶縁層を、窒化珪素膜と酸化珪素膜の積層構造としたが、ゲー
ト絶縁層はこれに限らず、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、
酸化アルミニウム膜等の単層又は積層構造とすることができる。後に形成する酸化物半導
体層と接する層は酸化物絶縁膜を用いることが好ましい。ゲート絶縁層の形成方法として
はプラズマＣＶＤ法又はスパッタリング法等を用いることができるが、層中に水素が多量
に含まれないようにするためには、スパッタリング法で成膜することが好ましい。ゲート
絶縁層の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることが
できる。
次に、基板３０１を、第２の成膜室１１５から第３の成膜室１１７に搬送し、第２のゲー
ト絶縁層３０７上に、スパッタリング法を用いて、酸化物半導体膜３０９を成膜する。成
膜前後において、第３の成膜室１１７内の圧力は、クライオポンプなどの排気手段１１１
７を用いることで、１０−８Ｐａ以下に保持され、極めて清浄な状態に保たれる。成膜前
後に清浄に保たれた成膜室で酸化物半導体膜３０９を成膜するため、酸化物半導体膜３０
９に含まれる不純物は効果的に低減される。
酸化物半導体膜３０９に用いる酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物
半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、
Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａ
ｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体
、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸
化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、単元系
金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物
半導体などを用いることができる。また、上記酸化物半導体膜にＳｉＯ２を含んでもよい
。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａと
Ｚｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の
元素を含んでもよい。
また、酸化物半導体膜３０９は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然
数でない）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎお
よびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及び
Ａｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法
により酸化物半導体膜３０９を成膜する。この段階での断面図が図４（Ｂ）に相当する。
酸化物半導体膜３０９は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は
希ガスと酸素の混合雰囲気下において形成することができる。
酸化物半導体膜３０９をスパッタリング法で作製するためのターゲットとしては、例えば
、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］（すなわち
、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］）を用いることができる。また、Ｉ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］（Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１［ａｔｏｍ比］）、やＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ比］（Ｉ
ｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］）の組成比を有するターゲットを用いてもよ
い。酸化物ターゲットの充填率は９０．０％以上１００％以下、好ましくは９５．０％以
上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜
した酸化物半導体膜は緻密な膜となる。
酸化物半導体膜３０９を成膜する際に用いるスパッタリング用のガスは水素、水、水酸基
又は水素化物などの不純物が除去された高純度ガスを用いる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。
例えば、実施の形態１に示した連続成膜装置を用いることで、第３の成膜室１１７では、
膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を１０分以内に成膜することができる。
酸化物半導体膜３０９を成膜した後、酸化物半導体膜３０９に、酸素ラジカル処理を行う
ことが好ましい。本実施の形態では、処理室１２５で酸素ラジカル処理を行う。処理前後
において、処理室１２５内の圧力は、クライオポンプなどの排気手段１１２５を用いるこ
とで、１０−８Ｐａ以下に保持されている。
酸素ラジカルは、酸素を含むプラズマ発生装置により供給されてもよいし、オゾン発生装
置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に照射することによ
って膜表面を改質することができる。酸素ラジカル処理の代わりに、アルゴンと酸素のラ
ジカル処理を行ってもよい。アルゴンと酸素のラジカル処理とは、アルゴンガスと酸素ガ
スを導入してプラズマを発生させて薄膜表面の改質を行うことである。
アルゴンと酸素のラジカル処理の一例について説明する。電界が印加され放電プラズマが
発生している反応空間中のＡｒ原子（Ａｒ）は、放電プラズマ中の電子により励起又は電
離され、アルゴンラジカル（Ａｒ＊）やアルゴンイオン（Ａｒ＋）や電子となる。アルゴ
ンラジカル（Ａｒ＊）はエネルギーの高い準安定状態にあり、周辺にある同種又は異種の
原子と反応し、それらの原子を励起又は電離させて安定状態に戻ろうとして雪崩現象的に
反応が発生する。その時に周辺に酸素があると、酸素原子（Ｏ）が励起又は電離され、酸
素ラジカル（Ｏ＊）や酸素イオン（Ｏ＋）となる。その酸素ラジカル（Ｏ＊）が被処理物
である薄膜表面の材料と反応し、表面改質が行われ、表面にある有機物と反応して有機物
を除去するプラズマ処理が行われる。なお、不活性ガスのラジカルは、反応性ガスのラジ
カルと比較して準安定状態が長く維持されるという特徴があり、そのためプラズマを発生
させるのに不活性ガスを用いるのが一般的である。
次に、基板３０１を、第５の成膜室１２７に搬送し、酸化物半導体膜３０９上に、スパッ
タリング法を用いて、導電膜３１０を成膜する（図４（Ｃ））。成膜前後において、第５
の成膜室１２７内の圧力は、クライオポンプなどの排気手段１１２７を用いることで、１
０−８Ｐａ以下に保持されている。
導電膜の材料としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ば
れた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等
を用いることができる。また、Ａｌ膜、Ｃｕ膜などの金属膜の下側又は上側の一方または
双方にＴｉ膜、Ｍｏ膜、Ｗ膜などの高融点金属膜を積層させた構成としても良い。また、
Ａｌ膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が
添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。導電膜は
、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジ
ウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化
スズ合金（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（
Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化珪素を含ませたものを用いる
ことができる。
そして、連続成膜が完了した基板３０１を第２のロードロック室１３１に搬送する。
なお、連続成膜の工程中に、ある部屋から搬出された基板を、次の成膜や処理を行う部屋
に搬入する前に別の場所で待機させる必要が生じた場合は、基板待機室１２９に基板を搬
入すれば良い。基板待機室１２９内の圧力は、クライオポンプなどの排気手段１１２９を
用いることで、１０−８Ｐａ以下に保持されている。
次に、導電膜３１０上に第２のフォトマスクを用いてレジストマスクを形成し、エッチン
グにより導電膜３１０及び酸化物半導体膜３０９の不要な部分を除去する。次いで、第３
のフォトマスクを用いて、酸化物半導体層のチャネル形成領域と重畳する導電膜をエッチ
ングし、ソース電極層３１１ａ、及びドレイン電極層３１１ｂを形成する（図４（Ｄ））
。
その後、再び、基板を成膜装置に搬入し、処理室にて、Ｎ２Ｏ、Ｎ２、またはＡｒなどの
ガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水
などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導
体層の一部に接する保護絶縁膜となる絶縁層３１３を形成する。
絶縁層３１３は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、絶縁層３１
３に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層
３１３に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物
半導体層中の酸素の引き抜きが生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化
）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層３１３はできる
だけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
酸化物半導体膜の成膜時と同様に、絶縁層３１３を成膜する成膜室内の圧力は、成膜前後
において、クライオポンプなどの排気手段を用いることで、１０−８Ｐａ以下に保持され
ている。
酸化物半導体層に接して形成する絶縁層３１３は、水分や、水素や、水酸基などの不純物
を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、特に、酸化
物絶縁膜を用いることが好ましい。代表的には酸化珪素膜、酸化窒化珪素膜、酸化アルミ
ニウム膜、または酸化窒化アルミニウム膜などを用いる。
本実施の形態では、絶縁層３１３として膜厚２００ｎｍの酸化珪素膜を、スパッタリング
法を用いて成膜する。成膜時の基板温度は、室温以上５００℃以下とすれば良い。酸化珪
素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰
囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。絶縁層３１３を
、成膜する際に用いるスパッタリング用のガスは水素、水、水酸基又は水素化物などの不
純物が除去された高純度ガスを用いることが好ましい。スパッタリング用ターゲットとし
ては、酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素タ
ーゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化珪素膜を形成することが
できる。
絶縁層３１３上にさらに保護絶縁層３１５を形成してもよい。例えば、ＲＦスパッタ法を
用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜
方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入
することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜などを用い
る。本実施の形態では、保護絶縁層３１５を、窒化珪素膜を用いて形成する（図４（Ｅ）
）。
絶縁層３１３の成膜時と同様に、保護絶縁層３１５を成膜する成膜室内の圧力は、成膜前
後において、クライオポンプなどの排気手段を用いることで、１０−８Ｐａ以下に保持さ
れている。
以上の工程でトランジスタ３００が形成される。
以上のように、実施の形態１に示した連続成膜装置を用いてトランジスタを作製すること
で、酸化物半導体層中、及び酸化物半導体層に接する層中に不純物が混入せず、水素濃度
が十分に低減された高純度な酸化物半導体層を有する半導体素子を作製することができる
。また、酸化物半導体層に接する層も不純物が低減されているため、酸化物半導体層は高
純度に保たれる。このような高純度化された酸化物半導体層を用いた半導体素子は、オフ
電流が低く、低消費電力の半導体装置を実現できる。
（実施の形態３）
本実施の形態では、実施の形態１に示した連続成膜装置を用いて、実施の形態２で説明し
たトランジスタとは異なる構成を有するトランジスタを作製する方法について図１、図３
（Ｂ）、及び図５を用いて説明する。本実施の形態では、酸化物半導体層を用いた半導体
素子を作製する方法について説明する。
本実施の形態で例示するボトムゲート型のトランジスタの断面図を図３（Ｂ）に示す。ト
ランジスタ４００は、ゲート電極層３０３、第１のゲート絶縁層３０５、第２のゲート絶
縁層３０７、高純度化された酸化物半導体層３０８、ソース電極層３１４ａ、ドレイン電
極層３１４ｂ、絶縁層３１３、保護絶縁層３１５を有する。
トランジスタ４００を実施の形態１で例示する成膜装置を用いて作製する方法について、
図５を用いて説明する。まず、実施の形態２と同様の方法で、基板３０１上にゲート電極
層３０３を形成する（図５（Ａ））。
次に、実施の形態１に示した連続成膜装置（図１参照）を用いて、ゲート絶縁層（第１の
ゲート絶縁層３０５、第２のゲート絶縁層３０７）及び酸化物半導体膜３０６を大気にさ
らすことなく連続成膜する（図５（Ｂ））。ゲート絶縁層及び酸化物半導体膜３０６の成
膜は、実施の形態２と同様の方法で行えば良い。
次に、酸化物半導体膜３０６を、フォトリソグラフィ工程により島状の酸化物半導体層３
０８に加工する（図５（Ｃ））。酸化物半導体層３０８を形成するためのレジストマスク
は、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成する
とフォトマスクを使用しないため、製造コストを低減できる。
なお、ここでの酸化物半導体膜３０９のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜３０９のウェットエッ
チングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いること
ができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
次に、図５（Ｄ）に示すように、第２のゲート絶縁層３０７及び酸化物半導体層３０８上
に、スパッタリング法を用いて、導電膜を成膜する。酸化物半導体膜３０６の成膜時と同
様に、成膜前後において、導電膜を成膜する成膜室内の圧力は、クライオポンプなどの排
気手段を用いることで、１０−８Ｐａ以下に保持されていることが好ましい。そして、フ
ォトリソグラフィ工程により、導電膜上にレジストマスクを形成し、選択的にエッチング
を行って、ソース電極層３１１ａ、及びドレイン電極層３１１ｂを形成する。
その後、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。
そして、実施の形態２と同様の方法で、絶縁層３１３として酸化珪素膜、保護絶縁層３１
５として窒化珪素膜を成膜する。
以上の工程でトランジスタ４００が形成される（図５（Ｅ））。
以上のように、実施の形態１に示した連続成膜装置を用いてトランジスタを作製すること
で、酸化物半導体層中、及び酸化物半導体層に接する層中に不純物が混入せず、水素濃度
が十分に低減された高純度な酸化物半導体層を有する半導体素子を作製することができる
。また、酸化物半導体層に接するゲート絶縁膜、及び導電膜も不純物が低減されているた
め、酸化物半導体層は高純度に保たれる。このような高純度化された酸化物半導体層を用
いた半導体素子は、オフ電流が低く、低消費電力の半導体装置を実現できる。
（実施の形態４）
本実施の形態では、実施の形態１に示した連続成膜装置を用いて、実施の形態２、及び実
施の形態３で説明した半導体素子とは異なる構成を有するトランジスタを作製する方法に
ついて図１、図３（Ｃ）、及び図６を用いて説明する。本実施の形態では、特に、結晶領
域を有する酸化物半導体層を用いたトランジスタを作製する方法について説明する。
本実施の形態で作製方法を説明するトランジスタの断面図を図３（Ｃ）に示す。トランジ
スタ５００は、ゲート電極層３０３、第１のゲート絶縁層３０５、第２のゲート絶縁層３
０７、第１の酸化物半導体層４０６、第２の酸化物半導体層４０８、ソース電極層４１１
ａ、ドレイン電極層４１１ｂ、絶縁層３１３、保護絶縁層３１５を有する。なお、第１の
酸化物半導体層４０６、及び第２の酸化物半導体層４０８は結晶化している。
トランジスタ５００を実施の形態１で例示する成膜装置を用いて作製する方法について、
図６を用いて説明する。まず、基板３０１上に導電膜を形成し、第１のフォトリソグラフ
ィ工程により、ゲート電極層３０３を形成する。
次に、実施の形態１に示した連続成膜装置（図１参照）を用いて、第１のゲート絶縁層３
０５、及び第２のゲート絶縁層３０７を形成する（図６（Ａ））。
次に、基板３０１を、第２の成膜室１１５から第３の成膜室１１７に搬送し、第２のゲー
ト絶縁層３０７上に、結晶領域を有する酸化物半導体層を形成する。酸化物半導体層を２
回に分けて成膜し、２回に分けて加熱処理を行うことで、膜厚の厚い結晶領域、即ち、膜
表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層が形成できる。なお、このよ
うな方法を用いることで、下地部材の材料が酸化物、窒化物、金属など材料を問わず、酸
化物半導体に結晶領域を形成することができる。
第１の酸化物半導体膜を、スパッタリング法を用いて成膜する。成膜前後において、第３
の成膜室１１７内の圧力は、クライオポンプなどの排気手段１１１７を用いることで、１
０−８Ｐａ以下に保持されている。
第１の酸化物半導体膜に用いる酸化物半導体としては、実施の形態２に挙げた酸化物半導
体を用いることができる。
第１の酸化物半導体膜は、のちに形成する第２の酸化物半導体膜を結晶成長させるための
種として用いるため、結晶成長する厚さとすればよく、代表的には一原子層以上３０ｎｍ
以下、好ましくは２ｎｍ以上５ｎｍ以下でよい。第１の酸化物半導体膜４０５の厚さを薄
くすることで成膜処理及び加熱処理におけるスループットを高めることができる。
次に、基板３０１を、第３の成膜室１１７から第１の加熱室１１９に搬送し、第１の加熱
処理を行い、第１の酸化物半導体膜の表面を含む領域に結晶領域（板状結晶を含む）を形
成する。第１の加熱処理によって、表面を含む領域に結晶領域（板状結晶を含む）を有す
る第１の酸化物半導体膜４０５が形成される（図６（Ｂ））。
第１の加熱処理は、窒素、酸素、希ガス、または乾燥空気の雰囲気下で行う。第１の加熱
処理の温度は、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下とする
。また、加熱時間は１分以上２４時間以下とする。加熱処理前後において、第１の加熱室
１１９内の圧力は、クライオポンプなどの排気手段１１１９を用いることで、１０−８Ｐ
ａ以下に保持されている。
第１の加熱室１１９は、室温以上８５０℃以下に加熱できる手段を有することが好ましい
。
なお、第３の成膜室１１７が基板加熱手段を有している場合は、第１の酸化物半導体膜を
加熱しながら成膜することで、結晶成長を促すことができる。成膜中に第１の酸化物半導
体層の結晶を成長させることで、第１の加熱処理を省略することができる。基板加熱条件
としては、基板３０１を室温以上５００℃以下に加熱すればよい。
次に、基板を第１の加熱室１１９から第４の成膜室１２１に搬送し、第１の酸化物半導体
膜よりも厚い第２の酸化物半導体膜を、スパッタリング法を用いて、第２の酸化物半導体
膜を形成する。なお、成膜前後において、第４の成膜室１２１内の圧力は、クライオポン
プなどの排気手段１１２１を用いることで、１０−８Ｐａ以下に保持されている。
第２の酸化物半導体膜に用いる酸化物半導体としては、実施の形態２に挙げた酸化物半導
体を用いることができる。
第２の酸化物半導体膜の膜厚は、作製するデバイスによって最適な膜厚を実施者が決定す
ればよい。
第４の成膜室１２１が基板加熱手段を有している場合は、第２の酸化物半導体膜を加熱し
ながら成膜しても良い。
実施の形態１の連続成膜装置を用いることで、例えば、第３の成膜室１１７で、加熱しな
がら膜厚２ｎｍ以上３０ｎｍ以下の第１の酸化物半導体膜を１０分以内に成膜した後、第
４の成膜室１２１で、膜厚２０ｎｍ以上２００ｎｍ以下の第２の酸化物半導体膜を１０分
以内に連続成膜することが可能である。
次に、基板３０１を、第４の成膜室１２１から第２の加熱室１２３に搬送し、第２の加熱
処理を行う。加熱処理前後において、第２の加熱室１２３内の圧力は、クライオポンプな
どの排気手段１１２３を用いることで、１０−８Ｐａ以下に保持されている。
次いで、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の温度で、第
２の加熱処理を行う。第１の酸化物半導体膜４０５を結晶成長の種として、上方に結晶成
長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有
する第２の酸化物半導体膜４０７を形成する（図６（Ｂ））。
なお、図６に、結晶領域を有する第１の酸化物半導体膜４０５、及び結晶領域を有する第
２の酸化物半導体膜４０７の界面を点線で示したが、第１の酸化物半導体膜４０５及び結
晶領域を有する第２の酸化物半導体膜４０７の境界が判別できず、同一の層とみなせるこ
ともある。
また、第１の酸化物半導体膜４０５及び第２の酸化物半導体膜４０７を成膜した後に、酸
化物半導体膜の表面に、酸素ラジカル処理を行う事が好ましい。本実施の形態では、処理
室１２５で酸素ラジカル処理を行う。処理前後において、処理室１２５内の圧力は、クラ
イオポンプなどの排気手段１１２５を用いることで、１０−８Ｐａ以下に保持されている
。酸素ラジカル処理は実施の形態２と同様の方法で行うことができる。
次に、基板３０１を、第５の成膜室１２７に搬送し、第２の酸化物半導体膜４０７上に、
スパッタリング法を用いて、導電膜４０９を成膜する（図６（Ｃ））。導電膜４０９は実
施の形態２で示した導電膜３１０と同様の材料、方法を用いて形成することができる。よ
って、詳細については、実施の形態２の記載を参酌することができる。また、成膜前後に
おいて、第５の成膜室１２７内の圧力は、クライオポンプなどの排気手段１１２７を用い
ることで、１０−８Ｐａ以下に保持され、第５の成膜室１２７内は清浄な状態に保たれて
いる。
そして、連続成膜が完了した基板３０１を第２のロードロック室１３１に搬送する。
次に、実施の形態２と同様の方法で、第２のフォトマスクを用いたフォトリソグラフィ工
程及びエッチングにより、第１の酸化物半導体層４０６、第２の酸化物半導体層４０８、
ソース電極層４１１ａ、及びドレイン電極層４１１ｂを形成する（図６（Ｄ））。
次いで、実施の形態２と同様の材料、方法で、絶縁層３１３として酸化硅素膜を形成し、
保護絶縁層３１５として窒化硅素膜を成膜する。
以上の工程で、結晶領域を有する酸化物半導体層を用いたトランジスタ５００を作製でき
る（図６（Ｅ））。
なお、本実施の形態では、２層の酸化物半導体膜を形成する場合について説明したが、結
晶領域を有する酸化物半導体層が、単層でも、３層以上であっても良い。
単層の酸化物半導体膜を成膜する場合は、例えば、第３の成膜室１１７において、酸化物
半導体膜を形成し、第１の加熱室１１９において加熱処理を行えばよい。また、基板３０
１を加熱し結晶化を促しながら成膜しても良いし、処理室１２５において、成膜後の酸化
物半導体膜に酸素ラジカル処理を行っても良い。
なお、結晶領域を有する酸化物半導体膜を、結晶領域を有する島状の酸化物半導体層に加
工してから、その上に導電膜を形成する工程を用いてトランジスタを作製する場合は、酸
化物半導体膜の形成を除いて実施の形態３に示した方法を適用することができる。よって
、詳細については、実施の形態３の記載を参酌することができる。
以上のように、実施の形態１に示した、成膜装置内を高真空状態に保持して、大気開放せ
ずに連続成膜可能な成膜装置を用いることにより、酸化物半導体層中、及び酸化物半導体
層に接する層中に混入する水素などの不純物の混入を抑止でき、その結果、水素濃度が十
分に低減された高純度な酸化物半導体層を有する半導体素子を作製することができる。こ
のような半導体素子は、オフ電流が低く、低消費電力の半導体装置を実現できる。
１１１ 第１のロードロック室
１１２ 搬送室
１１３ 第１の成膜室
１１５ 第２の成膜室
１１７ 第３の成膜室
１１９ 第１の加熱室
１２１ 第４の成膜室
１２３ 第２の加熱室
１２５ 処理室
１２７ 第５の成膜室
１２９ 基板待機室
１３１ 第２のロードロック室
１３３ 基板搬送手段
２００ 成膜室
２０１ 基板保持部
２０３ 基板加熱手段
２０５ 基板回転手段
２０９ 電源
２１０ ガス導入手段
２１１ スパッタリング用ターゲット
２１２ 防着板
２１３ メインバルブ
２１５ 自動圧力制御装置
２１７ クライオポンプ
２１９ ドライポンプ
３００ トランジスタ
３０１ 基板
３０３ ゲート電極層
３０５ 第１のゲート絶縁層
３０６ 酸化物半導体膜
３０７ 第２のゲート絶縁層
３０８ 酸化物半導体層
３０９ 酸化物半導体膜
３１０ 導電膜
３１１ａ ソース電極層
３１１ｂ ドレイン電極層
３１２ 酸化物半導体層
３１３ 絶縁層
３１４ａ ソース電極層
３１４ｂ ドレイン電極層
３１５ 保護絶縁層
４００ トランジスタ
４０５ 第１の酸化物半導体膜
４０６ 第１の酸化物半導体層
４０７ 第２の酸化物半導体膜
４０８ 第２の酸化物半導体層
４０９ 導電膜
４１１ａ ソース電極層
４１１ｂ ドレイン電極層
５００ トランジスタ
１１１１ 排気手段
１１１２ 排気手段
１１１３ 排気手段
１１１５ 排気手段
１１１７ 排気手段
１１１９ 排気手段
１１２１ 排気手段
１１２３ 排気手段
１１２５ 排気手段
１１２７ 排気手段
１１２９ 排気手段

Claims (4)

  1. １０−６Ｐａ以下に真空排気される、ロードロック室と、
    それぞれが、１０−８Ｐａ以下に真空排気される、複数の成膜室と、
    １０−８Ｐａ以下に真空排気される、加熱室と、
    １０−６Ｐａ以下に真空排気される、搬送室と、
    １０−８Ｐａ以下に真空排気される、処理室と、を有し、
    前記ロードロック室には、第１の真空排気する手段が接続され、
    前記複数の成膜室のうち、少なくとも一つは、
    基板を加熱する第１の加熱手段が設けられた基板保持部と、
    前記基板保持部周辺の内壁を加熱する第２の加熱手段と、
    ターゲット保持部と、
    を有し、
    前記複数の成膜室のうち、少なくとも一つには、第２の真空排気する手段が接続され、
    前記加熱室には、内壁を加熱する第３の加熱手段と、第３の真空排気する手段とが接続され、
    前記搬送室には、第４の真空排気する手段が接続され、
    前記処理室は、酸素ラジカルを発生させる手段と、内壁を加熱する第４の加熱手段と、第５の真空排気する手段とが接続され、
    前記第５の真空排気手段により、前記処理室は、処理前後において、圧力が１０−８Ｐａ以下に保持され、
    前記ロードロック室、前記複数の成膜室、前記加熱室、及び前記処理室は、それぞれ、前記搬送室を介して連結されていることを特徴とする成膜装置。
  2. 請求項１において、
    前記第１乃至第５の真空排気する手段は、クライオポンプ、スパッタイオンポンプ、又はチタンサブリメーションポンプであることを特徴とする成膜装置。
  3. 請求項１又は請求項２において、
    前記複数の成膜室のうち、少なくとも一つにおける大気のリーク量は、１０−１１Ｐａ・ｍ３／ｓ以下であることを特徴とする成膜装置。
  4. 請求項１乃至請求項３のいずれか一において、
    さらに、基板待機室を有し、
    前記基板待機室は、冷却手段を有し、
    前記冷却手段により、窒素、ヘリウム、ネオン、又はアルゴンが導入されることを特徴とする成膜装置。
JP2015154218A 2010-02-26 2015-08-04 成膜装置 Expired - Fee Related JP6220829B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015154218A JP6220829B2 (ja) 2010-02-26 2015-08-04 成膜装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010043575 2010-02-26
JP2010043575 2010-02-26
JP2015154218A JP6220829B2 (ja) 2010-02-26 2015-08-04 成膜装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011037059A Division JP2011199271A (ja) 2010-02-26 2011-02-23 半導体素子の作製方法、成膜装置

Publications (2)

Publication Number Publication Date
JP2016026382A true JP2016026382A (ja) 2016-02-12
JP6220829B2 JP6220829B2 (ja) 2017-10-25

Family

ID=44505516

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011037059A Withdrawn JP2011199271A (ja) 2010-02-26 2011-02-23 半導体素子の作製方法、成膜装置
JP2015154218A Expired - Fee Related JP6220829B2 (ja) 2010-02-26 2015-08-04 成膜装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011037059A Withdrawn JP2011199271A (ja) 2010-02-26 2011-02-23 半導体素子の作製方法、成膜装置

Country Status (5)

Country Link
US (2) US8772160B2 (ja)
JP (2) JP2011199271A (ja)
KR (1) KR20130009978A (ja)
TW (2) TWI605520B (ja)
WO (1) WO2011105183A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309181B2 (en) 2016-06-06 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
US9968985B2 (en) 2012-04-26 2018-05-15 Fuji Seiko Co., Ltd Bead ring winding device
KR102380379B1 (ko) * 2012-05-10 2022-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR102391754B1 (ko) 2016-05-20 2022-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
US10043659B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
US9990460B2 (en) * 2016-09-30 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Source beam optimization method for improving lithography printability
IT201700066256A1 (it) * 2017-06-15 2018-12-15 Gianluca Battiloro Procedimento e impianto per la cromatura di pezzi o prodotti.

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693427A (ja) * 1992-09-14 1994-04-05 Fuji Electric Co Ltd 真空成膜方法
JPH1032167A (ja) * 1996-07-17 1998-02-03 Sony Corp 半導体基板の処理方法及び半導体処理装置
JPH1070089A (ja) * 1996-04-29 1998-03-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製装置および半導体装置の作製方法
JPH10196788A (ja) * 1997-01-07 1998-07-31 Matsushita Electric Ind Co Ltd 真空部品および真空リーク量低減方法
JP2001102170A (ja) * 1999-07-23 2001-04-13 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置の作製方法及び薄膜形成装置
JP2002008994A (ja) * 2000-06-22 2002-01-11 Ulvac Japan Ltd 薄膜製造方法
JP2003193243A (ja) * 2001-12-27 2003-07-09 National Institute Of Advanced Industrial & Technology 高誘電率酸化膜の形成方法及び該方法に用いる半導体製造装置
JP2004128390A (ja) * 2002-10-07 2004-04-22 Hitachi Kokusai Electric Inc 基板処理装置
JP2009054767A (ja) * 2006-10-10 2009-03-12 Showa Denko Kk Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2009057605A (ja) * 2007-08-31 2009-03-19 Hitachi Ltd 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2607239B2 (ja) * 1985-03-29 1997-05-07 シャープ株式会社 分子線エピタキシヤル装置
US5310410A (en) * 1990-04-06 1994-05-10 Sputtered Films, Inc. Method for processing semi-conductor wafers in a multiple vacuum and non-vacuum chamber apparatus
US5286296A (en) * 1991-01-10 1994-02-15 Sony Corporation Multi-chamber wafer process equipment having plural, physically communicating transfer means
JPH0883768A (ja) * 1994-09-09 1996-03-26 Toshiba Corp 薄膜形成方法および薄膜形成装置
JPH08288219A (ja) * 1995-04-13 1996-11-01 Sony Corp 半導体処理装置及び半導体処理方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6066558A (en) * 1996-03-05 2000-05-23 Tokyo Electron Limited Multilevel interconnection forming method for forming a semiconductor device
US6057234A (en) * 1996-04-29 2000-05-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device
JPH10183347A (ja) * 1996-12-25 1998-07-14 Ulvac Japan Ltd 磁気抵抗ヘッド用成膜装置
JP3361986B2 (ja) * 1998-01-07 2003-01-07 株式会社日立国際電気 基板処理装置および基板処理方法
US6482684B1 (en) * 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US6554972B1 (en) * 1998-06-26 2003-04-29 Kabushiki Kaisha Toshiba Information recording medium and its manufacturing method
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4620846B2 (ja) * 2000-08-28 2011-01-26 新日本製鐵株式会社 光触媒活性を有する金属板
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3596757B2 (ja) * 2000-11-06 2004-12-02 シャープ株式会社 真空チャンバーの減圧方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
US6568896B2 (en) * 2001-03-21 2003-05-27 Applied Materials, Inc. Transfer chamber with side wall port
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4821074B2 (ja) * 2001-08-31 2011-11-24 東京エレクトロン株式会社 処理システム
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4463492B2 (ja) * 2003-04-10 2010-05-19 株式会社半導体エネルギー研究所 製造装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
EP1876385B1 (en) * 2003-07-02 2010-01-06 S.C.Johnson & Son, Inc Lamp and bulb for illumination and ambiance lighting
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
AR045134A1 (es) * 2003-07-29 2005-10-19 Smithkline Beecham Plc Compuesto de 1h - imidazo [4,5-c] piridin-ilo, composicion farmaceutica que lo comprende, proceso para prepararla, su uso para preparar dicha composicion farmaceutica, combinacion farmaceutica, uso de la combinacion farmaceutica para la preparacion de un medicamento, procedimientos para preparar dic
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
RU2399989C2 (ru) * 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
KR100978160B1 (ko) * 2005-01-28 2010-08-27 파나소닉 주식회사 Ｐｖｄ법에 의한 성막 방법 및 ｐｖｄ법에 이용하는 성막용타깃
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5128767B2 (ja) * 2005-11-14 2013-01-23 株式会社ジャパンディスプレイイースト 表示装置とその製造方法
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
US8008214B2 (en) * 2005-12-16 2011-08-30 Samsung Electronics Co., Ltd. Method of forming an insulation structure and method of manufacturing a semiconductor device using the same
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20100024732A1 (en) * 2006-06-02 2010-02-04 Nima Mokhlesi Systems for Flash Heating in Atomic Layer Deposition
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8895388B2 (en) * 2006-07-21 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and a non-volatile semiconductor storage device including the formation of an insulating layer using a plasma treatment
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4630856B2 (ja) * 2006-09-29 2011-02-09 株式会社東芝 磁気抵抗効果素子の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US8500963B2 (en) * 2006-10-26 2013-08-06 Applied Materials, Inc. Sputtering of thermally resistive materials including metal chalcogenides
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069259A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, film formation method, manufacturing apparatus, and method for manufacturing light-emitting device
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008235726A (ja) * 2007-03-23 2008-10-02 Hitachi Ltd 半導体多層膜の製造方法
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
EP2158608A4 (en) * 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
JP4532605B2 (ja) * 2008-06-18 2010-08-25 キヤノンアネルバ株式会社 相変化メモリ素子、相変化メモリセル、真空処理装置及び相変化メモリ素子の製造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
TWI569454B (zh) * 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20100092747A1 (en) * 2008-10-14 2010-04-15 Northwestern University Infrared-reflecting films and method for making the same
AU2009324921A1 (en) * 2008-11-25 2010-06-17 Carnegie Institution Of Washington Production of single crystal CVD diamond rapid growth rate
JP5724157B2 (ja) * 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP2011171450A (ja) * 2010-02-17 2011-09-01 Nuflare Technology Inc 成膜装置および成膜方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693427A (ja) * 1992-09-14 1994-04-05 Fuji Electric Co Ltd 真空成膜方法
JPH1070089A (ja) * 1996-04-29 1998-03-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製装置および半導体装置の作製方法
JPH1032167A (ja) * 1996-07-17 1998-02-03 Sony Corp 半導体基板の処理方法及び半導体処理装置
JPH10196788A (ja) * 1997-01-07 1998-07-31 Matsushita Electric Ind Co Ltd 真空部品および真空リーク量低減方法
JP2001102170A (ja) * 1999-07-23 2001-04-13 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置の作製方法及び薄膜形成装置
JP2002008994A (ja) * 2000-06-22 2002-01-11 Ulvac Japan Ltd 薄膜製造方法
JP2003193243A (ja) * 2001-12-27 2003-07-09 National Institute Of Advanced Industrial & Technology 高誘電率酸化膜の形成方法及び該方法に用いる半導体製造装置
JP2004128390A (ja) * 2002-10-07 2004-04-22 Hitachi Kokusai Electric Inc 基板処理装置
JP2009054767A (ja) * 2006-10-10 2009-03-12 Showa Denko Kk Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2009057605A (ja) * 2007-08-31 2009-03-19 Hitachi Ltd 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309181B2 (en) 2016-06-06 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus

Also Published As

Publication number Publication date
TW201630074A (zh) 2016-08-16
US20140290569A1 (en) 2014-10-02
US20110212605A1 (en) 2011-09-01
JP6220829B2 (ja) 2017-10-25
TW201203364A (en) 2012-01-16
WO2011105183A1 (en) 2011-09-01
TWI590330B (zh) 2017-07-01
US8772160B2 (en) 2014-07-08
JP2011199271A (ja) 2011-10-06
KR20130009978A (ko) 2013-01-24
TWI605520B (zh) 2017-11-11

Similar Documents

Publication Publication Date Title
JP6220829B2 (ja) 成膜装置
JP6620263B1 (ja) 半導体装置
US20220384443A1 (en) Semiconductor device and manufacturing method thereof
JP6211643B2 (ja) トランジスタの作製方法
US9331207B2 (en) Oxide semiconductor device and manufacturing method therof
JP6062015B2 (ja) 半導体装置の作製方法
JP5791934B2 (ja) 半導体装置の作製方法
JP2019135797A (ja) 薄膜トランジスターの製造方法及び記憶媒体
JP6143423B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171002

R150 Certificate of patent or registration of utility model

Ref document number: 6220829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees