TWI590330B - 半導體元件之製造方法及沉積設備 - Google Patents

半導體元件之製造方法及沉積設備 Download PDF

Info

Publication number
TWI590330B
TWI590330B TW100106193A TW100106193A TWI590330B TW I590330 B TWI590330 B TW I590330B TW 100106193 A TW100106193 A TW 100106193A TW 100106193 A TW100106193 A TW 100106193A TW I590330 B TWI590330 B TW I590330B
Authority
TW
Taiwan
Prior art keywords
chamber
deposition
substrate
oxide semiconductor
less
Prior art date
Application number
TW100106193A
Other languages
English (en)
Other versions
TW201203364A (en
Inventor
山崎舜平
高瀨奈津子
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201203364A publication Critical patent/TW201203364A/zh
Application granted granted Critical
Publication of TWI590330B publication Critical patent/TWI590330B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3457—Sputtering using other particles than noble gas ions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C23C14/566—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases using a load-lock chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

半導體元件之製造方法及沉積設備
本發明有關包含氧化物半導體的半導體元件之製造方法。進一步地，本發明有關使用於半導體元件之製造方法的連續沉積設備。
近年來，半導體裝置已發展成使用做為LSI、CPU、或記憶體。CPU係各自設置有連接端子之電極的半導體元件之集合，而包含由半導體晶圓所分離之半導體積體電路(至少包含電晶體及記憶體)。
LSI、CPU、或記憶體之半導體電路(IC晶片)係安裝於例如，印刷線路板之電路板上，而被使用做為各式各樣電子裝置之組件的其中一者。
此外，已發展出能發射及接收資料的半導體裝置。該半導體裝置係稱為無線式標籤，RFID標籤，或其類似物。在許多情況中，已付諸實用之該等者包含使用天線及半導體基板所形成的半導體電路(IC晶片)。
矽基之半導體材料已熟知為可使用於電晶體的半導體材料；然而，氧化物半導體已引起注意成另一材料。做為該氧化物半導體之材料，氧化鋅或包含氧化鋅之物質係已知的。此外，已揭示有包含氧化物半導體之電晶體，而該氧化物半導體具有低於1018/cm3的電子載子濃度(專利文獻1至3)。
[參考文件]
[專利文獻1]日本公開專利申請案第2006-165527號
[專利文獻2]日本公開專利申請案第2006-165528號
[專利文獻3]日本公開專利申請案第2006-165529號
即使當電子載子濃度係低於1018/cm3，該氧化物半導體亦係實質n型氧化物半導體，且在上述專利文獻中所揭示的薄膜電晶體並不具有足夠的開/關比。針對該薄膜電晶體之低開/關比的原因係由於高的載止狀態電流。為了要獲得具有低的功率消耗之半導體裝置，諸如薄膜電晶體之半導體元件的極低截止狀態電流係必要的。
為降低電晶體的截止狀態電流至極低的位準，必須要防止諸如水、氫、或氫氧基之雜質混合至氧化物半導體層及將與該氧化物半導體層接觸的層之內，且要充分降低氫濃度。
然而，在某些情況中，即使當執行抽空時，亦無法將雜質自使用以製造電晶體之沉積設備充分地去除。雜質會在該沉積設備中混合至所沉積的膜之內。
用以去除沉積期間所混合至膜內之雜質的單元之實例係熱處理。然而，添加熱處理至半導體元件的製程將導致諸如製造步驟的增加而造成製造元件所需之時間的增加，以及用於熱處理之能量消耗的增加之問題。進一步地，要自膜而完全去除沉積期間所混合之包含氫的雜質係困難的。
本發明之一實施例的目的在於提供一種包含氧化物半導體的半導體元件之製造方法，而雜質並未混合至氧化物半導體之內。進一步地，本發明之一實施例的目的在於提供一種用於連續沉積之設備，而該設備係使用於該半導體元件之製造方法。
上述問題係由於沉積期間所混合至膜內之雜質所造成。因此，沉積設備的內部應在半導體元件的製程中保持超級乾淨，且半導體元件應由連續沉積所形成，而不暴露至空氣。具體而言，在沉積的前後，在沉積室中之壓力應保持於10-8帕(Pa)或更小，而可藉以充分去除該室之中的雜質。在此沉積室中，係連續沉積氧化物半導體膜及將與該氧化物半導體膜接觸的膜，且形成半導體元件。
進一步地，在具有使用捕集泵之抽空單元及用以至少加熱基板保持部之周邊的壁表面之加熱單元的沉積室中，可在室中獲得小於或等於10-8帕之壓力，且可充分去除該室中的雜質。使用包含複數個該等沉積室之沉積設備，可形成半導體元件。
本發明之一實施例係一種沉積設備，其至少包含：真空阻絕室(load lock chamber)，係連接到用以抽空該真空阻絕室至具有10-6帕(Pa)或更小之壓力的單元；複數個沉積室，係各自包含基板保持部，且係各自連接到用以抽空沉積室至具有10-8帕或更小之壓力的單元，而該基板保持部係設置有用以加熱基板之第一加熱單元、用以至少加熱基板保持部之周邊的壁表面之第二加熱單元、及用以固定濺鍍靶材之靶材保持部；加熱室，係連接到用以抽空該加熱室至具有10-8帕或更小之壓力的單元；以及轉移室，係透過閘口閥而連接到該真空阻絕室、該加熱室、及該複數個沉積室，且連接到用以抽空該轉移室至具有10-6帕或更小之壓力的單元，其中連接到真空阻絕室、加熱室、複數個沉積室、及轉移室之用於抽空的單元係捕集泵。
在依據本發明一實施例之沉積設備中，較佳地，該等沉積室的至少一者係設置有靶材保持部，用以固定絕緣體靶材，以及該等沉積室的至少一者係設置有靶材保持部，用以固定金屬氧化物靶材。選擇性地，該等沉積室的至少一者係設置有靶材保持部，用以固定金屬氧化物靶材，以及該等沉積室的至少一者係設置有靶材保持部，用以固定金屬靶材。進一步選擇性地，該等沉積室的至少一者係設置有靶材保持部，用以固定絕緣體靶材；該等沉積室的至少一者係設置有靶材保持部，用以固定金屬氧化物靶材；以及該等沉積室的至少一者係設置有靶材保持部，用以固定金屬靶材。
進一步地，在依據本發明一實施例之沉積設備中，較佳地，來自沉積室之空氣的漏洩量係10-11帕‧立方米/秒(Pa‧m3/s)或更少。
在依據本發明一實施例之沉積設備中，第一加熱單元具有用以當在室溫加熱基板至500℃(包含500℃)時且同時沉積膜的單元。
依據本發明一實施例之沉積設備較佳地包含處理室，該處理室係設置有用以產生氧基的單元以及用以抽空該處理室至具有10-8帕或更小之壓力的單元。
依據本發明一實施例之沉積設備較佳地包含加熱室，該加熱室係設置有用以在室溫加熱至700℃(包含700℃)的單元。
本發明之一實施例係一種半導體元件之製造方法，包含以下步驟：轉移基板至真空阻絕室(load lock chamber)之內；抽空該真空阻絕室至具有10-6帕(Pa)或更小之壓力；轉移該基板至加熱室之內，該加熱室係抽空至具有10-8帕或更小之壓力；於該基板上執行熱處理；轉移該基板至沉積室之內，該沉積室係抽空至具有10-8帕或更小之壓力；引入高純度之濺鍍氣體至該沉積室之內，且藉由濺鍍法而形成閘極絕緣膜於該基板上；抽空該沉積室至具有10-8帕或更小之壓力；轉移該基板至沉積室之內，該沉積室係抽空至具有10-8帕或更小之壓力；以及引入高純度之濺鍍氣體至該沉積室之內，且藉由濺鍍法而形成氧化物半導體膜於該閘極絕緣膜之上。
本發明之另一實施例係一種半導體元件之製造方法，包含以下步驟：轉移基板至真空阻絕室之內；抽空該真空阻絕室至具有10-6帕或更小之壓力；轉移該基板至加熱室之內，該加熱室係抽空至具有10-8帕或更小之壓力；於該基板上執行熱處理；轉移該基板至沉積室之內，該沉積室係抽空至具有10-8帕或更小之壓力；引入高純度之濺鍍氣體至該沉積室之內，且藉由濺鍍法而形成氧化物半導體膜於該基板上；抽空該沉積室至具有10-8帕或更小之壓力；轉移該基板至沉積室之內，該沉積室係抽空至具有10-8帕或更小之壓力；以及引入高純度之濺鍍氣體至該沉積室之內，且藉由濺鍍法而形成導電膜於該氧化物半導體膜之上。
本發明之又一實施例係一種半導體元件之製造方法，包含以下步驟：轉移基板至真空阻絕室之內；抽空該真空阻絕室至具有10-6帕或更小之壓力；轉移該基板至加熱室之內，該加熱室係抽空至具有10-8帕或更小之壓力；於該基板上執行熱處理；轉移該基板至沉積室之內，該沉積室係抽空至具有10-8帕或更小之壓力；引入高純度之濺鍍氣體至該沉積室之內，且藉由濺鍍法而形成閘極絕緣膜於該基板上；抽空該沉積室至具有10-8帕或更小之壓力；轉移該基板至沉積室之內，該沉積室係抽空至具有10-8帕或更小之壓力；引入高純度之濺鍍氣體至該沉積室之內，且藉由濺鍍法而形成氧化物半導體膜於該閘極絕緣膜之上；抽空該沉積室至具有10-8帕或更小之壓力；轉移該基板至沉積室之內，該沉積室係抽空至具有10-8帕或更小之壓力；引入高純度之濺鍍氣體至該沉積室之內，且藉由濺鍍法而形成導電膜於該氧化物半導體膜之上。
在上述半導體元件之製造方法中，較佳地，基板係在形成氧化物半導體膜且抽空沉積室至具有10-8帕或更小的壓力之後，轉移到被抽空至具有10-8帕或更小之壓力的處理室，且氧基處理係執行於該氧化物半導體膜之上。
本發明之再一實施例係一種半導體元件之製造方法，包含以下步驟：轉移基板至真空阻絕室之內；抽空該真空阻絕室至具有10-6帕或更小之壓力；轉移該基板至加熱室之內，該加熱室係抽空至具有10-8帕或更小之壓力；於該基板上執行熱處理；轉移該基板至沉積室之內，該沉積室係抽空至具有10-8帕或更小之壓力；引入高純度之濺鍍氣體至該沉積室之內，且藉由濺鍍法而形成第一氧化物半導體膜於該基板上；抽空該沉積室至具有10-8帕或更小之壓力；轉移該基板至加熱室之內，該加熱室係抽空至具有10-8帕或更小之壓力；於該基板上執行熱處理；轉移該基板至沉積室之內，該沉積室係抽空至具有10-8帕或更小之壓力；引入高純度之濺鍍氣體至該沉積室之內，且藉由濺鍍法而形成第二氧化物半導體膜於該基板上；抽空該沉積室至具有10-8帕或更小之壓力；轉移該基板至加熱室之內，該加熱室係抽空至具有10-8帕或更小之壓力；於該基板上執行熱處理；轉移該基板至處理室之內，該處理室係抽空至具有10-8帕或更小之壓力；以及執行氧基處理於第二氧化物半導體膜之上。
本發明之仍一實施例係一種半導體元件之製造方法，包含以下步驟：轉移基板至真空阻絕室之內；抽空該真空阻絕室至具有10-6帕或更小之壓力；轉移該基板至加熱室之內，該加熱室係抽空至具有10-8帕或更小之壓力；於該基板上執行熱處理；轉移該基板至沉積室之內，該沉積室係抽空至具有10-8帕或更小之壓力；引入高純度之濺鍍氣體至該沉積室之內，且當於該基板上執行熱處理的同時，形成第一氧化物半導體膜於該基板上；抽空該沉積室至具有10-8帕或更小之壓力；轉移該基板至沉積室之內，該沉積室係抽空至具有10-8帕或更小之壓力；引入高純度之濺鍍氣體至該沉積室之內，且藉由濺鍍法而形成第二氧化物半導體膜於該基板上；抽空該沉積室至具有10-8帕或更小之壓力；轉移該基板至加熱室之內，該加熱室係抽空至具有10-8帕或更小之壓力；以及於該基板上執行熱處理。
依據本發明之一實施例，可提供包含氧化物半導體的半導體元件之製造方法，而雜質並未混合至該氧化物半導體之內。此外，依據本發明之一實施例，可提供用於連續沉積之設備，而使用於該半導體元件之製造方法。
在下文中，將參照附圖來敘述本發明之實施例。注意的是，在此說明書中所揭示的發明並未受限於以下的說明，因為熟習於本項技藝之該等人士將易於瞭解的是，各式各樣的改變及修正可予以做成而不會背離本發明之精神和範疇。因此，所揭示的本發明不應被解讀為受限於下文之實施例和實例的說明。在用以解說該等實施例的圖式中，相同的部件或具有相似功能的部件係藉由相同的參考符號而表示，且該等部件的說明將不予以重複。
(實施例1)
在此實施例中，將參照該等圖來敘述依據本發明一實施例之沉積設備。
第1圖係此實施例之用於連續沉積之設備的示意頂視圖。
第1圖中所描繪之用於連續沉積的設備包含第一真空阻絕室111，轉移室112，複數個沉積室(其對應於第1圖中之第一沉積室113，第二沉積室115，第三沉積室117，第四沉積室121，及第五沉積室127)，加熱室(其對應於第1圖中之第一加熱室119及第二加熱室123)，處理室125，基板備用室129，第二真空阻絕室131，以及基板轉移單元133。雖未描繪，但此實施例之用於連續沉積之設備包含用於以高於或等於300℃來加熱該設備之內壁的單元。
第一真空阻絕室111，轉移室112，該等沉積室，該等加熱室，處理室125，基板備用室129，及第二真空阻絕室131係分別連接至抽空單元1111至1131。
第一真空阻絕室111，轉移室112，及第二真空阻絕室131係連接至抽空單元，該等抽空單元係用以抽空該等室至具有10-6帕或更小，較佳地，10-8帕或更小之壓力而成為抽空單元的單元。該等抽空單元係依據每一個室的應用而予以選擇。該等抽空單元可係設置有捕集泵、渦輪泵、或其類似物之者，而該渦輪泵係設置有冷凝管。尤其，較佳地，抽空單元係設置有捕集泵。該捕集泵之實例係設置有諸如低溫泵，濺鍍離子泵，或鈦昇華泵之捕集單元的泵。
該等沉積室，該等加熱室，及該處理室係連接至抽空單元，該等抽空單元係用以抽空該等室至具有大於或等於10-12帕且小於或等於10-8帕之壓力的單元。藉由使用該等抽空單元及用於以高於或等於300℃來加熱該設備之內壁的單元，每一個室的壓力可為大於或等於10-12帕且小於或等於10-8帕。藉由設定每一個室的壓力於大於或等於10-12帕且小於或等於10-8帕，可充分地去除該室之中的雜質。做為該等抽空單元，可使用上述之捕集泵。
在此實施例中，第一真空阻絕室111係其中設置儲存未處理的基板之基板保持器的室，以及第二真空阻絕室131係其中設置儲存經處理的基板之基板保持器的室。然而，依據本發明一實施例的沉積設備並未受限於此，且基板的載出及載入可以以一個真空阻絕室而執行。
轉移室112用作遞送室，用以自一室而轉移基板至另一室。
該等加熱室(第一加熱室119及第二加熱室123)各自包含用以加熱基板的單元。此實施例之用於連續沉積之設備具有二加熱室；惟，加熱室的數目可為一或更多個之任意數。
處理室125係其中可執行氧基處理的室。氧基可由包含氧或臭氧產生設備的電漿產生設備所供應。藉由暴露薄膜至供應的氧基或氧，可修正該膜的表面。進一步地，在處理室中所執行的處理並未受限於氧基處理。在用於連續沉積的設備中，無需一定要設置該處理室，或可設置複數個處理室。
基板備用室129係其中在連續沉積之過程中的基板可在備用狀態之中的室。該基板備用室129可具有冷卻單元。藉由提供該冷卻單元，可充分冷卻其中已被加熱用於沉積或其類似者之基板。冷卻可藉由引入氦，氖，氬，或其類似物至基板備用室129之內而予以執行。注意的是，較佳地，水、氫、或其類似物不包含於冷卻用之氮或諸如氦、氖、或氬的稀有氣體之中。較佳地，氮或諸如氦、氖、或氬的稀有氣體之純度係6N(99.9999%)或更高，更佳地係7N(99.99999%)或更高(亦即，雜質的濃度係1ppm或更少，較佳地係0.1ppm或更少)。在用於連續沉積之設備中，無需一定要設置基板備用室。
依據本發明一實施例之用於連續沉積之設備包含複數個沉積室。在沉積之前後，於該等沉積室的每一者中之壓力係保持於10-8帕或更小。做為要達成此之抽空單元，係使用上述之捕集泵。較佳地，來自沉積室之空氣的漏洩量係10-11帕‧立方米/秒(Pa‧m3/s)或更小。
第1圖中之用於連續沉積之設備包含五個沉積室(第一沉積室113，第二沉積室115，第三沉積室117，第四沉積室121，及第五沉積室127)；惟，該等沉積室之數目並未受限於此，且可根據連續沉積之膜的數目而予以適當地決定。
在該等沉積室之中，可適當地設置能使用依據將被形成之膜的種類之諸如濺鍍法、真空蒸鍍法、或電漿CVD法之方法而沉積之配備。雖然在沉積期間之沉積室中的壓力可依據沉積方法及用於沉積之材料而予以最佳化，但該等沉積室之每一者的壓力係在沉積之前後被保持於10-8帕或更小。沉積室之構造的特定實例係描繪於第2圖中。在此實施例中，將敘述其中沉積係使用濺鍍法而執行之沉積室做為實例。
在第2圖中，沉積室200包含基板保持部201、基板加熱單元203、基板旋轉單元205、電源209、氣體引進單元210、保持於靶材保持部之濺鍍靶材211、附著保護板212、主閥213、自動壓力控制裝置215、低溫泵217、及乾式機械泵219。
藉由基板轉移單元133(請參閱第1圖)，基板301係透過轉移室112而自包含於連續沉積之設備中的一室轉移至沉積室200中的基板保持部201。在基板保持部201中之基板保持器(未描繪)係藉由垂直驅動機制而垂直地移動，且可固定基板。如第2圖中所描繪地，較佳地採用面向下之方式(其中當將接受基板之沉積的表面向下指向時之同時，執行沉積之方式)，因為可抑制灰塵或其類似物對基板301之附著。
基板保持部201具有基板加熱單元203。做為基板加熱單元203，可使用藉由來自諸如電阻加熱器之加熱器的熱傳導或熱輻射而加熱將被處理之物體的單元，或藉由來自燈所發射出之光(電磁波)的輻射而加熱將被處理之物體的單元。沉積可執行於當基板301係藉由基板加熱單元203而予以加熱時之同時。
在沉積之期間，基板301係較佳地使用基板旋轉單元205而旋轉，以增進膜之均勻度。
沉積室200包含用以加熱至少在基板保持部201周圍之壁表面的單元(未顯示)。沉積室之內壁係例行地加熱，且吸附於內壁上之雜質可被加以分解；因而，可獲得高真空狀態。
在此實施例之沉積室200中，沉積係使用濺鍍法而執行。做為濺鍍靶材211，例如，可使用用以形成氧化物絕緣層的靶材、用以形成氮化物絕緣層的靶材、用以形成氧化物半導體層的靶材、用以形成導電層的靶材、或其類似物。特定地，可使用絕緣體靶材、金屬氧化物靶材、金屬靶材、或其類似物。快門(未顯示)係設置於濺鍍靶材211與基板301之間。
濺鍍法可係DC(直流)濺鍍法或RF(射頻)濺鍍法。例如，在沉積室200中，RF濺鍍法係使用於其中沉積絕緣層的情況中，以及DC濺鍍法係使用於其中沉積金屬之導電層的情況中。
做為附著保護板212的材料，可使用諸如鐵、鋁、或不銹鋼之金屬。
沉積室200係連接至低溫泵217及乾式機械泵219之抽空單元。此外，可一起使用濺鍍離子泵。使用該等抽空單元，沉積室200中之壓力可在沉積之前後，保持於10-8帕或更小。高純度之氣體係使用做為將被引進之氣體，以便防止引入雜質至沉積室200之內。所引入至沉積室200之內的氣體係在被引入至設備內之前，藉由氣體提純器而予以高度純化。因而，氣體提純器需予以設置，使得氣體可在高度純化之後，被引入至沉積設備之內。從而，可事先去除氣體中之諸如水的雜質，而防止該等雜質被引入至設備之內。
如上述，此實施例之用於連續沉積之設備包含沉積室，該等沉積室係各自連接至使用捕集泵之抽空單元，且該等沉積室各自具有加熱單元，用以加熱至少基板保持部之周邊的壁表面，使得在該室中的壓力可小於或等於10-8帕。藉由在沉積之前後，設定室中之壓力小於或等於10-8帕，可充分去除該室中之雜質。藉由使用包含該等沉積室之用於連續沉積的設備以執行連續沉積而無需暴露室空氣，雜質並不會混合至氧化物半導體及將與該氧化物半導體層接觸的層之內，而可藉以製造出包含其中氫濃度充分降低之高純度氧化物半導體層的半導體元件。該半導體元件的截止狀態電流低，以致可實現具有低功率消耗的半導體裝置。
(實施例2)
在此實施例中，將參照第1圖、第3A圖、及第4A至4E圖來敘述使用實施例1中之用於連續沉積之設備的底部閘極電晶體之製造方法。在此實施例中，將說明包含氧化物半導體層的半導體元件之製造方法。
在此實施例中所描繪之半導體元件包含高度純化之氧化物半導體層。透過實施例1中所描繪之沉積設備的使用，可使氧化物半導體高度地純化，以便盡可能少地包含並非氧化物半導體之主要成分的雜質，且可獲得i之型(本徵的)或實質i型(本徵的)氧化物半導體。換言之，高度純化的i型(本徵的)氧化物半導體，或與其接近之氧化物半導體並非藉由添加雜質，而是藉由盡可能多地防止諸如氫或水之雜質包含於半導體中所獲得。因此，在此實施例中所製造出的電晶體包含高度純化且為電性i型(本徵的)之氧化物半導體層。
在該高度純化的氧化物半導體中之載子的數目可大大地變小(接近於零)。具體而言，載子濃度可降低至小於1×1012/cm3，較佳地小於1×1011/cm3。進一步地，在該高度純化的氧化物半導體中之氫濃度係小於1×1016原子/立方公分。
透過實施例1中所描繪之沉積設備的使用，在氧化物半導體中之載子的數目可為有效地小。其中使用該高度純化的氧化物半導體層於通道形成區的電晶體可具有降低之截止狀態電流。注意的是，較佳地，截止狀態之電流應盡可能地低，因為可降低功率消耗。
在此實施例中之底部閘極電晶體300的橫剖面視圖係描繪於第3A圖之中。該電晶體300包含閘極電極層303，第一閘極絕緣層305，第二閘極絕緣層307，高度純化的氧化物半導體層312，源極電極層311a，汲極電極層311b，絕緣層313，以及保護絕緣層315。
將參照第4A至4E圖來敘述透過實施例1所描繪之沉積設備的使用之電晶體300的製造方法。
首先，形成導電膜於基板301上；使用第一光罩而形成阻體罩幕；且執行蝕刻，而藉以形成閘極電極層303(第4A圖)。
雖然在使用於基板301的基板上並無特殊之限制，但可使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或其類似物之玻璃基板。
閘極電極層303可使用諸如鉬、鈦、鉻、鉭、鵭、鋁、銅、釹、或鈧之金屬材料，或包含該等材料的任一者做為主要成分之合金材料，而以單層或堆疊層來予以形成。
透過實施例1中之用於連續沉積之設備(請參閱第1圖)的使用，可將閘極絕緣層、氧化物半導體層、及導電層連續地沉積，而無需暴露至空氣。
首先，將其中形成閘極電極層303於上之基板301載入於用於連續沉積之設備中的第一真空阻絕室111之中。然後，在該第一真空阻絕室111中之壓力係使用抽空單元1111而降低。此時，該第一真空阻絕室被抽空至直到壓力變成10-6帕或更小，較佳地，10-8帕或更小為止。
在用於連續沉積之設備中，基板301係透過轉移室112而自一室轉移至另一室。在轉移室112中之壓力係使用諸如低溫泵之抽空單元1112而保持於10-6帕或更小，較佳地，10-8帕或更小。進一步地，將該設備之內壁例行地加熱，且分離吸附在該內壁之上的雜質；因而，可獲得高真空狀態。
使用基板轉移單元133而將基板301轉移至加熱室(第一加熱室119或第二加熱室123)，且關閉閘口閥，該閘口閥係使用做為加熱室與轉移室112之間的隔板。該加熱室係使用諸如低溫泵之抽空單元而保持於10-8帕或更小。接著，執行預加熱。藉由執行預加熱，可將吸附在基板301上之雜質加以分離，且自加熱室而予以去除。該等雜質的實例係氫原子，諸如H2O之包含氫原子的化合物，包含碳原子的化合物，及其類似物。用於預加熱之溫度係自室溫至600℃(包含600℃)，較佳地，係自100℃至400℃(包含100℃及400℃)。
其次，使用基板轉移單元133而將基板301轉移至第一沉積室113。然後，在當使用諸如低溫泵之抽空單元1113而控制第一沉積室113中之壓力時的同時，將高純度之濺鍍氣體引入，且藉由濺鍍法而將氮化矽膜沉積於閘極電極層303之上，該氮化矽膜將成為第一閘極絕緣層305。在該沉積之後，再次使用抽空單元1113而將第一沉積室113中之壓力抽空至具有10-8帕或更小之壓力，且保持該第一沉積室113之內部乾淨。因為第一閘極絕緣層305係沉積於藉由在沉積之前後被抽空至具有10-8帕或更小壓力而保持乾淨的沉積室之中，所以可將包含於第一閘極絕緣層305中之雜質有效地降低。
接著，將基板301自第一沉積室113轉移至第二沉積室115。然後，以與第一閘極絕緣層305相似之方式，藉由濺鍍法而將氧化矽膜沉積於該第一閘極絕緣層305之上，藉以形成第二閘極絕緣層307。在該沉積之前後，於該第二沉積室115中的壓力係藉由使用諸如低溫泵之抽空單元1115而保持於10-8帕或更小。
在此實施例中所使用之製成為本徵的(i型)或實質本徵的氧化物半導體層係高度靈敏於介面狀態及介面電荷；因而，在氧化物半導體層與閘極絕緣層之間的介面係重要的。因此，與高度純化之氧化物半導體接觸的第二閘極絕緣層307需具有更高的品質。第一沉積室113及第二沉積室115係藉由低溫泵及其類似物而抽空，且在該等沉積室中的雜質濃度極低。堆疊於該等沉積室中之雜質降低的氮化矽膜及氧化矽膜用作閘極絕緣層，而具備降低的雜質濃度。
在此實施例中，閘極絕緣層係形成為具有氮化矽膜和氧化矽膜的堆疊構造；然而，該閘極絕緣層並未受限於此。該閘極絕緣層可具有包含氮化矽膜，氧化矽膜，氮氧化矽膜，氧化氮化矽膜，氧化鋁膜，或其類似物的單層或堆疊之構造。較佳地，氧化物絕緣膜係使用做為與將於稍後被形成之氧化物半導體層接觸的層。該絕緣層可藉由電漿CVD法，濺鍍法，或其類似方法而形成。為了要防止該絕緣層包含大量的氫，較佳地，該絕緣層係藉由濺鍍法而予以沉積。在該閘極絕緣層的厚度上並無特殊的限制；例如，該厚度可大於或等於10奈米且小於或等於500奈米。
接著，將基板301自第二沉積室115轉移至第三沉積室117，且藉由濺鍍法而將氧化物半導體膜309沉積於第二閘極絕緣層307之上。在該沉積之前後，於該第三沉積室117中的壓力係藉由使用諸如低溫泵之抽空單元1117而保持於10-8帕或更小，且該第三沉積室117的內部係保持極為乾淨。因為氧化物半導體膜309係沉積於在沉積之前後保持乾淨的沉積室之中，所以可將包含於氧化物半導體膜309中之雜質有效地降低。
做為使用於氧化物半導體膜309之氧化物半導體，可使用四成分金屬氧化物之In-Sn-Ga-Zn-O基氧化物半導體；三成分金屬氧化物之In-Ga-Zn-O基氧化物半導體，In-Sn-Zn-O基氧化物半導體，In-Al-Zn-O基氧化物半導體，Sn-Ga-Zn-O基氧化物半導體，Al-Ga-Zn-O基氧化物半導體，或Sn-Al-Zn-O基氧化物半導體；二成分金屬氧化物之In-Zn-O基氧化物半導體，Sn-Zn-O基氧化物半導體，Al-Zn-O基氧化物半導體，Zn-Mg-O基氧化物半導體，Sn-Mg-O基氧化物半導體，或In-Mg-O基氧化物半導體；或單一成分金屬氧化物之In-O基氧化物半導體，Sn-O基氧化物半導體，或Zn-O基氧化物半導體。此外，上述之氧化物半導體膜可包含SiO2。在此，例如該In-Ga-Zn-O基氧化物半導體意指至少包含In、Ga、及Zn之氧化物，且該等元素的組成比並未被特殊地限制。該In-Ga-Zn-O基氧化物半導體可包含除了In，Ga，及Zn之外的元素。
做為上述之氧化物半導體膜309，可使用藉由InMO3(ZnO)m(m>0，且m並非自然數)所表示的薄膜。在此，M代表選自Ga、Al、Mn、及Co之一或更多個金屬元素。例如，M可係Ga、Ga及Al、Ga及Mn、Ga及Co、或其類似物。
在此實施例中，氧化物半導體膜309係透過使用In-Ga-Zn-O基氧化物靶材之濺鍍法而沉積。此階段的橫剖面視圖係描繪於第4B圖之中。該氧化物半導體膜309可形成於稀有氣體(典型地，氬)氛圍，氧氛圍，或稀有氣體和氧的混合氛圍之中。
做為藉由濺鍍法而形成氧化物半導體膜309的靶材，例如可使用具有以下之組成比的靶材：In2O3：Ga2O3：ZnO之組成比係1：1：1[莫耳比](亦即，In：Ga：Zn=1：1：0.5[原子比]。選擇性地，亦可使用具有In2O3：Ga2O3：ZnO=1：1：2[莫耳比](亦即，In：Ga：Zn=1：1：1[原子比])或In2O3：Ga2O3：ZnO=1：1：4[莫耳比](亦即，In：Ga：Zn=1：1：2[原子比])之組成比的靶材。氧化物靶材之充填率係90.0%至100%(包含90.0%及100%)，較佳地係95.0%至99.9%(包含95.0%及99.9%)。透過具有高充填率之金屬氧化物靶材的使用，所沉積之氧化物半導體膜具有高的密度。
其中諸如氫、水、氫氧基、及氫化物之雜質被去除的高純度氣體係使用做為用於該氧化物半導體膜309之沉積的濺鍍氣體。
做為沉積情形之一實例，基板與靶材之間的距離係100毫米，壓力係0.6帕，直流(DC)電源係0.5千瓦，以及氛圍係氧氛圍(氧流動率之比例係100%)。注意的是，較佳地，使用脈波式直流電源，在該情況中，可降低沉積中所產生之粉末物質(亦稱為粒子或灰塵)且可使膜厚度均勻。
例如，透過實施例1中之用於連續沉積之設備的使用，具有大於或等於2奈米且小於或等於200奈米之厚度的氧化物半導體膜可在10分鐘之內被沉積於第三沉積室117之中。
在形成氧化物半導體膜309之後，較佳地，執行氧基處理於該氧化物半導體膜309之上。在此實施例中，氧基處理係執行於處理室125之中。在該處理之前後，於處理室125中之壓力係使用諸如低溫泵之抽空單元1125而保持於10-8帕或更小。
氧基可由包含氧或臭氧產生設備的電漿產生設備所供應。藉由暴露薄膜至供應的氧基或氧，可修正該膜的表面。取代該氧基處理，可使用氬和氧基而執行基處理。使用氬和氧基之處理係其中引進氬氣體及氧氣體以產生電漿，而藉以修正薄膜之表面的處理。
將敘述使用氬和氧之處理的實例。在其中施加電場而產生放電電漿之反應空間中的氬原子(Ar)係藉由該放電電漿中的電子而被激勵或離子化，藉以轉換成為氬基(Ar*)、氬離子(Ar+)、或電子。其係高能量亞穩態的氬基(Ar*)可與相同種類或不同種類之周邊原子反應，而藉由激勵或離子化該等原子以返回至穩態，因而反應會如雪崩一樣地發生。若氧在此時存在於該周邊，則氧原子(O)會被激勵或離子化，而轉換成為氧基(O*)、氧離子(O+)、或其類似物。該等氧基(O*)會與將被處理之薄膜表面上的材料反應，以致可修正該表面，且該等氧基亦會與該表面上之有機物質反應，以致可執行去除該有機物質的電漿處理。注意的是，惰性氣體的基具有保持於亞穩態中之時間比反應氣體(氧氣體)之基更長的性質；因而，惰性氣體常被使用來產生電漿。
其次，將基板301轉移至第五沉積室127，且藉由濺鍍法而沉積導電膜310於氧化物半導體膜309之上(第4C圖)。在該沉積之前後，於第五沉積室127中之壓力係使用諸如低溫泵之抽空單元1127而保持於至10-8帕或更小。
進一步地，做為用於導電膜之材料，例如可使用選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素，包含上述元素之合金，包含任何該等元素所組合之合金，或其類似物。進一步地，可使用其中Ti膜、Mo膜、W膜、或其類似物之高熔點金屬膜係堆疊於Al膜、Cu膜、或其類似物之金屬膜的頂部表面及底部表面的其中一者或二者之上的構造。此外，熱阻可藉由使用其中添加可防止鋁膜中的小丘或鬚晶產生之元素(諸如，Si，Nd，或Sc)的Al材料而增進。導電膜可使用導電性金屬氧化物而形成。做為導電性金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦-氧化錫合金(In2O3-SnO2，其係縮寫為ITO)、氧化銦-氧化鋅合金(In2O3-ZnO)、或其中包含氧化矽之該等金屬氧化物材料的任一者。
然後，將已接受連續沉積之基板301轉移至第二真空阻絕室131。
在連續沉積的處理中，於其中來自一室所轉移之基板需在被轉移至其中將執行接著的沉積及處理之前成為在備用模式中的情況中，可在基板備用室129中轉移基板。在該基板備用室129中之壓力係使用諸如低溫泵之抽空單元1129，而保持於10-8帕或更小。
其次，阻體罩幕係使用第二光罩而形成於導電膜310之上，且導電膜310及氧化物半導體膜309的不必要部分係藉由蝕刻而予以去除。然後，使用第三光罩而將與氧化物半導體層之通道形成區重疊的導電膜加以蝕刻，以致使源極電極層311a及汲極電極層311b形成(第4D圖)。
接著，可再轉移基板至沉積設備之內，且可使用諸如N2O、N2、或Ar之氣體而執行電漿處理，使得可將所吸附至氧化物半導體層之暴露部分的表面之水或其類似物加以去除。在其中執行電漿處理的情況中，絕緣層313係無需暴露至空氣地形成為與氧化物半導體層的一部分接觸之保護絕緣膜。
絕緣層313可藉由諸如濺鍍法之其中例如水或氫的雜質並不會混合至該絕緣層313內之方法，而適當地形成為至少1奈米的厚度。當氫包含於絕緣層313之中時，會導致氫進入至氧化物半導體層之內或由於氫而提取氧化物半導體層中之氧，因而使氧化物半導體層的背面通道之電阻變低(具有n型導電性)，以致使寄生通道形成。因此，為了要使絕緣層313包含盡可能少的氫，利用其中並不使用氫之沉積方法係重要的。
如在氧化物半導體膜之沉積的情況中一樣地，於用以沉積該絕緣層313的沉積室中之壓力係使用諸如低溫泵之抽空單元而在沉積的前後保持於10-8帕或更小。
與氧化物半導體層接觸而形成之絕緣層313係使用無機絕緣膜而形成，該無機絕緣膜並不包含諸如水分、氫、及氫氧基之雜質，且可阻擋來自外面之該等雜質的進入；特別地，使用氧化物半導體膜係較佳的。大致地，絕緣層313係使用氧化矽膜、氮氧化矽膜、氧化鋁膜、氮氧化鋁膜、或其類似物而形成。
在此實施例中，200奈米之厚度的氧化矽膜係藉由濺鍍法而沉積成為絕緣層313。在沉積時之基板溫度係自室溫至500℃(包含500℃)。氧化矽膜可透過濺鍍法而形成於稀有氣體(典型地，氬)氛圍，氧氛圍，或包含稀有氣體和氧的混合氛圍中。較佳地，使用其中去除諸如氫、水、氫氧基、及氫化物之雜質的高純度氣體做為用於絕緣層313之沉積的濺鍍氣體。做為用於濺鍍之靶材，可使用氧化矽靶材或矽靶材。例如，氧化矽膜可藉由使用矽靶材之濺鍍法而形成於包含氧的氛圍中。
保護絕緣層315可形成於絕緣層313之上。例如，氮化矽膜係藉由RF濺鍍法而形成。因為RF濺鍍法具有高的生產率，所以較佳地使用其做為保護絕緣層之濺鍍方法。做為保護絕緣層，可使用諸如氮化矽膜或氮化鋁膜之並不包含諸如水分之雜質且可防止來自外面的該等雜質之進入的無機絕緣膜。在此實施例中，保護絕緣層315係使用氮化矽膜而形成(第4E圖)。
如在其中形成絕緣層313的情況中一樣地，於用以沉積該保護絕緣層315的沉積室中之壓力係使用諸如低溫泵之抽空單元而在該沉積的前後保持於10-8帕或更小。
電晶體300係透過上述步驟而形成。
如上述地，藉由使用實施例1中之用於連續沉積之設備而製造電晶體，雜質並不會混合至氧化物半導體層及將與該氧化物半導體層接觸的層之內，而可藉以製造出包含其中氫濃度充分降低之高純度氧化物半導體層的半導體元件。進一步地，可降低將與該氧化物半導體層接觸之層中的雜質；因而，可保持氧化物半導體層高度地純化。在使用高度純化之氧化物半導體層的此半導體元件中，截止狀態之電流會降低，且具有低的功率消耗之半導體裝置可予以實現。
(實施例3)
在此實施例中，將參照第1圖、第3B圖、及第5A至5E圖來敘述藉由使用實施例1中所述之用於連續沉積之設備而製造電晶體的方法，該電晶體具有與實施例2中所述之電晶體不同的構造。在此實施例中，將敘述使用氧化物半導體層之半導體元件的製造方法。
在此實施例中之底部閘極電晶體的橫剖面視圖係描繪於第3B圖之中。電晶體400包含閘極電極層303，第一閘極絕緣層305，第二閘極絕緣層307，高度純化的氧化物半導體層308，源極電極層314a，汲極電極層314b，絕緣層313，以及保護絕緣層315。
將參照第5A至5E圖來敘述使用實施例1中之沉積設備的電晶體400之製造方法。首先，以與實施例2中之方式相似的方式，將閘極電極層303形成於基板301之上(第5A圖)。
接著，使用實施例1中之用於連續沉積之設備(請參閱第1圖)，閘極絕緣層(第一閘極絕緣層305及第二閘極絕緣層307)及氧化物半導體膜306係連續地沉積，而無需暴露至空氣(第5B圖)。該閘極絕緣層及氧化物半導體膜306係以與實施例2中之方式相似的方式而沉積。
其次，在光微影術步驟中，將氧化物半導體膜306處理成為島狀氧化物半導體層308(第5C圖)。用以形成該氧化物半導體層308的阻體罩幕可藉由噴墨法而形成。藉由噴墨法之阻體罩幕的形成並不需要光罩；因此，可降低製造成本。
用於氧化物半導體膜306之此蝕刻，可使用濕蝕刻、乾蝕刻、或該二者均有。做為使用於氧化物半導體膜306之濕蝕刻的蝕刻劑，例如可使用磷酸、醋酸、及硝酸的混合溶液，或其類似物。此外，亦可使用ITO 07N(由KANTO CHEMICAL CO.,INC所生產)。
接著，如第5D圖中所描繪地，導電膜係藉由濺鍍法而沉積於第二閘極絕緣層307及氧化物半導體層308之上。如在其中形成氧化物半導體膜306的情況中一樣地，於用以沉積該導電膜的沉積室中之壓力係使用諸如低溫泵之抽空單元而在該沉積的前後保持於10-8帕或更小。接著，透過光微影術步驟而形成阻體罩幕於該導電膜之上，且執行選擇性蝕刻，以致使源極電極層314a及汲極電極層314b形成。
隨後，藉由使用諸如N2O、N2、或Ar之氣體的電漿處理，可去除所吸附至氧化物半導體層之暴露部分的表面之水或其類似物。
然後，以與實施例2中之方式相似的方式，形成氧化矽膜做為絕緣層313，且形成氮化矽膜做為保護絕緣層315。
電晶體400係透過上述處理而形成(第5E圖)。
如上述地，藉由使用實施例1中之用於連續沉積之設備而製造電晶體，雜質並不會混合至氧化物半導體層及將與該氧化物半導體層接觸的層之內，而可藉以製造出包含其中氫濃度充分降低之高純度氧化物半導體層的半導體元件。進一步地，可降低將與該氧化物半導體層接觸之閘極絕緣膜及導電膜中的雜質；因而，可保持氧化物半導體層 高度地純化。在使用高度純化之氧化物半導體層的此半導體元件中，截止狀態之電流會降低，且具有低的功率消耗之半導體裝置可予以實現。
(實施例4)
在此實施例中，將參照第1圖、第3C圖、及第6A至6E圖來敘述藉由使用實施例1中所述之用於連續沉積之設備而製造電晶體的方法，該電晶體具有與實施例2及3中所述之半導體元件不同的構造。在此實施例中，將特別地敘述使用具有晶體區之氧化物半導體層之電晶體的製造方法。
將描繪其中製造方法係敘述於此實施例中之電晶體的橫剖面視圖於第3C圖之中。電晶體500包含閘極電極層303，第一閘極絕緣層305，第二閘極絕緣層307，第一氧化物半導體層406，第二氧化物半導體層408，源極電極層411a，汲極電極層411b，絕緣層313，以及保護絕緣層315。注意的是，第一氧化物半導體層406及第二氧化物半導體層408係晶體化。
將參照第6A至6E圖來敘述使用實施例1中之沉積設備的電晶體500之製造方法。首先，形成導電膜於基板301上，且然後，藉由第一光微影術步驟而形成閘極電極層303。
接著，使用實施例1中之用於連續沉積之設備(請參閱第1圖)，而形成第一閘極絕緣層305及第二閘極絕緣層307(第6A圖)。
其次，將基板301目第二沉積室115轉移至第三沉積室117，且形成具有晶體區之氧化物半導體層於第二閘極絕緣層307之上。具有具備大的膜厚度之晶體區，亦即，具有C軸配向之晶體區(以垂直於膜之表面的方向而配向之晶體區)的氧化物半導體層可藉由執行沉積二次及熱處理二次而形成。藉由使用此方法，可將晶體區形成於氧化物半導體中，而不管諸如氧化物、氮化物、金屬、或其類似物之用於基底組件的材料。
第一氧化物半導體膜係藉由濺鍍法而沉積。在第三沉積室117中的壓力係使用諸如低溫泵之抽空單元1117而在沉積的前後保持於10-8帕或更小。
做為使用於第一氧化物半導體膜的氧化物半導體，可使用實施例2中所敘述的氧化物半導體。
第一氧化物半導體膜係使用做為將於稍後形成之第二氧化物半導體膜的晶體成長之晶種。因此，該第一氧化物半導體膜可具有其中可晶體成長之厚度，而典型地大於或等於一原子層的厚度且小於或等於30奈米，較佳地大於或等於2奈米至5奈米。當第一氧化物半導體膜405變薄時，可增進沉積處理及熱處理中的輸貫量。
接著，將基板301自第三沉積室117轉移至第一加熱室119，且使其接受第一熱處理；因而，晶體區(包含板狀晶體)係形成於包含第一氧化物半導體膜之表面的區域中。藉由第一熱處理，可將包含晶體區(包含板狀晶體)的第一氧化物半導體膜405形成於包含第一氧化物半導體膜之表面的區域中(第6B圖)。
第一熱處理係執行於氮，氧，稀有氣體，或乾燥空氣的氛圍中。在該第一熱處理中，係使用自450℃至850℃(包含450℃及850℃)，較佳地，自550℃至750℃(包含550℃及750℃)的溫度。此外，加熱時間係比1分鐘更長或等於1分鐘且比24小時更短或等於24小時。在第一加熱室119中的壓力係使用諸如低溫泵之抽空單元1119而在該熱處理的前後保持於10-8帕或更小。
較佳地，第一加熱室119具有可在室溫加熱基板至850℃(包含850℃)的加熱單元。
注意的是，在其中第三沉積室117具有基板加熱單元的情況中，藉由加熱基板且同時沉積第一氧化物半導體膜，可促進晶體成長。在第一氧化物半導體層中之晶體係在沉積之期間成長，因而可省略第一熱處理。針對基板加熱條件，可將基板301加熱於室溫至500℃(包含500℃)。
接著，將基板自第一加熱室119轉移至第四沉積室121，且藉由濺鍍法而形成比第一氧化物半導體膜更厚的第二氧化物半導體膜。注意的是，在第四沉積室121中的壓力係使用諸如低溫泵之抽空單元1121而在該沉積的前後保持於10-8帕或更小。
做為使用於第二氧化物半導體膜的氧化物半導體，可使用實施例2中所述之氧化物半導體。
注意的是，第二氧化物半導體膜的適當厚度可由業者根據將被製造的裝置而決定。
在其中第四沉積室121具有基板加熱單元的情況中，第二氧化物半導體膜可在當加熱基板時之同時被形成。
藉由使用實施例1中之用於連續沉積之設備，例如，具有大於或等於2奈米且小於或等於30奈米之厚度的第一氧化物半導體膜可在被加熱於沉積室117中之同時，沉積於10分鐘之內；且然後，具有大於或等於20奈米且小於或等於200奈米之厚度的第二氧化物半導體膜可在10分鐘之內被連續沉積於第四沉積室121之中。
接著，將基板301自第四沉積室121轉移至第二加熱室123，且執行第二熱處理。在第二加熱室123中的壓力係使用諸如低溫泵之抽空單元1123而在該熱處理的前後保持於10-8帕或更小。
接著，第二熱處理係執行於450℃至850℃(包含450℃及850℃)，較佳地，於600℃至700℃(包含600℃及700℃)。晶體成長藉由第一氧化物半導體膜405做為用於晶體成長的晶種而向上地進行，且使整個第二氧化物半導體膜晶體化。以此方式，可形成具有具備大的膜厚度之晶體區的第二氧化物半導體膜407(第6B圖)。
注意的是，在第一氧化物半導體膜405與第二氧化物半導體膜407之間具有晶體區的邊界係藉由點線而顯示於第6A至6E圖之中；然而，在第一氧化物半導體層405與第二氧化物半導體層407之間之具有晶體區的邊界無法被決定，且在某些情況中，該第一氧化物半導體層405及該第二氧化物半導體層407可視為一層。
進一步地，在形成第一氧化物半導體膜405及第二氧化物半導體膜407之後，較佳地執行氧基處理於第二氧化物半導體膜的表面上。在此實施例中，氧基處理係執行於處理室125之中。在該處理的前後，於第二加熱室125中之壓力係使用諸如低溫泵之抽空單元1125而保持於10-8帕或更小。該氧基處理可以以與實施例2中之方式相似的方式而執行。
接著，將基板301轉移至第五沉積室127，且藉由濺鍍法而沉積導電膜409於第二氧化物半導體膜407之上(第6C圖)。該導電膜409可使用與實施例2中之導電膜310的該等材料及方法相似的材料及方法而形成。因此，針對細節，可參考實施例2。此外，在該沉積的前後，於第五沉積室127中的壓力係使用諸如低溫泵之抽空單元1127而保持於10-8帕或更小，且該第五沉積室127的內部係保持極為乾淨。
將已接受連續沉積之基板301轉移至第二真空阻絕室131。
以與實施例2中之方式相似的方式，第一氧化物半導體層406、第二氧化物半導體層408、源極電極層411a、及汲極電極層411b可藉由使用第二光罩之光微影術步驟，且藉由蝕刻而形成(第6D圖)。
接著，使用與實施例2中所述之該等材料及方法相似的材料及方法，可形成氧化矽膜做為絕緣層313，以及形成氮化矽膜做為保護絕緣層315。
透過上述步驟，可製造出使用具有晶體區之氧化物半導體層的電晶體500(第6E圖)。
注意的是，在此實施例中，係敘述其中氧化物半導體膜具有二層的情況；然而，具有晶體區之氧化物半導體層可具有單層，或三或更多層。
在其中沉積單層之氧化物半導體膜的情況中，例如，氧化物半導體膜可形成於第三沉積室117之中，以及熱處理可執行於第一加熱室119之中。進一步地，基板301可在被加熱的同時接受沉積，使得可促進晶體成長；選擇性地，氧基處理可在處理室125中執行於所沉積的氧化物半導體膜之上。
注意的是，在其中電晶體係藉由處理具有晶體區之氧化物半導體膜成為具有晶體區之島狀氧化物半導體膜且形成導電膜於其上之步驟而形成的情況中，除了氧化物半導體膜的形成之外，可施加實施例3中所敘述的方法。因此，針對細節，可參考實施例3。
因而，藉由使用實施例1中之能連續沉積的沉積設備而保持其內部在高真空狀態中，且因而允許將被沉積之膜無需暴露至空氣，則可防止諸如氫之雜質進入至氧化物半導體層及將與該氧化物半導體層接觸的層之內；結果，可製造出包含其中氫濃度充分降低之高純度氧化物半導體層的半導體元件。在該半導體元件中，截止狀態之電流低，且具有低功率消耗的半導體裝置可予以實現。
此申請案係根據2010年2月26日在日本專利局所申請 的日本專利申請案序號2010-043575，該申請案的全部內容係結合於本文以供參考。
111‧‧‧第一真空阻絕室
112‧‧‧轉移室
113‧‧‧第一沉積室
115‧‧‧第二沉積室
117‧‧‧第三沉積室
119‧‧‧第一加熱室
121‧‧‧第四沉積室
123．．．第二加熱室
125．．．處理室
127．．．第五沉積室
129．．．基板備用室
131．．．第二真空阻絕室
133．．．基板轉移單元
200．．．沉積室
201．．．基板保持部
203．．．基板加熱單元
205．．．基板旋轉單元
209．．．電源
210．．．氣體引進單元
211．．．濺鍍靶材
212．．．附著保護板
213．．．主閥
215．．．自動壓力控制裝置
217．．．低溫泵
219．．．乾式機械泵
300，400，500．．．電晶體
301．．．基板
303．．．閘極電極層
305．．．第一閘極絕緣層
306，309．．．氧化物半導體膜
307．．．第二閘極絕緣層
308，312．．．氧化物半導體層
310，409．．．導電膜
311a，314a，411a．．．源極電極層
311b，314b，411b．．．汲極電極層
313．．．絕緣層
315．．．保護絕緣層
405．．．第一氧化物半導體膜
406．．．第一氧化物半導體層
407．．．第二氧化物半導體膜
408．．．第二氧化物半導體層
1111，1112，1113，1115，1117，1119，1121，1123，1125，1127，1129，1131．．．抽空單元
第1圖係描繪依據本發明一實施例之用於連續沉積之設備的圖式；第2圖係描繪依據本發明一實施例之沉積室的圖式；第3A圖係描繪藉由依據本發明一實施例的製造方法所製造之電晶體的圖式；第3B圖係描繪藉由依據本發明一實施例的製造方法所製造之電晶體的圖式；第3C圖係描繪藉由依據本發明一實施例的製造方法所製造之電晶體的圖式；第4A至4E圖係描繪依據本發明一實施例的電晶體之製造方法的圖式；第5A至5E圖係描繪依據本發明一實施例的電晶體之製造方法的圖式；以及第6A至6E圖係描繪依據本發明一實施例的電晶體之製造方法的圖式。
111．．．第一真空阻絕室
112．．．轉移室
113．．．第一沉積室
115．．．第二沉積室
117．．．第三沉積室
119．．．第一加熱室
121．．．第四沉積室
123．．．第二加熱室
125．．．處理室
127．．．第五沉積室
129．．．基板備用室
131．．．第二真空阻絕室
133．．．基板轉移單元
1111，1112，1113，1115，1117，1119，1121，1123，1125，1127，1129．．．抽空單元

Claims (7)

  1. 一種半導體元件之製造方法，包含以下步驟：轉移基板至真空阻絕室(load lock chamber)之內；抽空該真空阻絕室至具有10-6帕(Pa)或更小之壓力；轉移該基板至加熱室之內，該加熱室係抽空至具有10-8帕或更小之壓力；在該加熱室中於該基板上執行熱處理；轉移該基板至第一沉積室之內，該第一沉積室係抽空至具有10-8帕或更小之壓力；引入第一氣體至該第一沉積室之內；形成閘極絕緣膜於該基板上；在形成該閘極絕緣膜之後，抽空該第一沉積室至具有10-8帕或更小之壓力；轉移該基板至第二沉積室之內，該第二沉積室係抽空至具有10-8帕或更小之壓力；引入第二氣體至該第二沉積室之內；形成氧化物半導體膜於該閘極絕緣膜之上；以及在形成該氧化物半導體膜之後，抽空該第二沉積室至具有10-8帕或更小之壓力。
  2. 一種半導體元件之製造方法，包含以下步驟：轉移基板至真空阻絕室(load lock chamber)之內；抽空該真空阻絕室至具有10-6帕(Pa)或更小之壓力； 轉移該基板至加熱室之內，該加熱室係抽空至具有10-8帕或更小之壓力；在該加熱室中於該基板上執行熱處理；轉移該基板至第一沉積室之內，該第一沉積室係抽空至具有10-8帕或更小之壓力；引入第一氣體至該第一沉積室之內；形成氧化物半導體膜於該基板上；在形成該氧化物半導體膜之後，抽空該第一沉積室至具有10-8帕或更小之壓力；轉移該基板至第二沉積室之內，該第二沉積室係抽空至具有10-8帕或更小之壓力；引入第二氣體至該第二沉積室之內；形成導電膜於該氧化物半導體膜之上；以及在形成該導電膜之後，抽空該第二沉積室至具有10-8帕或更小之壓力。
  3. 一種半導體元件之製造方法，包含以下步驟：轉移基板至真空阻絕室(load lock chamber)之內；抽空該真空阻絕室至具有10-6帕(Pa)或更小之壓力；轉移該基板至加熱室之內，該加熱室係抽空至具有10-8帕或更小之壓力；在該加熱室中於該基板上執行熱處理；轉移該基板至第一沉積室之內，該第一沉積室係抽空至具有10-8帕或更小之壓力； 引入第一氣體至該第一沉積室之內；形成閘極絕緣膜於該基板上；在形成該閘極絕緣膜之後，抽空該第一沉積室至具有10-8帕或更小之壓力；轉移該基板至第二沉積室之內，該第二沉積室係抽空至具有10-8帕或更小之壓力；引入第二氣體至該第二沉積室之內；形成氧化物半導體膜於該閘極絕緣膜之上；在形成該氧化物半導體膜之後，抽空該第二沉積室至具有10-8帕或更小之壓力；轉移該基板至第三沉積室之內，該第三沉積室係抽空至具有10-8帕或更小之壓力；引入第三氣體至該第三沉積室之內；形成導電膜於該氧化物半導體膜之上；以及在形成該導電膜之後，抽空該第三沉積室至具有10-8帕或更小之壓力。
  4. 如申請專利範圍第1或2項之半導體元件之製造方法，其中該第一及第二氣體係高純度濺鍍氣體。
  5. 如申請專利範圍第3項之半導體元件之製造方法，其中該第一、第二、及第三氣體係高純度濺鍍氣體。
  6. 如申請專利範圍第1至3項任一項之半導體元件之製造方法，進一步包含以下步驟：在形成該氧化物半導體膜之後，轉移該基板至處理室之內，該處理室係抽空至具有10-8帕或更小之壓力； 在抽空該處理室至具有10-8帕或更小之壓力之後，在該處理室中於該氧化物半導體膜之上執行氧基處理，以及在執行該氧基處理之後，抽空該處理室至具有10-8帕或更小之壓力。
  7. 如申請專利範圍第1至3項任一項之半導體元件之製造方法，其中在10分鐘之內形成厚度大於或等於2奈米且小於或等於200奈米的該氧化物半導體膜。
TW100106193A 2010-02-26 2011-02-24 半導體元件之製造方法及沉積設備 TWI590330B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010043575 2010-02-26

Publications (2)

Publication Number Publication Date
TW201203364A TW201203364A (en) 2012-01-16
TWI590330B true TWI590330B (zh) 2017-07-01

Family

ID=44505516

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105115977A TWI605520B (zh) 2010-02-26 2011-02-24 半導體元件之製造方法及沉積設備
TW100106193A TWI590330B (zh) 2010-02-26 2011-02-24 半導體元件之製造方法及沉積設備

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105115977A TWI605520B (zh) 2010-02-26 2011-02-24 半導體元件之製造方法及沉積設備

Country Status (5)

Country Link
US (2) US8772160B2 (zh)
JP (2) JP2011199271A (zh)
KR (1) KR20130009978A (zh)
TW (2) TWI605520B (zh)
WO (1) WO2011105183A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968855B1 (ko) 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
CN104245178B (zh) 2012-04-26 2017-02-22 不二精工株式会社 钢丝圈卷取装置
KR20230104756A (ko) 2012-05-10 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
US10043659B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
DE112017002579T5 (de) 2016-05-20 2019-03-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
US9990460B2 (en) * 2016-09-30 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Source beam optimization method for improving lithography printability
IT201700066256A1 (it) * 2017-06-15 2018-12-15 Gianluca Battiloro Procedimento e impianto per la cromatura di pezzi o prodotti.

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2607239B2 (ja) * 1985-03-29 1997-05-07 シャープ株式会社 分子線エピタキシヤル装置
US5310410A (en) * 1990-04-06 1994-05-10 Sputtered Films, Inc. Method for processing semi-conductor wafers in a multiple vacuum and non-vacuum chamber apparatus
US5286296A (en) * 1991-01-10 1994-02-15 Sony Corporation Multi-chamber wafer process equipment having plural, physically communicating transfer means
JPH0693427A (ja) * 1992-09-14 1994-04-05 Fuji Electric Co Ltd 真空成膜方法
JPH0883768A (ja) * 1994-09-09 1996-03-26 Toshiba Corp 薄膜形成方法および薄膜形成装置
JPH08288219A (ja) * 1995-04-13 1996-11-01 Sony Corp 半導体処理装置及び半導体処理方法
JPH11505377A (ja) * 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW374230B (en) * 1996-03-05 1999-11-11 Tokyo Electron Ltd Method of forming multilevel-interconnection for a semiconductor device
JP3804881B2 (ja) * 1996-04-29 2006-08-02 株式会社半導体エネルギー研究所 半導体装置の作製装置および半導体装置の作製方法
US6057234A (en) * 1996-04-29 2000-05-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device
JPH1032167A (ja) * 1996-07-17 1998-02-03 Sony Corp 半導体基板の処理方法及び半導体処理装置
JPH10183347A (ja) * 1996-12-25 1998-07-14 Ulvac Japan Ltd 磁気抵抗ヘッド用成膜装置
JPH10196788A (ja) * 1997-01-07 1998-07-31 Matsushita Electric Ind Co Ltd 真空部品および真空リーク量低減方法
JP3361986B2 (ja) * 1998-01-07 2003-01-07 株式会社日立国際電気 基板処理装置および基板処理方法
US6482684B1 (en) * 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US6554972B1 (en) * 1998-06-26 2003-04-29 Kabushiki Kaisha Toshiba Information recording medium and its manufacturing method
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4425438B2 (ja) * 1999-07-23 2010-03-03 株式会社半導体エネルギー研究所 Ｅｌ表示装置の作製方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002008994A (ja) * 2000-06-22 2002-01-11 Ulvac Japan Ltd 薄膜製造方法
JP4620846B2 (ja) * 2000-08-28 2011-01-26 新日本製鐵株式会社 光触媒活性を有する金属板
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3596757B2 (ja) * 2000-11-06 2004-12-02 シャープ株式会社 真空チャンバーの減圧方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
US6568896B2 (en) * 2001-03-21 2003-05-27 Applied Materials, Inc. Transfer chamber with side wall port
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4821074B2 (ja) * 2001-08-31 2011-11-24 東京エレクトロン株式会社 処理システム
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003193243A (ja) * 2001-12-27 2003-07-09 National Institute Of Advanced Industrial & Technology 高誘電率酸化膜の形成方法及び該方法に用いる半導体製造装置
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004128390A (ja) * 2002-10-07 2004-04-22 Hitachi Kokusai Electric Inc 基板処理装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4463492B2 (ja) * 2003-04-10 2010-05-19 株式会社半導体エネルギー研究所 製造装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
WO2005003625A1 (en) * 2003-07-02 2005-01-13 S.C. Johnson & Son, Inc. Lamp and bulb for illumination and ambiance lighting
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
AR045134A1 (es) * 2003-07-29 2005-10-19 Smithkline Beecham Plc Compuesto de 1h - imidazo [4,5-c] piridin-ilo, composicion farmaceutica que lo comprende, proceso para prepararla, su uso para preparar dicha composicion farmaceutica, combinacion farmaceutica, uso de la combinacion farmaceutica para la preparacion de un medicamento, procedimientos para preparar dic
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) * 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
KR100978160B1 (ko) * 2005-01-28 2010-08-27 파나소닉 주식회사 Ｐｖｄ법에 의한 성막 방법 및 ｐｖｄ법에 이용하는 성막용타깃
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) * 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5128767B2 (ja) * 2005-11-14 2013-01-23 株式会社ジャパンディスプレイイースト 表示装置とその製造方法
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US8008214B2 (en) * 2005-12-16 2011-08-30 Samsung Electronics Co., Ltd. Method of forming an insulation structure and method of manufacturing a semiconductor device using the same
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20100024732A1 (en) * 2006-06-02 2010-02-04 Nima Mokhlesi Systems for Flash Heating in Atomic Layer Deposition
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8895388B2 (en) * 2006-07-21 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and a non-volatile semiconductor storage device including the formation of an insulating layer using a plasma treatment
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP4630856B2 (ja) * 2006-09-29 2011-02-09 株式会社東芝 磁気抵抗効果素子の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2009054767A (ja) * 2006-10-10 2009-03-12 Showa Denko Kk Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
US8500963B2 (en) * 2006-10-26 2013-08-06 Applied Materials, Inc. Sputtering of thermally resistive materials including metal chalcogenides
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069259A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, film formation method, manufacturing apparatus, and method for manufacturing light-emitting device
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008235726A (ja) * 2007-03-23 2008-10-02 Hitachi Ltd 半導体多層膜の製造方法
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
EP2158608A4 (en) * 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
JP4537434B2 (ja) * 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
CN101911296B (zh) * 2008-06-18 2012-08-22 佳能安内华股份有限公司 相变存储元件、相变存储单元、真空处理设备及相变存储元件的制造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US8021916B2 (en) * 2008-09-01 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20100092747A1 (en) * 2008-10-14 2010-04-15 Northwestern University Infrared-reflecting films and method for making the same
JP2012509831A (ja) * 2008-11-25 2012-04-26 カーネギー インスチチューション オブ ワシントン 急速成長速度における単結晶ｃｖｄダイヤモンドの製造
JP5724157B2 (ja) * 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP2011171450A (ja) * 2010-02-17 2011-09-01 Nuflare Technology Inc 成膜装置および成膜方法

Also Published As

Publication number Publication date
TW201630074A (zh) 2016-08-16
KR20130009978A (ko) 2013-01-24
US8772160B2 (en) 2014-07-08
JP2016026382A (ja) 2016-02-12
WO2011105183A1 (en) 2011-09-01
JP2011199271A (ja) 2011-10-06
JP6220829B2 (ja) 2017-10-25
TWI605520B (zh) 2017-11-11
US20140290569A1 (en) 2014-10-02
TW201203364A (en) 2012-01-16
US20110212605A1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
TWI590330B (zh) 半導體元件之製造方法及沉積設備
JP6792017B2 (ja) 半導体装置の作製方法
JP7507285B2 (ja) 液晶ディスプレイ及びエレクトロルミネセンスディスプレイ
US11430896B2 (en) Semiconductor device and manufacturing method thereof
US9331207B2 (en) Oxide semiconductor device and manufacturing method therof
JP6211643B2 (ja) トランジスタの作製方法
JP6062015B2 (ja) 半導体装置の作製方法
JP5791934B2 (ja) 半導体装置の作製方法
JP2023033423A (ja) 半導体装置
US9362411B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees