TWI665730B - Method for forming multilayer protective film and device for forming multilayer protective film - Google Patents

Method for forming multilayer protective film and device for forming multilayer protective film Download PDF

Info

Publication number
TWI665730B
TWI665730B TW103121009A TW103121009A TWI665730B TW I665730 B TWI665730 B TW I665730B TW 103121009 A TW103121009 A TW 103121009A TW 103121009 A TW103121009 A TW 103121009A TW I665730 B TWI665730 B TW I665730B
Authority
TW
Taiwan
Prior art keywords
film
silicon
gas
forming
protective film
Prior art date
Application number
TW103121009A
Other languages
English (en)
Other versions
TW201515106A (zh
Inventor
高藤哲也
渡邉幸夫
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201515106A publication Critical patent/TW201515106A/zh
Application granted granted Critical
Publication of TWI665730B publication Critical patent/TWI665730B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • H10K50/8445Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一種可不必進行脫氫工程的多層保護膜之形成方法。
在與由IGZO所構成的通道(32)接觸並且形成具有氮化矽膜(31a、35b)及氧化矽膜(31b、35a)的閘極保護膜(31)或鈍化層(35)時,使用四氯化矽氣體及不包含氫原子的氧氣來形成氧化矽膜(31b、35a),使用四氯化矽氣體及不包含氫原子的含氮氣體來形成氮化矽膜(31a、35b),並連續執行氧化矽膜(31b、35a)之成膜及氮化矽膜(31a、35b)之成膜。

Description

多層保護膜之形成方法及多層保護膜之形成裝置
本發明,係關於用以保護氧化物半導體之多層保護膜之形成方法及多層保護膜之形成裝置。
以往,FPD(Flat Panel Display)雖係使用液晶元件作為發光元件,但為了實現薄型之FPD,而液晶元件係應用薄型電晶體(TFT:Thin Film Transistor)。
又,近年來,為了實現片狀顯示器或下一世代薄型電視,從而發展有機EL(Electrouminescence)元件的使用。由於有機EL元件為自發光型之發光元件,與液晶元件不同且不需要背光源,因此,可實現更薄型之顯示器。
雖然有機EL元件係電流驅動型之元件,且在應用於有機EL元件的TFT中必需實現高速之開關動作,但由於目前主要被使用作為通道之構成材料的非晶矽之電子移動率並不是那麼高,因此,非晶矽不適合用在有機EL之通道的構成材料。
於是,提出一種使用以可得到高電子移動率 之氧化物半導體形成通道的TFT。作為使用於像這樣的TFT之氧化物半導體,係例如已知由銦(In)、鎵(Ga)及鋅(Zn)之氧化物所構成的IGZO(例如,參閱非專利文獻1)。雖然IGZO為非晶質狀態但卻具有比較高的電子移動率(例如10cm2/(V.s)以上),因此,使用以IGZO等的氧化物半導體形成TFT之通道時,可實現高速的開關動作。
又,在TFT中,為了從外界之離子或水分確實地保護通道,而藉由複數個膜例如氮化矽(SiN)膜及氧化矽(SiO2)膜來予以構成通道之保護膜(例如,參閱專利文獻1)。可是,例如在藉由電漿CVD(Chemical Vapor Deposition)形成氮化矽膜時,雖大多使用矽烷(SiH4)作為矽源、使用氨(NH3)作為氮源,但在使用電漿從矽烷及氨形成氮化矽膜時,存在有氫自由基或氫離子作為氫原子而進入到氮化矽膜之缺陷的情況。亦即,存在有保護膜包含氫原子的情況。
由於包含於保護膜之氫原子為氧化物半導體例如隨著時間經過使氧原子從IGZO脫離而使IGZO之特性改變,因此,在形成通道之保護膜之後,必需進行施加熱處理至該保護膜而使氫原子積極地從保護膜脫離的脫氫工程。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本特許3148183號
〔非專利文獻〕
[非專利文獻1]「實現輕又薄之片狀顯示器的氧化物半導體TFT」,三浦 健太郎及其他,東芝REVIEW Vol.67 No.1(2012)
然而,由於脫氫工程需要時間,因此,存在有生產率下降的問題。又,如上述,在脫氫工程中,雖係施加熱處理至保護膜,但在將有機EL元件應用於片狀顯示器時,由於片狀顯示器之基板係由樹脂所形成,因此,亦存在有基板因熱而變形、變質的問題。
本發明之目的,係提供一種可不必進行脫氫工程的多層保護膜之形成方法及多層保護膜之形成裝置。
為了達成上述目的,根據申請專利範圍第1項記載的多層保護膜之形成方法,係接觸氧化物半導體並且至少包含氮化矽膜及氧化矽膜的多層保護膜之形成方法,其特徵係,具有下述步驟:氧化矽膜成膜步驟,使用四氯化矽(SiCl4)氣體或四氟化矽(SiF4)氣體及不包含氫原子的含氧氣體,生成電漿而形成前述氧化矽膜;及氮 化矽膜成膜步驟,使用前述四氯化矽氣體或前述四氟化矽氣體及不包含氫原子的含氮氣體,生成電漿而形成前述氮化矽膜,在從前述氧化矽膜成膜步驟切換至前述氮化矽膜成膜步驟時或從前述氮化矽膜成膜步驟切換至前述氧化矽膜成膜步驟時,一邊持續前述四氯化矽氣體或前述四氟化矽氣體的供給而維持電漿,一邊在停止前述含氮氣體的供給後,開始前述含氮氣體的供給,或在停止前述含氮氣體的供給後,開始前述含氧氣體的供給。
申請專利範圍第2項記載的多層保護膜之形成方法,係於申請專利範圍第1項記載的多層保護膜之形成方法,在將前述氧化矽膜成膜步驟切換至前述氮化矽膜成膜步驟時或將前述氮化矽膜成膜步驟切換至前述氧化矽膜成膜步驟時,暫時使形成有前述氧化物半導體之基板的溫度下降。
申請專利範圍第3項的多層保護膜之形成方法,係於申請專利範圍第1或2項之多層保護膜之形成方法,前述不包含氫原子的含氮氣體係氮氣。
申請專利範圍第4項的多層保護膜之形成方法,係於申請專利範圍第1或2項之多層保護膜之形成方法,前述不包含氫原子的含氧氣體係氧氣。
申請專利範圍第5項的多層保護膜之形成方法,係於申請專利範圍第1或2項之多層保護膜之形成方法,前述氧化物半導體,係包含銦、鎵及鋅的氧化物。
申請專利範圍第6項的多層保護膜之形成方 法,係於申請專利範圍第1或2項之多層保護膜之形成方法,前述多層保護膜,係電晶體構造中之底塗層、閘極保護膜、阻擋層及鈍化層之至少一個。
為了達成上述目的,申請專利範圍第7項記載的多層保護膜之形成方法,係接觸氧化物半導體並且由至少包含氮及矽的膜與包含氧氣及矽的膜所構成之多層保護膜之形成方法,其特徵係,使用四氯化矽(SiCl4)氣體或四氟化矽(SiF4)氣體與不包含氫原子之含氧氣體及不包含氫原子之含氮氣體的至少一方,形成由氧化矽膜、氮化矽膜及氮化氧矽膜中之至少2個膜所構成的多層保護膜,構成前述多層保護膜的前述至少2個膜,係藉由如下述般執行連續之成膜處理的方式而形成:在從該2個膜中之一方的膜之製膜步驟切換至另一方的膜之製膜步驟時,一邊持續前述四氯化矽氣體或前述四氟化矽氣體的供給而維持電漿,一邊在停止前述含氮氣體的供給後,開始前述含氮氣體的供給,或在停止前述含氮氣體的供給後,開始前述含氧氣體的供給。
根據本發明,在氧化矽膜之成膜中使用四氯化矽氣體或四氟化矽氣體及不包含氫原子的含氧氣體,在氮化矽膜之成膜中使用四氯化矽氣體或四氟化矽氣體及不包含氫原子的含氮氣體,因此,氫原子不會進入到氧化矽膜或氮化矽膜之缺陷,且多層保護膜不包含氫原子。其結 果,可不必進行脫氫工程。又,由於連續執行氧化矽膜之成膜及氮化矽膜之成膜,因此,可防止不需要之成分混入至多層保護膜。
S‧‧‧基板
10‧‧‧電漿CVD成膜裝置
13‧‧‧ICP天線
18‧‧‧含矽氣體供給部
19‧‧‧含氧氣體供給部
20‧‧‧含氮氣體供給部
28,36,38,46‧‧‧TFT
31,43‧‧‧閘極保護膜
31a,35b,37b,39a,43b‧‧‧氮化矽膜
31b,35a,37a,39b,43a‧‧‧氧化矽膜
31c‧‧‧氮化氧矽膜
32,40‧‧‧通道
35‧‧‧鈍化層
37‧‧‧阻蝕刻層
39‧‧‧底塗層
[圖1]概略地表示本發明之實施形態之作為多層保護膜之形成裝置之電漿CVD成膜裝置之構成的剖面圖。
[圖2]表示本實施形態之應用多層保護膜之形成方法所形成之下閘極型之TFT之構成的剖面圖。
[圖3]表示本實施形態之多層保護膜之形成方法的流程圖。
[圖4]表示圖2中之閘極保護膜之層積構造的放大剖面圖。
[圖5]表示本實施形態之應用多層保護膜之形成方法所形成之下閘極型之TFT之變形例之構成的剖面圖。
[圖6]表示本實施形態之應用多層保護膜之形成方法所形成之上閘極型之TFT之構成的剖面圖。
[圖7]表示本實施形態之應用多層保護膜之形成方法所形成之上閘極型之TFT之變形例之構成的剖面圖。
以下,參照圖面說明本發明的實施形態。
首先,說明關於本發明之實施形態之多層保 護膜之形成裝置。
圖1,係概略地表示本實施形態之作為多層保護膜之形成裝置之電漿CVD成膜裝置之構成的剖面圖。
在圖1中,電漿CVD成膜裝置10,係例如具備有:大致為殼體形狀的腔室11,收容FPD或片狀顯示器用之基板(以下僅稱作「基板」)S;載置台12,配置於該腔室11的底部並將基板S載置於上面;ICP天線13,於腔室11的外部,配置成與腔室11內部之載置台12對向;及窗構件14,構成腔室11之頂部,介設於載置台12及ICP天線13之間。
腔室11係具有排氣裝置(未圖示),該排氣裝置係對腔室11進行抽真空而對腔室11之內部進行減壓。腔室11之窗構件14係由介電質所構成,分隔腔室11之內部與外部。
窗構件14,係經由絕緣構件(未圖示)被支撐於腔室11之側壁,且窗構件14與腔室11不會直接接觸,電性不導通。又,窗構件14,係具有至少可覆蓋載置於載置台12之基板S全面的大小。另外,窗構件14,係亦可由複數個分割片所構成。
在腔室11之側壁設有3個氣體導入口15、16、17,氣體導入口15,係經由氣體導入管22連接於被配置在腔室11之外部的含矽氣體供給部18,氣體導入口16,係經由氣體導入管23連接於被配置在腔室11之外部的含氧氣體供給部19及含氮氣體供給部20,氣體導入口 17,係經由氣體導入管24連接於被配置在腔室11之外部的稀有氣體供給部21。
含矽氣體供給部18,係經由氣體導入口15向腔室11之內部供給含矽氣體例如四氯化矽(SiCl4)氣體,含氧氣體供給部19,係經由氣體導入口16向腔室11之內部供給不包含氫原子的含氧氣體例如氧氣,含氮氣體供給部20,亦經由氣體導入口16向腔室11之內部供給不包含氫原子的含氮氣體例如氮氣,稀有氣體供給部21,係經由氣體導入口17向腔室11之內部供給稀有氣體例如氬氣。
各氣體導入管22、23、24,係具有質流控制器或閥(皆未圖示),調整從氣體導入口15、16、17所供給之各氣體的流量。特別是,氣體導入管23,係具有三通閥(未圖示),將從氣體導入口16所供給的氣體切換為氧氣及氮氣之任一。
ICP天線13,係由沿著窗構件14之上面而配置之環狀的導線所構成,經由匹配器25連接於高頻電源26。來自高頻電源26的高頻電流,係流過ICP天線13,該高頻電流,係在ICP天線13經由窗構件14,使磁場產生於腔室11之內部。雖然該磁場是因高頻電流產生而隨時間進行變化,但隨時間進行變化的磁場會生成感應電場,由該感應電場所加速的電子將與導入至腔室11內之氣體的分子或原子產生碰撞且產生感應耦合電漿。
在電漿CVD成膜裝置10,係藉由感應耦合電 漿從供給至腔室11之內部的四氯化矽氣體、氧氣及氬氣生成陽離子或自由基,藉由CVD在基板S上形成氧化矽膜,並且從供給至腔室11之內部的四氯化矽氣體、氮氣及氬氣生成陽離子或自由基,藉由CVD在基板S上形成氮化矽膜,藉此,形成由氧化矽膜及氮化矽膜所構成的多層保護膜。另外,氬氣雖然不是直接構成氧化矽膜或氮化矽膜的材料氣體,但是,將作為直接構成氧化矽膜或氮化矽膜之材料氣體的四氯化矽氣體、氧氣及氮氣調整至適當的濃度,則進一步可容易進行用以生成感應耦合電漿的放電等,而在成膜處理中發揮輔助作用。
又,電漿CVD成膜裝置10係更具備有控制器27,該控制器27係用以控制電漿CVD成膜裝置10之各構成要素的動作。
圖2,係表示本實施形態之應用多層保護膜之形成方法所形成之下閘極型之TFT之構成的剖面圖。
在圖2中,TFT28,係具備有:底塗層29,成膜於基板S上;閘極電極30,部分地形成於底塗層29上;閘極保護膜31,由形成為覆蓋底塗層29及閘極電極30的多層保護膜所構成;通道32,於閘極保護膜31上,形成為被配置於閘極電極30的正上方;源極電極33及汲極電極34,在閘極保護膜31上分別形成於通道32的兩側;及鈍化層35,由形成為覆蓋通道32、源極電極33及汲極電極34的多層保護膜所構成。
在TFT28中,通道32係由IGZO所構成,閘 極保護膜31係具有從圖中下方所層積的氮化矽膜31a及氧化矽膜31b,鈍化層35係具有從圖中下方所層積的氧化矽膜35a及氮化矽膜35b。在閘極保護膜31中,氧化矽膜31b係與通道32接觸,在鈍化層35中,氧化矽膜35a係與通道32接觸。
在此,由於氧化矽膜31b、氧化矽膜35a及通道32皆是由氧化物所構成且容易相互連接,因此,透過使氧化矽膜31b或氧化矽膜35a接觸通道32,可抑制閘極保護膜31、通道32及鈍化層35的相互剝離。
另外,閘極保護膜31或鈍化層35中的層積形態係不限於圖2所示者,例如,在閘極保護膜31中,亦可從圖中下方依序以氧化矽膜31b、氮化矽膜31a進行層積並使氮化矽膜31a接觸通道32,在鈍化層35中,亦可從圖中下方依序以氮化矽膜35b、氧化矽膜35a進行層積並使氮化矽膜35b接觸通道32。
圖3,係表示本實施形態之多層保護膜之形成方法的流程圖。
圖3之流程圖,係依據預定程式,透過以控制器27控制電漿CVD成膜裝置10之各構成要素的動作予以執行。
首先,形成底塗層29,且將形成有閘極電極30的基板S搬入到電漿CVD成膜裝置10之腔室11的內部並載置於載置台12。
接下來,在對腔室11之內部進行減壓而該內 部之真空度達到預定值之後,從各氣體導入口15、16、17向腔室11之內部供給四氯化矽氣體、氮氣及氬氣,藉由ICP天線13,在腔室11之內部構成感應電場並生成感應耦合電漿,而從四氯化矽氣體、氮氣及氬氣使陽離子或自由基產生,藉此,藉由CVD以覆蓋底塗層29或閘極電極30的方式形成氮化矽膜31a(步驟S31)(氮化矽膜成膜步驟)。
接下來,一邊持續四氯化矽氣體及氬氣的供給和感應電場之生成,一邊停止氮氣的供給,然後,開始氧氣的供給,並藉由CVD以覆蓋氮化矽膜31a的方式,形成氧化矽膜31b(步驟S32)(氧化矽膜成膜步驟)。
藉此,形成具有氮化矽膜31a及氧化矽膜31b的閘極保護膜31。當處理從氮化矽膜31a之成膜切換成氧化矽膜31b之成膜並供給氧氣時,由於會持續生成感應電場且氮氣亦少量存在,因此,在CVD中會產生存在有從氧氣及氮氣所產生的陽離子或自由基兩者的期間。其結果,如圖4所示,在閘極保護膜31中,雖在氮化矽膜31a及氧化矽膜31b之間形成有極薄的氮化氧矽膜31c,但,由於該氮化氧矽膜31c會使氧化矽膜31b及氮化矽膜31a相互連接,因此,可抑制閘極保護膜31中之氮化矽膜31a及氧化矽膜31b的層分離。
接下來,從電漿CVD成膜裝置10搬出基板S,在其他成膜裝置(未圖示)形成通道32、源極電極33及汲極電極34(步驟S33)。
接下來,在將基板S再次搬入到電漿CVD成膜裝置10之腔室11的內部且載置於載置台12,並對腔室11之內部進行減壓使該內部之真空度達到預定值之後,從各氣體導入口15、16、17向腔室11之內部供給四氯化矽氣體、氧氣及氬氣,在腔室11之內部生成感應耦合電漿,且從四氯化矽氣體、氧氣及氬氣使陽離子或自由基產生,藉此,藉由CVD以覆蓋通道32、源極電極33及汲極電極34的方式形成氧化矽膜35a(步驟S34)(氧化矽膜成膜步驟)。
接下來,一邊持續四氯化矽氣體及氬氣的供給和感應電場之生成,一邊停止氧氣的供給,然後,開始氮氣的供給,並藉由CVD以覆蓋氧化矽膜35a的方式,形成氮化矽膜35b(步驟S35)(氮化矽膜成膜步驟)。
藉此,形成具有氧化矽膜35a及氮化矽膜35b的鈍化層35。當處理從氧化矽膜35a之成膜切換成氮化矽膜35b之成膜並供給氮氣時,由於會持續生成感應電場且氧氣亦少量存在,因此,此時亦會在CVD中產生存在有從氧氣及氮氣所產生的陽離子或自由基兩者的期間。其結果,在鈍化層35中,由於在氧化矽膜35a及氮化矽膜35b之間形成有極薄的氮化氧矽膜(未圖示),因此,在鈍化層35亦可抑制氧化矽膜35a及氮化矽膜35b的層分離。
接下來,在鈍化層35形成之後,結束本方法。
根據本實施形態之多層保護膜之形成方法,由於在氧化矽膜31b、35a之成膜中使用不包含氫原子的四氯化矽氣體及氧氣,在氮化矽膜31a、35b之成膜中使用不包含氫原子的四氯化矽氣體及氮氣,因此,氫原子不會進入到氧化矽膜31b、35a或氮化矽膜31a、35b之缺陷,且與由IGZO所構成之通道32接觸的閘極保護膜31或鈍化層35係不包含氫原子。其結果,在閘極保護膜31或鈍化層35之成膜中,可不必進行脫氫工程。
又,在上述的多層保護膜之形成方法中,係透過不必從腔室11搬出基板S,將氮氣切換成氧氣或將氧氣切換成氮氣的方式,連續執行氮化矽膜31a及氧化矽膜31b之成膜和氧化矽膜35a及氮化矽膜35b之成膜,因此,可防止不需要之成分混入閘極保護膜31或鈍化層35,且可縮短生產率。
且,在上述的多層保護膜之形成方法中,由於當處理從氮化矽膜31a之成膜切換成氧化矽膜31b之成膜時,及當處理從氧化矽膜35a之成膜切換成氮化矽膜35b之成膜時,會持續四氯化矽氣體及氬氣之供給並不進行含矽氣體或稀有氣體之切換,因此,可更縮短生產率。
在上述的多層保護膜之形成方法中,由於會持續生成感應電場,因此,不用進行感應耦合電漿之消滅或再生而可抑制隨著電漿之消滅或再生所致之微粒的發生。
又,在上述的多層保護膜之形成方法中,係 藉由感應耦合電漿從四氯化矽氣體、氧氣及氮氣生成陽離子或自由基,藉由CVD形成氧化矽膜31b、35a及氮化矽膜31a、35b。由於感應耦合電漿的密度高,促進四氯化矽氣體、氧氣及氮氣之陽離子化或自由基化,因此,能夠以比較低的溫度例如200℃以下(更佳的是150℃以下)進行氧化矽膜31b、35a及氮化矽膜31a、35b之成膜。其結果,將TFT28應用於有機EL時,可抑制片狀顯示器之基板S因熱而變形、變質。
在上述的多層保護膜之形成方法中,雖係使用四氯化矽氣體作為含矽氣體,但含矽氣體不限於此,例如亦可使用四氟化矽(SiF4)氣體、四溴化矽(SiBr4)氣體或四碘化矽(SiI4)氣體。又,雖使用氧氣作為含氧氣體,但含氧氣體不限於此,例如亦可使用臭氧氣體。
且,雖使用氮氣作為含氮氣體,含氮氣體不限於此,例如亦可使用一氧化氮氣體、氧化亞氮(N2O)氣體、三氟化氮(NF3)氣體、三溴化氮(NBr3)氣體、三氯化氮(NCl3)氣體。又,雖使用氬氣作為稀有氣體,但稀有氣體不限於此,例如亦可使用氖氣、氙氣、氪氣。
另外,即使藉由使用除了感應耦合電漿以外之電漿的電漿CVD裝置,亦可進行氧化矽膜31b、35a或氮化矽膜31a、35b之成膜,但在藉由四氯化矽氣體、四氟化矽氣體、四溴化矽氣體或四碘化矽氣體、氮氣進行成膜處理的情況下,藉由使用可生成高密度之電漿的感應耦合電漿而能夠進行更優異的成膜處理。又,在本實施形態 中,雖係在窗構件14採用了使用介電質的感應耦合電漿CVD成膜裝置,但亦可採用將由複數個分割之分割片所構成的金屬窗使用作為窗構件的感應耦合電漿CVD成膜裝置,在其狀態下,ICP天線13之形態不限於環狀,只要是橫跨各分割片之形態,亦可為其他形態例如直線。
在上述的多層保護膜之形成方法中,雖係以IGZO構成通道32,但亦可以其他氧化物半導體構成通道32。例如,只要是藉由混入的氫原子使氧原子脫離而特性產生變化的氧化物半導體,則可藉由應用本發明,帶來與以IGZO構成通道32之情況相同的效果。又,在上述的多層保護膜之形成方法中,雖然閘極保護膜31或鈍化層35係具有由氮化矽膜及氧化矽膜所構成的2層構造,但閘極保護膜31或鈍化層35等之多層保護膜的構造不限於2層構造,亦可為由皆不包含氫原子之層所構成的3層以上構造。
且,與通道32接觸的閘極保護膜31或鈍化層35雖然皆不包含氫原子,但在閘極保護膜31及鈍化層35的成膜過程中如果使雙方的膜不包含氫原子是困難的,則只要至少閘極保護膜31或鈍化層35之任一不包含氫原子即可。即使在該情況下,亦可在某種程度上抑制氧原子從IGZO脫離。
又,在本實施形態中,在形成閘極保護膜31或鈍化層35時,亦可形成氮化氧矽膜來取代氧化矽膜31b、35a,且亦可形成氮化氧矽膜來取代氮化矽膜31a、 35b。
又,在上述的多層保護膜之形成方法中,當處理從氮化矽膜31a之成膜切換成氧化矽膜31b之成膜時,或是當處理從氧化矽膜35a之成膜切換成氮化矽膜35b之成膜時,亦可暫時使基板S之溫度下降,或是亦可停止四氯化矽氣體之供給。且,如果是在電漿的生成及消滅時之微粒極少發生的環境下,切換上述的處理時,亦可暫時消滅感應耦合電漿。藉此,可抑制氮化矽膜31a之成膜後的成膜反應直至進行氧化矽膜31b之成膜,或是,可抑制氧化矽膜35a之成膜後的成膜反應直至進行氮化矽膜35b之成膜,且可抑制除了氧化矽膜或氮化矽膜以外的膜形成於氧化矽膜31b、35a及氮化矽膜31a、35b之間。
以上,雖使用了實施形態說明本發明,但本發明並不限定於上述之實施形態者。
例如,上述的多層保護膜之形成方法,係不僅應用在圖2之TFT28,亦可應用於具有其他構成的TFT之多層保護膜的形成。
圖5,係表示應用本實施形態之多層保護膜之形成方法所形成之下閘極型之TFT之變形例之構成的剖面圖。
在圖5中,TFT36,係具備有:底塗層29;閘極電極30;閘極保護膜31;通道32;源極電極33及汲極電極34;阻蝕刻層37,由形成為覆蓋通道32的多層保護膜所構成;及鈍化層38,形成為覆蓋阻蝕刻層37、 源極電極33及汲極電極34。
在TFT36中,阻蝕刻層37,係具有從圖中下方所層積的氧化矽膜37a及氮化矽膜37b,在阻蝕刻層37中,氧化矽膜37a係與通道32接觸。藉此,可抑制通道32、阻蝕刻層37的相互剝離。
另外,在阻蝕刻層37中,亦可從圖中下方依序以氮化矽膜37b、氧化矽膜37a進行層積並使氮化矽膜37b與通道32接觸。
TFT36,係將圖3之步驟S31、S32應用於閘極保護膜31之形成,將與圖3之步驟S34、S35相同的處理應用於阻蝕刻層37之形成。藉此,由於在氧化矽膜31b、37a之成膜中使用不包含氫原子的四氯化矽氣體及氧氣,在氮化矽膜31a、37b之成膜中使用不包含氫原子的四氯化矽氣體及氮氣,因此,氫原子不會進入到氧化矽膜31b、37a或氮化矽膜31a、37b之缺陷,且可防止氧原子從通道32脫離。
圖6,係表示應用本實施形態之多層保護膜之形成方法所形成之上閘極型之TFT之構成的剖面圖。
在圖6中,TFT38,係具備有:底塗層39,由成膜於基板S上的多層保護膜所構成;通道40,部分形成於底塗層39上;源極電極41及汲極電極42,在底塗層39上分別形成於通道40的兩側;閘極保護膜43,由形成為覆蓋通道40、源極電極41及汲極電極42的多層保護膜所構成;閘極電極44,在閘極保護膜43上形成 為配置於通道40的正上方;及鈍化層45,形成為覆蓋閘極電極44及閘極保護膜43。
在TFT38中,通道40係由IGZO所構成,底塗層39係具有從圖中下方所層積的氮化矽膜39a及氧化矽膜39b,閘極保護膜43係具有從圖中下方所層積的氧化矽膜43a及氮化矽膜43b。在底塗層39中,氧化矽膜39b係與通道40接觸,在閘極保護膜43中,氧化矽膜43a係與通道40接觸。藉此,可抑制通道40、底塗層39及閘極保護膜43的相互剝離。
另外,在底塗層39中,亦可從圖中下方依序以氧化矽膜39b、氮化矽膜39a進行層積並使氮化矽膜39a與通道40接觸,在閘極保護膜43中,亦可從圖中下方依序以氮化矽膜43b、氧化矽膜43a進行層積並使氮化矽膜43b與通道40接觸。
TFT38,係將與圖3之步驟S31、S32相同的處理應用於底塗層39之形成,將與圖3之步驟S34、S35相同的處理應用於閘極保護膜43之形成。藉此,由於在氧化矽膜39b、43a之成膜中使用不包含氫原子的四氯化矽氣體及氧氣,在氮化矽膜39a、43b之成膜中使用不包含氫原子的四氯化矽氣體及氮氣,因此,氫原子不會進入到氧化矽膜39b、43a或氮化矽膜39a、43b之缺陷,且可防止氧原子從通道40脫離。
圖7,係表示應用本實施形態之多層保護膜之形成方法所形成之上閘極型之TFT之變形例之構成的剖 面圖。
在圖7中,TFT46,係具備有:底塗層39,由成膜於基板S上的多層保護膜所構成;通道40,部分形成於底塗層39上;源極電極47及汲極電極48,連接於通道40;閘極保護膜43,形成為覆蓋底塗層39及通道40;閘極電極44,在閘極保護膜43上形成為配置於通道40上;層間絕緣膜49,形成為覆蓋閘極電極44及閘極保護膜43;及鈍化層50,形成為覆蓋層間絕緣膜49、源極電極47及汲極電極48。
TFT46亦與TFT38相同,在底塗層39中,氧化矽膜39b係與通道40接觸,在閘極保護膜43中,氧化矽膜43a係與通道40接觸。藉此,可抑制通道40、底塗層39及閘極保護膜43的相互剝離。
另外,與TFT38相同,在底塗層39中,亦可使氮化矽膜39a與通道40接觸,在閘極保護膜43中,亦可使氮化矽膜43b與通道40接觸。
TFT46,係與TFT38相同,將與圖3之步驟S31、S32相同的處理應用於底塗層39之形成,將與圖3之步驟S34、S35相同的處理應用於閘極保護膜43之形成。藉此,氫原子不會進入到氧化矽膜39b、43a或氮化矽膜39a、43b之缺陷,且可防止氧原子從通道40脫離。
又,本發明之目的,係將記錄了實現上述實施形態之功能的軟體程式碼之記憶媒體供給至電腦例如控制器27,控制器27之CPU係讀取儲存於記憶媒體之程式 碼且藉由執行來達成。
此時,從記憶媒體所讀取的程式碼本身係可實現上述之實施形態的功能,程式碼及記憶該程式碼的記憶媒體可構成本發明。
又,作為用於供給程式碼的記憶媒體,係例如只要是可記憶RAM、NV-RAM、軟碟(登錄商標)、硬碟、光磁碟、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等之光碟、磁帶、非揮發性記憶體、及其他的ROM等的上述程式碼者即可。或是,上述程式碼係亦可從連接於網際網路、商用網路、或區域網路等之未圖示之其他的電腦或資料庫等來進行下載而供應到控制器27。
又,藉由執行控制器27所讀取的程式碼,不僅可實現上述實施形態之功能,亦包含根據其程式碼之指示,在CPU上運轉之OS(作業系統)等進行實際之處理的一部分或全部,藉由該處理實現上述之實施形態之功能的情形。
且,亦包含從記憶媒體讀取的程式碼被寫入到具有插入控制器27的功能擴充卡或連接到控制器27的功能擴充單元的記憶體後,其功能擴充卡或功能擴充單元所具備的CPU等會根據該程式碼之指示來進行實際之處理的一部分或全部,藉由該處理實現上述實施形態之功能的情形。
上述程式碼的形態,係亦由供給到藉由目標 碼、編譯器所執行的程式碼、OS之腳本資料等的形態所形成。

Claims (7)

  1. 一種多層保護膜之形成方法,係接觸氧化物半導體並且至少包含氮化矽膜及氧化矽膜的多層保護膜之形成方法,其特徵係,具有下述步驟:氧化矽膜成膜步驟,使用四氯化矽(SiCl4)氣體或四氟化矽(SiF4)氣體及不包含氫原子的含氧氣體,生成電漿而形成前述氧化矽膜;及氮化矽膜成膜步驟,使用前述四氯化矽氣體或前述四氟化矽氣體及不包含氫原子的含氮氣體,生成電漿而形成前述氮化矽膜,在從前述氧化矽膜成膜步驟切換至前述氮化矽膜成膜步驟時或從前述氮化矽膜成膜步驟切換至前述氧化矽膜成膜步驟時,一邊持續前述四氯化矽氣體或前述四氟化矽氣體的供給而維持電漿,一邊在停止前述含氮氣體的供給後,開始前述含氮氣體的供給,或在停止前述含氮氣體的供給後,開始前述含氧氣體的供給。
  2. 如申請專利範圍第1項之多層保護膜之形成方法,其中,在將前述氧化矽膜成膜步驟切換至前述氮化矽膜成膜步驟時或將前述氮化矽膜成膜步驟切換至前述氧化矽膜成膜步驟時,暫時使形成有前述氧化物半導體之基板的溫度下降。
  3. 如申請專利範圍第1或2項之多層保護膜之形成方法,其中,前述不包含氫原子的含氮氣體,係氮氣。
  4. 如申請專利範圍第1或2項之多層保護膜之形成方法,其中,前述不包含氫原子的含氧氣體,係氧氣。
  5. 如申請專利範圍第1或2項之多層保護膜之形成方法,其中,前述氧化物半導體,係包含銦、鎵及鋅的氧化物。
  6. 如申請專利範圍第1或2項之多層保護膜之形成方法,其中,前述多層保護膜,係電晶體構造中之底塗層、閘極保護膜、阻擋層及鈍化層的至少一個。
  7. 一種多層保護膜之形成方法,係接觸氧化物半導體並且由至少包含氮及矽的膜與包含氧氣及矽的膜所構成之多層保護膜之形成方法,其特徵係,使用四氯化矽(SiCl4)氣體或四氟化矽(SiF4)氣體與不包含氫原子之含氧氣體及不包含氫原子之含氮氣體的至少一方,形成由氧化矽膜、氮化矽膜及氮化氧矽膜中之至少2個膜所構成的多層保護膜,構成前述多層保護膜的前述至少2個膜,係藉由如下述般執行連續之成膜處理的方式而形成:在從該2個膜中之一方的膜之製膜步驟切換至另一方的膜之製膜步驟時,一邊持續前述四氯化矽氣體或前述四氟化矽氣體的供給而維持電漿,一邊在停止前述含氮氣體的供給後,開始前述含氮氣體的供給,或在停止前述含氮氣體的供給後,開始前述含氧氣體的供給。
TW103121009A 2013-06-28 2014-06-18 Method for forming multilayer protective film and device for forming multilayer protective film TWI665730B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-136309 2013-06-28
JP2013136309A JP6232219B2 (ja) 2013-06-28 2013-06-28 多層保護膜の形成方法

Publications (2)

Publication Number Publication Date
TW201515106A TW201515106A (zh) 2015-04-16
TWI665730B true TWI665730B (zh) 2019-07-11

Family

ID=52185967

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121009A TWI665730B (zh) 2013-06-28 2014-06-18 Method for forming multilayer protective film and device for forming multilayer protective film

Country Status (4)

Country Link
JP (1) JP6232219B2 (zh)
KR (2) KR20150002498A (zh)
CN (1) CN104250724B (zh)
TW (1) TWI665730B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6523071B2 (ja) * 2015-06-19 2019-05-29 東京エレクトロン株式会社 プラズマを用いた成膜方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JP6689140B2 (ja) 2016-06-17 2020-04-28 東京エレクトロン株式会社 成膜方法およびtftの製造方法
JP6924943B2 (ja) 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7130548B2 (ja) * 2018-07-30 2022-09-05 東京エレクトロン株式会社 成膜方法及び成膜装置
KR102151101B1 (ko) 2018-12-07 2020-09-02 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터
JP7240946B2 (ja) 2019-04-26 2023-03-16 株式会社トリケミカル研究所 酸化珪素膜形成方法
CN110429024B (zh) 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
US11037851B2 (en) * 2019-08-30 2021-06-15 Applied Materials, Inc. Nitrogen-rich silicon nitride films for thin film transistors
JP7333758B2 (ja) 2020-01-23 2023-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7418703B2 (ja) * 2020-07-01 2024-01-22 日新電機株式会社 薄膜トランジスタ
JP7540867B2 (ja) * 2020-11-18 2024-08-27 東京エレクトロン株式会社 窒化シリコン膜の成膜方法及び成膜装置
JP2024069058A (ja) 2022-11-09 2024-05-21 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114257A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 半導体装置の製造方法
TW201220505A (en) * 2010-07-01 2012-05-16 Semiconductor Energy Lab Semiconductor device
TW201234479A (en) * 2010-08-20 2012-08-16 Applied Materials Inc Methods for forming a hydrogen free silicon containing dielectric film

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3148183B2 (ja) 1998-08-31 2001-03-19 日本電気株式会社 半導体装置の製造方法
JP4955848B2 (ja) * 2000-02-28 2012-06-20 エルジー ディスプレイ カンパニー リミテッド 電子素子用基板製造方法
JP2002368084A (ja) * 2001-06-12 2002-12-20 Hitachi Ltd 半導体集積回路装置の製造方法
US7696683B2 (en) * 2006-01-19 2010-04-13 Toppan Printing Co., Ltd. Organic electroluminescent element and the manufacturing method
JP2010087187A (ja) * 2008-09-30 2010-04-15 Tokyo Electron Ltd 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
JPWO2010038885A1 (ja) * 2008-09-30 2012-03-01 東京エレクトロン株式会社 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5604316B2 (ja) * 2011-01-19 2014-10-08 株式会社アルバック 成膜方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114257A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 半導体装置の製造方法
TW201220505A (en) * 2010-07-01 2012-05-16 Semiconductor Energy Lab Semiconductor device
TW201234479A (en) * 2010-08-20 2012-08-16 Applied Materials Inc Methods for forming a hydrogen free silicon containing dielectric film

Also Published As

Publication number Publication date
KR102047591B1 (ko) 2019-11-21
KR20150002498A (ko) 2015-01-07
JP2015012131A (ja) 2015-01-19
KR20170069991A (ko) 2017-06-21
CN104250724B (zh) 2018-05-29
JP6232219B2 (ja) 2017-11-15
CN104250724A (zh) 2014-12-31
TW201515106A (zh) 2015-04-16

Similar Documents

Publication Publication Date Title
TWI665730B (zh) Method for forming multilayer protective film and device for forming multilayer protective film
JP6924943B2 (ja) 成膜方法及び成膜装置
JP6349796B2 (ja) プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体
KR101870491B1 (ko) 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
JP6760439B2 (ja) 薄膜トランジスターの製造方法及び記憶媒体
TWI747910B (zh) 成膜方法及tft的製造方法
TWI664678B (zh) 半導體裝置、其製造方法以及製造裝置
TW202129027A (zh) 基板處理方法、基板處理裝置及奈米線或奈米片之電晶體的製造方法
CN105489655B (zh) 电子设备及其制造方法和其制造装置
WO2020077980A1 (zh) 显示面板、等离子体蚀刻方法以及系统
TW200618298A (en) Fabrication method of thin film transistor
JP2006032156A (ja) 表示装置および表示装置の製造方法
JP7540867B2 (ja) 窒化シリコン膜の成膜方法及び成膜装置
JP7130548B2 (ja) 成膜方法及び成膜装置
KR20080072373A (ko) 반도체 소자의 제조방법