KR20080072373A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20080072373A
KR20080072373A KR1020070011056A KR20070011056A KR20080072373A KR 20080072373 A KR20080072373 A KR 20080072373A KR 1020070011056 A KR1020070011056 A KR 1020070011056A KR 20070011056 A KR20070011056 A KR 20070011056A KR 20080072373 A KR20080072373 A KR 20080072373A
Authority
KR
South Korea
Prior art keywords
gas
etching
semiconductor device
manufacturing
wafer
Prior art date
Application number
KR1020070011056A
Other languages
English (en)
Inventor
한기현
정중택
최동구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070011056A priority Critical patent/KR20080072373A/ko
Publication of KR20080072373A publication Critical patent/KR20080072373A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 식각 공정 후 잔류하는 잔류가스를 제거하기 위한 반도체 소자의 제조방법을 제공하기 위한 것으로, 웨이퍼 상에 형성된 피식각층을 식각하는 단계, 수소함유가스를 이용하여 상기 식각 후 잔류하는 잔류가스를 제거하는 단계를 포함하여 식각 공정 후 잔류가스를 수소함유가스를 이용하여 패턴의 손상없이 제거함으로써 이상식각을 방지하여 신뢰성을 확보할 수 있는 효과가 있다.
잔류가스, 수소함유가스, 염소계가스, 불소계가스, FOUP

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
도 1 및 도 2는 종래 기술에 따른 문제점을 나타내는 TEM사진,
도 3a 및 도 3b는 본 발명의 바람직한 제1실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도,
도 4a 및 도 4b는 본 발명의 바람직한 제2실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 웨이퍼 12 : 금속층
13 : 잔류가스
본 발명은 반도체 제조 기술에 관한 것으로, 특히 식각 후 잔류하는 잔류가스를 제거하기 위한 반도체 소자의 제조방법에 관한 것이다.
잘알려진 바와 같이, 통상 200㎜의 웨이퍼를 사용하여 반도체 소자 제조공정을 진행하고 있다. 그러나, 반도체 장치의 생산성을 향상시키고 제조원가를 절감하기 위해 300㎜크기 이상의 웨이퍼를 통한 소자 제조공정이 제안되었다.
200㎜의 웨이퍼를 이용하여 소자를 제조하는 경우, 공정 진행에서 웨이퍼의 이동은 오픈(Open)된 용기를 사용하고 있다. 따라서, 공정이 진행되는 주위 환경의 청정도가 매우 중요하다.
300㎜크기 이상의 웨이퍼를 적용하여 소자를 제조하는 경우, 웨이퍼의 무게로 인해 웨이퍼의 이동에 복수개의 웨이퍼를 수납하는 밀폐형 용기(FOUP;Front Opening Unified Pod)를 적용하고 있다. 밀폐형 용기의 경우 웨이퍼가 외부환경과 접촉하는 것을 차단하기 때문에 오염도를 감소시킬 수 있다.
그러나, 식각 공정에서 발생한 가스가 챔버 내에서 모두 제거되지 못하고 일부 잔류가스가 웨이퍼의 패턴 표면에 잔존하여 밀폐형 용기로 이동된 후, 밀폐된 환경에서 공기와 접촉하여 웨이퍼의 패턴의 이상식각을 발생시키는 문제점이 있다.
도 1 및 도 2는 종래 기술에 따른 문제점을 나타내는 TEM사진이다.
도 1을 참조하면, 금속식각 후 이상식각이 발생한 것을 알 수 있다.
도 2를 참조하면, 산화막 식각 후 잔류가스로 인해 산화막 중 가장 약한 부분에 이상식각이 발생하여 심하게는 브릿지 현상이 나타난 것을 알 수 있다.
위와 같이, 식각 공정 진행 후 완전히 제거되지 못한 일부 잔류가스가 밀폐된 환경에서 공기와 접촉하여 웨이퍼의 패턴의 이상식각을 방지하기 위해 잔류가스를 모두 제거할 필요성이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 식각 공정 후 잔류하는 잔류가스를 제거하기 위한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명에 의한 반도체 소자의 제조방법은 웨이퍼 상에 형성된 피식각층을 식각하는 단계, 수소함유가스를 이용하여 상기 식각 후 잔류하는 잔류가스를 제거하는 단계를 포함하는 것을 특징으로 한다.
특히, 잔류가스를 제거하는 단계는 수소함유가스를 이용한 플라즈마를 사용하여 실시하되 수소함유가스는 H2O 또는 H2인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
실시예 1
도 3a 및 도 3b는 본 발명의 바람직한 제1실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 웨이퍼(11) 상에 형성된 금속층(12)을 식각한다. 여기서, 웨이퍼(11)는 적어도 300㎜크기 이상일 수 있다. 또한, 금속층(12)은 염소계가스를 사용하여 식각하는데, 염소계 가스는 Cl2 또는 BCl3일 수 있다.
금속층(12)의 식각이 완료된 시점에서, 식각에 사용된 가스가 모두 제거되지 못하고 식각된 패턴의 표면(측벽)에 잔류가스(13)가 잔류할 수 있다. 여기서, 잔류가스(13)는 식각시 사용된 염소계 가스가 분자 혹은 이온상태로 존재할 수 있다.
도 3b에 도시된 바와 같이, 수소함유가스를 이용하여 잔류가스(13)를 제거한다. 여기서, 수소함유가스는 H2O 또는 H2일 수 있고, 잔류가스(13)의 제거는 수소함유가스를 이용한 플라즈마를 사용하여 실시할 수 있다.
즉, 수소함유가스를 챔버내에 유입한 후 탑파워를 100Ｗ∼500Ｗ로 인가하여 플라즈마화 시키면 플라즈마 가스화된 H+가 금속층(12) 식각 후 잔류하는 Cl-이온 과 반응하여 HCl가스로 환원되거나, 전자의 이동을 통해 Cl2가스로 환원되어 챔버 외부로 제거가 가능하다. 또한, 금속층(12)의 식각 및 잔류가스(13) 제거공정은 동일 챔버에서 인시튜(In-Situ)로 실시할 수 있다.
위와 같이, 금속층(12)의 식각과 동일 챔버에서 수소함유가스를 이용하여 잔류가스(13)를 제거함으로써 후속 웨이퍼 이동 시 또는 적어도 300㎜이상의 웨이퍼 사용시 적용되는 밀폐형 용기(FOUP)로 이동 후 밀폐된 공간에서 잔류가스(13)가 공기와 반응하여 이상식각이 일어나는 것을 방지할 수 있다. 또한, 수소함유가스를 플라즈마화 시킴으로써 패턴의 손상없이 패턴 표면에 잔존하는 식각가스를 제거할 수 있다.
이어서, 웨이퍼를 복수개의 웨이퍼를 수납하는 밀폐형 용기로 이동한다. 이때, 잔류가스(13)가 모두 제거된 상태이기 때문에 밀폐형 용기로 이동되어도 밀폐된 공간에서 잔류가스(13)에 의한 이상식각이 일어나지 않는다.
실시예 2
도 4a 및 도 4b는 본 발명의 바람직한 제2실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 4a에 도시된 바와 같이, 웨이퍼(21) 상에 형성된 절연층(22)을 식각한다. 여기서, 웨이퍼(21)는 적어도 300㎜크기 이상일 수 있다. 또한, 절연층(22)은 산화막 또는 질화막일 수 있고, 불소계가스를 사용하여 식각할 수 있는데, 불소계 가스는 CHF계, SF계 및 CF계 가스 중에서 선택된 어느 하나일 수 있다.
절연층(22)의 식각이 완료된 시점에서, 식각에 사용된 가스가 모두 제거되지 못하고 식각된 패턴의 표면(측벽)에 잔류가스(23)가 잔류할 수 있다. 여기서, 잔류가스(23)는 식각시 사용된 불소계 가스가 분자 혹은 이온상태로 존재할 수 있다.
도 4b에 도시된 바와 같이, 수소함유가스를 이용하여 잔류가스(23)를 제거한다. 여기서, 수소함유가스는 H2O 또는 H2일 수 있고, 잔류가스(23)의 제거는 수소함유가스를 이용한 플라즈마를 사용하여 실시할 수 있다.
즉, 수소함유가스를 챔버내에 유입한 후 탑파워를 100Ｗ∼500Ｗ로 인가하여 플라즈마화 시키면 플라즈마 가스화된 H+가 절연층(22) 식각 후 잔류하는 F-이온 과 반응하여 HF가스로 환원되거나, 전자의 이동을 통해 F2가스로 환원되어 챔버 외부로 제거가 가능하다. 또한, 절연층(22)의 식각 및 잔류가스(23) 제거공정은 동일 챔버에서 인시튜(In-Situ)로 실시할 수 있다.
위와 같이, 절연층(22)의 식각과 동일 챔버에서 수소함유가스를 이용하여 잔류가스(23)를 제거함으로써 후속 웨이퍼 이동 시 또는 적어도 300㎜이상의 웨이퍼 사용시 적용되는 밀폐형 용기(FOUP)로 이동 후 밀폐된 공간에서 잔류가스(23)가 공기와 반응하여 이상식각이 일어나는 것을 방지할 수 있다. 또한, 수소함유가스를 플라즈마화 시킴으로써 패턴의 손상없이 패턴 표면에 잔존하는 식각가스를 제거할 수 있다.
이어서, 웨이퍼를 복수개의 웨이퍼를 수납하는 밀폐형 용기로 이동한다. 이때, 잔류가스(23)가 모두 제거된 상태이기 때문에 밀폐형 용기로 이동되어도 밀폐된 공간에서 잔류가스(23)에 의한 이상식각이 일어나지 않는다.
본 발명은 염소계 또는 불소계 가스를 이용하는 식각 공정에서 잔류하는 잔류가스를 수소함유가스를 이용하여 제거함으로써 후속 공정에서 잔류가스가 공기와 반응하여 이상식각이 일어나는 것을 방지할 수 있는 장점이 있다. 또한, 수소함유가스를 플라즈마화 시켜 반응시킴으로써 패턴이 손상없이 잔류가스를 제거할 수 있다.
또한, 적어도 300㎜이상의 웨이퍼에 적용되는 밀폐형 용기 내에서의 증 기(Fume)에 의한 패턴 데미지(Damage)를 감소시킬 수 있는 장점이 있다.
한편, 본 실시예는 금속층, 산화막 또는 질화막의 식각 공정에서의 응용을 설명한 것으로써, 본 발명의 기술적 사상은 수소함유가스에 의해 환원되는 식각가스를 이용하는 모든 식각공정에 적용이 가능하다.
한편, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 식각 공정 후 잔류가스를 수소함유가스를 이용하여 패턴의 손상없이 제거함으로써 이상식각을 방지하여 신뢰성을 확보할 수 있는 효과가 있다.

Claims (12)

  1. 웨이퍼 상에 형성된 피식각층을 식각하는 단계; 및
    수소함유가스를 이용하여 상기 식각 후 잔류하는 잔류가스를 제거하는 단계
    를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 피식각층은 금속, 산화막 및 질화막의 그룹 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서,
    상기 피식각층을 식각하는 단계에서,
    상기 금속은 염소계 가스를 사용하여 식각하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제3항에 있어서,
    상기 염소계 가스는 Cl2 또는 BCl3인 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제2항에 있어서,
    상기 피식각층을 식각하는 단계에서,
    상기 산화막 및 상기 질화막은 불소계 가스를 사용하여 식각하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제5항에 있어서,
    상기 불소계 가스는 CHF계 가스, CF계 가스 및 SF계 가스의 그룹 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제1항에 있어서,
    상기 수소함유가스는 H2O 또는 H2인 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제1항 또는 제7항에 있어서,
    상기 잔류가스를 제거하는 단계는,
    상기 수소함유가스를 이용한 플라즈마를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제8항에 있어서,
    상기 수소함유가스는 챔버내 탑파워를 100Ｗ∼500Ｗ로 인가하여 플라즈마화 시키는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제1항 또는 제7항에 있어서,
    상기 피식각층을 식각하는 단계와 상기 잔류가스를 제거하는 단계는,
    동일 챔버에서 인시튜(In-Situ)로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제1항에 있어서,
    상기 잔류가스를 제거하는 단계 후,
    상기 웨이퍼를 복수개의 웨이퍼를 수납하는 밀폐형 용기로 이동하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제1항에 있어서,
    상기 웨이퍼는 적어도 300㎜이상의 직경인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020070011056A 2007-02-02 2007-02-02 반도체 소자의 제조방법 KR20080072373A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070011056A KR20080072373A (ko) 2007-02-02 2007-02-02 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070011056A KR20080072373A (ko) 2007-02-02 2007-02-02 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20080072373A true KR20080072373A (ko) 2008-08-06

Family

ID=39882719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070011056A KR20080072373A (ko) 2007-02-02 2007-02-02 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20080072373A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016171452A1 (ko) * 2015-04-21 2016-10-27 주식회사 유진테크 기판처리장치 및 챔버 세정방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016171452A1 (ko) * 2015-04-21 2016-10-27 주식회사 유진테크 기판처리장치 및 챔버 세정방법
KR20160125162A (ko) * 2015-04-21 2016-10-31 주식회사 유진테크 기판처리장치 및 챔버 세정방법
TWI618115B (zh) * 2015-04-21 2018-03-11 尤金科技有限公司 基板處理裝置以及清洗腔室的方法
US20180105933A1 (en) * 2015-04-21 2018-04-19 Eugene Technology Co., Ltd. Substrate processing apparatus and method for cleaning chamber

Similar Documents

Publication Publication Date Title
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
KR101854923B1 (ko) 할로겐 제거 방법 및 장치
KR20070089062A (ko) 높은 종횡비 애플리케이션들을 위한 이방성 피쳐들을형성하는 에칭 방법
US20210143001A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
CN108231555B (zh) 蚀刻方法和基板处理系统
JP2006344762A (ja) 半導体集積回路装置の製造方法
US7642152B2 (en) Method of fabricating spacers and cleaning method of post-etching and semiconductor device
KR20080072373A (ko) 반도체 소자의 제조방법
CN103346126A (zh) 闪存存储单元的形成方法
US9449922B2 (en) Contact critical dimension control
US9570582B1 (en) Method of removing dummy gate dielectric layer
US6197698B1 (en) Method for etching a poly-silicon layer of a semiconductor wafer
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
KR101123041B1 (ko) 반도체 소자의 형성 방법
JP2009170729A (ja) 半導体装置の製造方法
US10665471B2 (en) Semiconductor device and manufacturing method thereof
US6207582B1 (en) Native oxide removal with fluorinated chemistry before cobalt silicide formation using nitride spacers
KR102481166B1 (ko) 식각 후처리 방법
KR100664380B1 (ko) 반도체 소자의 금속 패드의 식각 방법
JP6084946B2 (ja) 半導体装置の製造方法
US20090170311A1 (en) Method for fabricating contact in semiconductor device
KR20090001008A (ko) 반도체 메모리 소자의 제조 방법
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법
CN115910758A (zh) 半导体结构及其形成方法
CN115472615A (zh) 闪存存储器及其制造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination