TWI664678B - 半導體裝置、其製造方法以及製造裝置 - Google Patents
半導體裝置、其製造方法以及製造裝置 Download PDFInfo
- Publication number
- TWI664678B TWI664678B TW104106666A TW104106666A TWI664678B TW I664678 B TWI664678 B TW I664678B TW 104106666 A TW104106666 A TW 104106666A TW 104106666 A TW104106666 A TW 104106666A TW I664678 B TWI664678 B TW I664678B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- exposed
- gate electrode
- semiconductor
- photoresist
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000007789 gas Substances 0.000 claims abstract description 79
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 67
- 238000012545 processing Methods 0.000 claims abstract description 57
- 230000001681 protective effect Effects 0.000 claims abstract description 39
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000001257 hydrogen Substances 0.000 claims abstract description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- -1 silicon halide Chemical class 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052736 halogen Inorganic materials 0.000 claims description 5
- 150000002367 halogens Chemical class 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000000470 constituent Substances 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 125000005843 halogen group Chemical group 0.000 claims description 2
- 238000002161 passivation Methods 0.000 abstract description 41
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052731 fluorine Inorganic materials 0.000 abstract description 23
- 239000011737 fluorine Substances 0.000 abstract description 21
- 125000004435 hydrogen atom Chemical class [H]* 0.000 abstract description 21
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 20
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 125000004429 atom Chemical group 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 274
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000009616 inductively coupled plasma Methods 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 14
- 125000001153 fluoro group Chemical group F* 0.000 description 14
- 230000006870 function Effects 0.000 description 14
- 239000000758 substrate Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000004380 ashing Methods 0.000 description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000011733 molybdenum Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 238000005240 physical vapour deposition Methods 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910001873 dinitrogen Inorganic materials 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910008284 Si—F Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- MGNHOGAVECORPT-UHFFFAOYSA-N difluorosilicon Chemical compound F[Si]F MGNHOGAVECORPT-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 230000000576 supplementary effect Effects 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本發明係一種半導體裝置，其製造方法以及其製造裝置，其課題為提供：防止氧化物半導體之特性變化，且寄生電容小之半導體裝置及其製造方法。
解決手段為在具備從下方，加以層積閘極電極(12)，IGZO膜(40)及通道保護膜(17)之層積構造的TFT(10)，經由將具有加以反映閘極電極(12)的寬度之寬度的光阻劑光罩(41a)，作為光罩而利用，部分性地除去通道保護膜(17)，使IGZO膜(40)部分性地露出(圖3(H))，將所露出之IGZO膜(40)及所殘存之通道保護膜(17)，以加以混合氟化矽氣體及氮氣，且暴露於從未含有氫之處理氣體所產生的電漿，由含氟素之氮化矽膜所成之鈍化膜(18)而被覆(圖4(B))，在形成鈍化膜(18)時，對於露出之IGZO膜(40)，從鈍化膜(18)，使氟素原子擴散，而形成源極範圍(15)或汲極範圍(16)。
Description
本發明係有關將氧化物半導體使用於通道之半導體裝置，其製造方法以及其製造裝置。
自以往，在平板顯示器的領域中，LCD元件則多被加以利用，但近年，不僅LCD元件的利用，而為了實現薄板顯示器或新世代薄型電視而進展著有機EL(Electrouminescence)元件的利用。有機EL元件係自發光型之發光元件，與液晶元件不同，因無需背光之故，而可實現更薄型之顯示器者。
有機EL元件係電流驅動型之元件，在適用於有機EL元件之薄型電晶體(TFT：Thin Film Transistor)中，必須實現高速的開關動作，但現在，作為通道之構成材料而主要所使用之非晶形矽的電子移動度係並非那麼的高之故，非晶形矽係並不適合於為了有機EL之通道的構成材料。
因此，加以提案有將可得到高電子移動度之氧化物半導體使用於通道之TFT。作為使用於如此TFT之
氧化物半導體係例如，知道有由銦(In)、鎵(Ga)及鋅(Zn)之氧化物所成的IGZO(例如，參照非專利文獻1)，IGZO係即使為非晶形狀態，因具有比較高的電子移動度(例如、10cm2/(V．s)以上)之故，當將IGZO等之氧化物半導體，使用於TFT的通道時，可實現高速的開關動作者。對於IGZO等之氧化物半導體的TFT之通道的適用係不僅有機EL元件，而對於LCD元件而言，效果亦為大之技術。
另外，在TFT中，為了從外界的離子或水分，確實地保護通道，而例如，具備氮化矽(SiN)膜等所成之通道的保護膜(例如，參照專利文獻1)。但，由電漿CVD(Chemical Vapor Deposition)而將氮化矽膜成膜的情況，作為矽素源而使用甲矽烷(SiH4)，而作為氮素源而使用氨(NH3)者為多，但使用電漿而自甲矽烷及氨，將氮化矽膜成膜時，氫自由基或氫離子則作為氫原子而進入於氮化矽膜，一般而言，保護膜則包含多量的氫原子。
含於保護膜之氫原子係擴散於通道，使IGZO中的氧原子脫離，使IGZO的特性，例如，臨界值電壓(Vth)變化之故，而加以檢討有以氧化矽(SiO2)膜而被覆通道之上下之後，將氮化矽膜所成之通道的保護膜成膜，更且加上熱處理而改善IGZO之信賴性者。
[專利文獻1]日本專利第3148183號
[非專利文獻1]「實現輕薄之薄板顯示器之氧化物半導體TFT」，三浦 健太郎之其他，東芝評論Vol. 67 No. 1 (2012)
但，在經由氫原子的殘留、侵入或其他的理由而氫原子存在於氮化矽膜中之半導體裝置中，將IGZO適用於LCD元件或有機EL元件時，防止氮化矽膜中之氫原子的造成IGZO之特性變化情況係為困難。
本發明之目的係提供：可防止氧化物半導體之特性變化之半導體裝置，其製造方法以及其製造裝置者。
為了達成上述目的，本發明之半導體裝置之製造方法係具備閘極電極，氧化物半導體所成之半導體膜及層積有絕緣膜於該半導體膜上之層積構造的半導體裝置之製造方法，其特徵為具有：經由將前述閘極電極作為光罩而利用，部分性地除去前述絕緣膜，使前述半導體膜，部分性地露出之半導體膜露出步驟，和加以混合鹵化矽氣
體及含氮氣體，且從未含有氫之處理氣體，使電漿產生，至少將前述露出之半導體膜暴露於前述電漿，且由含鹵素之氮化矽膜所成之保護膜而被覆前述露出之半導體膜及殘存之前述絕緣膜的保護膜形成步驟者。
為了達成上述目的，本發明之半導體裝置之製造裝置係具備閘極電極，氧化物半導體所成之半導體膜及層積有絕緣膜於該半導體膜上之層積構造的半導體裝置之製造裝置，其特徵為經由將前述閘極電極作為光罩而利用，部分性地除去前述絕緣膜，將部分性所露出之前述半導體膜及殘存之前述絕緣膜，以經由加以混合鹵化矽氣體及含氮氣體，且從未含有氫之處理氣體產生的電漿所形成之含鹵素之氮化矽膜所成之保護膜而被覆者。
為了達成上述目的，本發明之半導體裝置係具備閘極電極，氧化物半導體所成之半導體膜及層積有絕緣膜於該半導體膜上之層積構造的半導體裝置，其特徵為部分性地除去前述絕緣膜而部分性地露出前述半導體膜，至少由保護膜加以被覆前述露出之半導體膜，被覆前述露出之半導體膜之保護膜中的氟素原子的濃度則較前述絕緣膜中之氟素原子的濃度為高者。
如根據本發明，被覆半導體膜之保護膜係因加以混合有鹵化矽氣體及含氮氣體，且使用從未含有氫之處理氣體產生的電漿而加以形成之含鹵素之氮化矽膜所成
之故，抑制在保護膜之氫原子的含有，更且，經由因鹵化矽氣體引起而擴散於半導體膜中之鹵素原子，可修復半導體膜中之缺陷而安定化半導體膜之氧化物半導體的特性者。
10，46‧‧‧TFT
12，46‧‧‧閘極電極
14‧‧‧通道
15‧‧‧源極範圍
16‧‧‧汲極領域
17‧‧‧通道保護膜
18‧‧‧鈍化膜
23‧‧‧電漿CVD成膜裝置
40‧‧‧IGZO膜
48‧‧‧閘極絕緣膜
圖1係概略性地顯示作為有關本發明之第1實施形態的半導體裝置之TFT的構成之剖面圖。
圖2係概略性地顯示作為有關本實施形態的半導體裝置之製造裝置之電漿CVD成膜裝置之構成之剖面圖。
圖3係作為有關本實施形態的半導體裝置之製造方法的TFT之製造方法的工程圖。
圖4係作為有關本實施形態的半導體裝置之製造方法的TFT之製造方法的工程圖。
圖5係概略性地顯示作為有關本實施形態的半導體裝置之TFT的變形例之構成之剖面圖。
圖6係概略性地顯示作為有關本發明之第2實施形態的半導體裝置之TFT的構成之剖面圖。
圖7係作為有關本實施形態的半導體裝置之製造方法的TFT之製造方法的工程圖。
圖8係作為有關本實施形態的半導體裝置之製造方法的TFT之製造方法的工程圖。
以下，對於本發明之實施形態，參照圖面之同時加以說明。
首先，對於作為本發明之第1實施形態之半導體裝置之底閘極型之薄型電晶體(TFT)加以說明。
圖1係概略性地顯示作為有關本實施形態的半導體裝置之TFT的構成之剖面圖。然而，在圖1中，方便上，不僅TFT的構成，亦加以顯示與TFT同時加以製造之端子部的構成(參照圖中右側)。
在圖1中，加以多數形成於基板11上之TFT10係具備：加以形成於基板11上之閘極電極12，和被覆閘極電極12之閘極絕緣膜13，和加以形成於閘極絕緣膜13上，且由IGZO所成之通道14(半導體膜)，和各加以形成於通道14之兩側的源極範圍15及汲極範圍16，和被覆通道14之通道保護膜17(絕緣膜)，和部分性地被覆通道保護膜17之全部或源極範圍15、汲極範圍16之鈍化膜18(保護膜)，和加以形成於源極範圍15上，貫通鈍化膜18而與源極範圍15接觸之源極配線19，和加以形成於汲極範圍16上，貫通鈍化膜18而與汲極範圍16接觸之汲極配線20，和被覆源極配線19或汲極配線20之有機平坦化膜21，和被覆有機平坦化膜21之像素電極22。即，TFT10係具有從下方，以閘極電極12，通道14及通道保護膜17的順序加以層積之層積構造。
鈍化膜18係由含氟素之氮化矽膜所成，經由
使用電漿之CVD而加以成膜，源極範圍15及汲極範圍16係經由導電性提升(金屬化)IGZO而加以構成，對於通道14或通道保護膜17的寬度係加以反映閘極電極12的寬度(具體而言，係通道14或通道保護膜17的寬度係在光微影之誤差範圍內與閘極電極12之寬度相同)。
接著，對於作為有關本實施形態之半導體裝置之製造裝置的電漿CVD成膜裝置加以說明。本電漿CVD成膜裝置係特別最佳使用在將鈍化膜18進行成膜時。
圖2係概略性地顯示作為有關本實施形態的半導體裝置之製造裝置之電漿CVD成膜裝置之構成之剖面圖。
在圖2中，電漿CVD成膜裝置23係例如，具備：收容加以形成有TFT10之基板11的略框體形狀的處理室24，和加以配置於該處理室24的底部，將基板11載置於上面之載置台25，和在處理室24的外部，呈與處理室24之內部的載置台25對向地加以配置之ICP天線26，和構成處理室24之頂點部，介入存在於載置台25及ICP天線26之間的窗構件27。
處理室24係具有排氣裝置(未圖示)，而該排氣裝置係真空吸引處理室24而將處理室24的內部進行減壓。處理室24之窗構件27係由介電體所成，隔開處理室24之內部與外部。
窗構件27係藉由絕緣構件(未圖示)而加以支
持於處理室24之側壁，而窗構件27與處理室24係未直接性地接觸，而未電性導通。另外，窗構件27係具有至少可被覆加以載置於載置台25之基板11全面的尺寸。然而，窗構件27係亦可從複數之分割片加以構成。
對於處理室24之側壁係加以設置有3個氣體導入口28，29，30，而氣體導入口28係加以連接於藉由氣體導入管31而配置於處理室24外部之鹵化矽氣體供給部32，而氣體導入口29係加以連接於藉由氣體導入管33而配置於處理室24外部之含氮氣體供給部34，氣體導入口30係加以連接於藉由氣體導入管35而配置於處理室24外部之稀有氣體供給部36。
鹵化矽氣體供給部32係藉由氣體導入口28而對於處理室24之內部，供給未含有氫原子之鹵化矽氣體，例如氟化矽素(SiF4)氣體，而含氮氣體供給部34係藉由氣體導入口29而對於處理室24之內部，供給未含有氫原子之含氮氣體，例如氮素(N2)氣體，稀有氣體供給部36係藉由氣體導入口30而對於處理室24之內部，供給稀有氣體，例如氬氣。即，對於處理室24之內部係加以混合有氟化矽氣體及氮氣，且加以供給未含有氫的處理氣體。然而，處理氣體係除了氟化矽氣體或氮氣之其他，含有未含氫之氣體，例如，氬氣等之稀有氣體亦可。
各氣體導入管31，33，35係具有流量控制器或閥(均未圖示)，調整從氣體導入口28，29，30供給之各氣體的流量。
ICP天線26係由沿著窗構件27之上面加以配置之環狀的導線所成，藉由調整器37而加以連接於高頻率電源38。自高頻率電源38之高頻率電流係流動在ICP天線26，該高頻率電流係於ICP天線26，藉由窗構件27而使磁場產生於處理室24之內部。該磁場係因高頻率電流引起而產生之故而時間性地發生變化，但時間性地發生變化之磁場係生成感應場，而經由該感應電場加速的電子則與加以導入至處理室24內之氣體的分子或原子衝突，產生有感應耦合電漿。
在電漿CVD成膜裝置23中，經由感應耦合電漿而從加以供給至處理室24之內部之氟化矽氣體或氮氣生成電漿，再根據經由CVD而將含氟素之氮化矽膜進行成膜之時，形成部分性地被覆通道保護膜17之全部或源極範圍15、汲極範圍16之鈍化膜18。此時，對於氟化矽氣體或氮氣之任一，均未含有氫原子之故，形成鈍化膜18之含氟素之氮化矽膜係未含有因處理氣體引起之氫原子。
另一方面，在基板11之搬送時，吸附於該基板11之微量的水分，或在排氣裝置無法充分地除去之水分等之處理氣體以外之因為由環境要因的水分，則存在於處理室24內之故，因該水分引起之氫原子則有以極少量而包含於形成鈍化膜18之含氟素之氮化矽膜者。即，雖經由使用未含有氫原子之處理氣體之時，可極力抑制含於鈍化膜18中之氫原子的量者(抑制氫原子之存在)，但對
於鈍化膜18係依然含有極少量的氫原子。然而，加以成膜之含氟素之氮化矽膜之主成分係氮化矽，於氮化矽中，分散存在有氟化矽氣體分解而產生之氟素原子。
在氟化矽氣體之Si-F結合或在氮氣之N-N結合係結合能量為高(前者係595kJ/mol、後者係945kJ/mol)，但使用ICP天線26而產生之感應耦合電漿係密度非常高之故，可從具有Si-F結合或N-N結合之氟化矽氣體或氮氣生成電漿者。
稀有氣體供給部36所供給之氬氣係在直接構成氮化矽膜之材料氣體中未有，但將直接構成氮化矽膜之材料氣體的氟化矽氣體及氮氣，調整為適度之濃度，更且，作為呈可容易地進行為了生成感應耦合電漿之放電等，在成膜處理中達成補助性之作用。
另外，電漿CVD成膜裝置23係更具備控制器39，該控制器39係控制電漿CVD成膜裝置23的各構成要素的動作。
然而，未含有鹵化矽氣體供給部32所供給之氫原子之鹵化矽氣體係不限於氟化矽氣體，而亦可為其他的鹵化矽氣體，例如，氯化矽(SiCl4)，而含氮氣體供給部34所供給之含氮氣體係不限於氮氣，而亦可為其他的含氮氣體。
接著，對於有關本實施形態之半導體裝置之製造方法加以說明。
圖3及圖4係作為有關本實施形態的半導體
裝置之製造方法的TFT之製造方法的工程圖。
首先，經過經由金屬(例如，銅(Cu)/鉬(Mo)、鈦(Ti)/鋁(Al)/鈦或鉬(Mo)/鋁/鉬)之PVD(Physical Vapor Deposition)的成膜，將光阻劑顯像為特定之圖案的光微影，使用所顯像之光阻劑之蝕刻及光阻劑之剝離，在基板11上，形成具有特定寬度之閘極電極12(圖3(A))。
接著，經由CVD而呈被覆閘極電極12地，將氧化矽膜所成之閘極絕緣膜13進行成膜(圖3(B))，更且，形成IGZO膜40(半導體膜)，但此時，經過經由IGZO之PVD的成膜，將光阻劑顯像為特定圖案之光微影，使用所顯像之光阻劑之蝕刻及光阻劑之剝離，在閘極絕緣膜13上，呈被覆閘極電極12地，部分性地形成寬度較閘極電極12為寬之IGZO膜40(圖3(C))。
接著，經由CVD而呈被覆IGZO膜40地，將氧化矽單獨或氧化矽及氮化矽之組合所成之通道保護膜用絕緣膜52進行成膜(圖3(D))，更且，呈被覆通道保護膜用絕緣膜52之全面地塗佈光阻劑41(圖3(E))。
接著，從圖中下方(層積構造的下方)照射曝光用的光42，將光阻劑41進行曝光而顯像(圖3(F))。此時，閘極電極12係為了遮斷曝光用的光42，而作為光罩而發揮機能，經由閘極電極12而從曝光用的光42加以遮斷之光阻劑41之一部分(在圖中，未以陰影加以顯示之部分)係未被曝光。
之後，經由顯像液而使所曝光之光阻劑41溶
解而除去，使通道保護膜用絕緣膜52露出，但經由閘極電極12而從紫外光42加以遮斷之光阻劑41之一部分係未經由顯像液而溶解之情況之故，具有反映有閘極電極12之寬度的寬度(具體而言，係與閘極電極12的寬度相同寬度，但在光微影中，經由使用於曝光的光之干擾或折射等而有寬度的轉印時，產生於轉印多少誤差之寬度的情況之故，在本實施形態及後述之第2實施形態中，「相同寬度」係旨意味在光阻劑中所產生的誤差範圍內為相同寬度者)之光阻劑光罩41a則加以形成於通道保護膜用絕緣膜52上(圖3(G))。
接著，經由將光阻劑光罩41a作為光罩之乾蝕刻或濕蝕刻，除去未被覆於通道保護膜用絕緣膜52之光阻劑光罩41a的部分，使IGZO膜40，在對應於光阻劑光罩41a之處以外，部分性地加以露出(半導體膜露出步驟)。此時，僅由光阻劑光罩41a所被覆之處的通道保護膜用絕緣膜52殘存，形成通道保護膜17，對於通道保護膜17之寬度係加以反映光阻劑光罩41a之寬度(具體而言，通道保護膜17之寬度係成為與光阻劑光罩41a之寬度相同)(圖3(H))。
接著，經由濕剝離或灰化而除去光阻劑光罩41a，使通道保護膜17露出(圖4(A))，更且，在電漿CVD成膜裝置23中，加以混合氟化矽氣體及氮氣，且從未含有氫之處理氣體，生成含有氟素之電漿，被覆在經由CVD加以抑制氫原子的存在之含氟素之氮化矽膜所成之
鈍化膜18而部分性露出之IGZO膜40及通道保護膜17(圖4(B))(保護膜形成步驟)。
在將鈍化膜18成膜時，所露出之IGZO膜40係暴露於含有氟素之電漿之故，該IGZO膜40之導電性則上升，而電流成為容易流動。另一方面，由通道保護膜17所被覆之IGZO膜40係未暴露於含有氟素之電漿之故，比較於所露出之IGZO膜40而導電性則未上升。即，如圖4(B)所示，導電性未上升之IGZO膜40則夾持於導電性上升之IGZO膜40之故，導電性未上升之IGZO膜40係構成通道14，而導電性上升之IGZO膜40係構成源極範圍15及汲極範圍16。另外，由通道保護膜17所被覆之IGZO膜40則成為通道14之故，對於通道14之寬度係加以反映通道保護膜17之寬度(具體而言，通道14的寬度係成為與通道保護膜17之寬度相同)。
然而，IGZO膜40係無沿著膜厚方向而所有的部分之導電性上升之必要，至少表面阻抗率則較IGZO膜40之其他部分的阻抗率為下降即可。
所露出之IGZO膜40之導電性上升情況係存在於電漿中之氟素自由基等僅選擇性地加以導入至IGZO膜40中的源極範圍15或汲極範圍16，而導入至IGZO膜40中之氟素則作為供體而作用，而導入有氟素之源極範圍15或汲極範圍16之阻抗率則選擇性地減少之故。另外，在TFT10中，從構成鈍化膜18之含氟素之氮化矽膜，氟素原子則擴散於IGZO膜40中之通道14，於通道
14，結束作為缺陷而存在之不飽和鍵。經由此，修復使TFT10之電性特性不安定化之通道14的缺陷，亦加以改善TFT10之電性特性。
但，通常，在TFT中，當閘極電極與源極電極或汲極電極重疊(交疊)時，寄生電容則產生。當寄生電容大時，從在TFT之驅動時至電壓保持時之電壓下降(△Vp)則變大之故，抑制閘極電極與源極電極或汲極電極重疊的情況而削減寄生電容者為佳。
對此，在TFT10中，將鈍化膜18進行成膜時，將未經由通道保護膜17所被覆之IGZO膜40，暴露於電漿而形成源極範圍15或汲極範圍16。存在於源極範圍15及汲極範圍16之間的通道14之寬度則與通道保護膜17的寬度相同，而通道保護膜17之寬度則與光阻劑光罩41a之寬度相同，更且，光阻劑光罩41a之寬度則與閘極電極12之寬度相同。即，通道14之寬度則與閘極電極12之寬度相同之故，源極範圍15及汲極範圍16之間的距離係與閘極電極12之寬度相同。隨之，在TFT10中，閘極電極12則未與源極範圍15或汲極範圍16重疊，而可防止產生有因閘極電極12與源極範圍15或汲極範圍16之重疊引起之寄生電容的情況。
接著，於鈍化膜18上，塗佈光阻劑43，更且進行曝光而顯像(圖4(C))，經由將該光阻劑43作為光罩之乾蝕刻或濕蝕刻而除去鈍化膜18之一部分，部分性地使源極範圍15或汲極範圍16露出(圖4(D))。
接著，經由濕蝕刻而除去光阻劑43(圖4(E))，形成經過導體，例如經由金屬的PVD之成膜，將光阻劑顯像為特定之圖案的光微影，使用所顯像之光阻劑之蝕刻及光阻劑之剝離而與部分性露出之源極範圍15或汲極範圍16接觸之源極配線19或汲極配線20(圖4(F))。然而，作為源極配線19或汲極配線20之構造，係可適用銅/鉬之層積構造，鈦/鋁/鈦的層積構造或鉬/鋁/鉬之層積構造等者。
接著，形成經過感光性有機材料的塗佈，光微影，顯像，燒成而被覆源極配線19或汲極配線20之有機平坦化膜21(圖4(G))，更且，經過導體，例如經由金屬的PVD之成膜，將光阻劑顯像為特定之圖案的光微影，使用所顯像之光阻劑之蝕刻及光阻劑之剝離而於有機平坦化膜21上形成像素電極22(圖4(H))，結束本處理。
如根據圖3及圖4之TFT的製造方法，被覆從通道保護膜17部分性地露出之IGZO膜40的鈍化膜18係因加以混合有氟化矽氣體及氮氣，且使用含有從未含氫之處理氣體所產生的氟素之電漿而加以形成之含氟素之氮化矽膜所成之故，鈍化膜18中的氟素原子之濃度係成為較通道保護膜17中之氟素原子之濃度為大。其結果，與通道14作比較，可提高構成源極範圍15或汲極範圍16之IGZO膜40的氟素原子之濃度，因而，在TFT10中，可防止產生有因閘極電極12與源極範圍15或汲極範圍16之重疊引起之寄生電容的情況同時，可得到良好之
TFT特性者。
另外，因氟化矽氣體引起之氟素原子則因擴散於通道14，而於通道14，結束作為缺陷而存在之不飽和鍵之故，亦可使構成通道14之IGZO的特性或信賴性提升者。經由在圖3及圖4之TFT之製造方法的氟素原子之擴散的效果係即使作為微量地存在有氫原子於IGZO膜40，亦超過其影響，而解決因為無法除去之氫原子的存在之裝置的不安定化問題。
在上述之圖3及圖4之TFT的製造方法中，將鈍化膜18，在電漿CVD成膜裝置23中進行成膜，但經由乾蝕刻或濕蝕刻之通道保護膜17的形成(圖3(H))，或經由濕剝離或灰化之光阻劑光罩41a的除去(圖4(A))亦在電漿CVD成膜裝置23中實行亦可。特別是，經由乾蝕刻而實施通道保護膜17的形成，且經由灰化而實施光阻劑光罩41a的除去情況，乾蝕刻或灰化係與電漿CVD成膜同樣地在真空處理環境中加以實施之故，可將乾蝕刻，灰化及電漿CVD成膜，以同一處理室，或位於同一真空環境下之多處理室系統等之同一的真空處理裝置而實施，進而可將處理室或真空處理裝置之構成作為簡潔之構成者。
另外，在上述之圖3及圖4之TFT的製造方法中，經由通道保護膜17的除去而露出之IGZO膜40則至經由鈍化膜18而加以被覆為止，TFT10是持續留在真空環境下之故，而露出之IGZO膜40則未與外氣(特別是
包含水分之大氣)接觸，其結果，可防止經由水分的附著之IGZO膜40之缺陷的產生者。
在上述之圖3及圖4之TFT的製造方法中，將鈍化膜18進行成膜，除去鈍化膜18之一部分而部分性地使源極範圍15或汲極範圍16露出之後，形成源極配線19或汲極配線20，更且形成有機平坦化膜21，但在鈍化膜18之成膜之後，為除去鈍化膜18之一部分，且未形成源極配線19或汲極配線20，而形成特定圖案的有機平坦化膜21，經由將該有機平坦化膜21作為光罩之乾蝕刻或濕蝕刻而除去鈍化膜18之一部分，而部分性地使源極範圍15或汲極範圍16露出亦可。
此情況，如圖5所示，在有機平坦化膜21上，加以形成與源極範圍15或汲極範圍16接觸之源極配線19或汲極配線20，更且，有機平坦化膜21，源極配線19或汲極配線20係由觸排材44所被覆，於觸排材44上加以形成像素電極22。對於部分性地露出之汲極配線20及像素電極22之間，係加以配置有機EL部45，而汲極配線20係作為有機EL部45之陰極電極而發揮機能，而像素電極22係作為有機EL部45之陽極電極而發揮機能。
接著，對於作為有關本發明之第2實施形態之半導體裝置之頂閘極型之TFT加以說明。
圖6係概略性地顯示作為有關本實施形態的半導體裝置之TFT的構成之剖面圖。
在圖6中，加以多數形成於基板11上之TFT46係具備：加以形成於基板11上之氧化矽單獨或氧化矽及氮化矽之組合所成之底塗層47，和加以形成於底塗層47上，且由IGZO所成之通道14，和各加以形成於通道14之兩側的源極範圍15及汲極範圍16，和被覆通道14之閘極絕緣膜48(絕緣膜)，和加以形成於閘極絕緣膜48上之閘極電極49，和部分性地被覆閘極電極49之全部或源極範圍15、汲極範圍16之鈍化膜18(保護膜)，和加以形成於源極範圍15上，貫通鈍化膜18而與源極範圍15接觸之源極配線19，和加以形成於汲極範圍16上，貫通鈍化膜18而與汲極範圍16接觸之汲極配線20，和被覆源極配線19或汲極配線20之有機平坦化膜21，和被覆有機平坦化膜21之像素電極22。即，TFT46係具有從下方，以通道14，閘極絕緣膜48及閘極電極49的順序加以層積之層積構造。
在TFT46中，對於通道14或閘極絕緣膜48之寬度係加以反映閘極電極49之寬度(具體而言，通道14或閘極絕緣膜48之寬度係與閘極電極49之寬度相同)。另外，對於鈍化膜18之成膜係與第1實施形態同樣地，最佳使用電漿CVD成膜裝置23。
接著，對於有關本實施形態之半導體裝置之製造方法加以說明。
圖7及圖8係作為有關本實施形態的半導體裝置之製造方法的TFT之製造方法的工程圖。
首先，於基板11上，形成底塗層47，更且，形成IGZO膜40(半導體膜)，但此時，經過經由IGZO的PVD之成膜，將光阻劑顯像為特定之圖案的光微影，使用所顯像之光阻劑之蝕刻及經由光阻劑之剝離而於底塗層47上，部分性地形成IGZO膜40(圖7(A))。
接著，經由CVD而呈被覆IGZO膜40地，將氧化矽所成之閘極絕緣膜用絕緣膜53進行成膜，進一步經過經由金屬(例如，銅/鉬，鈦/鋁/鈦或鉬/鋁/鉬)之PVD的成膜，在基板11上，形成被覆閘極絕緣膜用絕緣膜53之閘極金屬膜50(圖7(B))。
接著，呈被覆閘極金屬膜50全面地，塗佈光阻劑(未圖示)，從圖中上方(層積構造的上方)照射曝光用的光(未圖示)而將光阻劑曝光，將特定圖案之光阻劑光罩51a，在IGZO膜40之上方進行顯像(圖7(C))。
接著，經由將光阻劑光罩51a作為光罩之乾蝕刻或濕蝕刻而選擇性地除去閘極金屬膜50，使閘極絕緣膜用絕緣膜53，在對應於光阻劑光罩51a處以外，部分性地加以露出。此時，僅殘存有由光阻劑光罩51a所被覆處之閘極金屬膜50，而所殘存之閘極金屬膜50係構成閘極電極49，但對於閘極電極49之寬度係加以反映光阻劑光罩51a之寬度(具體而言，閘極電極49之寬度係在經由光罩之加工的加工精確度的範圍內，成為與光阻劑光罩51a之寬度相同)(圖7(D))。
更且，露出閘極絕緣膜48之後，亦持續將光
阻劑光罩51a或閘極電極49作為光罩之乾蝕刻或濕蝕刻，除去未由閘極絕緣膜用絕緣膜53之光罩所被覆之部分，使IGZO膜40，在對應於閘極電極49處以外，部分性地加以露出(半導體膜露出步驟)。此時，僅殘存由閘極電極49所被覆處之閘極絕緣膜用絕緣膜53而形成閘極絕緣膜48，對於閘極絕緣膜48的寬度係加以反映閘極電極49之寬度(具體而言，閘極絕緣膜48的寬度係在經由光罩之加工的精確度之範圍內，成為與閘極電極49之寬度相同)(圖7(E))。
接著，經由濕剝離或灰化而除去光阻劑光罩51a，使閘極電極49露出(圖7(F))，更且，在電漿CVD成膜裝置23中，加以混合氟化矽氣體及氮氣，且從未含有氫之處理氣體，生成電漿，被覆在經由CVD加以抑制氫原子的存在之含氟素之氮化矽膜所成之鈍化膜18而部分性露出之IGZO膜40及閘極電極49(圖7(G))(保護膜形成步驟)。
在本實施形態中，亦與第1實施形態同樣地，在將鈍化膜18進行成膜時，所露出之IGZO膜40係加以暴露於含有氟素氣體之電漿之故，導電性則上升而構成源極範圍15及汲極範圍16，而由作為光罩而發揮機能之閘極電極49及閘極絕緣膜48所被覆之IGZO膜40係未加以暴露於含有氟素氣體之電漿之故，比較於所露出之IGZO膜40，導電性則未上升而構成通道14。另外，由閘極電極49所被覆之IGZO膜40則成為通道14之故，對
於通道14之寬度係加以反映閘極電極49之寬度(具體而言，通道14的寬度係在經由光罩之加工精確度之範圍內，成為與閘極電極49之寬度相同)。然而，在本實施形態中，亦與第1實施形態同樣地，從鈍化膜18擴散至IGZO膜40之氟素原子則亦進入至通道14，修復通道14之缺陷。
另外，在TFT46中，存在於源極範圍15及汲極範圍16之間的通道14的寬度則與閘極電極49之寬度相同之故，源極範圍15及汲極範圍16之間的距離係與閘極電極49之寬度相同。隨之，在TFT46中，閘極電極49則未與源極範圍15或汲極範圍16重疊，而可防止產生有因閘極電極49與源極範圍15或汲極範圍16之重疊引起之寄生電容的情況。
接著，於鈍化膜18上，塗佈光阻劑43，更且進行曝光而顯像(圖7(H))，經由將該光阻劑43作為光罩之乾蝕刻或濕蝕刻而除去鈍化膜18之一部分，部分性地使源極範圍15或汲極範圍16露出(圖8(A))。
接著，經由濕剝離而除去光阻劑43(圖8(B))，形成經過導體，例如經由金屬的PVD之成膜，將光阻劑顯像為特定之圖案的光微影，使用所顯像之光阻劑之蝕刻及光阻劑之剝離而與部分性露出之源極範圍15或汲極範圍16接觸之源極配線19或汲極配線20(圖8(C))。
接著，形成經過感光性有機材料的塗佈，光微影，顯像，燒成而被覆源極配線19或汲極配線20之有
機平坦化膜21(圖8(D))，更且，經過導體，例如經由金屬的PVD之成膜，將光阻劑顯像為特定之圖案的光微影，使用所顯像之光阻劑之蝕刻及光阻劑之剝離而於有機平坦化膜21上形成像素電極22(圖8(E))，結束本處理。
如根據圖7及圖8之TFT的製造方法，被覆從閘極絕緣膜48部分性地露出之IGZO膜40的鈍化膜18係因加以混合有氟化矽氣體及氮氣，且使用含有從未含氫之處理氣體所產生的電漿而加以形成之含氟素之氮化矽膜所成之故，對於鈍化膜18中的氟素原子之濃度係成為較閘極絕緣膜48中之氟素原子之濃度為高。其結果，與通道14作比較，可提高構成源極範圍15或汲極範圍16之IGZO膜40的氟素原子之濃度，因而，在TFT10中，可防止產生有因閘極電極12與源極範圍15或汲極範圍16之重疊引起之寄生電容的情況同時，可得到良好之TFT特性者。另外，因氟化矽氣體引起之氟素原子則因擴散於通道14，而於通道14，結束作為缺陷而存在之不飽和鍵之故，亦可使構成通道14之IGZO的特性或信賴性提升者。
在上述之圖7及圖8之TFT的製造方法中，將鈍化膜18，在電漿CVD成膜裝置23中進行成膜，但經由乾蝕刻或濕蝕刻之閘極絕緣膜48的形成(圖7(E))，或經由濕剝離或灰化之光阻劑光罩51a的除去(圖7(F))亦在電漿CVD成膜裝置23中執行亦可。另外，經由乾蝕刻而實施閘極絕緣膜48的形成，且經由灰化而實施光阻劑
光罩51a的除去情況，乾蝕刻或灰化係與電漿CVD成膜同樣地在真空處理環境中加以實施之故，可將乾蝕刻，灰化及電漿CVD成膜，以同一處理室，或位於同一真空環境下之多處理室系統等之同一的真空處理裝置而實施進而可將處理室或真空處理裝置之構成作為簡潔之構成之同時，可防止經由水分的附著之IGZO膜40之缺陷的產生者。
以上，對於本發明，使用各實施形態而加以說明過，但本發明係並不加以限定於上述之各實施形態者。
例如，在上述之各實施形態中，作為半導體膜而使用IGZO膜40，但半導體膜係不限於此等，而亦可使用IGZO以外的氧化物半導體膜，例如，以ITZO、IGO、ZnO、AZO等之至少將氧化鋅作為構成元素而含有之氧化物半導體所構成的膜。另外，在上述之各實施形態中，對於作為電漿CVD成膜裝置，使用具備介電體所成之窗構件27，和處理室24以外之ICP天線26之感應耦合電漿裝置之情況加以說明過，但可適用本發明之電漿CVD成膜裝置係如為生成高密度電漿之感應耦合電漿裝置，並未加以限定於此等，而例如，在感應耦合電漿裝置中，窗構件則自介電體以外之其他材料所構成亦可，或將ICP天線加以準備於處理室內亦可。
另外，本發明之目的係將記錄實現上述各實施形態之機能的軟體的程式碼之記憶媒體，供給至電腦，
例如，控制器39，而控制器39的CPU則經由讀出收納於記憶媒體之程式碼而實行之時，亦加以達成。
此情況，從記憶媒體所讀出之程式碼本身則成為實現上述各實施形態之機能者，程式碼及記憶其程式碼之記憶媒體係成為構成本發明者。
另外，作為為了供給程式碼之記憶媒體，係例如，如可記憶RAM、NVRAM、軟式磁碟片(登錄商標)、硬碟、磁光碟、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等之光碟、磁帶、非揮發性之記憶卡、其他之ROM等之上述程式碼之構成即可。或者，上述程式碼係經由從網際網路，商用網路，或連接於區域網路等之未圖示之其他電腦或資料庫等進行下載之時而加以供給至控制器39亦可。
另外，經由實行控制器39所讀出之程式碼，不僅實現上述各實施形態之機能，而亦包含依據其程式碼的指示，在CPU上稼動的OS(作業系統)等則進行實際的處理之一部分或全部，經由其處理而實現上述之各實施形態之機能的情況。
更且，亦包含從記憶媒體所讀出之程式碼則加以寫入至具備於插入於控制器39之功能擴張板或連接於控制器39之功能擴張單元之記憶體之後，依據其程式碼的指示，具備於其功能擴張板或功能擴張單元之CPU等則進行實際的處理之一部分或全部，經由其處理而實現上述之各實施形態之機能的情況。
上述程式碼之形態係從目標碼，經由編譯器而實行之程式碼，供給至OS之指令碼資料等之形態而成亦可。
Claims (6)
- 一種半導體裝置之製造方法，係具備閘極電極，氧化物半導體所成之半導體膜及層積有絕緣膜於該半導體膜上之層積構造的半導體裝置之製造方法，其特徵為具有：經由將前述閘極電極作為光罩而利用，部分性地除去前述絕緣膜，使前述半導體膜，部分性地露出之半導體膜露出步驟，和加以混合鹵化矽氣體及含氮氣體，且從未含有氫之處理氣體，產生含鹵素且不含氫之電漿，至少將前述露出之半導體膜暴露於前述電漿，前述露出之半導體膜係被導體化，構成源極範圍及汲極範圍，以殘存之前述絕緣膜所被覆之半導體膜係構成通道的同時，由含鹵素之氮化矽膜所成之保護膜而被覆前述露出之半導體膜及殘存之前述絕緣膜的保護膜形成步驟者。
- 如申請專利範圍第1項記載之半導體裝置之製造方法，其中，在前述保護膜形成步驟中，對於以前述殘存之絕緣膜所被覆之半導體膜，從前述保護膜，使鹵素原子擴散者。
- 如申請專利範圍第1項或第2項記載之半導體裝置之製造方法，其中，在前述保護膜形成步驟中，使暴露於在前述露出之半導體膜之前述電漿的部分之阻抗率，較以在前述半導體膜之前述絕緣膜所被覆之部分的阻抗率為降低者。
- 如申請專利範圍第1項或第2項記載之半導體裝置之製造方法，其中，在前述層積構造中，從下方，以前述閘極電極，前述半導體膜及前述絕緣膜之順序加以層積，先行於前述半導體膜露出步驟，以光阻劑而被覆前述絕緣膜，從前述層積構造的下方，照射曝光用的光，將前述光阻劑進行曝光而顯像，在前述半導體膜露出步驟中，經由使用前述所顯像之光阻劑之蝕刻而部分性地除去前述絕緣膜，從前述層積構造之下方，照射曝光用的光時，對於將前述閘極電極作為光罩而利用，在前述顯像之光阻劑之寬度，使前述閘極電極之寬度反映者。
- 如申請專利範圍第1項或第2項記載之半導體裝置之製造方法，其中，在前述層積構造中，從下方，以前述半導體膜，前述絕緣膜及前述閘極電極之順序加以層積，先行於前述半導體膜露出步驟，以導電膜而被覆前述絕緣膜，以光阻劑而被覆前述導電膜，從前述層積構造的上方，照射曝光用的光而將前述光阻劑曝光而進行顯像，經由將前述所顯像之光阻劑作為光罩而利用，蝕刻前述導電膜，形成具有加以反映前述光阻劑之寬度的寬度之前述閘極電極，更且，經由將前述所顯像之光阻劑及前述所形成之閘極電極作為光罩而利用，蝕刻前述絕緣膜，形成具有加以反映前述閘極電極之寬度的寬度之前述絕緣膜者。
- 如申請專利範圍第1項或第2項記載之半導體裝置之製造方法，其中，前述氧化物半導體係至少將氧化鋅作為構成元素而含有者。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014-049797 | 2014-03-13 | ||
| JP2014049797A JP6412322B2 (ja) | 2014-03-13 | 2014-03-13 | 半導体デバイス、その製造方法、及びその製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201603145A TW201603145A (zh) | 2016-01-16 |
| TWI664678B true TWI664678B (zh) | 2019-07-01 |
Family
ID=54085643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104106666A TWI664678B (zh) | 2014-03-13 | 2015-03-03 | 半導體裝置、其製造方法以及製造裝置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6412322B2 (zh) |
| KR (1) | KR101851431B1 (zh) |
| CN (1) | CN104916779B (zh) |
| TW (1) | TWI664678B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6924943B2 (ja) * | 2017-05-12 | 2021-08-25 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
| CN109256429B (zh) * | 2018-08-03 | 2021-01-26 | Tcl华星光电技术有限公司 | 氧化物半导体薄膜晶体管及其制作方法 |
| US10749036B2 (en) | 2018-08-03 | 2020-08-18 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Oxide semiconductor thin film transistor having spaced channel and barrier strips and manufacturing method thereof |
| CN110828486B (zh) * | 2019-11-19 | 2023-05-12 | 云谷（固安）科技有限公司 | 显示面板的制作方法和显示面板 |
| CN114730713A (zh) * | 2019-12-31 | 2022-07-08 | 广州新视界光电科技有限公司 | 一种薄膜晶体管的制备方法 |
| CN112687706A (zh) * | 2020-12-29 | 2021-04-20 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及显示面板的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256735A (ja) * | 1985-05-10 | 1986-11-14 | Nec Corp | 半導体装置及びその製造方法 |
| TW200937638A (en) * | 2007-12-13 | 2009-09-01 | Idemitsu Kosan Co | Field effect transistor using oxide semiconductor and method for manufacturing the same |
| TW201234479A (en) * | 2010-08-20 | 2012-08-16 | Applied Materials Inc | Methods for forming a hydrogen free silicon containing dielectric film |
| CN103456793A (zh) * | 2012-06-04 | 2013-12-18 | 三星显示有限公司 | 薄膜晶体管、薄膜晶体管阵列面板及其制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100540130B1 (ko) * | 1998-04-23 | 2006-03-16 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 제조방법 |
| JP3148183B2 (ja) | 1998-08-31 | 2001-03-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP5015470B2 (ja) * | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
| JP4404881B2 (ja) * | 2006-08-09 | 2010-01-27 | 日本電気株式会社 | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 |
| KR100934328B1 (ko) * | 2007-12-05 | 2009-12-29 | 재단법인서울대학교산학협력재단 | 하부 게이트를 갖는 다결정 실리콘 박막 트랜지스터 및 그제조방법 |
| KR101412761B1 (ko) * | 2008-01-18 | 2014-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR101516050B1 (ko) * | 2008-08-27 | 2015-05-04 | 이데미쓰 고산 가부시키가이샤 | 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟 |
| WO2011048959A1 (en) * | 2009-10-21 | 2011-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5679143B2 (ja) * | 2009-12-01 | 2015-03-04 | ソニー株式会社 | 薄膜トランジスタならびに表示装置および電子機器 |
| KR101603768B1 (ko) * | 2009-12-22 | 2016-03-15 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 평판표시장치 |
| JP2012114245A (ja) * | 2010-11-25 | 2012-06-14 | Lg Display Co Ltd | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 |
| KR20180115808A (ko) * | 2011-10-07 | 2018-10-23 | 스미토모덴키고교가부시키가이샤 | 절연막 및 그 제조 방법 |
| WO2013052298A1 (en) * | 2011-10-07 | 2013-04-11 | Applied Materials, Inc. | Methods for depositing a silicon containing layer with argon gas dilution |
-
2014
- 2014-03-13 JP JP2014049797A patent/JP6412322B2/ja active Active
-
2015
- 2015-03-03 TW TW104106666A patent/TWI664678B/zh active
- 2015-03-12 KR KR1020150034341A patent/KR101851431B1/ko active IP Right Grant
- 2015-03-13 CN CN201510111838.2A patent/CN104916779B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256735A (ja) * | 1985-05-10 | 1986-11-14 | Nec Corp | 半導体装置及びその製造方法 |
| TW200937638A (en) * | 2007-12-13 | 2009-09-01 | Idemitsu Kosan Co | Field effect transistor using oxide semiconductor and method for manufacturing the same |
| TW201234479A (en) * | 2010-08-20 | 2012-08-16 | Applied Materials Inc | Methods for forming a hydrogen free silicon containing dielectric film |
| CN103456793A (zh) * | 2012-06-04 | 2013-12-18 | 三星显示有限公司 | 薄膜晶体管、薄膜晶体管阵列面板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201603145A (zh) | 2016-01-16 |
| KR101851431B1 (ko) | 2018-06-11 |
| KR20150107655A (ko) | 2015-09-23 |
| JP6412322B2 (ja) | 2018-10-24 |
| CN104916779B (zh) | 2019-07-30 |
| CN104916779A (zh) | 2015-09-16 |
| JP2015176885A (ja) | 2015-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI664678B (zh) | 半導體裝置、其製造方法以及製造裝置 | |
| US9034691B2 (en) | Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same | |
| US9252285B2 (en) | Display substrate including a thin film transistor and method of manufacturing the same | |
| JP6924943B2 (ja) | 成膜方法及び成膜装置 | |
| TWI747910B (zh) | 成膜方法及ｔｆｔ的製造方法 | |
| KR102091444B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
| EP2757589A2 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| JP6392061B2 (ja) | 電子デバイス、その製造方法、及びその製造装置 | |
| WO2018032918A1 (zh) | 薄膜晶体管及其制备方法、显示基板及显示装置 | |
| CN111081551A (zh) | 阵列基板的制造方法 | |
| CN105374827A (zh) | 显示设备和用于制造该显示设备的方法 | |
| US9117922B2 (en) | Thin film transistor, thin film transistor substrate and method of manufacturing thin film transistor substrate | |
| US9881945B2 (en) | Methods of manufacturing thin film transistor and array substrate | |
| TWI559549B (zh) | 薄膜電晶體及其製作方法 | |
| KR102280449B1 (ko) | 산화물 박막트랜지스터의 제조방법 | |
| CN108615735B (zh) | 一种阵列基板、显示装置及阵列基板的制作方法 | |
| CN107316897A (zh) | 显示基板、显示装置及显示基板的制作方法 | |
| CN105810743B (zh) | 薄膜晶体管及其制作方法 | |
| KR101073786B1 (ko) | 박막트랜지스터의 제조방법 | |
| TWI446546B (zh) | 薄膜電晶體及其製作方法 | |
| JP7130548B2 (ja) | 成膜方法及び成膜装置 | |
| KR20190124788A (ko) | 박막 트랜지스터 및 그 제조 방법, 디스플레이 패널 | |
| CN117198888A (zh) | 薄膜晶体管及薄膜晶体管的制作方法 |