TWI446546B - 薄膜電晶體及其製作方法 - Google Patents

Description

薄膜電晶體及其製作方法

本發明係關於一種薄膜電晶體及其製作方法，尤指一種可用於顯示面板之畫素結構中之具有氧化物半導體層的薄膜電晶體及其製作方法。

薄膜電晶體(thin film transistor,TFT)已經廣泛地應用於主動陣列式平面顯示面板中作為主動元件，用以驅動主動式液晶顯示面板、主動式有機電激發光顯示面板等裝置。其中，由於氧化物半導體薄膜電晶體具有低溫多晶矽薄膜電晶體的高載子移動率之電氣特性及非晶矽薄膜電晶體的高電性均勻性，故應用氧化物半導體薄膜電晶體之顯示裝置已漸漸成為業界技術發展之重要方向。

習知的薄膜電晶體包含一閘極、一源極、一汲極以及作為電晶體通道之一氧化物半導體層。以現有的製作技術製作薄膜電晶體時，通常會先利用微影蝕刻製程圖案化氧化物半導體層，然後再以金屬濺鍍製程形成一金屬層，接著以微影蝕刻製程圖案化此金屬層以形成資料線與薄膜電晶體之源極與汲極等構件。

然而，在此源極/汲極製程中，位於源極與汲極下方的氧化物半導體層常會因接觸到濺鍍製程之電漿或微影蝕刻製程之光阻液、蝕刻液，造成斷線或電性變異。因此，如何在薄膜電晶體製程中減少氧化物半導體層之損傷以提高電性可靠度實為相關技術者所欲改進之課題。

本發明之目的之一在於提供一種薄膜電晶體(thin film transistor，TFT)及其製作方法，以改善薄膜電晶體之電性可靠度。

本發明之一較佳實施例係提供一種薄膜電晶體，包括一基板、一閘極、一閘極絕緣層、一氧化物半導體層、一保護層、一源極以及一汲極。閘極、閘極絕緣層以及氧化物半導體層依序設置於基板上。保護層設置於氧化物半導體層上，且保護層之側邊係與氧化物半導體層之側邊切齊。源極與汲極設置於保護層上方。

本發明之一較佳實施例係提供一種製作薄膜電晶體之方法，其步驟如下。提供一基板，且形成一閘極於基板上。接著，形成一閘極絕緣層於閘極上，且形成一氧化物半導體層全面性覆蓋閘極絕緣層。隨後，形成一保護層全面性覆蓋氧化物半導體層。圖案化保護層以及氧化物半導體層，使保護層之側邊與氧化物半導體層之側邊切齊。

本發明提供一保護層設置於氧化物半導體層上方，且保護層之側邊與氧化物半導體層之側邊切齊，也就是說保護層與氧化物半導體層具有相同的圖案，亦即，保護層可完全重疊且覆蓋氧化物半導體。因此，本發明的保護層可有效避免後續製程中或環境中的電漿、水、氧氣、氫氣、清洗液或蝕刻液等直接接觸保護層下方的氧化物半導體層，以維持氧化物半導體層之完整性，進而提升薄膜電晶體之電性可靠度。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖。第1圖繪示了本發明之一較佳實施例之薄膜電晶體的示意圖。薄膜電晶體10包括一基板12、一閘極14、一閘極絕緣層16、一氧化物半導體層18、一保護層24、一源極26以及一汲極28。基板12可包括硬質基板例如玻璃基板、石英基板、塑膠基板等，或是其他可撓式材質的軟質基板。閘極14、源極26與汲極28之材質可為導電材料例如金屬，包括鋁、鉬、鉻、鎢、銅或上述金屬之組合。閘極絕緣層16之材質可包括例如氧化矽、氮化矽、氮氧化矽或其他介電材料。氧化物半導體層18之材料包括銦鎵鋅氧化物(In-Ga-Zn-O，IGZO)、銦鋅氧化物(In-Zn-O,IZO)、氧化鋅(ZnO)或上述材料之混合物。而保護層24之材料包括矽氧化物、鈦氧化物、鋁氧化物或上述材料之混合物。

閘極14設置於基板12上，閘極絕緣層16設置於閘極14上，氧化物半導體層18設置於閘極絕緣層16上，也就是說，閘極14、閘極絕緣層16以及氧化物半導體層18依序設置於基板12上。閘極14之面積較佳實質上大於或等於氧化物半導體層18之面積，以遮蔽氧化物半導體層18。藉此，可避免氧化物半導體層18因直接暴露於來自閘極14方向的光線而產生影響薄膜電晶體10之特性的感應電流。保護層24設置於氧化物半導體層18上，且保護層24之側邊係與氧化物半導體層18之側邊切齊。源極26與汲極28均設置於保護層24上方。保護層24具有至少二接觸洞24A，且源極26與汲極28分別經由相對應的各接觸洞24A與氧化物半導體層18相接觸。

值得注意的是，保護層24包括一第一保護層20與一第二保護層22依序設置於氧化物半導體層18上。第一保護層20與第二保護層22較佳由相同材料構成，且第一保護層20之一厚度較佳係實質上小於第二保護層22之一厚度，但不以此為限。其中形成第一保護層20的製程所使用的操作功率(power)小於形成第二保護層22的製程所使用的操作功率，可使形成第一保護層20的製程之沉積速度實質上小於形成第二保護層22的製程之沉積速度，也就是說，第一保護層20的一第一厚度均勻度可實質上小於第二保護層22的一第二厚度均勻度，其中厚度均勻度係指表面上各點的厚度值之差異，亦即第一保護層20的表面上各點的厚度值較為相近。此外，第一保護層20具有一第一薄膜密度，第二保護層22具有一第二薄膜密度，且第一薄膜密度係實質上大於第二薄膜密度，也就是說，第一保護層20之表面分子分佈密度係實質上大於第二保護層22之表面分子分佈密度。

請參考第2圖至第7圖。第2圖至第7圖繪示了本發明之一較佳實施例之薄膜電晶體的製作方法示意圖。本實施例以形成顯示面板之畫素結構中的薄膜電晶體為例。如第2圖所示，提供一基板12，且形成一閘極14於基板12上。基板12可包括硬質基板例如玻璃基板、石英基板、塑膠基板等，或是其他可撓式材質的軟質基板。形成閘極14的方法可以包含下列步驟：首先，於基板12上形成一第一金屬層(圖未示)，接著圖案化此第一金屬層以形成複數條閘極線(圖未示)與至少一閘極14。隨後，形成閘極絕緣層16於閘極14上，且形成一氧化物半導體層18’全面性覆蓋閘極絕緣層16。氧化物半導體層18’之材料包括銦鎵鋅氧化物(In-Ga-Zn-O，IGZO)、銦鋅氧化物(In-Zn-O,IZO)、氧化鋅(ZnO)或上述材料之混合物。

之後，如第3圖所示，形成一保護層24’全面性覆蓋氧化物半導體層18’。形成保護層24’的方法包括分段式沉積製程，其步驟包括：進行一第一沉積製程，形成一第一保護層20’全面性覆蓋氧化物半導體層18’；以及進行一第二沉積製程，形成一第二保護層22’全面性覆蓋第一保護層20’。其中第一保護層20’具有一第一薄膜密度，第二保護層22’具有一第二薄膜密度。第一保護層20’與第二保護層22’之材料包括矽氧化物、鈦氧化物、鋁氧化物或上述材料之混合物。其中第一沉積製程具有一第一操作功率(power)，第二沉積製程具有一第二操作功率，且第一操作功率係實質上小於第二操作功率。此外，第一沉積製程及第二沉積製程均可包括一化學氣相沉積(chemical vapor deposition，CVD)製程，例如電漿輔助化學氣相沉積(PECVD)製程或物理氣相沉積製程(physical vapor deposition，PVD)，例如濺鍍(sputter)製程。在本實施例中，以物理氣相沉積製程形成保護層24’為例，在進行第一沉積製程時所使用的第一操作功率小於進行第二沉積製程時所使用的第二操作功率，也就是說，第一沉積製程的氣體分子解離率會小於第二沉積製程的氣體分子解離率，因此，第一沉積速率將實質上小於第二沉積速率，使第一保護層20’之表面的厚度均勻度實質上小於第二保護層22’之表面的厚度均勻度，其中厚度均勻度係指表面上各點的厚度值之差異。並且，在第一沉積速率小於第二沉積速率之情況下，第一薄膜密度係實質上大於第二薄膜密度，亦即第一保護層20’之表面分子分佈密度係實質上大於第二保護層22’之表面分子分佈密度。沉積速率也可藉由改變前驅物種類、前驅物流速或濃度、反應腔壓力、反應腔溫度或電漿操作條件等進行調整。

值得注意的是，由於在形成第一保護層20’之前，氧化物半導體層18’之表面係直接暴露於環境中，為避免對氧化物半導體層18’造成直接的損傷，因此本發明先以具有第一操作功率的第一沉積製程例如操作功率較低的物理氣相沉積製程，形成第一保護層20’完全覆蓋氧化物半導體層18’，以確保氧化物半導體層18’的完整性。此外，仍須符合產能之考量，因此在第一保護層20’已形成於氧化物半導體層18’上，也就是說，氧化物半導體層18’未直接暴露於環境中後，可進一步採用具有第二操作功率的第二沉積製程例如操作功率較高的物理氣相沉積製程以增加沉積速率，形成第二保護層22’完全覆蓋第一保護層20’，以節省形成具有預定高度之保護層24’所需的沉積時間，也就是說，以維持保護層24’的量產性，且縮減生成保護層24’所耗的時間。另外，形成氧化物半導體層18’之步驟與形成保護層24’之步驟可在同一反應腔室中進行，亦有利於減少製程時間。

接著，如第4圖所示，進行一微影蝕刻製程以圖案化第一保護層20’、第二保護層22’以及氧化物半導體層18’，其步驟包括：形成一圖案化光罩層(圖未示)於保護層24’上，且圖案化光罩層部分重疊保護層24’；去除未被圖案化光罩層覆蓋的保護層24’以及氧化物半導體層18’；以及去除圖案化光罩層。此製程可使第一保護層20之側邊與第二保護層22之側邊與氧化物半導體層18之側邊切齊。值得注意的是，蝕刻製程進行時，保護層24可有效避免製程中清洗液或蝕刻液等直接接觸保護層24下方的氧化物半導體層18，減少氧化物半導體層18的損傷。此外，保護層24以及氧化物半導體層18可用具有相同圖案的光罩，亦即同一圖案化光罩層，進行所在位置及形狀的定義，例如：在本實施例中，所定義的保護層24之寬度以及所定義的氧化物半導體層18之寬度均實質上相等於閘極14之寬度，但不以此為限，因此，在蝕刻製程完成後，剩餘的保護層24仍可完全重疊且覆蓋剩餘的氧化物半導體層18，避免氧化物半導體 層18直接暴露於環境中，以保持氧化物半導體層18之性質。

如第5圖所示，隨後，再進行一微影蝕刻製程以形成至少二接觸洞24A於保護層24中，接觸洞24A用於部分暴露氧化物半導體層18，使氧化物半導體層18可透過接觸洞24A與後續形成的源極(圖未示)與汲極(圖未示)相連接。另外，圖案化氧化物半導體層18’與保護層24’之步驟與形成接觸洞24A之步驟也可利用同一半色調光罩(half-tone mask)達成，以減少光罩使用數。更詳細地說，半色調光罩包含一透明基板以及設於透明基板上之一遮蔽圖案與至少二半透區域(half-tone region)，其中遮蔽圖案係用於定義剩餘的氧化物半導體層18與剩餘的保護層24之圖案，而複數個半透區域係用於定義接觸洞的圖案。其步驟包括：形成一光阻層(圖未示)於保護層24’上，光阻層的材質包括感光性樹脂；使用半色調光罩作為罩幕進行曝光顯影步驟，以將半色調光罩之圖案轉移至光阻層，形成一第一圖案化光罩層(圖未示)於保護層24’上；去除未被第一圖案化光罩層覆蓋的保護層24’以及氧化物半導體層18’，並形成一第二圖案化光罩層用於暴露接觸洞24A的預定位置；去除未被第二圖案化光罩層覆蓋的保護層24’，以形成接觸洞24A於保護層24中；最後去除第二圖案化光罩層。其中，形成第二圖案化光罩層的方法，包括以去除未被第一圖案化光罩層覆蓋的保護層24’以及氧化物半導體層18’時所進行的一乾蝕刻製程或一濕蝕刻製程，同時去除第一圖案化光罩層較薄的部分，也就是接觸洞24A的預定位置，以形成第二圖案化光罩層。此外，也可額外進行一灰化步驟去除第一圖案化光罩層較薄的部分，以形成第二圖案化光罩層。位於同一閘極14上方的保護層24中所形成的複數個接觸洞24A，該等接觸洞24A之間距D1或被接觸洞24A暴露的氧化物半導體層18之間距實質上相等於後續形成的薄膜電晶體的通道區之長度。

形成接觸洞24A於保護層24中後，如第6圖所示，形成一第二金屬層(圖未示)於保護層24上，且圖案化第二金屬層以形成複數條資料線(圖未示)、至少一源極26與至少一汲極28，其中源極26與汲極28分別經由保護層24中的各接觸洞24A與氧化物半導體層18相接觸。至此，已完成本發明之薄膜電晶體10。

為使本發明之薄膜電晶體10亦適用於顯示面板之畫素結構中。隨後，如第7圖所示，可進一步形成一平坦絕緣層32於源極26與汲極28上方，平坦絕緣層32之材質可為有機透明絕緣材料例如：樹脂；之後去除部分平坦絕緣層32，去除的方法包括進行一乾蝕刻製程，使平坦絕緣層32具有至少一接觸洞32A，且平坦絕緣層32之接觸洞32A至少部分暴露出汲極28；以及於平坦絕緣層32上形成一透明電極層(圖未示)，其材質可為透明導電材料例如銦錫氧化物(ITO)或銦鋅氧化物(IZO)等，並圖案化透明電極層以形成透明畫素電極34，其中，透明畫素電極34經由平坦絕緣層32之接觸洞32A與汲極28電性連接。

綜上所述，本發明提供一保護層設置於氧化物半導體層上方，其中保護層之側邊與氧化物半導體層之側邊切齊，也就是說，保護層與氧化物半導體層具有相同的圖案，亦即，在圖案化保護層以及氧化物半導體時，保護層可完全重疊且覆蓋氧化物半導體。此外，本發明的保護層係經由分段式沉積製程形成，包括先實施具有較低操作功率的第一沉積製程，形成第一保護層完全覆蓋氧化物半導體層，以第一保護層提供氧化物半導體層初步保護效果，再實施具有較高操作功率的第二沉積製程形成第二保護層，以維持保護層的量產性，避免製程時間過長。因此，本發明的保護層以及分段式保護層沉積製程可有效避免製程中或環境中的電漿、水、氧氣、氫氣、清洗液或蝕刻液等直接接觸保護層下方的氧化物半導體層，以維持氧化物半導體層之完整性，進而提升薄膜電晶體之電性可靠度。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10．．．薄膜電晶體

12．．．基板

14．．．閘極

16．．．閘極絕緣層

18,18’‧‧‧氧化物半導體層

20,20’‧‧‧第一保護層

22,22’‧‧‧第二保護層

24,24’‧‧‧保護層

24A‧‧‧接觸洞

26‧‧‧源極

28‧‧‧汲極

32‧‧‧平坦絕緣層

34‧‧‧透明畫素電極

D1‧‧‧間距

第1圖繪示了本發明之一較佳實施例之薄膜電晶體的示意圖。

第2圖至第7圖繪示了本發明之一較佳實施例之薄膜電晶體的製作方法示意圖。

10．．．薄膜電晶體

12．．．基板

14．．．閘極

16．．．閘極絕緣層

18．．．氧化物半導體層

20．．．第一保護層

22．．．第二保護層

24．．．保護層

26．．．源極

28．．．汲極

24A．．．接觸洞

Claims (10)

1. 一種薄膜電晶體(thin film transistor，TFT)，包括：一基板；一閘極，設置於該基板上；一閘極絕緣層，設置於該閘極上；一氧化物半導體層，設置於該閘極絕緣層上；一保護層，包括一第一保護層與一第二保護層依序設置於該氧化物半導體層上，且該第一保護層之側邊與該第二保護層之側邊係與該氧化物半導體層之側邊切齊，其中該第一保護層具有一第一薄膜密度，該第二保護層具有一第二薄膜密度，且該第一薄膜密度係實質上大於該第二薄膜密度；以及一源極與一汲極，設置於該保護層上方。
2. 如請求項1所述之薄膜電晶體，其中該氧化物半導體層之材料包括銦鎵鋅氧化物(In-Ga-Zn-O，IGZO)、銦鋅氧化物(In-Zn-O,IZO)、氧化鋅(ZnO)或上述材料之混合物。
3. 如請求項1所述之薄膜電晶體，其中該保護層具有至少二接觸洞，且該源極與該汲極分別經由各該接觸洞與該氧化物半導體層相接觸。
4. 如請求項1所述之薄膜電晶體，其中該閘極之面積實質上大於或 等於該氧化物半導體層之面積，以遮蔽該氧化物半導體層。
5. 一種製作薄膜電晶體的方法，包括下列步驟：提供一基板；形成一閘極於該基板上；形成一閘極絕緣層於該閘極上；形成一氧化物半導體層全面性覆蓋該閘極絕緣層；形成一保護層全面性覆蓋該氧化物半導體層，其中形成該保護層的步驟包括：進行一第一沉積製程，形成一第一保護層全面性覆蓋該氧化物半導體層；以及進行一第二沉積製程，形成一第二保護層全面性覆蓋該第一保護層，該第一沉積製程具有一第一操作功率(power)，該第二沉積製程具有一第二操作功率，且該第一操作功率係實質上小於該第二操作功率；以及圖案化該第一保護層、該第二保護層以及該氧化物半導體層，使該第一保護層之側邊與該第二保護層之側邊與該氧化物半導體層之側邊切齊。
6. 如請求項5所述之製作薄膜電晶體的方法，其中形成該氧化物半導體層之材料包括銦鎵鋅氧化物(In-Ga-Zn-O，IGZO)、銦鋅氧化物(In-Zn-O，IZO)、氧化鋅(ZnO)或上述材料之混合物。
7. 如請求項5所述之製作薄膜電晶體的方法，其中圖案化該氧化物半導體層與該保護層之步驟包括：形成一圖案化光罩層於該保護層上，且該圖案化光罩層部分重疊該保護層；去除未被該圖案化光罩層覆蓋的該保護層以及該氧化物半導體層；以及去除該圖案化光罩層。
8. 如請求項5所述之製作薄膜電晶體的方法，其中於圖案化該保護層與該氧化物半導體層的步驟後，另包括形成至少二接觸洞於該保護層中，以部分暴露該氧化物半導體層。
9. 如請求項8所述之製作薄膜電晶體的方法，其中於形成該等接觸洞之步驟之後，另包括：形成一金屬層於該保護層上；以及圖案化該金屬層以形成一源極與一汲極，其中該源極與該汲極分別經由各該接觸洞與該氧化物半導體層相接觸。
10. 如請求項5所述之製作薄膜電晶體的方法，其中形成該氧化物半導體層的步驟與形成該保護層的步驟可在同一反應腔室中進行。