CN105810743B - 薄膜晶体管及其制作方法 - Google Patents
薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN105810743B CN105810743B CN201410839667.0A CN201410839667A CN105810743B CN 105810743 B CN105810743 B CN 105810743B CN 201410839667 A CN201410839667 A CN 201410839667A CN 105810743 B CN105810743 B CN 105810743B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist pattern
- conductivity
- channel layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管，包括栅极、栅极绝缘层、通道层、源极以及漏极。所述栅极绝缘层覆盖所述栅极。所述通道层设置于所述栅极绝缘层上与所述栅极相对应的位置。所述源极与漏极形成在所述栅极绝缘层与所述通道层上且分别覆盖所述通道层的两端。所述通道层包括第二导电率区域与二第一导电率区域。所述二第一导电率区域未被所述源极或漏极覆盖并分别位于所述通道层邻近所述源极与漏极的位置。所述第二导电率区域位于所述第一导电率区域的两侧。所述第一导电率区域的导电率低于所述第二导电率区域的导电率。本发明还提供所述薄膜晶体管的制作方法。本发明所提供的薄膜晶体管及其制作方法能够形成没有刻蚀阻挡层的薄膜晶体管，降低薄膜晶体管的厚度。
Description
技术领域
本发明涉及一种薄膜晶体管及其制作方法。
背景技术
在制作金属氧化物薄膜晶体管时，由于由金属氧化物所形成的通道层在刻蚀形成源极及漏极时容易被损坏，通常需要在该通道层上额外设置一刻蚀阻挡层以保护通道层。然而，该刻蚀阻挡层不仅增加了薄膜晶体管的整体厚度，而且会因为需要添加额外的制程而增加了生产成本。
此外，目前随着显示面板分辨率越来越高，单个薄膜晶体管的尺寸越来越小，即使在不很高的电压下，也可产生很强的电场，从而易导致出现热载流子，产生热载流子效应。然而，热载流子效应对电子元器件有很大的害处，极易导致薄膜晶体管失效。
发明内容
鉴于此，有必要提供一种薄膜晶体管。所述薄膜晶体管包括栅极、栅极绝缘层、通道层、源极以及漏极。所述栅极绝缘层覆盖所述栅极。所述通道层设置于所述栅极绝缘层上与所述栅极相对应的位置。所述源极与漏极形成在所述栅极绝缘层与所述通道层上且分别覆盖所述通道层的两端。所述通道层包括第二导电率区域与二第一导电率区域。所述二第一导电率区域未被所述源极或漏极覆盖并分别位于所述通道层邻近所述源极与漏极的位置。所述第二导电率区域位于所述第一导电率区域的两侧。所述第一导电率区域的导电率低于所述第二导电率区域的导电率。
还有必要提供一种薄膜晶体管的制作方法，该方法包括：
提供基板，并在该基板上形成栅极；
在所述基板上形成覆盖所述栅极的栅极绝缘层，并在所述栅极绝缘层上依次形成半导体层与第一光阻层；
图案化该第一光阻层以形成正对所述栅极的第一光阻图案；
刻蚀未被所述第一光阻图案覆盖的半导体层以形成通道层；
去除该第一光阻图案两侧的部分以露出部分通道层；
在所述基板上形成覆盖所述栅极绝缘层、通道层以及第一光阻图案的金属层，并在所述金属层上形成第二光阻层；
图案化该第二光阻层以形成第二光阻图案，所述第二光阻图案在所述栅极绝缘层及通道层上的正投影的位置与所述第一光阻图案相隔一预定的距离；
刻蚀未被所述第二光阻图案覆盖的金属层以形成源极与漏极，并露出未被所述源极、漏极以及第一光阻图案覆盖的部分通道层；
对未被所述源极、漏极以及第一光阻图案覆盖的部分通道层进行降低导电率的处理以形成第一导电率区域；以及
去除所述第一光阻图案与第二光阻图案。
与现有技术相对比，本发明所提供的薄膜晶体管及其制作方法，能够形成没有刻蚀阻挡层的薄膜晶体管，降低薄膜晶体管的厚度，同时形成第一导电率区域以抑制热载流子效应，提高薄膜晶体管的稳定性，从而形成理想的薄膜晶体管。
附图说明
图1是本发明薄膜晶体管的示意图。
图2是图1中薄膜晶体管的制作方法的流程图。
图3至图14是图2中各步骤流程的剖视图。
主要元件符号说明
| 薄膜晶体管 | 100 |
| 基板 | 110 |
| 栅极 | 120 |
| 栅极绝缘层 | 130 |
| 半导体层 | 140 |
| 通道层 | 142 |
| 第一光阻层 | 150 |
| 第一光阻图案 | 152 |
| 金属层 | 160 |
| 源极 | 162 |
| 漏极 | 164 |
| 第二光阻层 | 170 |
| 第二光阻图案 | 172 |
| 第一导电率区域 | 142a |
| 第二导电率区域 | 142b |
| 光罩 | 310 |
| 灰阶光罩 | 320 |
| 步骤 | S201~S210 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1，图1为本发明薄膜晶体管100的示意图。所述薄膜晶体管100包括基板110、栅极120、栅极绝缘层130、通道层142、源极162以及漏极164。在本实施方式中，所述基板110为玻璃基板。所述栅极120设置于所述基板110上。所述栅极绝缘层130设置于所述基板110上并覆盖所述栅极120。所述通道层142设置于所述栅极绝缘层130上与所述栅极120相对应的位置。所述源极162与漏极164形成在所述栅极绝缘层130与所述通道层142上且分别覆盖所述通道层142的两端。
所述通道层142包括二第一导电率区域142a与第二导电率区域142b。所述二第一导电率区域142a未被所述源极162或漏极164覆盖并分别位于所述通道层142邻近所述源极162与漏极164的位置。所述第二导电率区域142b位于所述通道层142被所述源极162与漏极164覆盖的位置以及所述二低导电区域142a之间。
所述第一导电率区域142a的导电率低于所述第二导电率区域142b的导电率。所述二第一导电率区域142a的导电率相同。具体地，在一实施方式中，所述第一导电率区域142a的载流子浓度低于所述通道层142其它区域的载流子浓度。在另一实施方式中，所述第一导电率区域142a的电阻高于所述通道层142其它区域的电阻。在再一实施方式中，所述第一导电率区域142a的电子迁移率低于所述通道层142其它区域的电子迁移率。
由此，经过该第一导电率区域142a的电子速度会降低，热载流子效应被抑制，从而提高所述薄膜晶体管100的稳定性。在本实施方式中，所述二第一导电率区域142a的宽度均为所述通道层142的宽度的十分之一，以使得在保证抑制热载流子效应的同时不会对所述薄膜晶体管100的导电率有影响。
请参阅图2，图2为薄膜晶体管100制作方法的流程图。该方法包括如下步骤：
步骤S201，请参阅图3，提供基板110，并在该基板110上形成栅极120。具体地，先在该基板110上形成一金属层，然后利用光刻蚀工艺将该金属层图案化为所述栅极120。
所述基板110的材质可以选自玻璃、石英、有机聚合物或其它可适用的透明材料。所述栅极120的材质为金属或其它导电材料，例如合金、金属氧化物、金属氮化物或金属氮氧化物等。
步骤S202，请参阅图4，在所述基板110上形成覆盖所述栅极120的栅极绝缘层130，并在所述栅极绝缘层130上依次形成半导体层140及第一光阻层150。所述栅极绝缘层130的材质可以选自无机材料（例如氧化硅、氮化硅以及氮氧化硅等）、有机材料或其它可适用的材料及其组合。所述栅极绝缘层130形成的方法包括等离子体化学气相沉积工艺。所述半导体层140的材料可以选自非晶硅、多晶硅或氧化半导体等适用于薄膜晶体管中通道层之材料。所述第一光阻层150为正光阻，其被光线照射到的部分能够溶于光阻显影液，而未被光线照射的部分则不会溶于光阻显影液。在其它实施方式中，所述第一光阻层150也可以使用特性相反的负光阻。
步骤S203，图案化该第一光阻层150以形成第一光阻图案152。其中，该第一光阻图案152的位置正对所述栅极120。步骤S204，刻蚀未被该第一光阻图案152覆盖的半导体层140以形成通道层142。步骤S205，去除该第一光阻图案152两侧的部分以露出部分通道层142。
下面会详述上述形成第一光阻图案152与通道层142的两种实施方式。其中，图5示出了第一实施方式中形成第一光阻图案152的方法，图6示出了第一实施方式中形成通道层142的方法。图7示出了第二实施方式中形成第一光阻图案152的方法，图8示出了第二实施方式中形成通道层142的方法。
具体地，请参阅图5，在所述第一实施方式中，该图案化的第一光阻图案152是利用一位置正对所述栅极120的光罩310对该第一光阻层150进行曝光显影的方法所形成的。其中，所述光罩310具有均匀的透光率，因此，在曝光显影后，所述第一光阻图案152具有均匀的厚度。接着，请参阅图6，去除该第一光阻图案152两侧的部分以暴露出部分通道层142。之后，请参阅图9，通过O2或O3的等离子体对该第一光阻图案152进行灰化处理，将该第一光阻图案152从厚度与宽度上整体减小，从而该第一光阻图案152两侧的部分被去除以露出部分通道层142。
请参阅图7，在所述第二实施方式中，该图案化的第一光阻图案152是利用一位置正对所述栅极120的灰阶光罩320对该第一光阻层150进行曝光显影的所方法形成厚度不同的阶梯状第一光阻图案152。所述灰阶光罩320中间位置的透光率比两侧低，因此，在曝光显影后，所述第一光阻图案152呈中间厚两侧薄的阶梯状图案。接着，请参阅图8，去除该第一光阻图案152两侧的部分以暴露出部分通道层142。之后，请参阅图9，通过O2或O3的等离子体对该第一光阻图案152进行灰化处理，对该第一光阻图案152的厚度进行整体减薄，该第一光阻图案152两侧较薄的部分先被去除，而中间较厚的部分被保留，从而通道层142的两侧被露出。
步骤S206，请参阅图10，在所述基板110上形成覆盖该栅极绝缘层130、通道层142以及第一光阻图案150的金属层160，并在所述金属层160上形成第二光阻层170。所述金属层160的材质为金属或其它导电材料，例如合金、金属氧化物、金属氮化物或金属氮氧化物等。在本实施方式中，所述第二光阻层170为正光阻，其被光线照射到的部分能够溶于光阻显影液，而未被光线照射的部分则不会溶于光阻显影液。在其它实施方式中，所述第二光阻层170也可以使用特性相反的负光阻。由于该第一光阻图案152两侧漏出了部分通道层142，使得所述金属层160与所述通道层142相接触。
步骤S207，请参阅图11，图案化该第二光阻层170以形成第二光阻图案172。其中，该第二光阻图案172在所述栅极绝缘层130及通道层142上的正投影的位置与该第一光阻图案152相隔一预定的距离。在本实施方式中，所述预定的距离为所述通道层142长度的十分之一。该图案化的第二光阻图案172是利用光罩对该第二光阻层170进行曝光显影的方法所形成的。
步骤S208，请参阅图12，刻蚀未被该第二光阻图案172覆盖的金属层160以形成源极162与漏极164，并露出未被所述源极162、漏极164以及第一光阻图案152覆盖的部分通道层142。此时，由于该第一光阻图案152覆盖在该通道层142上，能够保护该通道层142中间不被破坏，起到了传统制程中的刻蚀阻挡层的作用。
步骤S209，请参阅图13，对未被所述源极162、漏极164以及第一光阻图案152覆盖的部分通道层142进行降低导电率的处理以形成第一导电率区域142a。具体地，可通过等离子体注入、离子注入或载流子注入等方式处理所述第一导电率区域142a，使该区域的载流子浓度降低、电阻增加或电子迁移率降低，以降低其导电率，由此来抑制热载流子效应，从而提高所述薄膜晶体管100的稳定性。
步骤S210，请参阅图14，去除该第一光阻图案150与第二光阻图案170。至此，该薄膜晶体管基板100制作完成。
以上实施例仅用以说明本发明的技术方案而非限制，图示中出现的上、下、左及右方向仅为了方便理解，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。
Claims (11)
1.一种薄膜晶体管，所述薄膜晶体管包括栅极、栅极绝缘层、通道层、源极以及漏极，所述栅极绝缘层覆盖所述栅极，所述通道层设置于所述栅极绝缘层上与所述栅极相对应的位置，所述源极与漏极形成在所述栅极绝缘层与所述通道层上且分别覆盖所述通道层的两端，其特征在于，所述通道层包括三个第二导电率区域与两个第一导电率区域，所述两个第一导电率区域未被所述源极或漏极覆盖并分别位于所述通道层邻近所述源极与漏极的位置，所述三个第二导电率区域包括所述通道层被所述源极与漏极覆盖的两个区域以及所述通道层位于所述两个第一导电率区域之间的区域，两个第一导电率区域的导电率相同，三个第二导电率区域的导电率相同，所述第一导电率区域的导电率低于所述第二导电率区域的导电率。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述两个第一导电率区域的宽度分别为所述通道层的宽度的十分之一。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述第一导电率区域的载流子浓度低于所述通道层其它区域的载流子浓度。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述第一导电率区域的电阻高于所述通道层其它区域的电阻。
5.如权利要求1所述的薄膜晶体管，其特征在于，所述第一导电率区域的电子迁移率低于所述通道层其它区域的电子迁移率。
6.一种薄膜晶体管的制作方法，该方法包括：
提供基板，并在该基板上形成栅极；
在所述基板上形成覆盖所述栅极的栅极绝缘层，并在所述栅极绝缘层上依次形成半导体层与第一光阻层；
图案化该第一光阻层以形成正对所述栅极的第一光阻图案；
刻蚀未被所述第一光阻图案覆盖的半导体层以形成通道层；
去除该第一光阻图案两侧的部分以露出部分通道层；
在所述基板上形成覆盖所述栅极绝缘层、通道层以及第一光阻图案的金属层，并在所述金属层上形成第二光阻层；
图案化该第二光阻层以形成第二光阻图案，所述第二光阻图案在所述栅极绝缘层及通道层上的正投影的位置与所述第一光阻图案相隔一预定的距离；
刻蚀未被所述第二光阻图案覆盖的金属层以形成源极与漏极，并露出未被所述源极、漏极以及第一光阻图案覆盖的部分通道层；
对未被所述源极、漏极以及第一光阻图案覆盖的裸露的部分通道层进行降低导电率的处理以形成第一导电率区域，其中被所述源极、漏极以及第一光阻图案覆盖的部分通道层形成第二导电率区域，第一导电率区域的导电率低于第二导电率区域的导电率；以及
去除所述第一光阻图案与第二光阻图案。
7.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，该图案化的第一光阻图案是利用一位置正对所述栅极的光罩对该第一光阻层进行曝光显影的方法所形成的，所述光罩具有均匀的透光率，在曝光显影后，所述第一光阻图案具有均匀的厚度。
8.如权利要求7所述的薄膜晶体管的制作方法，其特征在于，通过O2或O3的等离子体对该第一光阻图案进行灰化处理，将该第一光阻图案从厚度与宽度上整体减小，从而该第一光阻图案两侧的部分被去除以露出部分通道层。
9.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，该图案化的第一光阻图案是利用一位置正对所述栅极的灰阶光罩对该第一光阻层进行曝光显影的所方法形成厚度不同的阶梯状第一光阻图案，所述灰阶光罩中间位置的透光率比两侧低，在曝光显影后，所述第一光阻图案呈中间厚两侧薄的阶梯状图案。
10.如权利要求9所述的薄膜晶体管的制作方法，其特征在于，通过O2或O3的等离子体对该第一光阻图案进行灰化处理，对该第一光阻图案的厚度进行整体减薄，该第一光阻图案两侧较薄的部分先被去除，而中间较厚的部分被保留，从而通道层的两侧被露出。
11.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，通过等离子体注入、离子注入或载流子注入的方式处理所述第一导电率区域，使该第一导电率区域的载流子浓度降低、电阻增加或电子迁移率降低，以降低所述第一导电率区域的导电率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410839667.0A CN105810743B (zh) | 2014-12-30 | 2014-12-30 | 薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410839667.0A CN105810743B (zh) | 2014-12-30 | 2014-12-30 | 薄膜晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105810743A CN105810743A (zh) | 2016-07-27 |
| CN105810743B true CN105810743B (zh) | 2019-01-25 |
Family
ID=56979958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410839667.0A Active CN105810743B (zh) | 2014-12-30 | 2014-12-30 | 薄膜晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105810743B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783953B (zh) * | 2016-12-26 | 2019-05-31 | 武汉华星光电技术有限公司 | 薄膜晶体管及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1725510A (zh) * | 2004-07-22 | 2006-01-25 | 广辉电子股份有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN102763202A (zh) * | 2010-02-19 | 2012-10-31 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN103545378A (zh) * | 2013-11-05 | 2014-01-29 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100584715B1 (ko) * | 2004-04-06 | 2006-05-29 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| WO2011004624A1 (ja) * | 2009-07-09 | 2011-01-13 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
-
2014
- 2014-12-30 CN CN201410839667.0A patent/CN105810743B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1725510A (zh) * | 2004-07-22 | 2006-01-25 | 广辉电子股份有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN102763202A (zh) * | 2010-02-19 | 2012-10-31 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN103545378A (zh) * | 2013-11-05 | 2014-01-29 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105810743A (zh) | 2016-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9024318B2 (en) | Thin film transistor substrate manufacturing method thereof, display | |
| JP2016189460A5 (ja) | 半導体装置及びその製造方法 | |
| US20160172389A1 (en) | Thin film transistor and manufacturing method thereof | |
| WO2015100894A1 (zh) | 显示装置、阵列基板及其制造方法 | |
| TWI664678B (zh) | 半導體裝置、其製造方法以及製造裝置 | |
| US20180097116A1 (en) | Thin film transistor and method of manufacturing same | |
| TWI573226B (zh) | 薄膜電晶體基板及其製作方法 | |
| CN104882415B (zh) | Ltps阵列基板及其制造方法 | |
| JP2006332603A5 (zh) | ||
| US9379251B1 (en) | Self-aligned metal oxide thin film transistor and method of making same | |
| CN108878515B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| CN105810743B (zh) | 薄膜晶体管及其制作方法 | |
| CN104681626A (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板 | |
| WO2016197400A1 (zh) | Ltps阵列基板及其制造方法 | |
| US20160035893A1 (en) | Pixel structure and manufacturing method thereof | |
| CN103050441B (zh) | 氧化物薄膜晶体管制程方法 | |
| CN105374687B (zh) | 薄膜晶体管的制造方法 | |
| CN105632920B (zh) | 薄膜晶体管基板的制作方法 | |
| TWI599050B (zh) | 薄膜電晶體及其製作方法 | |
| CN104282767B (zh) | 薄膜晶体管及其制造方法 | |
| CN109638034A (zh) | 显示面板的制造方法 | |
| KR101339385B1 (ko) | 수직형 유기 발광 트랜지스터 및 그의 제조방법 | |
| CN106847745A (zh) | 一种低温多晶硅基板的制作方法和低温多晶硅基板 | |
| KR20190124788A (ko) | 박막 트랜지스터 및 그 제조 방법, 디스플레이 패널 | |
| JP2007036207A5 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161125 Address after: Guangdong province Shenzhen city Baoan District town Longhua tenth Industrial Zone tabulaeformis East Ring Road No. 2 two Applicant after: Hongfujin Precise Industry (Shenzhen) Co., Ltd. Applicant after: Hon Hai Precision Industry Co., Ltd. Address before: Taiwan Hsinchu County Chinese jhubei City, Taiwan 1 yuan a Street No. 7 Building 1 Applicant before: YEXIN TECHNOLOGY CONSULATION CO., LTD. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |