TWI573226B - 薄膜電晶體基板及其製作方法 - Google Patents

薄膜電晶體基板及其製作方法 Download PDF

Info

Publication number
TWI573226B
TWI573226B TW102126810A TW102126810A TWI573226B TW I573226 B TWI573226 B TW I573226B TW 102126810 A TW102126810 A TW 102126810A TW 102126810 A TW102126810 A TW 102126810A TW I573226 B TWI573226 B TW I573226B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
channel layer
drain
thin film
Prior art date
Application number
TW102126810A
Other languages
English (en)
Other versions
TW201505127A (zh
Inventor
安生健二
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW102126810A priority Critical patent/TWI573226B/zh
Priority to CN201310328020.7A priority patent/CN104347639A/zh
Priority to US14/145,688 priority patent/US9117922B2/en
Publication of TW201505127A publication Critical patent/TW201505127A/zh
Application granted granted Critical
Publication of TWI573226B publication Critical patent/TWI573226B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Description

薄膜電晶體基板及其製作方法
本發明涉及一種薄膜電晶體基板及其製作方法。
液晶顯示器因其功耗小、成本低和無輻射等特點，近年來得到了廣泛的應用。液晶顯示器一般包括薄膜電晶體基板、彩色濾光基板以及夾設在兩基板之間的液晶層。所述薄膜電晶體基板包括由多個薄膜電晶體所組成的陣列。所述薄膜電晶體用於控制液晶顯示器的資料寫入，其包括閘極、通道層、源極以及漏極等結構。其中，所述通道層通常由非晶矽、多晶矽或非晶氧化物半導體等材料形成。但是，使用非晶氧化物半導體作為通道層的薄膜電晶體基板在製造過程中容易因為在形成源極與漏極等結構時導致電子遷移率下降，從而影響液晶顯示器的顯示效果，導電效果易不穩定，具體表現為部分截止電流Ioff和閾值電壓Vth偏高，進而致使液晶顯示器的顯示畫面經常會產生異常。
鑒於此，有必要提供一種薄膜電晶體基板。所述薄膜電晶體基板包括基板、閘極、第一絕緣層、通道層、源極、汲極以及第二絕緣層。所述閘極形成於所述基板上。所述第一絕緣層形成於所述基板上並覆蓋所述閘極。所述通道層形成於所述第一絕緣層上且 正對所述閘極。所述源極和汲極形成於所述第一絕緣層與通道層上且彼此間隔以露出所述通道層。所述第二絕緣層形成於所述第一絕緣層上並覆蓋所述源極、通道層與汲極。所述通道層的材質為非晶氧化物半導體。所述通道層包括每立方釐米所包含的氧離子的數量為1×1018至1×1021的高氧離子濃度區域。
還有必要提供一種薄膜電晶體基板之製作方法，其包括如下步驟：提供一基板，並在所述基板上形成閘極；形成第一絕緣層以覆蓋所述基板和閘極；在所述第一絕緣層上正對所述閘極的位置形成通道層，所述通道層由非晶氧化物半導體形成；形成覆蓋所述第一絕緣層和通道層的金屬層以及覆蓋所述金屬層的光阻層；對所述光阻層進行圖案化曝光顯影並對金屬層進行蝕刻，得到形成在所述第一絕緣層上且分別與通道層的相對兩側連接的源極和汲極；將氧離子注入所述通道層；以及去除所述光阻層，並形成覆蓋所述第一絕緣層、源極、汲極和通道層的第二絕緣層。
本發明所提供的薄膜電晶體基板及其製作方法能夠得到具有穩定導電效果的薄膜電晶體基板。
2‧‧‧薄膜電晶體基板
200‧‧‧基板
210‧‧‧第一金屬層
211‧‧‧閘極
220‧‧‧閘極絕緣層
230‧‧‧非晶氧化物半導體層
231‧‧‧通道層
240‧‧‧第二金屬層
241‧‧‧源極
242‧‧‧汲極
250‧‧‧光阻層
260‧‧‧鈍化層
261‧‧‧接觸孔
270‧‧‧電極層
271‧‧‧電極圖案
O-‧‧‧氧離子
A、B‧‧‧高氧離子濃度區域
300‧‧‧光罩
圖1係本發明具體實施方式薄膜電晶體基板的結構示意圖。
圖2與圖3係圖1中通道層高氧離子濃度區域位置的示意圖。
圖4係本發明具體實施方式薄膜電晶體基板之製作方法的流程圖。
圖5至圖22係本發明具體實施方式薄膜電晶體基板之製作方法各部流程的剖視圖。
下面結合附圖將對本發明具體實施方式作進一步的詳細說明。
如圖1所示，本發明具體實施方式所提供的薄膜電晶體基板2包括基板200、閘極211、閘極絕緣層220、通道層231、源極241、汲極242、鈍化層260、接觸孔261以及電極圖案271。
所述閘極211形成於所述基板200上，優選地，所述基板200是透明的。所述閘極絕緣層220形成於所述基板200上，並覆蓋所述閘極211。所述通道層231形成於所述閘極絕緣層220上，且正對所述閘極211。所述源極241和汲極242形成於所述閘極絕緣層220與通道層231上，且彼此間隔以露出所述通道層231。所述鈍化層260形成於所述閘極絕緣層220上，並覆蓋所述源極241、通道層231與汲極242。所述接觸孔261設置在與所述汲極242對應的位置且貫穿所述鈍化層260直至暴露所述汲極242。所述電極圖案271形成於所述鈍化層260上，並通過接觸孔261與汲極242相連接。
所述通道層231的材質為非晶氧化物半導體，例如銦鎵鋅氧化物(Indium Gallium Zinc Oxide，IGZO)等。如圖2所示，所述通道層231中部至通道層231靠近閘極絕緣層220一側之間的區域包括高氧離子濃度區域A。如圖3所示，在一些實施方式中，所述通道層231遠離所述閘極絕緣層220一側的區域還可以包括高氧離子濃度區域B。所述該高氧離子濃度區域A與B中每立方釐米所包含的氧離子的數量為1×1018至1×1021。
可以理解的是，所述薄膜電晶體基板2還包括圖中未示出的形成於所述基板200上並與閘極211電性連接的掃描線、與設置於所述閘極絕緣層220上並與所述源極241電性連接的數據線等結構。
如圖4所示，為本發明具體實施方式所提供的一種薄膜電晶體基板2的製作方法的流程圖，該方法包括如下步驟：
步驟S101，提供基板200，並在所述基板200上形成閘極211。具體地，如圖5所示，首先提供基板200，並在所述基板200上形成第一金屬層210。所述基板200的材質可以選自玻璃、石英、有機聚合物或其他可適用的透明材料。所述第一金屬層210的材質通常為金屬材料，但也可以使用其他導電材料，例如合金、金屬氧化物、金屬氮化物或金屬氮氧化物等。接著，如圖6所示，利用光蝕刻制程來圖案化第一金屬層210以定義出閘極211的位置。另外，在形成閘極211的同時，也可以同時定義出與閘極211電性連接的掃描線(圖未示)。
步驟S102，形成閘極絕緣層220以覆蓋基板200和閘極211。具體地，如圖7所示，在所述基板200及閘極211上沉積閘極絕緣層220。所述閘極絕緣層220的材質可以選自無機材料(例如氧化矽、氮化矽以及氮氧化矽等)、有機材料或其他可適用的材料及其組合。所述閘極絕緣層220形成的方法包括等離子體化學氣相沉積制程。
步驟S103，在所述閘極絕緣層220上正對所述閘極的位置形成通道層231。具體地，首先，如圖8所示，在所述閘極絕緣層220上沉積非晶氧化物半導體層230。所述非晶氧化物半導體層230的材質為非晶氧化物半導體，例如銦鎵鋅氧化物(Indium Gallium Zinc Oxide，IGZO)等。然後，如圖9所示，利用光蝕刻制程來圖案化所述非晶氧化物半導體層230，以在所述閘極絕緣層220上正對閘極211的位置形成通道層231。
步驟S104，形成覆蓋所述閘極絕緣層220和通道層231的第二金屬層240以及覆蓋所述第二金屬層240的光阻層250。具體地，如圖10所示，首先在所述閘極絕緣層220和通道層231上形成第二金屬層240。與第一金屬層210類似，所述第二金屬層240的材質通常為金屬材料，但也可以使用其他導電材料，例如合金、金屬氧化物、金屬氮化物或金屬氮氧化物等。接著，如圖11所示，在所述第二金屬層240上形成光阻層250。在本實施方式中，所述光阻層250為正光阻，其特性為，被光線照射到的部分能夠溶於光阻顯影液，而未被光線照射的部分則不會溶於光阻顯影液。在其他實施方式中，所述光阻層250也可以使用特性相反的負光阻。
步驟S105，對所述光阻層250進行圖案化曝光顯影並對所述第二金屬層240進行蝕刻，得到形成在所述閘極絕緣層220上且分別與通道層231的相對兩側連接的源極241和汲極242。如圖12所示，用光源(圖未示)對所述光阻層250進行曝光，同時通過在預定的位置設置光罩300遮蔽部份光線，使得被光罩300遮蔽到的光阻層250不會被光線照射到。如圖13所示，曝光結束後對所述光阻層250進行顯影。具體地，通過顯影液(圖未示)將被光線照射到的光阻層250去除，而未被光線照射到的光阻層250被保留。接著，如圖14所示，蝕刻所述第二金屬層240未被光阻層250覆蓋的部份，而被光阻層250覆蓋的第二金屬層240則被保留形成源極241和汲極242。另外，在形成源極241和汲極242的同時，也可以同時定義出與源極241電性連接的數據線(圖未示)。
步驟S106，如圖15所示，對所述通道層231進行氧離子注入。由於所述通道層231係由非晶氧化物半導體材料形成，其導電性能 會受氧離子的濃度所影響。通常來說，在非晶氧化物半導體中每立方釐米中包含1×1018至1×1021個氧離子時導電性能最好。但在蝕刻第二金屬層240時，通道層231內的氧離子容易會被破壞，導致氧離子濃度降低，薄膜電晶體的截止電流Ioff和閾值電壓Vth變得不穩定，影響所述通道層231的導電性能。
因此，可以通過將氧離子注入所述通道層231的方法來補充通道層中的氧離子濃度，同時藉由調節注入氧離子的能量實現對氧離子注入深度的控制。例如，在一實施方式中，可以將劑量為5×1015cm-2的氧離子通過30KeV的能量注入所述通道層231；而在另一實施方式中，也可以將劑量為7×1017cm-2的氧離子通過100KeV的能量注入所述通道層231。
根據具體製程的需要，所述氧離子的注入深度可以分佈在通道層231中的任意位置。優選地，如圖16所示，將氧離子注入到通道層231中部至通道層231靠近閘極絕緣層220一側之間的區域，以在該區域形成不容易被破壞的穩定的高氧離子濃度區域A。在一些實施方式中，如圖17所示，也可將部份氧離子注入至通道層231遠離所述閘極絕緣層220一側的區域B，以在該區域B形成穩定的高氧離子濃度區域B，從而防止在之後的製程中形成鈍化層時，通道層231中的氧離子濃度被破壞而影響其導電性能。其中，該高氧離子濃度區域A與B中每立方釐米所包含的氧離子的數量為1×1018至1×1021。
由於有光阻層250遮蔽，源極241和汲極242不會受到氧離子的影響，而閘極絕緣層220也不會受到氧離子的影響。需要注意的是，通道層231被所述光阻層250、源極241和汲極242遮蔽的部份也 不會受到氧離子的影響，注入通道層231的氧離子集中在未被光阻層250、源極241和汲極242遮蔽的區域。
步驟S107，如圖18至圖19所示，去除所述光阻層250，並形成覆蓋所述閘極絕緣層220、通道層231、源極241和汲極242的鈍化層260。所述鈍化層260可以由氮化矽等無機材料或丙烯酸酯等有機材料形成。
步驟S108，如圖20至圖22所示，在所述鈍化層260上與汲極242對應的位置形成接觸孔261，並在所述鈍化層260上形成電極圖案271，所述電極圖案271藉由所述接觸孔261與汲極242電連接。所述接觸孔261可以是利用光蝕刻制程來圖案化所述鈍化層260形成。首先，在所述鈍化層260上沉積電極層270。所述電極層270的材質通常為透明導電材料，例如銦錫氧化物、銦鋅氧化物、鋁鋅氧化物、氧化銦或是氧化錫等。接著，利用光蝕刻制程來圖案化所述電極層270得到電極圖案271。至此，該薄膜電晶體基板2製作完成。
綜上所述，本創作符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本創作之較佳實施例，本創作之範圍並不以上述實施例為限，舉凡熟習本案技藝之人士爰依本創作之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
200‧‧‧基板
211‧‧‧閘極
220‧‧‧閘極絕緣層
231‧‧‧通道層
241‧‧‧源極
242‧‧‧汲極
250‧‧‧光阻層
O-‧‧‧氧離子

Claims (10)

  1. 一種薄膜電晶體基板，其包括：基板、閘極、第一絕緣層、通道層、源極、汲極以及第二絕緣層，所述閘極形成於所述基板上，所述第一絕緣層形成於所述基板上並覆蓋所述閘極，所述通道層形成於所述第一絕緣層上且正對所述閘極，所述源極和汲極形成於所述第一絕緣層與通道層上且彼此間隔以露出所述通道層，所述第二絕緣層形成於所述第一絕緣層上並覆蓋所述源極、通道層與汲極，所述通道層的材質為非晶氧化物半導體，所述通道層在與閘極相對處且靠近第一絕緣層的部分區域注入氧離子以形成在垂直方向上靠近第一絕緣層設置的高氧離子濃度區域，其中該高氧離子濃度區域被該通道層未被注入氧離子的區域所覆蓋，且僅位於所述源極和汲極之間；該高氧離子濃度區域每立方釐米所包含的氧離子的數量為1×1018至1×1021。
  2. 如請求項第1項所述的薄膜電晶體基板，其中，該薄膜電晶體基板還包括電極層，所述第二絕緣層與所述汲極對應的位置還開設有接觸孔，所述接觸孔貫穿所述第二絕緣層直至暴露所述汲極，所述電極層形成於所述第二絕緣層上，並通過接觸孔與汲極相連接。
  3. 如請求項第1項所述的薄膜電晶體基板，其中，所述通道層的材質包括銦鎵鋅氧化物。
  4. 一種薄膜電晶體基板之製作方法，其包括如下步驟：提供一基板，並在所述基板上形成閘極；形成第一絕緣層以覆蓋所述基板和閘極；在所述第一絕緣層上正對所述閘極的位置形成通道層，所述通道層由非晶氧化物半導體形成； 形成覆蓋所述第一絕緣層和通道層的金屬層以及覆蓋所述金屬層的光阻層；對所述光阻層進行圖案化曝光顯影並對金屬層進行蝕刻，得到形成在所述第一絕緣層上且分別與通道層的相對兩側連接的源極和汲極；維持光阻層覆蓋於源極和汲極上並將氧離子注入所述通道層以在通道層上形成高氧離子濃度區域，且在與通道層垂直方向上，該高氧離子濃度區域的厚度小於通道層的厚度；以及在氧離子注入通道層後去除所述光阻層，並形成覆蓋所述第一絕緣層、源極、汲極和通道層的第二絕緣層。
  5. 如請求項第4項所述的薄膜電晶體基板之製作方法，其中，藉由調節注入氧離子的能量以實現對氧離子注入通道層的深度的控制。
  6. 如請求項第5項所述的薄膜電晶體基板之製作方法，其中，所述氧離子注入通道層的深度分佈在由通道層中間至通道層靠近閘極絕緣層一側的部份，以在該區域形成穩定的高氧離子濃度區域。
  7. 如請求項第5項所述的薄膜電晶體基板之製作方法，其中，所述氧離子注入通道層的深度分佈在通道層遠離閘極絕緣層的一側，以在該區域形成穩定的高氧離子濃度區域。
  8. 如請求項第6項至第7項中任一項所述的薄膜電晶體基板之製作方法，其中，所述高氧離子濃度區域中每立方釐米所包含的氧離子的數量為1×1018至1×1021。
  9. 如請求項第4項所述的薄膜電晶體基板之製作方法，其中，所述通道層的材質包括銦鎵鋅氧化物。
  10. 如請求項第4項所述的薄膜電晶體基板之製作方法，其中，於形成第二絕緣層後，在所述第二絕緣層上與汲極對應的位置形成接觸孔，並在所述第二絕緣層上形成電極層，所述電極層藉由所述接觸孔與汲極電連接。
TW102126810A 2013-07-26 2013-07-26 薄膜電晶體基板及其製作方法 TWI573226B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102126810A TWI573226B (zh) 2013-07-26 2013-07-26 薄膜電晶體基板及其製作方法
CN201310328020.7A CN104347639A (zh) 2013-07-26 2013-07-31 薄膜晶体管基板及其制作方法
US14/145,688 US9117922B2 (en) 2013-07-26 2013-12-31 Thin film transistor, thin film transistor substrate and method of manufacturing thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102126810A TWI573226B (zh) 2013-07-26 2013-07-26 薄膜電晶體基板及其製作方法

Publications (2)

Publication Number Publication Date
TW201505127A TW201505127A (zh) 2015-02-01
TWI573226B true TWI573226B (zh) 2017-03-01

Family

ID=52389735

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126810A TWI573226B (zh) 2013-07-26 2013-07-26 薄膜電晶體基板及其製作方法

Country Status (3)

Country Link
US (1) US9117922B2 (zh)
CN (1) CN104347639A (zh)
TW (1) TWI573226B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI506797B (zh) * 2013-06-21 2015-11-01 Ye Xin Technology Consulting Co Ltd 薄膜晶體管及其製造方法
CN105140271B (zh) * 2015-07-16 2019-03-26 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制造方法及显示装置
US10043917B2 (en) * 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
CN108010879A (zh) * 2017-11-22 2018-05-08 深圳市华星光电半导体显示技术有限公司 一种柔性阵列基板的制作方法及柔性阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215331A1 (en) * 2010-03-05 2011-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120119205A1 (en) * 2009-12-28 2012-05-17 Sony Corporation Thin film transistor, display device, and electronic device
US20120319114A1 (en) * 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9466725B2 (en) * 2013-01-24 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119205A1 (en) * 2009-12-28 2012-05-17 Sony Corporation Thin film transistor, display device, and electronic device
US20110215331A1 (en) * 2010-03-05 2011-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120319114A1 (en) * 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
CN104347639A (zh) 2015-02-11
TW201505127A (zh) 2015-02-01
US20150028326A1 (en) 2015-01-29
US9117922B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
JP5465311B2 (ja) 有機発光表示装置及びその製造方法
WO2016206236A1 (zh) 低温多晶硅背板及其制造方法和发光器件
US10205027B2 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
US9437627B2 (en) Thin film transistor and manufacturing method thereof
US9515190B2 (en) Method for manufacturing polysilicon thin film transistor
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
WO2015123975A1 (zh) 阵列基板及制备方法、显示面板
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
WO2015096298A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US10332987B2 (en) Thin film transistor, manufacturing method for array substrate, array substrate and display device
TWI573226B (zh) 薄膜電晶體基板及其製作方法
WO2017008347A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
TW201642478A (zh) 薄膜電晶體的製造方法
WO2016197399A1 (zh) Ltps阵列基板及其制造方法
US10062791B2 (en) Self-aligned metal oxide thin film transistor and method of making same
WO2016197400A1 (zh) Ltps阵列基板及其制造方法
CN106298951B (zh) 薄膜晶体管的制作方法
JP5514474B2 (ja) 薄膜トランジスタの作製方法、不揮発性半導体記憶素子の作製方法
TWI569456B (zh) 薄膜電晶體及其製造方法
CN105810743B (zh) 薄膜晶体管及其制作方法
TWI599050B (zh) 薄膜電晶體及其製作方法
JP6829775B2 (ja) 薄膜トランジスタ及びその製造方法、表示パネル
KR101177873B1 (ko) 박막트랜지스터 제조방법
WO2022001468A1 (zh) 薄膜晶体管、显示基板及显示装置
CN109300849B (zh) 低温多晶硅薄膜晶体管阵列基板及其制造方法