CN106847745A - 一种低温多晶硅基板的制作方法和低温多晶硅基板 - Google Patents
一种低温多晶硅基板的制作方法和低温多晶硅基板 Download PDFInfo
- Publication number
- CN106847745A CN106847745A CN201710123071.4A CN201710123071A CN106847745A CN 106847745 A CN106847745 A CN 106847745A CN 201710123071 A CN201710123071 A CN 201710123071A CN 106847745 A CN106847745 A CN 106847745A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- low temperature
- base plate
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 112
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 108
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 192
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 239000011229 interlayer Substances 0.000 claims abstract description 44
- 238000004544 sputter deposition Methods 0.000 claims abstract description 41
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 38
- 239000001257 hydrogen Substances 0.000 claims abstract description 38
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims abstract description 37
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000009413 insulation Methods 0.000 claims abstract description 27
- 150000002500 ions Chemical class 0.000 claims abstract description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 17
- 238000004140 cleaning Methods 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000006356 dehydrogenation reaction Methods 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 238000005406 washing Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 38
- 239000000377 silicon dioxide Substances 0.000 description 11
- 230000008901 benefit Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000035484 reaction time Effects 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910021536 Zeolite Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- HNPSIPDUKPIQMN-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Al]O[Al]=O HNPSIPDUKPIQMN-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000010457 zeolite Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供了一种低温多晶硅基板的制作方法和低温多晶硅基板，涉及显示技术领域。本发明实施例在基板上形成缓冲层和多晶硅层，在所述多晶硅层上依次形成栅绝缘层、栅电极层，对所述多晶硅层进行离子掺杂，在所述离子掺杂后的基板上形成层间绝缘层，对所述栅绝缘层和层间绝缘层进行过孔刻蚀，通过氟化氢清洗所述过孔刻蚀后的基板，在溅射设备中通以氢气，去除所述清洗后残留的氟离子，在所述层间绝缘层与刻蚀孔上形成源漏电极层，基于所述形成源漏电极层的基板得到低温多晶硅基板。在不增加新的工艺步骤的情况下，通以氢气清除刻蚀孔中与基板表面残留的氟离子，防止低温多晶硅基板阈值电压的漂移，改善低温多晶硅基板的性能。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种低温多晶硅基板的制作方法和低温多晶硅基板。
背景技术
随着显示技术的不断发展，LTPS(Low Temperature Poly-silicon，低温多晶硅)由于其原子规则排列，载流子迁移率高，可以加快液晶的反应时间、缩小TFT(Thin FilmTransistor，薄膜晶体管)的体积，因此，广泛应用于图像传感器、薄膜晶体管等微电子技术中。
目前，在低温多晶硅基板的制作过程中，在过孔刻蚀后裸露的多晶硅在空气中极易被氧化成二氧化硅，影响SD(Source Drain，源漏电极)金属与多晶硅之间的接触，通过HF(Hydrofluoric acid，氟化氢)清洗二氧化硅，但在HF清洗后极易在刻蚀孔中与基板表面残留氟离子。
在发明人应用在先技术时，发现在先技术对于刻蚀孔中与基板表面残留氟离子，残留的可移动氟离子会造成低温多晶硅基板阈值电压的漂移，进而引起特性的漂移及恶化，导致低温多晶硅基板的性能不佳。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的一种低温多晶硅基板的制作方法和低温多晶硅基板。
依据本发明的一个方面，提供了一种低温多晶硅基板的制作方法，包括：
在基板上形成缓冲层和多晶硅层；
在所述多晶硅层上依次形成栅绝缘层、栅电极层；
对所述多晶硅层进行离子掺杂；
在所述离子掺杂后的基板上形成层间绝缘层；
对所述栅绝缘层和层间绝缘层进行过孔刻蚀；
通过氟化氢清洗所述过孔刻蚀后的基板；
在溅射设备中通以氢气，去除所述清洗后残留的氟离子；
在所述层间绝缘层与刻蚀孔上形成源漏电极层，基于所述形成源漏电极层的基板得到低温多晶硅基板。
优选地，所述在溅射设备中通以氢气，去除所述清洗后残留的氟离子的步骤，包括：
在溅射设备中通以氢气形成H2 plasma，以所述H2 plasma去除所述清洗后残留的氟离子；
通过与所述溅射设备相连的泵抽出所述溅射设备中的气体。
优选地，所述氢气的流量为500至1000标准立方厘米/分钟，所述溅射设备内氢气的压力为0.2至0.4pa，所述溅射设备的功率为300至600W。
优选地，所述在基板上形成缓冲层和多晶硅层的步骤，包括：
在基板上形成缓冲层和非晶硅层；
对所述形成缓冲层和非晶硅层的基板进行去氢处理；
对所述去氢处理后的基板进行激光扫描，将所述非晶硅层转化为多晶硅层。
优选地，所述缓冲层包括氮化硅层，或氧化硅层，或氮化硅层与氧化硅层的复合层。
优选地，所述非晶硅层的厚度为400至
优选地，所述基板包括玻璃基板或PI基板。
根据本发明的另一方面，提供了一种低温多晶硅基板，采用上述低温多晶硅基板的制作方法制成。
根据本发明的一种一种低温多晶硅基板的制作方法和低温多晶硅基板，在基板上形成缓冲层和多晶硅层，在所述多晶硅层上依次形成栅绝缘层、栅电极层，对所述多晶硅层进行离子掺杂，在所述离子掺杂后的基板上形成层间绝缘层，对所述栅绝缘层和层间绝缘层进行过孔刻蚀，通过氟化氢清洗所述过孔刻蚀后的基板，在溅射设备中通以氢气，去除所述清洗后残留的氟离子，在所述层间绝缘层与刻蚀孔上形成源漏电极层，基于所述形成源漏电极层的基板得到低温多晶硅基板。在不增加新的工艺步骤的情况下，通以氢气清除刻蚀孔中与基板表面残留的氟离子，由此解决了残留的可移动氟离子会造成低温多晶硅基板阈值电压的漂移，进而引起特性的漂移及恶化的问题，防止低温多晶硅基板阈值电压的漂移，改善低温多晶硅基板的性能。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了根据本发明实施例一提供的一种低温多晶硅基板的制作方法的流程图；
图2示出了根据本发明的氟离子残留的结构示意图；
图3示出了根据本发明的去除氟离子的结构示意图；
图4示出了根据本发明的低温多晶硅基板的结构示意图；
图5示出了根据本发明实施例二提供的一种低温多晶硅基板的制作方法的流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
参照图1，示出了根据本发明一个实施例的一种低温多晶硅基板的制作方法的流程图，具体可以包括如下步骤：
步骤101，在基板上形成缓冲层和多晶硅层。
本发明实施例中，在玻璃基板或PI(Polyimide，聚酰亚胺)基板上形成缓冲层和多晶硅层。其中，所述缓冲层包括氮化硅层，或氧化硅层，或氮化硅层与氧化硅层的复合层，防止基板中的杂质扩散到低温多晶硅中；PI基板具有优良的耐高温特性、良好的力学能力以及优良的耐化学稳定性，因此，PI基板可以作为柔性OLED(Organic Light-EmittingDiode，有机发光二极管)显示装置的柔性基板。
步骤102，在所述多晶硅层上依次形成栅绝缘层、栅电极层。
本发明实施例中，在形成多晶硅层后，需要对多晶硅层进行图形化，形成特定的图形，可以在多晶硅层上使用光刻胶作为掩膜，并进行曝光处理，将需要的区域保留下来，然后利用干法和/或湿法刻蚀技术将多余的部分去除。其中，干法刻蚀的刻蚀剂是等离子体，是利用等离子体和表面薄膜反应，形成挥发性物质，或直接轰击薄膜表面使之被腐蚀的工艺；湿法刻蚀是通过化学刻蚀液和被刻蚀物质之间的化学反应将被刻蚀物质剥离下来的刻蚀方法。
在对多晶硅层进行图形化后，采用PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积法)或其它沉积方法沉积氮化硅层、或氧化硅层、或氮化硅与氧化硅的复合层，形成栅绝缘层。并在栅绝缘层上采用溅射方式形成栅电极层，并进行栅电极层图形化，所述栅电极层可以由金属或金属合金等导电材料构成，比如，可以采用钼或钼合金。所述栅绝缘层也可描述为GI(Gate Insulator,栅绝缘层)，所述栅电极层也可描述为Gate层。
步骤103，对所述多晶硅层进行离子掺杂。
本发明实施例中，对多晶硅层中与源漏电极相对应的区域进行离子掺杂，通过电场加速杂质离子，将杂质离子精确注入到多晶硅层中，比如，可以在多晶硅层中掺杂硼、磷或砷。
步骤104，在所述离子掺杂后的基板上形成层间绝缘层。
本发明实施例中，在离子掺杂后的基板上采用PECVD或其它沉积方法沉积氮化硅层、或氧化硅层、或氮化硅与氧化硅的复合层，形成层间绝缘层。
步骤105，对所述栅绝缘层和层间绝缘层进行过孔刻蚀。
本发明实施例中，在层间绝缘层和栅绝缘层对应的区域进行过孔刻蚀，形成相应的刻蚀孔。所述层间绝缘层也可描述为ILD(Interlayer Dielectric，层间绝缘层)。
步骤106，通过氟化氢清洗所述过孔刻蚀后的基板。
本发明实施例中，在进行过孔刻蚀后，基板中裸露的多晶硅在空气中极易被氧化成二氧化硅，通过氟化氢HF清洗去除过孔刻蚀后氧化形成的二氧化硅，但在利用氟化氢清洗二氧化硅后，极易在刻蚀孔中与基板的层间绝缘层表面残留氟离子。
参照图2，示出了根据本发明的氟离子残留的结构示意图。
如图2所示，在基板上形成缓冲层31和多晶硅层32，在多晶硅层32上依次形成栅绝缘层33、栅电极层34，在多晶硅层32的A区域和B区域进行离子掺杂，然后形成层间绝缘层35，在层间绝缘层35和栅绝缘层33对应的区域进行过孔刻蚀，形成相应的刻蚀孔C和刻蚀孔D，在进行过孔刻蚀后裸露的多晶硅在空气中极易被氧化成二氧化硅，通过氟化氢HF清洗去除过孔刻蚀后氧化形成的二氧化硅，但在刻蚀孔C、D中与基板的层间绝缘层35表面极易残留氟离子F-。
步骤107，在溅射设备中通以氢气，去除所述清洗后残留的氟离子。
本发明实施例中，在溅射设备中通以一定量的氢气，将氢气电离形成H2 plasma，以H2 plasma去除氟化氢清洗后残留在刻蚀孔中与基板表面的氟离子，所述plasma也可描述为等离子体。
参照图3，示出了根据本发明的去除氟离子的结构示意图。
如图3所示，在图2的基础上，将残留氟离子的基板放入溅射设备中，在溅射设备中通以氢气形成H2 plasma，以H2 plasma中的氢离子H+去除刻蚀孔C、D中与基板的层间绝缘层35表面残留的氟离子F-。
步骤108，在所述层间绝缘层与刻蚀孔上形成源漏电极层，基于所述形成源漏电极层的基板得到低温多晶硅基板。
本发明实施例中，在所述溅射设备中，采用溅射方式在层间绝缘层与刻蚀孔上形成源漏电极层，并进行源漏电极层图形化，至此，形成薄膜晶体管。源电极和漏电极可以由金属或金属合金等导电材料构成，比如，可以采用钼、钼合金、铝、铝合金、钛，本发明实施例在此不做限制。
参照图4，示出了根据本发明的低温多晶硅基板的结构示意图。
如图4所示，在图3的基础上，在层间绝缘层35与刻蚀孔C、D上形成源漏电极层36，其中，源漏电极层36包括源极361和漏极362。
在所述形成源漏电极层的基板上，进行光刻处理形成平坦层，用于隔离薄膜晶体管与像素电极，防止电场之间互相干扰，在所述平坦层上形成与薄膜晶体管的漏电极相连接的像素电极层，并进行光刻处理形成像素定义层，最终形成低温多晶硅基板。所述平坦层也可描述为PLN(Planarization，平坦层)，所述像素电极层也可描述为PXL(Pixel Layer，像素电极层)，所述像素定义层也可描述为PDL(Pixel Definition Layer，像素定义层)。
相对在先技术，本发明具备如下优点：
本发明实施例通过在基板上形成缓冲层和多晶硅层，在所述多晶硅层上依次形成栅绝缘层、栅电极层，对所述多晶硅层进行离子掺杂，在所述离子掺杂后的基板上形成层间绝缘层，对所述栅绝缘层和层间绝缘层进行过孔刻蚀，通过氟化氢清洗所述过孔刻蚀后的基板，在溅射设备中通以氢气，去除所述清洗后残留的氟离子，在所述层间绝缘层与刻蚀孔上形成源漏电极层，基于所述形成源漏电极层的基板得到低温多晶硅基板。在不增加新的工艺步骤的情况下，通以氢气清除刻蚀孔中与基板表面残留的氟离子，由此解决了残留的可移动氟离子会造成低温多晶硅基板阈值电压的漂移，进而引起特性的漂移及恶化的问题，防止低温多晶硅基板阈值电压的漂移，改善低温多晶硅基板的性能。
实施例二
参照图5，示出了根据本发明一个实施例的一种低温多晶硅基板的制作方法的流程图，具体可以包括如下步骤：
步骤201，在基板上形成缓冲层和非晶硅层。
本发明实施例中，采用PECVD设备在基板上形成缓冲层和非晶硅层，所述缓冲层包括氮化硅层，或氧化硅层，或氮化硅层与氧化硅层的复合层，防止基板中的杂质扩散到低温多晶硅中。优选地，所述缓冲层包括氮化硅层与氧化硅层的复合层，氧化硅层位于氮化硅层之上，其中，氮化硅层的厚度为500至氧化硅层的厚度为2000至所述非晶硅层位于缓冲层之上，非晶硅层的厚度为400至所述非晶硅层也可描述为aSi(Amorphous Silicon，非晶硅)层，所述基板包括玻璃基板或PI基板，
步骤202，对所述形成缓冲层和非晶硅层的基板进行去氢处理。
本发明实施例中，形成的非晶硅层中含有氢，需要对非晶硅层进行去氢处理，将形成缓冲层和非晶硅层的基板放入到退火炉中进行去氢处理，去除非晶硅层中的氢残留，避免后续工艺产生氢爆，影响晶化效果，所述退火炉的温度为400至500℃，去氢处理的时间为1至2小时。
步骤203，对所述去氢处理后的基板进行激光扫描，将所述非晶硅层转化为多晶硅层。
本发明实施例中，对所述去氢处理后的基板进行激光扫描，通过激光的能量使非晶硅结晶，将非晶硅层转化为多晶硅层，在缓冲层上形成多晶硅层。所述激光可以采用固态激光或准分子激光，本发明实施例在此不做限制。
步骤204，在所述多晶硅层上依次形成栅绝缘层、栅电极层。
此步骤与实施例一中步骤102原理类似，在此不做详述。
步骤205，对所述多晶硅层进行离子掺杂。
此步骤与实施例一中步骤103原理类似，在此不做详述。
步骤206，在所述离子掺杂后的基板上形成层间绝缘层。
此步骤与实施例一中步骤104原理类似，在此不做详述。
步骤207，对所述栅绝缘层和层间绝缘层进行过孔刻蚀。
此步骤与实施例一中步骤105原理类似，在此不做详述。
步骤208，通过氟化氢清洗所述过孔刻蚀后的基板。
此步骤与实施例一中步骤106原理类似，在此不做详述。
步骤209，在溅射设备中通以氢气形成H2 plasma，以所述H2 plasma去除所述清洗后残留的氟离子。
本发明实施例中，在溅射设备中通以氢气，将氢气电离形成H2 plasma，以H2plasma与氟化氢清洗后残留在刻蚀孔中与基板表面的氟离子进行反应生成氟化氢，去除氟化氢清洗后残留在刻蚀孔中与基板表面的氟离子。
其中，所述氢气的流量为500至1000标准立方厘米/分钟，所述溅射设备内氢气的压力为0.2至0.4pa，所述溅射设备的功率为300至600W。
步骤210，通过与所述溅射设备相连的泵抽出所述溅射设备中的气体。
本发明实施例中，H2 plasma与氟化氢清洗后残留在刻蚀孔中与基板表面的氟离子反应完成后，通过与溅射设备相连的泵抽出所述溅射设备中的气体；所述气体包括氢气以及反应产生的气体。
可以预先设置时间阈值，当H2 plasma与残留的氟离子的反应时间等于时间阈值时，停止向溅射设备中通氢气，并打开溅射设备与泵之间的阀门，将溅射设备中的气体抽出；当H2 plasma与残留的氟离子的反应时间小于时间阈值时，向溅射设备中继续通氢气，此时，溅射设备与泵之间的阀门处于关闭状态。比如，可设定时间阈值为10s。
步骤211，在所述层间绝缘层与刻蚀孔上形成源漏电极层，基于所述形成源漏电极层的基板得到低温多晶硅基板。
此步骤与实施例一中步骤108原理类似，在此不做详述。
相对在先技术，本发明具备如下优点：
本发明实施例通过在基板上形成缓冲层和非晶硅层，对所述形成缓冲层和非晶硅层的基板进行去氢处理，对所述去氢处理后的基板进行激光扫描，将所述非晶硅层转化为多晶硅层，在所述多晶硅层上依次形成栅绝缘层、栅电极层，对所述多晶硅层进行离子掺杂，在所述离子掺杂后的基板上形成层间绝缘层，对所述栅绝缘层和层间绝缘层进行过孔刻蚀，通过氟化氢清洗所述过孔刻蚀后的基板，在溅射设备中通以氢气形成H2 plasma，以所述H2 plasma去除所述清洗后残留的氟离子，通过与所述溅射设备相连的泵抽出所述溅射设备中的气体，在所述层间绝缘层与刻蚀孔上形成源漏电极层，基于所述形成源漏电极层的基板得到低温多晶硅基板。在不增加新的工艺步骤的情况下，通以氢气清除刻蚀孔中与基板表面残留的氟离子，由此解决了残留的可移动氟离子会造成低温多晶硅基板阈值电压的漂移，进而引起特性的漂移及恶化的问题，防止低温多晶硅基板阈值电压的漂移，改善低温多晶硅基板的性能。
对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
实施例三
本发明实施例中，如图4所示，所述低温多晶硅基板包括缓冲层31、多晶硅层32、栅绝缘层33、栅电极层34、离子掺杂区域A、B，层间绝缘层35，以及源漏电极层36，其中，源漏电极层36包括源极361和漏极362，采用上述低温多晶硅基板的制作方法制成。
如图2所示，在玻璃基板或PI基板上形成缓冲层31和多晶硅层32，其中，可以在基板上先沉积缓冲层和非晶硅层，对非晶硅层进行去氢处理后，进行激光扫描，将非晶硅层转化为多晶硅层。在多晶硅层32上依次形成栅绝缘层33、栅电极层34，在多晶硅层32的A区域和B区域进行离子掺杂，然后形成层间绝缘层35，在层间绝缘层35和栅绝缘层33对应的区域进行过孔刻蚀，形成相应的刻蚀孔C和刻蚀孔D，在进行过孔刻蚀后裸露的多晶硅在空气中极易被氧化成二氧化硅，通过氟化氢HF清洗去除过孔刻蚀后氧化形成的二氧化硅，但在刻蚀孔C、D中与基板的层间绝缘层35表面极易残留氟离子。如图3所示，在溅射设备中通以氢气形成H2 plasma，以H2 plasma去除刻蚀孔C、D中与基板的层间绝缘层35表面残留的氟离子。如图4所示，在层间绝缘层35与刻蚀孔C、D上形成源漏电极层36。最后，经过后续的平坦层光刻、像素电极层沉积及图形化、像素定义层光刻，最终得到低温多晶硅基板。
相对在先技术，本发明具备如下优点：
本发明实施例通过在基板上形成缓冲层和多晶硅层，在所述多晶硅层上依次形成栅绝缘层、栅电极层，对所述多晶硅层进行离子掺杂，在所述离子掺杂后的基板上形成层间绝缘层，对所述栅绝缘层和层间绝缘层进行过孔刻蚀，通过氟化氢清洗所述过孔刻蚀后的基板，在溅射设备中通以氢气，去除所述清洗后残留的氟离子，在所述层间绝缘层与刻蚀孔上形成源漏电极层，基于所述形成源漏电极层的基板得到低温多晶硅基板。在不增加新的工艺步骤的情况下，通以氢气清除刻蚀孔中与基板表面残留的氟离子，由此解决了残留的可移动氟离子会造成低温多晶硅基板阈值电压的漂移，进而引起特性的漂移及恶化的问题，防止低温多晶硅基板阈值电压的漂移，改善低温多晶硅基板的性能。
对于低温多晶硅基板实施例而言，相关之处参见低温多晶硅基板的制作方法实施例的部分说明即可。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
本领域那些技术人员可以理解，所属技术领域的技术人员在上述实施例的基础上，将上述实施例某组分的具体含量点值，与发明内容部分的技术方案相组合，从而产生的新的数值范围，也是本发明的记载范围之一，本申请为使说明书简明，不再罗列这些数值范围。
本发明通过上述实施例来说明本发明的制作工艺，但本发明并不局限于上述制作步骤，即不意味着本发明必须依赖上述制作步骤才能实施。所属技术领域的技术人员应该明了，对本发明的任何改进，对本发明所选用原料的等效替换及辅助成分的添加、具体方式的选择等，均落在本发明的保护范围和公开范围之内。
以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
Claims (8)
1.一种低温多晶硅基板的制作方法，其特征在于，包括：
在基板上形成缓冲层和多晶硅层；
在所述多晶硅层上依次形成栅绝缘层、栅电极层；
对所述多晶硅层进行离子掺杂；
在所述离子掺杂后的基板上形成层间绝缘层；
对所述栅绝缘层和层间绝缘层进行过孔刻蚀；
通过氟化氢清洗所述过孔刻蚀后的基板；
在溅射设备中通以氢气，去除所述清洗后残留的氟离子；
在所述层间绝缘层与刻蚀孔上形成源漏电极层，基于所述形成源漏电极层的基板得到低温多晶硅基板。
2.根据权利要求1所述的方法，其特征在于，所述在溅射设备中通以氢气，去除所述清洗后残留的氟离子的步骤，包括：
在溅射设备中通以氢气形成H2plasma，以所述H2plasma去除所述清洗后残留的氟离子；
通过与所述溅射设备相连的泵抽出所述溅射设备中的气体。
3.根据权利要求2所述的方法，其特征在于，所述氢气的流量为500至1000标准立方厘米/分钟，所述溅射设备内氢气的压力为0.2至0.4pa，所述溅射设备的功率为300至600W。
4.根据权利要求1所述的方法，其特征在于，所述在基板上形成缓冲层和多晶硅层的步骤，包括：
在基板上形成缓冲层和非晶硅层；
对所述形成缓冲层和非晶硅层的基板进行去氢处理；
对所述去氢处理后的基板进行激光扫描，将所述非晶硅层转化为多晶硅层。
5.根据权利要求4所述的方法，其特征在于，所述缓冲层包括氮化硅层，或氧化硅层，或氮化硅层与氧化硅层的复合层。
6.根据权利要求4所述的方法，其特征在于，所述非晶硅层的厚度为400至
7.根据权利要求1所述的方法，其特征在于，所述基板包括玻璃基板或PI基板。
8.一种低温多晶硅基板，其特征在于，采用如权利要求1至7中任一所述的低温多晶硅基板的制作方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710123071.4A CN106847745A (zh) | 2017-03-03 | 2017-03-03 | 一种低温多晶硅基板的制作方法和低温多晶硅基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710123071.4A CN106847745A (zh) | 2017-03-03 | 2017-03-03 | 一种低温多晶硅基板的制作方法和低温多晶硅基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106847745A true CN106847745A (zh) | 2017-06-13 |
Family
ID=59137227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710123071.4A Pending CN106847745A (zh) | 2017-03-03 | 2017-03-03 | 一种低温多晶硅基板的制作方法和低温多晶硅基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847745A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108336024A (zh) * | 2018-03-12 | 2018-07-27 | 绵阳京东方光电科技有限公司 | 薄膜晶体管的制作方法、显示基板的制作方法及显示器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101421828A (zh) * | 2006-09-29 | 2009-04-29 | 东京毅力科创株式会社 | 基板处理方法和基板处理装置 |
| US20100181563A1 (en) * | 2009-01-20 | 2010-07-22 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of manufacturing the same, and flat panel display device having the same |
| CN102651337A (zh) * | 2011-05-13 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种多晶硅tft阵列基板的制造方法 |
| CN104091810A (zh) * | 2014-06-30 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104867833A (zh) * | 2015-04-09 | 2015-08-26 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及其制作方法、阵列基板以及显示装置 |
| CN105826245A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2017
- 2017-03-03 CN CN201710123071.4A patent/CN106847745A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101421828A (zh) * | 2006-09-29 | 2009-04-29 | 东京毅力科创株式会社 | 基板处理方法和基板处理装置 |
| US20100181563A1 (en) * | 2009-01-20 | 2010-07-22 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of manufacturing the same, and flat panel display device having the same |
| CN102651337A (zh) * | 2011-05-13 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种多晶硅tft阵列基板的制造方法 |
| CN104091810A (zh) * | 2014-06-30 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105826245A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN104867833A (zh) * | 2015-04-09 | 2015-08-26 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及其制作方法、阵列基板以及显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108336024A (zh) * | 2018-03-12 | 2018-07-27 | 绵阳京东方光电科技有限公司 | 薄膜晶体管的制作方法、显示基板的制作方法及显示器件 |
| CN108336024B (zh) * | 2018-03-12 | 2020-12-04 | 绵阳京东方光电科技有限公司 | 薄膜晶体管的制作方法、显示基板的制作方法及显示器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6078063B2 (ja) | 薄膜トランジスタデバイスの製造方法 | |
| JP5015473B2 (ja) | 薄膜トランジスタアレイ及びその製法 | |
| US7910920B2 (en) | Thin film transistor and method of forming the same | |
| WO2020019908A1 (zh) | 静电保护电路、阵列基板及显示装置 | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| CN107507828B (zh) | 具有电容器的集成电路及其制造方法 | |
| US20130043464A1 (en) | Thin film transistor, pixel structure and method for fabricating the same | |
| CN104616980B (zh) | 金属栅极的形成方法 | |
| CN108550625A (zh) | 一种薄膜晶体管及其制作方法 | |
| JP6015893B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN104037127A (zh) | 一种多晶硅层及显示基板的制备方法、显示基板 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| US20180130831A1 (en) | Ltps array substrate and method for producing the same | |
| CN105552035B (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| CN104701255A (zh) | 液晶显示器下基板的制备方法 | |
| CN102738243A (zh) | 晶体管、阵列基板及其制造方法、液晶面板和显示装置 | |
| CN105428244A (zh) | 薄膜晶体管及制备方法 | |
| CN105990332A (zh) | 薄膜晶体管基板及其显示面板 | |
| CN106847745A (zh) | 一种低温多晶硅基板的制作方法和低温多晶硅基板 | |
| CN102709329A (zh) | 薄膜晶体管及其制造方法 | |
| WO2016197400A1 (zh) | Ltps阵列基板及其制造方法 | |
| CN106024622B (zh) | 自对准硅化物阻挡层的制造方法 | |
| US20160035893A1 (en) | Pixel structure and manufacturing method thereof | |
| CN107316897A (zh) | 显示基板、显示装置及显示基板的制作方法 | |
| CN107240550B (zh) | 薄膜晶体管制造方法及阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170613 |
|
| RJ01 | Rejection of invention patent application after publication |