CN108336024A - 薄膜晶体管的制作方法、显示基板的制作方法及显示器件 - Google Patents

薄膜晶体管的制作方法、显示基板的制作方法及显示器件 Download PDF

Info

Publication number
CN108336024A
CN108336024A CN201810200180.6A CN201810200180A CN108336024A CN 108336024 A CN108336024 A CN 108336024A CN 201810200180 A CN201810200180 A CN 201810200180A CN 108336024 A CN108336024 A CN 108336024A
Authority
CN
China
Prior art keywords
active layer
production method
film transistor
plasma
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810200180.6A
Other languages
English (en)
Other versions
CN108336024B (zh
Inventor
王承贤
杨静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mianyang Beijing Oriental Optoelectronic Technology Co Ltd
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Original Assignee
Mianyang Beijing Oriental Optoelectronic Technology Co Ltd
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mianyang Beijing Oriental Optoelectronic Technology Co Ltd, BOE Technology Group Co Ltd filed Critical Mianyang Beijing Oriental Optoelectronic Technology Co Ltd
Priority to CN201810200180.6A priority Critical patent/CN108336024B/zh
Publication of CN108336024A publication Critical patent/CN108336024A/zh
Application granted granted Critical
Publication of CN108336024B publication Critical patent/CN108336024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及显示领域，特别涉及一种薄膜晶体管的制作方法、显示基板的制作方法及显示器件。所述薄膜晶体管的制作方法，包括形成有源层的步骤和形成覆盖所述有源层的绝缘层的步骤，还包括：在对所述绝缘层进行构图形成暴露出所述有源层的过孔之后，利用等离子体对所述有源层暴露出的表面进行处理，去除所述有源层表面的有机杂质和/或氧化物。所述薄膜晶体管的制作方法采用干法处理有源层表面的有机杂质，避免药液污染，提高产品性能的稳定性。对于以金属氧化物为有源层的薄膜晶体管，还可以避免对金属氧化物的损伤，在较小的均一性变异下完成产品的管控。

Description

薄膜晶体管的制作方法、显示基板的制作方法及显示器件
技术领域
本发明涉及显示领域，特别涉及一种薄膜晶体管的制作方法、显示基板的制作方法及显示器件。
背景技术
OLED显示面板具有基于有机发光二极管的像素阵列。每个像素包括有机发光二极管和用于控制向有机发光二极管施加信号的薄膜晶体管。
薄膜晶体管的制备过程一般是：按照顺序依次沉积不同的膜层，如栅极、栅绝缘层、有源层、源极及漏极等。源极和漏极与有源层相接触。当有源层上覆盖有绝缘层时，源漏极则通过过孔与有源层接触。形成过孔后，为了避免过孔暴露的有源层表面存在杂质，影响源漏极与有源层的接触，通常采用化学药液清洗有源层表面，去除有源层表面的氧化物及有机杂质。
化学药液清洗有源层表面时，化学药液浓度变化以及污染均可能导致薄膜晶体管的性能变化；而且化学药液容易对金属氧化物有源层造成损伤，导致薄膜晶体管驱动的失效或者不稳定。
发明内容
本发明要解决的技术问题一种薄膜晶体管的制作方法、显示基板的制作方法及显示器件，所述薄膜晶体管的制作方法采用干法处理有源层表面的有机杂质，避免药液污染，提高产品性能的稳定性。对于以金属氧化物为有源层的薄膜晶体管，还可以避免对金属氧化物的损伤，在较小的均一性变异下完成产品的管控。
本发明公开了一种薄膜晶体管的制作方法，包括形成有源层的步骤和形成覆盖所述有源层的绝缘层的步骤，所述制作方法还包括：
在对所述绝缘层进行构图形成暴露出所述有源层的过孔之后，利用等离子体对所述有源层暴露出的表面进行处理，去除所述有源层表面的有机杂质和/或氧化物。
优选地，所述薄膜晶体管包括低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管，所述有源层包括所述低温多晶硅有源层和金属氧化物有源层。
优选地，利用等离子体对所述有源层暴露出的表面进行处理的步骤包括：
利用预设气体对有源层的表面进行等离子轰击，去除有源层表面的有机杂质和/或氧化物；
利用含有氢原子的气体对等离子轰击后的有源层表面进行等离子体修复。
优选地，所述预设气体为氮气、氩气或者氦气。
优选地，所述进行等离子轰击时的功率在1～10kw，压力为10～1000Torr。
优选地，所述利用含有氢原子的气体对等离子轰击后的有源层表面进行等离子体修复时的功率小于3kw，压力为1～10Torr。
优选地，所述含有氢原子的气体为氢气或者氨气。
优选地，在形成过孔后4小时内利用等离子体对所述有源层暴露出的表面进行处理。
优选地，在利用等离子体对所述有源层暴露出的表面进行处理后1小时内进行源漏金属层的沉积。
优选地，在对所述绝缘层进行构图形成暴露出所述有源层的过孔之后，所述制作方法还包括：对形成有所述有源层的衬底基板进行预热并去除水汽。
本发明公开了一种显示基板的制作方法，采用上述技术方案所述方法制作显示基板的薄膜晶体管。
本发明公开了一种薄膜晶体管，采用上述技术方案所述方法制作得到。
本发明还公开了一种显示器件，包括位于衬底基板上的上述技术方案所述的薄膜晶体管。
与现有技术相比，本发明的薄膜晶体管的制作方法，包括形成有源层的步骤和形成覆盖所述有源层的绝缘层的步骤，所述制作方法还包括：在对所述绝缘层进行构图形成暴露出所述有源层的过孔之后，利用等离子体对所述有源层暴露出的表面进行处理，去除所述有源层表面的有机杂质和/或氧化物。在本发明中，等离子体处理属于干式处理方法，避免了化学药液浓度以及污染等问题的管理。而且采用等离子体处理有源层表面，与沉积其他膜层的设备相匹配，适于连续化操作。另外，如果用于以金属氧化物为有源层的薄膜晶体管，还可以避免对金属氧化物的损伤，在较小的均一性变异下完成产品的管控。
附图说明
图1表示本发明薄膜晶体管的制作简要流程图；
图2表示对所述绝缘层进行构图形成暴露出所述有源层的过孔之后，有源层表面的示意图；
图3表示利用预设气体对有源层的表面进行等离子轰击的示意图；
图4表示利用预设气体等离子轰击后，有源层表面的示意图；
图5表示利用含有氢原子的气体对等离子轰击后的有源层表面进行等离子体修复的示意图。
具体实施方式
为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明的限制。
本发明的实施例公开了一种薄膜晶体管的制作方法，包括形成有源层的步骤和形成覆盖所述有源层的绝缘层的步骤，所述制作方法还包括：在对所述绝缘层进行构图形成暴露出所述有源层的过孔之后，利用等离子体对所述有源层暴露出的表面进行处理，去除所述有源层表面的有机杂质和/或氧化物。
本发明的薄膜晶体管的制作方法可参见图1所示的简要流程图。这里写成薄膜晶体管的制作方法具体包括以下步骤：
步骤101：形成有源层和形成覆盖所述有源层的绝缘层；
步骤102：对所述绝缘层进行构图形成暴露出所述有源层的过孔；
步骤103：利用等离子体对所述有源层暴露出的表面进行处理。
本发明改进了在对所述绝缘层进行构图形成暴露出所述有源层的过孔之后，对所述有源层暴露出的表面进行处理的方法，以便于经过所述处理后的有源层与源漏极形成更好的接触。
为了避免过孔处暴露的有源层表面增加过多的异物，优选地，在形成过孔后4小时内利用等离子体对所述有源层暴露出的表面进行处理。更优选地，在形成过孔后1小时内利用等离子体对所述有源层暴露出的表面进行处理。
在对所述绝缘层进行构图形成暴露出所述有源层的过孔之后，所述制作方法还包括：对形成有所述有源层的衬底基板进行预热,。通过对形成有所述有源层的衬底基板进行预热，去除水汽，维持衬底基板以及有源层的干燥。
所述薄膜晶体管可以为低温多晶硅薄膜晶体管，可以为金属氧化物薄膜晶体管，优选的包括低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管。
当薄膜晶体管包括低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管时，所述有源层包括所述低温多晶硅有源层和金属氧化物有源层。在对所述绝缘层进行构图形成暴露出所述有源层的过孔之后，利用等离子体对低温多晶硅有源层和金属氧化物有源层暴露出的表面进行处理。
图2为对所述绝缘层进行构图形成暴露出所述有源层的过孔之后，有源层表面的示意图，低温多晶硅有源层1和金属氧化物有源层2的表面上附着有有机杂质和/或氧化物3。
优选地，利用等离子体对所述有源层暴露出的表面进行处理的步骤包括：
S1：利用预设气体对有源层的表面进行等离子轰击，去除有源层表面的有机杂质和/或氧化物；
如图3所示，预设气体4对有源层表面进行等离子轰击，所述有源层包括低温多晶硅有源层1和金属氧化物有源层2。
等离子轰击后，有源层表面的示意图如图4所示，有机杂质和/或氧化物3从低温多晶硅有源层1和金属氧化物有源层2表面去除，低温多晶硅有源层1和金属氧化物有源层2表面出现损伤。
其中，所述预设气体不与有源层发生反应，所述预设气体优选为氮气、氩气或者氦气。所述进行等离子轰击时的功率在1～10kw，压力为10～1000Torr。所述预设气体的种类与等离子轰击的功力以及压力选择具有相关性。
所述预设气体为氮气时，所述进行等离子轰击时的功率优选7～10kw，压力优选为10～1000Torr。
所述预设气体为氩气或者氦气时，所述进行等离子轰击时的功率优选为5～7kw，压力优选为500～1000Torr。
S2：利用含有氢原子的气体对等离子轰击后的有源层表面进行等离子体修复。
如图5所示，利用含有氢原子的气体5进行等离子体修复，填补低温多晶硅有源层1和金属氧化物有源层2表面的损伤。
含氢原子的气体等离子体修复可以修补步骤S1中等离子轰击对有源层表面造成的伤害以及去除表面杂质带来的损伤，经过等离子体修复，可改善后续源漏及搭接的阻抗稳定性。现有技术中的，药液处理无法达到该技术效果。
所述含有氢原子的气体优选为氢气或者氨气。所述利用含有氢原子的气体对等离子轰击后的有源层表面进行等离子体修复时的功率优选小于3kw，压力优选为1～10Torr。
按照本发明，为了避免有源层由于环境因素再次生成有机杂质，优选地，利用等离子体对所述有源层暴露出的表面进行处理之后，1小时内进行源漏金属层的沉积。
所述薄膜晶体管包括顶栅结构的低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管时，薄膜晶体管的制备方法为：
提供一衬底基板；
在所述衬底基板上形成所述低温多晶硅有源层和金属氧化物有源层；
形成覆盖所述低温多晶硅有源层和金属氧化物有源层的栅绝缘层；
在所述栅绝缘层上通过一次构图工艺形成所述低温多晶硅薄膜晶体管的栅电极和金属氧化物薄膜晶体管的栅电极；
形成覆盖所述低温多晶硅薄膜晶体管的栅电极和金属氧化物薄膜晶体管的栅电极的层间绝缘层；
对所述层间绝缘层和所述栅绝缘层进行构图形成暴露出所述低温多晶硅有源层和金属氧化物有源层的过孔；
利用预设气体对所述低温多晶硅有源层和金属氧化物有源层的表面进行等离子轰击，去除低温多晶硅有源层和金属氧化物有源层表面的有机杂质和/或氧化物；
利用含有氢原子的气体对等离子轰击后的低温多晶硅有源层和金属氧化物有源层表面进行等离子体修复；
在形成有所述过孔的衬底基板上形成所述低温多晶硅薄膜晶体管的源电极、漏电极和金属氧化物薄膜晶体管的源电极、漏电极。
所述薄膜晶体管包括顶栅结构的低温多晶硅薄膜晶体管和底栅结构的金属氧化物薄膜晶体管时，薄膜晶体管的制备方法具体为：
提供一衬底基板；
在所述衬底基板上形成所述低温多晶硅有源层；
形成覆盖所述低温多晶硅有源层的栅绝缘层；
在所述栅绝缘层上通过一次构图工艺形成所述低温多晶硅薄膜晶体管的栅电极和金属氧化物薄膜晶体管的栅电极；
形成覆盖所述低温多晶硅薄膜晶体管的栅电极和金属氧化物薄膜晶体管的栅电极的层间绝缘层；
在所述层间绝缘层上形成所述金属氧化物薄膜晶体管的金属氧化物有源层；
对所述层间绝缘层和所述栅绝缘层进行构图形成暴露出所述低温多晶硅有源层的过孔；
利用预设气体对所述低温多晶硅有源层和金属氧化物有源层的表面进行等离子轰击，去除低温多晶硅有源层和金属氧化物有源层表面的有机杂质和/或氧化物；
利用含有氢原子的气体对等离子轰击后的低温多晶硅有源层和金属氧化物有源层表面进行等离子体修复；
在形成有所述过孔的衬底基板上形成所述低温多晶硅薄膜晶体管的源电极、漏电极和金属氧化物薄膜晶体管的源电极、漏电极。
本发明的实施例公开了一种薄膜晶体管，由上述技术方案所述方法制作得到。
本发明的实施例还公开一种显示基板的制作方法，采用上述方法制作显示基板的薄膜晶体管。至于显示基板气体膜层的制作方法按照本领域技术人员熟知的方法即可。
本发明还公开一种显示器件，包括位于衬底基板上的上述技术方案所述的薄膜晶体管。
所述显示器件可以为：显示基板或者显示装置。所述显示装置可以包括：液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种薄膜晶体管的制作方法，包括形成有源层的步骤和形成覆盖所述有源层的绝缘层的步骤，其特征在于，所述制作方法还包括：
在对所述绝缘层进行构图形成暴露出所述有源层的过孔之后，利用等离子体对所述有源层暴露出的表面进行处理，去除所述有源层表面的有机杂质和/或氧化物。
2.根据权利要求1所述的制作方法，其特征在于，所述薄膜晶体管包括低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管，所述有源层包括所述低温多晶硅有源层和金属氧化物有源层。
3.根据权利要求2所述的制作方法，其特征在于，利用等离子体对所述有源层暴露出的表面进行处理的步骤包括：
利用预设气体对有源层的表面进行等离子轰击，去除有源层表面的有机杂质和/或氧化物；
利用含有氢原子的气体对等离子轰击后的有源层表面进行等离子体修复。
4.根据权利要求3所述的制作方法，其特征在于，所述预设气体为氮气、氩气或者氦气。
5.根据权利要求3所述的制作方法，其特征在于，所述进行等离子轰击时的功率在1～10kw，压力为10～1000Torr。
6.根据权利要求3所述的制作方法，其特征在于，所述利用含有氢原子的气体对等离子轰击的有源层表面进行等离子体修复时的功率小于3kw，压力为1～10Torr。
7.根据权利要求6所述的制作方法，其特征在于，所述含有氢原子的气体为氢气或者氨气。
8.根据权利要求1所述的制作方法，其特征在于，在形成过孔后4小时内利用等离子体对所述有源层暴露出的表面进行处理。
9.根据权利要求1所述的制作方法，其特征在于，在利用等离子体对所述有源层暴露出的表面进行处理后1小时内进行源漏金属层的沉积。
10.根据权利要求1所述的制作方法，其特征在于，在对所述绝缘层进行构图形成暴露出所述有源层的过孔之后，所述制作方法还包括：对形成有所述有源层的衬底基板进行预热。
11.一种显示基板的制作方法，其特征在于，采用权利要求1～10任意一项方法制作显示基板的薄膜晶体管。
12.一种薄膜晶体管，其特征在于，采用权利要求1～10任意一项所述方法制作得到。
13.一种显示器件，其特征在于，包括位于衬底基板上的权利要求12所述的薄膜晶体管。
CN201810200180.6A 2018-03-12 2018-03-12 薄膜晶体管的制作方法、显示基板的制作方法及显示器件 Active CN108336024B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810200180.6A CN108336024B (zh) 2018-03-12 2018-03-12 薄膜晶体管的制作方法、显示基板的制作方法及显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810200180.6A CN108336024B (zh) 2018-03-12 2018-03-12 薄膜晶体管的制作方法、显示基板的制作方法及显示器件

Publications (2)

Publication Number Publication Date
CN108336024A true CN108336024A (zh) 2018-07-27
CN108336024B CN108336024B (zh) 2020-12-04

Family

ID=62931734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810200180.6A Active CN108336024B (zh) 2018-03-12 2018-03-12 薄膜晶体管的制作方法、显示基板的制作方法及显示器件

Country Status (1)

Country Link
CN (1) CN108336024B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755259A (zh) * 2018-12-21 2019-05-14 惠科股份有限公司 一种显示面板的制程方法和显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218124A (ja) * 2002-01-24 2003-07-31 Toshiba Corp 薄膜トランジスタの製造方法
CN102201443A (zh) * 2010-03-24 2011-09-28 三星移动显示器株式会社 基底、制造基底的方法及有机发光显示装置
CN103985638A (zh) * 2014-05-27 2014-08-13 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管及其制备方法和显示器件
CN105097524A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法和cmos晶体管的形成方法
CN105826245A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106206612A (zh) * 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板的制作方法及显示面板、显示装置
CN106571306A (zh) * 2016-10-27 2017-04-19 武汉华星光电技术有限公司 薄膜晶体管及其制造方法
CN106847745A (zh) * 2017-03-03 2017-06-13 京东方科技集团股份有限公司 一种低温多晶硅基板的制作方法和低温多晶硅基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218124A (ja) * 2002-01-24 2003-07-31 Toshiba Corp 薄膜トランジスタの製造方法
CN102201443A (zh) * 2010-03-24 2011-09-28 三星移动显示器株式会社 基底、制造基底的方法及有机发光显示装置
CN105097524A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法和cmos晶体管的形成方法
CN103985638A (zh) * 2014-05-27 2014-08-13 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管及其制备方法和显示器件
CN105826245A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106206612A (zh) * 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板的制作方法及显示面板、显示装置
CN106571306A (zh) * 2016-10-27 2017-04-19 武汉华星光电技术有限公司 薄膜晶体管及其制造方法
CN106847745A (zh) * 2017-03-03 2017-06-13 京东方科技集团股份有限公司 一种低温多晶硅基板的制作方法和低温多晶硅基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王守坤等: "TFT 有源层刻蚀均一性和电学性质的研究", 《液晶与显示》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755259A (zh) * 2018-12-21 2019-05-14 惠科股份有限公司 一种显示面板的制程方法和显示面板
CN109755259B (zh) * 2018-12-21 2021-12-17 惠科股份有限公司 一种显示面板的制程方法和显示面板

Also Published As

Publication number Publication date
CN108336024B (zh) 2020-12-04

Similar Documents

Publication Publication Date Title
US9391207B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
US9818775B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US7879698B2 (en) Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
CN102655146B (zh) 阵列基板、阵列基板的制备方法及显示装置
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN103745955B (zh) 显示装置、阵列基板及其制造方法
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
EP2709159B1 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN107799466B (zh) Tft基板及其制作方法
CN103715137A (zh) 阵列基板及其制造方法、显示装置
CN105655352B (zh) 低温多晶硅tft阵列基板的制作方法
CN107204377B (zh) 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
CN106328592A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN106252278A (zh) 金属氧化物薄膜晶体管阵列的制备方法
WO2017128633A1 (zh) 制造薄膜晶体管的方法
CN108336024A (zh) 薄膜晶体管的制作方法、显示基板的制作方法及显示器件
CN104051472A (zh) 一种显示装置、阵列基板及其制作方法
JP3416472B2 (ja) 半導体素子
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN104319285A (zh) 一种薄膜晶体管及其制备方法、阵列基板
JP2011171516A (ja) 半導体基体の欠陥低減方法及び薄膜トランジスタの製造方法
CN107316897A (zh) 显示基板、显示装置及显示基板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant