CN104319285A - 一种薄膜晶体管及其制备方法、阵列基板 - Google Patents
一种薄膜晶体管及其制备方法、阵列基板 Download PDFInfo
- Publication number
- CN104319285A CN104319285A CN201410584830.3A CN201410584830A CN104319285A CN 104319285 A CN104319285 A CN 104319285A CN 201410584830 A CN201410584830 A CN 201410584830A CN 104319285 A CN104319285 A CN 104319285A
- Authority
- CN
- China
- Prior art keywords
- decorative layer
- layer
- film
- active layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 title abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims description 77
- 229920002120 photoresistant polymer Polymers 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 22
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 20
- 238000002360 preparation method Methods 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000002041 carbon nanotube Substances 0.000 claims description 10
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 10
- 229910021389 graphene Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- 238000003384 imaging method Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 239000000460 chlorine Substances 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 14
- 230000004048 modification Effects 0.000 abstract description 8
- 238000012986 modification Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 abstract 10
- 239000011241 protective layer Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 18
- 238000002161 passivation Methods 0.000 description 16
- 238000009413 insulation Methods 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- -1 IGZO Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管及其制备方法、阵列基板。所述薄膜晶体管包括栅极、有源层、源极、漏极、第一修饰层和第二修饰层，所述第一修饰层位于所述源极和所述有源层之间，所述第二修饰层位于所述漏极和所述有源层之间，从而在有源层之上增加了第一修饰层和第二修饰层，实现了无刻蚀保护层的背沟道刻蚀结构，减少了工艺掩膜板数量，缩短了工艺时间，提高了生产效率，降低了生产成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板。
背景技术
在平面显示，例如，液晶显示器(LCD)、有机电致发光显示器(OLED)或者无机电致发光显示器中，薄膜晶体管一般用做开关元件来控制像素电极的作业，或是用作驱动元件来驱动像素。薄膜晶体管除了非晶硅(a-Si)与多晶硅(poly-Si)等硅膜半导体以外，还有氧化物半导体，而且氧化物半导体愈来愈受到关注。所述氧化物半导体凭借工艺简单、薄膜特性稳定等优点，已逐渐取代硅膜半导体成为薄膜晶体管研发的主流技术。
在现有氧化物半导体的结构中，沟道刻蚀保护型结构是应用的重点。图1为现有技术中薄膜晶体管的结构示意图。如图1所示，所述薄膜晶体管包括基板101、依次在所述基板101上制备的栅极102、栅绝缘层103、有源层104、刻蚀阻挡层105、源极106、漏极107、钝化层108和像素电极109，所述像素电极109通过过孔203与所述漏极107连接。所述薄膜晶体管的原理为：在有源层104之上覆盖一层刻蚀保护层105，目的是在进行源漏极刻蚀时所述刻蚀保护层105保护有源层104不受破坏。在这种结构中，刻蚀保护层105的图形化需要额外的一道掩膜板工艺制备，从而增加了工艺时间。
为了缩短工艺时间，提高生产效率，无刻蚀保护层的背沟道刻蚀结构成为氧化物半导体的研发热点，而这种无刻蚀保护层的背沟道刻蚀结构对源漏极金属刻蚀液的刻蚀选择性要求特别高，从而大大的增加了无刻蚀保护层的背沟道刻蚀结构的开发难度。
发明内容
为解决上述问题，本发明提供一种薄膜晶体管及其制备方法、阵列基板，用于解决现有技术中无刻蚀保护层的背沟道刻蚀结构的开发难度大的问题。
为此，本发明提供一种薄膜晶体管，包括栅极、有源层、源极、漏极、第一修饰层和第二修饰层，所述第一修饰层位于所述源极和所述有源层之间，所述第二修饰层位于所述漏极和所述有源层之间。
可选的，所述第一修饰层的材料包括导电材料或半导体材料，所述第二修饰层的材料包括导电材料或半导体材料。
可选的，所述导电材料包括石墨烯或碳纳米管，所述半导体材料包括非晶硅或多晶硅。
可选的，所述有源层的材料包括氧化物半导体材料。
本发明还提供一种阵列基板，包括上述任一所述的薄膜晶体管。
本发明还提供一种薄膜晶体管的制备方法，包括：形成栅极、有源层、源极、漏极、第一修饰层和第二修饰层，所述第一修饰层位于所述源极和所述有源层之间，所述第二修饰层位于所述漏极和所述有源层之间。
可选的，所述形成栅极、有源层、源极、漏极、第一修饰层和第二修饰层的步骤包括：形成有源层薄膜和修饰层薄膜；通过一次构图工艺形成有源层和初始修饰层；在所述初始修饰层上形成源漏金属薄膜；通过一次构图工艺形成源极、漏极、第一修饰层和第二修饰层。
可选的，所述通过一次构图工艺形成有源层和初始修饰层的步骤包括：在所述有源层薄膜和修饰层薄膜上涂敷光刻胶，采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域对应于形成有源层和初始修饰层的图形区域，所述光刻胶去除区域对应于所述图形区域之外的其它区域；对所述修饰层薄膜进行干法刻蚀以形成初始修饰层；对所述有源层薄膜进行湿法刻蚀以形成有源层。
可选的，所述通过一次构图工艺形成源极、漏极、第一修饰层和第二修饰层的步骤包括：在所述源漏金属薄膜上涂敷光刻胶，采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域对应于形成源极、漏极、第一修饰层和第二修饰层的图形区域，所述光刻胶去除区域对应于所述图形区域之外的其它区域；对所述源漏金属薄膜进行湿法刻蚀以形成源极和漏极；对所述初始修饰层进行干法刻蚀以形成第一修饰层和第二修饰层。
可选的，所述修饰层薄膜的材料包括石墨烯或碳纳米管；或者所述修饰层薄膜的材料包括非晶硅或多晶硅。
可选的，当所述修饰层薄膜的材料包括石墨烯或碳纳米管时，所述干法刻蚀采用的气体包括氧气或惰性气体；当所述修饰层薄膜的材料包括非晶硅或多晶硅时，所述干法刻蚀采用的气体包括氯气、四氟化碳和氧气中的至少两种。
本发明具有下述有益效果：
本发明提供的薄膜晶体管及其制备方法、阵列基板中，所述第一修饰层位于所述源极和所述有源层之间，所述第二修饰层位于所述漏极和所述有源层之间，从而在有源层之上增加了第一修饰层和第二修饰层，实现了无刻蚀保护层的背沟道刻蚀结构，减少了工艺掩膜板数量，缩短了工艺时间，提高了生产效率，降低了生产成本。
附图说明
图1为现有技术中薄膜晶体管的结构示意图；
图2为本发明实施例一提供的一种薄膜晶体管的结构示意图；
图3为本发明实施例三提供的一种薄膜晶体管的制备方法的流程图；
图4为实施例三中形成有源层薄膜和修饰层薄膜的示意图；
图5为实施例三中形成有源层和初始修饰层的示意图；
图6为实施例三中形成源漏金属薄膜的示意图；
图7为实施例三中形成源极和漏极的示意图；
图8为实施例三中形成第一修饰层和第二修饰层的示意图；
图9为实施例三中形成钝化层的示意图；
图10为实施例三中另一种形成有源层的示意图；
图11为实施例三中另一种形成修饰层薄膜和源漏金属薄膜的示意图；
图12为实施例三中另一种形成源极和漏极的示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的薄膜晶体管及其制备方法、阵列基板进行详细描述。
实施例一
图2为本发明实施例一提供的一种薄膜晶体管的结构示意图。如图2所示，所述薄膜晶体管包括栅极102、有源层104、源极106、漏极107、第一修饰层201和第二修饰层202。所述源极106和所述漏极107位于所述有源层104的上方，所述第一修饰层201位于所述源极106和所述有源层104之间，所述第二修饰层202位于所述漏极107和所述有源层104之间。可选的，所述栅极102设置在所述源极106和所述漏极107之上。本实施例中，所述薄膜晶体管包括基板101、依次在所述基板101上制备的栅极102、栅绝缘层103、有源层104、第一修饰层201、第二修饰层202、源极106、漏极107、钝化层108和像素电极109，所述像素电极109通过过孔203与所述漏电极107连接。可选的，所述有源层104包括氧化物半导体层。本实施例通过采用所述第一修饰层201和所述第二修饰层202，可在不损伤所述有源层104的前提下，实现无刻蚀保护层的背沟道刻蚀结构，减少了工艺流程，提高了生产效率，节约了生产成本。
本实施例中，所述有源层104的材料包括氧化物半导体材料。可选的，所述第一修饰层201的材料包括导电材料或半导体材料，所述第二修饰层202的材料包括导电材料或半导体材料。优选的，所述导电材料包括石墨烯或碳纳米管，所述半导体材料包括非晶硅或多晶硅。
本实施例提供的薄膜晶体管中，所述第一修饰层位于所述源极和所述有源层之间，所述第二修饰层位于所述漏极和所述有源层之间，从而在有源层之上增加了第一修饰层和第二修饰层，实现了无刻蚀保护层的背沟道刻蚀结构，减少了工艺掩膜板数量，缩短了工艺时间，提高了生产效率，降低了生产成本。
实施例二
本实施例提供一种阵列基板，所述阵列基板包括上述实施例一提供的任一薄膜晶体管，具体内容可参照上述实施例一中的描述，此处不再赘述。
本实施例提供的阵列基板中，所述第一修饰层位于所述源极和所述有源层之间，所述第二修饰层位于所述漏极和所述有源层之间，从而在有源层之上增加了第一修饰层和第二修饰层，实现了无刻蚀保护层的背沟道刻蚀结构，减少了工艺掩膜板数量，缩短了工艺时间，提高了生产效率，降低了生产成本。
实施例三
本实施例对薄膜晶体管的制备过程进行如下详细描述。需要说明的是，本实施例中所述的薄膜晶体管为底栅结构，但是顶栅结构的薄膜晶体管的制备方法也属于本发明的保护范围。图3为本发明实施例三提供的一种薄膜晶体管的制备方法的流程图。如图3，所述薄膜晶体管的制备方法包括：
步骤301、形成栅极。
本实施例中，在基板101上形成栅金属薄膜，所述栅金属薄膜的厚度为所述栅金属薄膜的构成材料可以是Mo、Al、Cu、W等金属的单一物，也可以是Mo、Al、Cu、W等金属的复合物。可选的，所述栅金属薄膜采用溅射工艺形成。在所述栅金属薄膜上涂敷光刻胶，采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域对应于形成栅极的图形区域，所述光刻胶去除区域对应于所述图形区域之外的其它区域，对所述栅金属薄膜进行刻蚀以形成栅极。
步骤302、形成有源层。
本实施例中，在所述栅极上形成栅绝缘层，所述栅绝缘层的厚度为所述栅绝缘层的构成材料可以是SiNx、SiOx的单一物，也可以是SiNx、SiOx的复合物，对应的反应气体可以为SiH4、NH3、N2的混合气体，也可以为SiH2Cl2、NH3、N2的混合气体。可选的，所述栅绝缘层采用PECVD工艺形成。
图4为本实施例中形成有源层薄膜和修饰层薄膜的示意图。如图4所示，在栅绝缘层102上形成有源层薄膜204和修饰层薄膜205。所述有源层薄膜204的厚度为所述有源层薄膜204的材料可以是IGZO、ITZO等金属氧化物的单一物，也可以是IGZO、ITZO等金属氧化物的复合物。所述修饰层薄膜205的材料包括导电材料或半导体材料。优选的，所述导电材料包括石墨烯或碳纳米管，所述半导体材料包括非晶硅或多晶硅。
在所述有源层薄膜204和修饰层薄膜205上涂敷光刻胶，采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域对应于形成有源层和初始修饰层的图形区域，所述光刻胶去除区域对应于所述图形区域之外的其它区域。图5为本实施例中形成有源层和初始修饰层的示意图。如图5所示，对所述修饰层薄膜205进行干法刻蚀以形成初始修饰层206，对所述有源层薄膜204进行湿法刻蚀以形成有源层104。当所述修饰层薄膜205的材料包括石墨烯或碳纳米管时，所述干法刻蚀采用的气体包括氧气或惰性气体。当所述修饰层薄膜205的材料包括非晶硅或多晶硅时，所述干法刻蚀采用的气体包括氯气、四氟化碳和氧气中的至少两种。
步骤303、在所述有源层的上方形成源极、漏极、第一修饰层和第二修饰层，所述第一修饰层位于所述源极和所述有源层之间，所述第二修饰层位于所述漏极和所述有源层之间。
图6为本实施例中形成源漏金属薄膜的示意图。如图6所示，在所述初始修饰层206上形成源漏金属薄膜207，所述源漏金属薄膜207的厚度为所述源漏金属薄膜207的材料可以是Mo、Al、Cu、W等金属的单一物，也可以是Mo、Al、Cu、W等金属的复合物。在所述源漏金属薄膜207上涂敷光刻胶，采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域对应于形成源极、漏极、第一修饰层和第二修饰层的图形区域，所述光刻胶去除区域对应于所述图形区域之外的其它区域。图7为本实施例中形成源极和漏极的示意图。如图7所示，对所述源漏金属薄膜207进行湿法刻蚀以形成源极106和漏极107。图8为本实施例中形成第一修饰层和第二修饰层的示意图。如图8所示，对所述初始修饰层206进行干法刻蚀以形成第一修饰层201和第二修饰层202。当所述初始修饰层206的材料包括石墨烯或碳纳米管时，所述干法刻蚀采用的气体包括氧气或惰性气体。当所述初始修饰层206的材料包括非晶硅或多晶硅时，所述干法刻蚀采用的气体包括氯气、四氟化碳和氧气中的至少两种。
本实施例中，在所述源极106和漏极107上形成钝化层薄膜。所述钝化层薄膜的厚度为所述钝化层薄膜的材料可以是SiNx、SiOx的单一物，也可以是SiNx、SiOx的复合物，所述钝化层薄膜采用PECVD工艺形成。在所述钝化层薄膜上涂敷光刻胶，采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域对应于形成钝化层和过孔的图形区域，所述光刻胶去除区域对应于所述图形区域之外的其它区域。图9为本实施例中形成钝化层的示意图。如图9所示，对所述钝化层薄膜进行干法刻蚀以形成钝化层108和过孔203的图形。
本实施例中，在所述钝化层108上形成像素电极薄膜。所述像素电极薄膜的厚度为所述像素电极薄膜的材料为氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，所述像素电极薄膜采用溅射工艺形成。在所述钝化层薄膜上涂敷光刻胶，采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域对应于形成像素电极的图形区域，所述光刻胶去除区域对应于所述图形区域之外的其它区域。参见图2，对所述像素电极薄膜进行湿法刻蚀以形成像素电极109，所述像素电极109通过所述过孔203与所述漏电极107连接。
可选的，图10为本实施例中另一种形成有源层的示意图。如图10所示，在所述栅绝缘层103上形成有源层104。参见图5-9，在所述有源层104形成初始修饰层206，在所述初始修饰层206上形成源漏金属薄膜207，对所述源漏金属薄膜207进行湿法刻蚀以形成源极106和漏极107，采用氧气或者惰性气体对所述初始修饰层206进行干法刻蚀以形成第一修饰层201和第二修饰层202。最后，在所述源极106和漏极107上形成钝化层108和像素电极109。
可选的，图11为本实施例中另一种形成修饰层薄膜和源漏金属薄膜的示意图。如图11所示，在有源层104上形成修饰层薄膜205和源漏金属薄膜207。图12为本实施例中另一种形成源极和漏极的示意图。如图11所示，对所述源漏金属薄膜207进行湿法刻蚀以形成源极106和漏极107。参见图8-9，采用氧气或者惰性气体对所述修饰层薄膜205进行干法刻蚀以形成第一修饰层201和第二修饰层202。最后，在所述源极106和漏极107上形成钝化层108和像素电极109。
本发明提供的薄膜晶体管的制备方法中，所述第一修饰层位于所述源极和所述有源层之间，所述第二修饰层位于所述漏极和所述有源层之间，从而在有源层之上增加了第一修饰层和第二修饰层，实现了无刻蚀保护层的背沟道刻蚀结构，减少了工艺掩膜板数量，缩短了工艺时间，提高了生产效率，降低了生产成本。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (11)
1.一种薄膜晶体管，其特征在于，包括栅极、有源层、源极、漏极、第一修饰层和第二修饰层，所述第一修饰层位于所述源极和所述有源层之间，所述第二修饰层位于所述漏极和所述有源层之间。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一修饰层的材料包括导电材料或半导体材料，所述第二修饰层的材料包括导电材料或半导体材料。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述导电材料包括石墨烯或碳纳米管，所述半导体材料包括非晶硅或多晶硅。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层的材料包括氧化物半导体材料。
5.一种阵列基板，其特征在于，包括权利要求1-4任一所述的薄膜晶体管。
6.一种薄膜晶体管的制备方法，其特征在于，包括：
形成栅极、有源层、源极、漏极、第一修饰层和第二修饰层，所述第一修饰层位于所述源极和所述有源层之间，所述第二修饰层位于所述漏极和所述有源层之间。
7.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于，所述形成栅极、有源层、源极、漏极、第一修饰层和第二修饰层的步骤包括：
形成有源层薄膜和修饰层薄膜；
通过一次构图工艺形成有源层和初始修饰层；
在所述初始修饰层上形成源漏金属薄膜；
通过一次构图工艺形成源极、漏极、第一修饰层和第二修饰层。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述通过一次构图工艺形成有源层和初始修饰层的步骤包括：
在所述有源层薄膜和修饰层薄膜上涂敷光刻胶，采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域对应于形成有源层和初始修饰层的图形区域，所述光刻胶去除区域对应于所述图形区域之外的其它区域；
对所述修饰层薄膜进行干法刻蚀以形成初始修饰层；
对所述有源层薄膜进行湿法刻蚀以形成有源层。
9.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述通过一次构图工艺形成源极、漏极、第一修饰层和第二修饰层的步骤包括：
在所述源漏金属薄膜上涂敷光刻胶，采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域对应于形成源极、漏极、第一修饰层和第二修饰层的图形区域，所述光刻胶去除区域对应于所述图形区域之外的其它区域；
对所述源漏金属薄膜进行湿法刻蚀以形成源极和漏极；
对所述初始修饰层进行干法刻蚀以形成第一修饰层和第二修饰层。
10.根据权利要求8或9所述的薄膜晶体管的制备方法，其特征在于，所述修饰层薄膜的材料包括石墨烯或碳纳米管；或者
所述修饰层薄膜的材料包括非晶硅或多晶硅。
11.根据权利要求10所述的薄膜晶体管的制备方法，其特征在于，当所述修饰层薄膜的材料包括石墨烯或碳纳米管时，所述干法刻蚀采用的气体包括氧气或惰性气体；
当所述修饰层薄膜的材料包括非晶硅或多晶硅时，所述干法刻蚀采用的气体包括氯气、四氟化碳和氧气中的至少两种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410584830.3A CN104319285A (zh) | 2014-10-27 | 2014-10-27 | 一种薄膜晶体管及其制备方法、阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410584830.3A CN104319285A (zh) | 2014-10-27 | 2014-10-27 | 一种薄膜晶体管及其制备方法、阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104319285A true CN104319285A (zh) | 2015-01-28 |
Family
ID=52374494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410584830.3A Pending CN104319285A (zh) | 2014-10-27 | 2014-10-27 | 一种薄膜晶体管及其制备方法、阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104319285A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946316A (zh) * | 2017-11-17 | 2018-04-20 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| CN109643657A (zh) * | 2017-06-22 | 2019-04-16 | 深圳市柔宇科技有限公司 | 阵列基板的制作设备及阵列基板的制作方法 |
| US10600816B2 (en) | 2017-11-17 | 2020-03-24 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate comprising graphene conductive layer and manufacturing method of the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011108882A (ja) * | 2009-11-18 | 2011-06-02 | Mitsui Mining & Smelting Co Ltd | 酸化物半導体を用いた薄膜トランジスタおよびその製造方法 |
| US20110204370A1 (en) * | 2010-02-19 | 2011-08-25 | Kap-Soo Yoon | Thin-Film Transistor Substrate, Method of Manufacturing the Same, and Display Device Including the Same |
| CN102916050A (zh) * | 2011-08-04 | 2013-02-06 | 三星显示有限公司 | 薄膜晶体管和薄膜晶体管阵列面板 |
| EP2674981A1 (en) * | 2011-02-07 | 2013-12-18 | Sharp Kabushiki Kaisha | Active matrix substrate, display panel, and display device |
-
2014
- 2014-10-27 CN CN201410584830.3A patent/CN104319285A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011108882A (ja) * | 2009-11-18 | 2011-06-02 | Mitsui Mining & Smelting Co Ltd | 酸化物半導体を用いた薄膜トランジスタおよびその製造方法 |
| US20110204370A1 (en) * | 2010-02-19 | 2011-08-25 | Kap-Soo Yoon | Thin-Film Transistor Substrate, Method of Manufacturing the Same, and Display Device Including the Same |
| EP2674981A1 (en) * | 2011-02-07 | 2013-12-18 | Sharp Kabushiki Kaisha | Active matrix substrate, display panel, and display device |
| CN102916050A (zh) * | 2011-08-04 | 2013-02-06 | 三星显示有限公司 | 薄膜晶体管和薄膜晶体管阵列面板 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109643657A (zh) * | 2017-06-22 | 2019-04-16 | 深圳市柔宇科技有限公司 | 阵列基板的制作设备及阵列基板的制作方法 |
| CN109643657B (zh) * | 2017-06-22 | 2022-08-16 | 深圳市柔宇科技股份有限公司 | 阵列基板的制作设备及阵列基板的制作方法 |
| CN107946316A (zh) * | 2017-11-17 | 2018-04-20 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| WO2019095556A1 (zh) * | 2017-11-17 | 2019-05-23 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| US10600816B2 (en) | 2017-11-17 | 2020-03-24 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate comprising graphene conductive layer and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9608127B2 (en) | Amorphous oxide thin film transistor, method for manufacturing the same, and display panel | |
| US20190204668A1 (en) | Array substrate, manufacturing method, display panel and display device | |
| US9502517B2 (en) | Array substrate and fabrication method thereof, and display device | |
| US9685461B2 (en) | Display device, array substrate and method for manufacturing the same | |
| CN104600083B (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置 | |
| US20140209895A1 (en) | Array substrate, fabrication method thereof and display device | |
| WO2016176881A1 (zh) | 双栅极tft基板的制作方法及其结构 | |
| CN102437059B (zh) | 一种顶栅自对准氧化锌薄膜晶体管的制备方法 | |
| CN103489921B (zh) | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 | |
| US9496374B2 (en) | Method for manufacturing thin-film transistor substrate | |
| US9684217B2 (en) | Array substrate, method for manufacturing the same and liquid crystal display device | |
| US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
| WO2016033836A1 (zh) | 氧化物半导体tft基板的制作方法及结构 | |
| WO2017219412A1 (zh) | 顶栅型薄膜晶体管的制作方法 | |
| CN104392991A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| WO2015100859A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN104051472A (zh) | 一种显示装置、阵列基板及其制作方法 | |
| US20160181290A1 (en) | Thin film transistor and fabricating method thereof, and display device | |
| WO2016026177A1 (zh) | Tft基板的制作方法及其结构 | |
| CN104319285A (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN104319278A (zh) | 阵列基板、显示面板和阵列基板的制作方法 | |
| CN110676266B (zh) | Tft基板及其制备方法、显示装置 | |
| JP6560760B2 (ja) | 共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法 | |
| US20180061867A1 (en) | Methods of protecting semiconductor oxide channel in hybrid tft process flow | |
| JP6261732B2 (ja) | 薄膜トランジスタ基板の製造方法及び前記方法によって製造された薄膜トランジスタ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150128 |