KR20220068154A - 질화실리콘막의 성막 방법 및 성막 장치 - Google Patents

질화실리콘막의 성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20220068154A
KR20220068154A KR1020210151185A KR20210151185A KR20220068154A KR 20220068154 A KR20220068154 A KR 20220068154A KR 1020210151185 A KR1020210151185 A KR 1020210151185A KR 20210151185 A KR20210151185 A KR 20210151185A KR 20220068154 A KR20220068154 A KR 20220068154A
Authority
KR
South Korea
Prior art keywords
gas
silicon nitride
film
nitride film
processing chamber
Prior art date
Application number
KR1020210151185A
Other languages
English (en)
Inventor
사치오 와타나베
데츠야 다카토
히로아키 우치다
요시히로 사토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220068154A publication Critical patent/KR20220068154A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H01L51/5253—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판의 온도가 200℃ 이하인 환경 하에서 커버리지가 양호한 질화실리콘막을 성막한다.
처리 챔버 내에 수용된 기판에 질화실리콘막을 성막하는 방법이며, (a) 상기 처리 챔버 내에 고주파 전력을 공급하지 않는 상태에서 할로겐화실리콘 가스를 포함하는 가스를 공급하는 공정과, (b) 상기 (a)의 공정 후, 상기 할로겐화실리콘 가스를 포함하는 가스의 공급을 정지하고, 상기 처리 챔버 내를 배기하는 공정과, (c) 상기 (b)의 공정 후, 상기 처리 챔버 내에 질소 함유 가스를 공급하는 공정과, (d) 상기 (c)의 공정 후, 상기 처리 챔버 내에 상기 고주파 전력을 공급하고, 플라스마를 발생시키는 공정과, (e) 상기 (d)의 공정 후, 상기 질소 함유 가스의 공급 및 상기 고주파 전력의 공급을 정지하고, 상기 처리 챔버 내를 배기하는 공정과, 상기 (a)에서 상기 (e)까지의 공정을, 미리 정한 막 두께의 상기 질화실리콘막이 형성될 때까지 대응하는 X회(X≥1) 반복 실행하는 공정을 갖고, 상기 (a)에서 상기 (e)까지의 공정에 있어서 상기 기판의 온도를 200℃ 이하로 제어하는, 질화실리콘막의 성막 방법이 제공된다.

Description

질화실리콘막의 성막 방법 및 성막 장치{FILM DEPOSITION METHOD OF SILICON NITRIDE FILM AND FILM DEPOSITION APPARATUS}
본 개시는, 질화실리콘막의 성막 방법 및 성막 장치에 관한 것이다.
예를 들어, 특허문헌 1, 2는, 실리콘 함유 원료 가스와 질소 함유 가스를, 챔버 내의 잔류 가스의 퍼지를 사이에 두고 교호로 공급하는 공정을 반복하여, ALD(Atomic Layer Deposition)법에 의해 질화실리콘막을 성막하는 방법을 제안하고 있다. 관련된 성막 방법에서는, 공정 중에 기판의 온도를 300℃ 내지 650℃ 정도로 제어한다.
일본 특허 공개 제2020-64924호 공보 일본 특허 공개 제2000-114257호 공보
본 개시는, 기판의 온도가 200℃ 이하엔 환경 하에서 커버리지가 양호한 질화실리콘막을 성막할 수 있는 성막 방법 및 성막 장치를 제공한다.
본 개시의 일 양태에 의하면, 처리 챔버 내에 수용된 기판에 질화실리콘막을 성막하는 방법이며,
(a) 상기 처리 챔버 내에 고주파 전력을 공급하지 않는 상태에서 할로겐화실리콘 가스를 포함하는 가스를 공급하는 공정과,
(b) 상기 (a)의 공정 후, 상기 할로겐화실리콘 가스를 포함하는 가스의 공급을 정지하고, 상기 처리 챔버 내를 배기하는 공정과,
(c) 상기 (b)의 공정 후, 상기 처리 챔버 내에 질소 함유 가스를 공급하는 공정과,
(d) 상기 (c)의 공정 후, 상기 처리 챔버 내에 상기 고주파 전력을 공급하고, 플라스마를 발생시키는 공정과,
(e) 상기 (d)의 공정 후, 상기 질소 함유 가스의 공급 및 상기 고주파 전력의 공급을 정지하고, 상기 처리 챔버 내를 배기하는 공정과,
상기 (a)에서 상기 (e)까지의 공정을, 미리 정한 막 두께의 상기 질화실리콘막이 형성될 때까지 대응하는 X회(X≥1) 반복 실행하는 공정을 갖고,
상기 (a)에서 상기 (e)까지의 공정에 있어서 상기 기판의 온도를 200℃ 이하로 제어하는, 질화실리콘막의 성막 방법이 제공된다.
일 측면에 따르면, 기판의 온도가 200℃ 이하인 환경 하에서 커버리지가 양호한 질화실리콘막을 성막할 수 있다.
도 1은 실시 형태에 따른 유기 EL 디바이스의 일례를 나타내는 단면 모식도이다.
도 2는 실시 형태에 따른 성막 장치의 일례를 나타내는 단면 모식도이다.
도 3은 실시 형태에 따른 성막 방법의 일례를 나타내는 흐름도이다.
도 4는 실시 형태에 따른 성막 방법의 일례를 나타내는 타임차트이다.
도 5는 실시 형태 및 비교예의 성막 방법에 의한 질화실리콘막의 특성 평가의 일례를 나타내는 도면이다.
이하, 도면을 참조하여 본 개시를 실시하기 위한 형태에 대하여 설명한다. 각 도면에 있어서, 동일 구성 부분에는 동일 부호를 부여하고, 중복된 설명을 생략하는 경우가 있다.
[유기 EL 디바이스]
유기 EL 디바이스는 수분에 약한 특징을 갖는다. 이 때문에, 유기 EL 디바이스의 제조 공정에 있어서, 유기 EL 디바이스를 외부의 수분으로부터 보호하기 위한 밀봉막으로서 질화실리콘막을 성막하는 공정이 있다. 그러나, 특히 산화물 반도체를 포함하는 유기 EL 디바이스에서는 산화물 반도체가 수소에 의해 더 열화되기 때문에, 밀봉막으로서의 질화실리콘막에 포함되는 수소를 저감시키는 것이 요망되고 있다. 우선, 도 1을 참조하여, 질화실리콘막의 밀봉막을 포함하는 유기 EL 디바이스(200)의 구성에 대하여 간단하게 설명한다.
도 1은, 실시 형태에 따른 유기 EL 디바이스(200)의 일례를 나타내는 단면 모식도이다. 유기 EL 디바이스(200)는 발광 소자 구동 회로층(110)과, 양극(120)과, 정공 주입층(130)과, 정공 수송층(114)과, 유기 발광층(115)과, 뱅크(160)와, 전자 수송층(116)과, 전자 주입층(180)과, 음극(190)과, 밀봉막(220)을 갖는다. 음극(190)과 밀봉막(220)은 투명한 막이다.
발광 소자 구동 회로층(110)은, 플레이트(140)와, 플레이트(140) 상에 배치된 트랜지스터 소자(150(150A, 150B))와, 트랜지스터 소자(150)를 덮도록 플레이트(140) 상에 배치된 평탄화막(157)을 갖는다.
플레이트(140)는, 예를 들어 유리판, 또는 수지로 이루어지는 플렉시블 플레이트여도 된다. 플레이트(140) 상에 배치된 트랜지스터 소자(150)는, 박막 트랜지스터(TFT)이다. 트랜지스터 소자(150)는, 소스ㆍ드레인 전극(151)과, 소스ㆍ드레인 전극(151)에 접촉하여 형성되는 반도체층(152)과, 반도체층(152) 상에 형성된 게이트 절연막(153)과, 게이트 절연막(153) 상에 배치된 게이트 전극(154)을 포함한다. 2개의 트랜지스터 소자(150(150A와 150B))는, 배선(155)에 의해 서로 전기적으로 접속되어 있다. 이 구조에 의해, 유기 EL 디바이스(200)는, 액티브 매트릭스형 구조를 갖는다. 반도체층(152)은, 인듐, 갈륨 및 아연을 포함하는 산화인듐갈륨아연(IGZO(InGaZnO)), 산화인듐주석아연(ITZO), 산화아연(ZnO), 산화인듐아연(IZO), 산화인듐갈륨(IGO), 산화인듐주석(ITO) 또는 산화인듐(InO) 등의 산화물 반도체로 구성된다.
평탄화막(157)은, 트랜지스터 소자(150)를 덮도록 플레이트(140) 상에 배치된다. 평탄화막(157)에 의해, 발광 소자 구동 회로층(110)의 표면이 평탄해진다.
유기 EL 디바이스(200)는, 톱 이미션 구조를 갖고, 양극(120)과 음극(190)의 사이에 전압을 인가하면, 유기 발광층(115)에서 발광이 생기고, 음극(190) 및 밀봉막(220)을 통하여 광(170)은 외부로(상방으로) 출사된다. 또한, 유기 발광층(115)에서 생긴 발광 중, 발광 소자 구동 회로층(110)측을 향한 광은, 양극(120)에서 반사되고, 음극(190) 및 밀봉막(220)을 통하여 광(170)으로서 외부로(상방으로) 출사된다.
양극(120)은, 발광 소자 구동 회로층(110)의 표면 상에 적층되고, 음극(190)에 대하여 정의 전압을 유기 EL 디바이스(200)에 인가하는 화소 전극이다. 정공 주입층(130)은, 양극(120) 상에 배치된다. 정공 수송층(114)은, 정공 주입층(130) 상에 배치된다. 유기 발광층(115)은, 정공 수송층(114) 상에 배치된다. 또한, 전자 수송층(116)은, 유기 발광층(115) 상에 배치된다. 전자 주입층(180)은, 전자 수송층(116) 상에 배치된다. 음극(190)은 전자 주입층(180) 상에 배치된다. 단, 정공 수송층(114) 및 전자 수송층(116)은, 그 인접층인 정공 주입층(130)이나 전자 주입층(180), 유기 발광층(115)의 성능에 의해, 생략되는 경우가 있다.
양극(120), 정공 주입층(130), 정공 수송층(114), 유기 발광층(115), 전자 수송층(116), 전자 주입층(180) 및 음극(190)는, 발광 소자의 일례이며, 트랜지스터 소자(150)는, 산화물 반도체를 포함하는 구동 소자의 일례이다.
밀봉막(220)은, 외부로부터 유기 EL 디바이스(200)의 내부에 수분이 들어가는 것을 배리어하는 보호막으로서 기능한다. 밀봉막(220)은, 기판의 표면에 형성된 발광 소자 및 해당 발광 소자를 구동하는 산화물 반도체를 포함하는 구동 소자를 밀봉하는 밀봉막의 일례이다.
유기 EL 디바이스(200)는 수분에 약하고, 유기 EL 디바이스(200)의 내부에 외부로부터 수분이 들어가면, 유기 EL 디바이스(200)가 열화된다. 또한, 트랜지스터 소자(150)에 포함되는 산화물 반도체는 수소가 들어가는 것으로 열화된다. 따라서, 밀봉막(220)을 성막하는 공정에 있어서, 수소(H2)나 수분(H2O)을 저감하기 위해, 수소 원자를 함유하지 않는 SiF4 가스 및 N2 가스를 사용하여 질화실리콘막을 성막하는 것을 생각할 수 있다. 이에 의해, 유기 EL 디바이스(200)의 제조 공정에 있어서 밀봉막(220) 중의 수소 농도를 저감함으로써, 밀봉막(220)의 특성 열화 및 유기 EL 디바이스(200)의 신뢰성 악화를 억제할 수 있다.
밀봉막(220)을 성막하는 공정에서는, 기판의 온도를 200℃보다도 높은 온도로 제어하면, 막의 안정성 등의 특성이 좋아지지만, 내열성이 낮은 유기 EL 디바이스(200)에 악영향을 미친다. 그래서, 기판의 온도를 200℃ 이하, 바람직하게는 100℃ 이하로 제어한 상태에서 질화실리콘막을 성막할 필요가 있다.
그런데, 기판의 온도를 200℃ 이하, 바람직하게는 100℃ 이하로 제어하고, CVD(Chemical Vapor Deposition)법에 의해, SiF4 가스 및 N2 가스를 사용하여 질화실리콘막을 성막하면, 막질이 나빠 불안정한 막이 되어 버린다. 불안정한 막이란, 예를 들어 성막한 질화실리콘막 내에 불소가 많이 남으면, 막 내의 불소가 대기 중의 수분과 반응함으로써, 질화실리콘막의 막질을 변화시켜 버린다. 기판의 온도를 200℃ 이하로 제어하여 질화실리콘막을 성막하는 경우, 불소가 질화실리콘막 내에 남기 쉽기 때문에, 불안정한 막이 되기 쉽다. 한편, 전술한 바와 같이 질화실리콘막의 성막 내에 기판의 온도를, 예를 들어 300℃ 이상으로 제어한 경우, 막의 안정성은 좋아지지만, 제조 공정 시에 가해지는 열에 의해 유기 EL 디바이스(200)가 열화된다.
나아가, 기판의 온도를 200℃ 이하로 제어하고, CVD 방식에 의해 SiF4 가스 및 N2 가스를 사용하여 질화실리콘막을 성막하면, 커버리지가 나쁘고, 질화실리콘막이 경사면(테이퍼부)에 붙기 어렵다고 하는 과제가 생긴다.
예를 들어, 도 1에 일례를 나타내는 바와 같이, 질화실리콘막을 성막하는 기판의 표면에는, 복수의 오목부와 볼록부가 형성되어 있고, 적어도 일부의 오목부 또는 볼록부의 측면은 경사면 A와 같이 테이퍼 형상으로 구성된다.
그런데, 질화실리콘막 내에 불소가 많으면, 오목부 또는 볼록부의 측면에서 막의 커버리지가 나빠지고, 경사면 A에서 질화실리콘막이 성막되지 않거나, 경사면 A에서 질화실리콘막에 균열 등이 생기거나 한다. 이 결과, 외부로부터 유기 EL 디바이스(200)의 내부에 수분이 들어가서 유기 EL 디바이스(200)가 열화된다.
이상으로부터, 밀봉막(220)으로서 기능하는 질화실리콘막의 성막을, 기판의 온도가 200℃ 이하인 환경 하에서 행하고, 커버리지 및 막의 안정성이 양호한 막을 형성하고, 유기 EL 디바이스(200)를 열화시키지 않는 제조 방법(성막 방법)이 요망되고 있었다. 그래서, 본 실시 형태에 따른 성막 방법으로는, 기판의 온도가 200℃ 이하인 환경 하에서 커버리지 및 막의 안정성 양호한 막을 성막한다.
본 실시 형태에 따른 성막 방법에서는, ALD(Atomic Layer Deposition) 방식으로 성막을 행한다. 즉, 최초로 SiF4 가스를 공급하여 기판 표면에 SiF4 가스를 부착시켜, 이어서 SiF4 가스를 정지하여 SiF4 가스의 잔류 가스를 배기한다. 다음에, N2 가스 및 고주파 전력을 공급하고, N2 가스의 플라스마를 생성하고, N2 가스의 플라스마에 의해 기판 표면에 부착된 SiF4 가스를 질화시켜, 이에 의해, 질화실리콘막을 성막한다. 성막 내의 기판의 온도는 200℃ 이하, 바람직하게는 100℃ 이하로 제어한다. 본 실시 형태에 따른 성막 방법에 의해, 도 1의 경사면 A 등의 테이퍼부에 있어서도 커버리지 양호하게 질화실리콘막을 성막할 수 있다. 또한, 성막 내의 기판의 온도를 200℃ 이하로 제어한 환경에 있어서도 막질이 양호한 안정적인 질화실리콘막을 성막할 수 있다.
이하, 본 실시 형태에 따른 성막 방법을 실행하는 성막 장치의 일례에 대하여, 도 2를 참조하면서 설명한 후, 본 실시 형태에 따른 성막 방법 및 그 효과에 대하여, 도 3 내지 도 5를 참조하면서 상세하게 설명한다.
[성막 장치]
도 2는, 실시 형태에 따른 성막 방법을 실행하는 성막 장치(100)의 일례를 나타내는 단면 모식도이다. 성막 장치(100)는, FPD용 평면으로 보아 직사각형의 기판(이하, 간단히 「기판」이라고 함) G에 대하여, 각종 기판 처리 방법을 실행하는 유도 결합형 플라스마(Inductive Coupled Plasma: ICP) 처리 장치이다. 성막 장치(100)는, 실시 형태에 따른 성막 방법을 실행하는 성막 장치의 일례이며, 이에 한정되지 않는다.
기판의 재료로서는, 주로 유리가 사용되고, 용도에 따라서는 투명한 합성 수지 등이 사용되는 경우도 있다. 여기서, 기판 처리에는, 성막 처리, 에칭 처리가 포함된다. FPD로서는, 액정 디스플레이(Liquid Crystal Display: LCD)가 예시된다. 일렉트로루미네센스(Electro Luminescence: EL), 플라스마 디스플레이 패널(Plasma Display Panel; PDP) 등이어도 된다. 기판 G는, 그 표면에 유기 EL 디바이스(200)의 발광 소자 및 구동 소자의 회로 패턴이 형성되어 있다. 또한, FPD용 기판의 평면 치수는 세대의 추이와 함께 대규모화되고 있다. 성막 장치(100)에 의해 처리되는 기판 G의 평면 치수는, 예를 들어 제6 세대의 약 1500mm×1800mm 정도의 치수로부터, 제10.5세대의 3000mm×3400mm 정도의 치수까지를 적어도 포함한다. 또한, 기판 G의 두께는 0.2mm 내지 수mm 정도이다.
성막 장치(100)는, 직육면체형의 상자형 처리 챔버(10)와, 처리 챔버(10) 내에 배치되어 기판 G가 적재되는 평면으로 보아 직사각형의 외형의 기판 적재대(60)와, 제어부(90)를 갖는다.
처리 챔버(10)는 유전체판(11)에 의해 상하 두 공간으로 구획되어 있고, 상방 공간인 안테나실은 상측 챔버(12)에 의해 형성되고, 하방 공간인 처리실 S는 하측 챔버(13)에 의해 형성된다. 처리 챔버(10)는 알루미늄 등의 금속에 의해 형성되어 있고, 유전체판(11)은 알루미나(Al2O3) 등의 세라믹스나 석영에 의해 형성되어 있다. 유전체판(11)은 유도 결합 플라스마 장치의 창 부재의 일례이며, 창 부재는 유전체판 대신에 복수의 금속판으로 구성해도 된다.
처리 챔버(10)에 있어서, 하측 챔버(13)와 상측 챔버(12)의 경계로 되는 위치에는 직사각형 환상의 지지 프레임(14)이 처리 챔버(10)의 내측으로 돌출 설치하도록 하여 배치되어 있고, 지지 프레임(14)에 유전체판(11)이 적재되어 있다. 처리 챔버(10)는, 접지선에 의해 접지되어 있다.
하측 챔버(13)의 측벽(13a)에는, 하측 챔버(13)에 대하여 기판 G를 반출입하기 위한 반출입구(13b)가 개방 설치되어 있고, 반출입구(13b)는 게이트 밸브(20)에 의해 개폐 가능하게 되어 있다. 하측 챔버(13)에는 반송 기구를 내포하는 반송실(모두 도시하지 않음)이 인접해 있고, 게이트 밸브(20)를 개폐 제어하고, 반송 기구에서 반출입구(13b)를 통하여 기판 G의 반출입이 행해진다.
또한, 하측 챔버(13)가 갖는 저판(13d)에는 복수의 배기구(13f)가 개방 설치되어 있다. 배기구(13f)에는 가스 배기관(51)이 접속되고, 가스 배기관(51)은 압력 제어 밸브(52)를 통하여 배기 장치(53)에 접속되어 있다. 가스 배기관(51), 압력 제어 밸브(52) 및 배기 장치(53)에 의해, 가스 배기부(50)가 형성된다. 배기 장치(53)는 터보 분자 펌프 등의 진공 펌프를 갖고, 프로세스 중에 하측 챔버(13) 내를 소정의 진공도까지 진공화 가능하게 되어 있다.
유전체판(11)의 하면에 있어서, 유전체판(11)을 지지하기 위한 지지 빔이 마련되어 있고, 지지 빔은 샤워 헤드(30)를 겸하고 있다. 샤워 헤드(30)는, 알루미늄 등의 금속에 의해 형성되어 있고, 양극 산화에 의한 표면 처리가 실시되어 있어도 된다. 샤워 헤드(30) 내에는, 수평 방향으로 연장 설치되는 가스 유로(31)가 형성되어 있다. 가스 유로(31)에는, 하방으로 연장 설치하여 샤워 헤드(30)의 하방에 있는 처리실 S에 면하는 가스 토출 구멍(32)이 연통되어 있다.
유전체판(11)의 상면에는 가스 유로(31)에 연통되는 가스 도입관(45)이 접속되어 있다. 가스 도입관(45)은 상측 챔버(12)의 천장(12a)에 개방 설치되어 있는 공급구(12b)를 기밀하게 관통하고, 가스 도입관(45)과 기밀하게 결합된 가스 공급관(41)을 통하여 처리 가스 공급부(40)에 접속되어 있다. 처리 가스 공급부(40)는, 가스 도입관(45), 가스 공급관(41), 밸브(42a, 42b), 유량 제어기(43a, 43b), SiF4 가스 공급원(44a) 및 N2 가스 공급원(44b)에 의해 형성된다. 처리 가스 공급부(40)로부터 공급되는 SiF4 가스와 N2 가스는, 가스 공급관(41) 및 가스 도입관(45)을 통하여 샤워 헤드(30)에 공급되고, 가스 유로(31) 및 가스 토출 구멍(32)을 통하여 처리실 S로 토출된다. 또한, 유전체판(11) 대신에 금속판을 사용한 경우, 금속판에 가스 토출 구멍을 형성하여 샤워 헤드를 겸하게 해도 된다.
안테나실을 형성하는 상측 챔버(12) 내에는, 고주파 안테나(15)가 배치되어 있다. 고주파 안테나(15)는, 구리 등의 도전성의 금속으로 형성되는 안테나 선(15a)을 환상 혹은 와권상으로 권취 장작함으로써 형성된다. 예를 들어, 환상의 안테나 선(15a)을 다중으로 배치해도 된다.
안테나 선(15a)의 단자에는 상측 챔버(12)의 상방으로 연장 설치하는 급전 부재(16)가 접속되어 있고, 급전 부재(16)의 상단에는 급전선(17)이 접속되고, 급전선(17)은 임피던스 정합을 행하는 정합기(18)를 통하여 고주파 전원(19)에 접속되어 있다. 고주파 안테나(15)에 대하여 고주파 전원(19)으로부터 예를 들어 13.56MHz의 고주파 전력이 인가됨으로써, 하측 챔버(13) 내로 유도 전계가 형성된다. 이 유도 전계에 의해, 샤워 헤드(30)로부터 처리실 S에 공급된 처리 가스가 플라스마화되어 유도 결합형 플라스마가 생성되고, 플라스마 중의 이온이나 중성 라디칼 등이 기판 G에 제공된다. 고주파 전원(19)은 플라스마 발생용의 소스원이며, 기판 적재대(60)에 접속되어 있는 고주파 전원(73)은, 발생한 이온을 끌어 당겨 운동 에너지를 부여하는 바이어스원이 된다. 이와 같이, 이온 소스원에는 유도 결합을 이용하여 플라스마를 생성하고, 다른 전원인 바이어스원을 기판 적재대(60)에 접속하여 이온 에너지의 제어를 행한다. 이에 의해, 플라스마의 생성과 이온 에너지의 제어가 독립적으로 행해지고, 프로세스의 자유도를 높일 수 있다. 처리 가스 공급부(40) 및 고주파 전원(19)은, 가스를 플라스마화하고, 챔버 내에 플라스마를 생성하는 플라스마 생성부의 일례이다.
기판 적재대(60)는, 기재(63)와, 기재(63)의 상면(63a)에 형성되어 있는 정전 척(66)을 갖는다. 기재(63)의 평면으로 본 형상은 직사각형이며, 기판 적재대(60)에 적재되는 기판 G와 동일 정도의 평면 치수를 갖고, 긴 변의 길이는 1800mm 내지 3400mm 정도이고, 짧은 변의 길이는 약 1500mm 내지 3000mm 정도의 치수로 설정할 수 있다. 이 평면 치수에 대하여, 기재(63)의 두께는, 예를 들어 50mm 내지 100mm 정도가 될 수 있다. 기재(63)는, 스테인리스강이나 알루미늄, 알루미늄 합금 등에 의해 형성된다. 기재(63)에는, 직사각형 평면의 전체 영역을 커버하도록 사행된 온도 조절 매체 유로(62a)가 마련되어 있다. 또한, 온도 조절 매체 유로(62a)는, 예를 들어 정전 척(66)에 마련되어도 된다.
온도 조절 매체 유로(62a)의 양단에는, 온도 조절 매체 유로(62a)에 대하여 온도 조절 매체가 공급되는 이송 배관(62b)과, 온도 조절 매체 유로(62a)를 유통하여 승온된 온도 조절 매체가 배출되는 복귀 배관(62c)이 연통되어 있다. 이송 배관(62b)과 복귀 배관(62c)에는 각각, 이송 유로(82)과 복귀 유로(83)가 연통되어 있고, 이송 유로(82)와 복귀 유로(83)는 외부 공간 E에 마련된 칠러 유닛(81)에 연통되어 있다. 칠러 유닛(81)은, 온도 조절 매체의 온도나 토출 유량을 제어하는 본체부와, 온도 조절 매체를 압송하는 펌프를 갖는다(모두 도시하지 않음). 또한, 온도 조절 매체로서는 냉매가 적용된다. 온도 조절 형태는, 기재(63)에 온도 조절 매체를 유통시키는 형태이지만, 기재(63)가 히터 등을 내장하고, 히터에 의해 온도 조절하는 형태여도 되고, 온도 조절 매체와 히터의 양쪽에 의해 온도 조절하는 형태여도 된다. 또한, 히터 대신에 고온의 온도 조절 매체를 유통시킴으로써 가열을 수반하는 온도 조절을 행해도 된다.
하측 챔버(13)의 저판(13d) 상에는, 절연 재료에 의해 형성되어 내측에 단차부를 갖는 상자형의 받침대(68)가 고정되어 있고, 받침대(68)의 단차부 상에 기판 적재대(60)가 적재된다. 기재(63)의 상면에는, 기판 G가 직접 적재되는 정전 척(66)이 형성되어 있다. 정전 척(66)은, 알루미나 등의 세라믹스를 용사하여 형성되는 유전체 피막인 세라믹스층(64)과, 세라믹스층(64)의 내부에 매설되어 있어서 정전 흡착 기능을 갖는 도전층의 흡착 전극(65)을 갖는다. 흡착 전극(65)은, 급전선(74) 및 스위치(76)를 통하여 직류 전원(75)에 접속되어 있다. 제어부(90)에 의해, 스위치(76)가 온되면, 직류 전원(75)으로부터 흡착 전극(65)에 직류 전압이 인가됨으로써 쿨롱력이 발생한다. 이 쿨롱력에 의해, 기판 G가 정전 척(66)에 정전 흡착되고, 기재(63)의 상면에 적재된 상태에서 보유 지지된다. 또한, 스위치(76)가 오프되고, 급전선(74)으로부터 분기된 접지 라인에 개재하는 스위치(77)가 온되면, 흡착 전극(65)에 고인 전하가 접지에 흐른다. 이와 같이, 기판 적재대(60)는, 기판 G를 적재하는 하부 전극을 형성한다.
기재(63)에는 열전대 등의 온도 센서가 배치되어 있고, 온도 센서에 의한 모니터 정보는, 제어부(90)에 수시로 송신된다. 제어부(90)는, 송신된 온도의 모니터 정보에 기초하여, 기재(63) 및 기판 G의 온도 조절 제어를 실행한다. 보다 구체적으로는, 제어부(90)에 의해, 칠러 유닛(81)으로부터 이송 유로(82)에 공급되는 온도 조절 매체의 온도나 유량이 조정된다. 그리고, 온도 조정이나 유량 조정이 행해진 온도 조절 매체가 온도 조절 매체 유로(62a)에 순환됨으로써, 기판 적재대(60)의 온도 조절 제어가 실행된다. 또한, 열전대 등의 온도 센서는, 예를 들어 정전 척(66)에 배치되어도 된다.
정전 척(66)의 외주이며 받침대(68)의 상면에는, 직사각형 프레임상의 포커스 링(69)이 적재되고, 포커스 링(69)의 상면쪽이 정전 척(66)의 상면보다도 낮아지도록 설정되어 있다. 포커스 링(69)은, 알루미나 등의 세라믹스 혹은 석영 등으로 형성된다.
기재(63)의 하면에는, 급전 부재(70)가 접속되어 있다. 급전 부재(70)의 하단에는 급전선(71)이 접속되어 있고, 급전선(71)은 임피던스 정합을 행하는 정합기(72)를 통하여 바이어스원인 고주파 전원(73)에 접속되어 있다. 기판 적재대(60)에 대하여 고주파 전원(73)으로부터 예를 들어 3.2MHz의 고주파 전력이 인가됨으로써, 기판 적재대(60)가 하부 전극으로서 기능하고, 플라스마 발생용의 소스원인 고주파 전원(19)으로 생성된 이온을 기판 G에 끌어 당길 수 있다.
기판 적재대(60)의 내부에는, 처리 챔버(10)의 외부가 도시하지 않은 반송 암과의 사이에서 기판 G의 수수를 행하기 위해 기판 G를 승강시키는 리프트 핀(78)이 복수, 예를 들어 12개 마련되어 있다. 도 1에서는 간략화하고, 2개의 리프트 핀(78)이 도시되어 있다. 복수의 리프트 핀(78)은, 기판 적재대(60)를 관통하고, 연결 부재를 통하여 전달되는 모터의 동력에 의해 상하 이동한다. 처리 용기의 외부를 향하여 관통하는 리프트 핀(78)의 관통 구멍에는, 저부 벨로우즈가 마련되어(도시하지 않음), 처리 용기 내의 진공측과 대기쪽 사이의 기밀을 보유한다.
제어부(90)는, 성막 장치(100)의 각 구성부, 예를 들어 칠러 유닛(81), 고주파 전원(19, 73), 직류 전원(75), 처리 가스 공급부(40), 가스 배기부(50) 등의 동작을 제어한다. 제어부(90)는, CPU(Central Processing Unit) 및 ROM(Read Only Memory), RAM(Random Access Memory) 등의 메모리를 갖는다. CPU는, 메모리의 기억 영역에 저장된 레시피(프로세스 레시피)에 따라, 소정의 처리를 실행한다. 레시피에는, 프로세스 조건에 대한 성막 장치(100)의 제어 정보가 설정되어 있다. 제어 정보에는, 예를 들어 가스 유량이나 처리 챔버(10) 내의 압력, 처리 챔버(10) 내의 온도나 기재(63)의 온도, 프로세스 시간 등이 포함된다.
제어부(90)가 적용하는 레시피 및 프로그램은, 예를 들어 하드 디스크나 콤팩트 디스크, 광 자기 디스크 등에 기억되어도 된다. 또한, 레시피 등은, CD-ROM, DVD, 메모리 카드 등의 가반성의 컴퓨터에 의한 판독이 가능한 기억 매체에 수용된 상태에서 제어부(90)에 세팅되어, 판독되는 형태여도 된다. 제어부(90)는 그밖에, 커맨드의 입력 조작 등을 행하는 키보드나 마우스 등의 입력 장치, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등의 표시 장치 및 프린터 등의 출력 장치와 같은 사용자 인터페이스를 갖고 있다.
[성막 방법]
다음에, 도 3 및 도 4를 사용하여, 도 2의 성막 장치(100)에서 실행하는, 본 실시 형태에 따른 성막 방법에 대하여 설명한다. 도 3은, 실시 형태에 따른 성막 방법의 일례를 나타내는 흐름도이다. 도 4는, 실시 형태에 따른 성막 방법의 일례를 나타내는 타임차트이다. 초기 상태에서는, 도 2의 밸브(42a, 42b)는 폐쇄되어 있다.
우선, 도 3의 스텝 S1에 있어서, 기판(W)을 기판 적재대(60)에 적재하여 준비한다. 기판(W)은, 예를 들어 게이트 밸브(20)의 개폐에 의해 반출입구(13b)로부터 처리 챔버(10) 내로 반송되고, 기판 적재대(60)에 적재된다. 다음에, 도 3의 스텝 S2에 있어서, 기판 적재대(60)의 온도 조절 매체 유로(62a)에 칠러 유닛(81)으로부터 원하는 온도의 온도 조절 매체를 순환시켜, 기판의 온도를 100℃ 이하의 소정 온도로 제어한다. 또한, 처리 챔버(10) 내를 소정의 진공도까지 감압한다.
다음에, 처리 가스 공급부(40)는, 도 3의 스텝 S3에 있어서, 도 2의 밸브(42a)를 개방하고, 할로겐화실리콘 가스의 일례로서 SiF4 가스를 SiF4 가스 공급원(44a)으로부터 가스 도입관(45)을 통하여 처리 챔버(10) 내에 공급한다. 이에 의해, 도 4에 1사이클째의 SiF4 가스의 공급이 개시되고, 기판의 표면에 SiF4 가스 분자가 부착된다.
밸브(42a)를 개방하고 나서 소정 시간(예를 들어, 10초)이 경과하면, 도 3의 스텝 S4에 있어서, 다른 소정 시간(예를 들어, 10초) SiF4 가스의 잔류 가스를 제거한다. 이때, 도 2의 밸브(42a)를 폐쇄하고, SiF4 가스 공급원(44a)으로부터의 SiF4 가스의 공급을 정지한다. 이에 의해, SiF4 가스가 처리 챔버(10)로부터 배기되고, SiF4 가스의 잔류 가스가 제거된다. 이상이, 질화실리콘막을 성막하기 위한 원료 가스의 공급 스텝(이하, 「스텝 A」로 한다.)이다. 스텝 S4를 실행하는 동안, Ar 가스나 He 가스의 불활성 가스를 처리 챔버(10) 내에 공급해도 된다. 이에 의해, 불활성 가스에 의해 SiF4 가스가 처리 챔버(10)로부터 배기되고, SiF4 가스의 잔류 가스가 제거된다. 또한, 밸브(42a)를 개방하는 소정 시간과, SiF4 가스의 잔류 가스를 제거하는 소정 시간은, 동일한 시간으로 설정해도 되고, 다른 시간으로 설정해도 된다.
다음에, 도 3의 스텝 S5에 있어서, 처리 가스 공급부(40)는, 질소 함유 가스의 일례로서 N2 가스를 공급한다. 다음에, 도 3의 스텝 S6에 있어서, 고주파 전원(19)으로부터 고주파 전력(RF(Radio Frequency) 전력)을 인가한다. 고주파 전력의 인가 타이밍은, N2 가스의 공급 타이밍 후여도 되고, N2 가스의 공급 타이밍과 동시여도 된다. 이에 의해, 도 4에 1사이클째의 N2 가스의 공급이 개시되고, 또한RF 전력의 공급이 개시되고, N2 가스가 고주파 전력에 의해 전리되고, N2 가스의 플라스마가 생성된다. N2 가스의 플라스마에 의해, 기판의 표면에 부착된 SiF4 가스 분자가 고주파 전력에 의해 Si와 F를 포함하는 원자로 전리되고, 동일하게 전리한 N 원자와 반응하여 질화실리콘막이 형성된다.
밸브(42b)를 개방하고 나서 소정 시간(예를 들어, 10초)이 경과하면, 도 3의 스텝 S7에 있어서, 다른 소정 시간(예를 들어, 10초) N2 가스의 잔류 가스를 제거한다. 이때, 도 2의 밸브(42b)를 폐쇄하고, N2 가스 공급원(44b)으로부터의 N2 가스의 공급을 정지한다. 또한, 고주파 전력의 인가를 정지한다. 이상이, 질화실리콘막을 성막하기 위한 반응 가스의 공급 스텝(이하, 「스텝 B」로 한다.)이다. 스텝 S7을 실행하는 동안, 불활성 가스를 처리 챔버(10) 내에 공급해도 된다. 이에 의해, 불활성 가스에 의해 N2 가스가 처리 챔버(10)로부터 배기되고, N2 가스의 잔류 가스가 제거된다. 또한, 밸브(42b)를 개방하는 소정 시간과, N2 가스의 잔류 가스를 제거하는 소정 시간은, 동일한 시간으로 설정해도 되고, 다른 시간으로 설정해도 된다.
다음에, 도 3의 스텝 S8에 있어서, 질화실리콘막이 미리 정한 막 두께에 도달하였는지에 대하여, 스텝 A, B가 미리 설정된 X회 반복 실행되었는지를 판정한다. 질화실리콘막의 막 두께와, 스텝 A, B의 실행 횟수와는 대응지어져 있고, 스텝 A, B가 X회 반복 실행되었을 때, 질화실리콘막은 미리 정한 막 두께에 도달한다. 바꾸어 말하면, 질화실리콘막이 도달하는 미리 정한 막 두께에 대응하는 스텝 A, B의 반복 실행 횟수는 X회이다. X는 1 이상의 정수이다. 스텝 S8에 있어서, X회 실행하였다고 판정될 때까지 스텝 A, B가 반복된다. 이에 의해, 도 4에 도시하는 바와 같이, 2사이클째의 스텝(A, B), 3사이클째의 스텝(A, B), …, X사이클째의 스텝(A, B)이 차례로 실행된다. 도 3의 스텝 S8에 있어서, 스텝(A, B)을 X회 실행하였다고 판정되면 스텝 S9로 진행하여, 기판을 반출하고, 본 처리를 종료한다.
또한, 반복 횟수 X는, 미리 설정되어 있어도 되고, 질화실리콘막의 두께를, 예를 들어 광학적으로 실시간으로 측정하여, 측정 결과에 따라 실시간으로 설정해도 된다.
이상에 설명한 본 실시 형태에 따른 성막 방법에 의한 질화실리콘막의 특성 평가의 일례에 대하여, 도 5를 참조하여 비교예와 비교하면서 설명한다. 도 5는, 실시 형태 및 비교예의 성막 방법에 의한 질화실리콘막의 특성 평가의 일례를 나타내는 도면이다.
도 5에 도시하는 바와 같이, 본 실시 형태에 따른 성막 방법은 ALD 방식으로 성막한 것에 대하여, 비교예에서는 CVD 방식으로 성막하였다. 또한, 본 실시 형태에 따른 성막 방법에서는, 성막 내의 기판의 온도를 100℃ 및 200℃로 제어한 것에 대하여, 비교예에서는, 성막 내의 기판의 온도를 100℃로 제어하였다. 또한, 모두 SiF4 가스 및 N2 가스를 사용하였다.
그 결과, 테이퍼부(도 1의 경사면 A)의 커버리지를 나타내는 b/a(도 5에 도시하는 질화실리콘막의 상부 막 두께 a에 대한 테이퍼부의 막 두께 b의 비)가 비교예에서는, 거의 0(즉, 테이퍼부에 질화실리콘막이 붙어 있지 않은 상태)이었다. 이에 비하여, 본 실시 형태에 따른 성막 방법에서는, 기판의 온도가 100℃일 때, b/a가 「0.37」이며, 테이퍼부에도 질화실리콘막을 성막할 수 있음을 알 수 있었다. 또한, 기판의 온도가 200℃일 때, b/a가 「0.47」이었다. 즉, 본 실시 형태에 따른 성막 방법에서는, ALD 방식을 사용하여 상기에 나타내는 프로세스 조건에 기초하여 성막함으로써, 테이퍼부에도 질화실리콘막을 성막할 수 있고, 커버리지가 양호한 질화실리콘막을 성막할 수 있는 것이 증명되었다. 또한, 테이퍼각 θ는, 비교예의 경우에는 73°, 본 실시 형태의 경우는, 기판의 온도가 100℃일 때 72°, 기판의 온도가 200℃일 때 77°이며, 테이퍼각은 동등하게 되어 있다.
또한, 막질의 지표로 되는 질화실리콘막의 굴절률(RI: refractiveindex)은, 비교예의 경우, 「1.79」이며, 본 실시 형태의 경우, 기판의 온도가 100℃일 때 「1.91」이었다. 막의 굴절률 RI가, 1.9 내지 2.0일 때, 막질이 양호하다고 평가할 수 있다. 따라서, 본 실시 형태에 따른 성막 방법은, 비교예의 CVD 방식에 의한 성막보다도, 더 양호한 막질의 질화실리콘막이 형성될 수 있음을 알 수 있었다.
이상으로부터, 본 실시 형태에 따른 성막 방법에 따르면, 성막 내의 기판의 온도는 200℃ 이하, 바람직하게는 100℃ 이하로 제어한다. 그리고, 할로겐화실리콘 가스를 포함하는 가스의 공급→배기→질소 함유 가스의 공급→배기를 X회 반복하는 ALD 방식에 의해 질화실리콘막의 밀봉막을, 유기 EL 디바이스(200)의 발광 소자 상에 성막한다.
본 성막 방법에 의해, 발광 소자상의 경사면 A 등의 테이퍼부에 있어서도 커버리지가 양호하고, 또한 막질이 양호한 질화실리콘막을 성막할 수 있다. 또한, 성막 내의 기판의 온도를 200℃ 이하의 저온으로 제어한 환경에 있어서도 커버리지가 양호하고, 막질 특성이 양호한 질화실리콘막을 성막할 수 있다. 내열성이 낮은 발광 소자 상에 질화실리콘막의 밀봉막을 성막하는 공정에 있어서, 본 실시 형태에 따른 성막 방법에 따르면, 추가로 100℃ 또는 그 이하로 기판의 온도를 제어한 경우에도 커버리지가 양호하고, 또한 막질이 양호한 질화실리콘막을 성막할 수 있다.
또한, 본 실시 형태에 따른 성막 방법에 있어서 사용하는 가스에 대해서는, 다양한 베리에이션을 생각할 수 있다. 예를 들어, 할로겐화실리콘 가스를 포함하는 가스에 포함되는 할로겐화실리콘 가스는, 사불화규소 가스(SiF4)에 한정되지 않는다. 할로겐화실리콘 가스를 포함하는 가스는, 사불화규소 가스(SiF4), 사염화규소 가스(SiCl4), 육불화이규소 가스(Si2F6) 및 육염화이규소 가스(Si2Cl6) 중 적어도 어느 것을 포함하고 있으면 된다.
또한, 질소 함유 가스는, 질소 가스(N2) 한정되지 않는다. 질소 함유 가스는, 질소 가스(N2) 및 암모니아(NH3) 중 적어도 어느 것을 포함하고 있으면 된다.
또한, 질소 함유 가스에 H2 가스를 첨가해도 되고, He 가스, Ar 가스 등의 희가스를 첨가해도 된다. H2 가스를 첨가함으로써, 질화실리콘막의 커버리지를 더욱 양호하게 할 수 있다.
단, 첨가하는 H2 가스의 농도는, 질화실리콘막 내의 수소 농도가 15％ 이하로 되도록 조정하는 것이 바람직하다. H2 가스에 기인하는 수소는, 질화실리콘막 내에 과잉으로 잔류한 불소에 결합하여 불소를 제거하고, 불소에 의한 질화실리콘막의 막질 열화를 억제할 수 있다. 그러나, H2 가스의 양이 지나치게 증가하면, 불소를 제거해도 또한, 불소와 결합하지 않은 수소가 잔류하고, 기판의 표면에 형성된 발광 소자 및 해당 발광 소자를 구동하는 산화물 반도체를 포함하는 구동 소자가 수소에 의해 열화될 우려가 있기 때문이다.
이상에서 설명한 바와 같이 본 실시 형태의 질화실리콘막의 성막 방법 및 성막 장치에 따르면, 기판의 온도가 200℃ 이하인 환경 하에서 커버리지가 양호한 질화실리콘막을 성막할 수 있다.
금회 개시된 실시 형태에 따른 질화실리콘막의 성막 방법 및 성막 장치는, 모든 점에 있어서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 실시 형태는, 첨부된 청구범위 및 그 주지를 일탈하지 않고, 다양한 형태로 변형 및 개량이 가능하다. 상기 복수의 실시 형태에 기재된 사항은, 모순되지 않는 범위에서 다른 구성도 취할 수 있으며, 또한 모순되지 않는 범위에서 조합할 수 있다.
본 개시의 성막 장치는, Atomic Layer Deposition(ALD) 장치, 축전 결합형 플라즈마(CCP), 유도 결합 플라스마(ICP), Radial Line Slot Antenna(RLSA), Electron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP) 중 어느 타입의 장치이어도 적용 가능하다.

Claims (9)

  1. 처리 챔버 내에 수용된 기판에 질화실리콘막을 성막하는 방법이며,
    (a) 상기 처리 챔버 내에 고주파 전력을 공급하지 않는 상태에서 할로겐화실리콘 가스를 포함하는 가스를 공급하는 공정과,
    (b) 상기 (a)의 공정 후, 상기 할로겐화실리콘 가스를 포함하는 가스의 공급을 정지하고, 상기 처리 챔버 내를 배기하는 공정과,
    (c) 상기 (b)의 공정 후, 상기 처리 챔버 내에 질소 함유 가스를 공급하는 공정과,
    (d) 상기 (c)의 공정 후, 상기 처리 챔버 내에 상기 고주파 전력을 공급하고, 플라스마를 발생시키는 공정과,
    (e) 상기 (d)의 공정 후, 상기 질소 함유 가스의 공급 및 상기 고주파 전력의 공급을 정지하고, 상기 처리 챔버 내를 배기하는 공정과,
    상기 (a)에서 상기 (e)까지의 공정을, 미리 정한 막 두께의 상기 질화실리콘막이 형성될 때까지 대응하는 X회(X≥1) 반복 실행하는 공정을 갖고,
    상기 (a)에서 상기 (e)까지의 공정에 있어서 상기 기판의 온도를 200℃ 이하로 제어하는, 질화실리콘막의 성막 방법.
  2. 제1항에 있어서, 상기 할로겐화실리콘 가스를 포함하는 가스는, 사불화규소 가스(SiF4), 사염화규소 가스(SiCl4), 육불화이규소 가스(Si2F6) 및 육염화이규소 가스(Si2Cl6) 중 적어도 어느 것을 포함하는,
    질화실리콘막의 성막 방법.
  3. 제1항 또는 제2항에 있어서, 상기 질소 함유 가스는, 질소 가스(N2) 및 암모니아(NH3) 중 적어도 어느 것을 포함하는,
    질화실리콘막의 성막 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기판의 표면에는, 복수의 오목부와 볼록부가 형성되어 있고, 적어도 일부의 상기 오목부 또는 상기 볼록부의 측면은 경사면으로 구성되고, 적어도 상기 경사면에 상기 질화실리콘막을 형성하는,
    질화실리콘막의 성막 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 기판의 표면에는, 산화물 반도체를 포함하는 층이 형성되어 있는,
    질화실리콘막의 성막 방법.
  6. 제5항에 있어서, 상기 질화실리콘막은, 상기 기판의 표면에 형성된 발광 소자 및 해당 발광 소자를 구동하는 상기 산화물 반도체를 포함하는 구동 소자를 밀봉하는 밀봉막인,
    질화실리콘막의 성막 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 (a)에서 상기 (e)까지의 공정에 있어서 상기 기판의 온도를 100℃ 이하로 제어하는,
    질화실리콘막의 성막 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 질소 함유 가스에 미리 정한 농도의 H2 가스 및/또는 희가스를 첨가하는,
    질화실리콘막의 성막 방법.
  9. 처리 챔버와, 제어부를 갖고, 상기 처리 챔버 내에 수용된 기판에 질화실리콘막을 성막하는 성막 장치이며,
    상기 제어부는,
    (a) 상기 처리 챔버 내에 고주파 전력을 공급하지 않는 상태에서 할로겐화실리콘 가스를 포함하는 가스를 공급하는 공정과,
    (b) 상기 (a)의 공정 후, 상기 할로겐화실리콘 가스를 포함하는 가스의 공급을 정지하고, 상기 처리 챔버 내를 배기하는 공정과,
    (c) 상기 (b)의 공정 후, 상기 처리 챔버 내에 질소 함유 가스를 공급하는 공정과,
    (d) 상기 (c)의 공정 후, 상기 처리 챔버 내에 상기 고주파 전력을 공급하고, 플라스마를 발생시키는 공정과,
    (e) 상기 (d)의 공정 후, 상기 질소 함유 가스의 공급 및 상기 고주파 전력의 공급을 정지하고, 상기 처리 챔버 내를 배기하는 공정과,
    상기 (a)에서 상기 (e)까지의 공정을, 미리 정한 막 두께의 상기 질화실리콘막이 형성될 때까지 대응하는 X회(X≥1) 반복 실행하는 공정을 제어하고,
    또한, 상기 (a)에서 상기 (e)까지의 공정에 있어서 상기 기판의 온도를 200℃ 이하로 제어하는, 성막 장치.
KR1020210151185A 2020-11-18 2021-11-05 질화실리콘막의 성막 방법 및 성막 장치 KR20220068154A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-191483 2020-11-18
JP2020191483A JP2022080422A (ja) 2020-11-18 2020-11-18 窒化シリコン膜の成膜方法及び成膜装置

Publications (1)

Publication Number Publication Date
KR20220068154A true KR20220068154A (ko) 2022-05-25

Family

ID=81594134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210151185A KR20220068154A (ko) 2020-11-18 2021-11-05 질화실리콘막의 성막 방법 및 성막 장치

Country Status (4)

Country Link
JP (1) JP2022080422A (ko)
KR (1) KR20220068154A (ko)
CN (1) CN114517289A (ko)
TW (1) TW202225454A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114257A (ja) 1998-10-06 2000-04-21 Toshiba Corp 半導体装置の製造方法
JP2020064924A (ja) 2018-10-16 2020-04-23 東京エレクトロン株式会社 窒化膜の成膜方法および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1592051A4 (en) * 2003-01-24 2012-02-22 Tokyo Electron Ltd CHEMICAL VAPOR DEPOSITION METHOD FOR FORMING SILICON NITRIDE FILM ON A SUBSTRATE
JP5247781B2 (ja) * 2010-09-07 2013-07-24 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
JP6022166B2 (ja) * 2011-02-28 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6088178B2 (ja) * 2011-10-07 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6232219B2 (ja) * 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法
JP6656103B2 (ja) * 2016-07-15 2020-03-04 東京エレクトロン株式会社 窒化膜の成膜方法および成膜装置
US10892156B2 (en) * 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
JP6946769B2 (ja) * 2017-06-15 2021-10-06 東京エレクトロン株式会社 成膜方法、成膜装置、及び記憶媒体
JP6988629B2 (ja) * 2018-03-26 2022-01-05 東京エレクトロン株式会社 成膜方法及び成膜装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114257A (ja) 1998-10-06 2000-04-21 Toshiba Corp 半導体装置の製造方法
JP2020064924A (ja) 2018-10-16 2020-04-23 東京エレクトロン株式会社 窒化膜の成膜方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2022080422A (ja) 2022-05-30
TW202225454A (zh) 2022-07-01
CN114517289A (zh) 2022-05-20

Similar Documents

Publication Publication Date Title
US11328904B2 (en) Substrate processing apparatus
US20170221720A1 (en) Apparatus and method for treating substrates
US20090139657A1 (en) Etch system
KR101870491B1 (ko) 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
US20060185592A1 (en) Vertical batch processing apparatus
JP4426642B2 (ja) 原子層成長装置および原子層成長方法
US20120184111A1 (en) Selective plasma nitriding method and plasma nitriding apparatus
US10049870B2 (en) Method of manufacturing semiconductor device including silicon nitride layer for inhibiting excessive oxidation of polysilicon film
CN108866508B (zh) 成膜方法和成膜装置
JP5941653B2 (ja) シリコン窒化膜の成膜方法及びシリコン窒化膜の成膜装置
KR101972148B1 (ko) 유기 디바이스의 제조 방법 및 유기 디바이스의 제조 장치
US20090203219A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
TWI672755B (zh) 電漿處理裝置、基板處理系統、薄膜電晶體之製造方法及記憶媒體
US20100252198A1 (en) Plasma processing apparatus and method
CN107731681B (zh) 等离子体蚀刻方法和等离子体蚀刻系统
US9583317B2 (en) Plasma processing method and plasma processing apparatus
KR20220068154A (ko) 질화실리콘막의 성막 방법 및 성막 장치
US20090314635A1 (en) Plasma processing apparatus, plasma processing method, and organic electron device
CN110808228B (zh) 蚀刻方法和半导体器件的制造方法
KR20180028949A (ko) 플라스마 에칭 방법
JP7130548B2 (ja) 成膜方法及び成膜装置
KR20140113386A (ko) 유기 디바이스의 제조 방법, 유기 디바이스의 제조 장치 및 유기 디바이스
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
KR20240067805A (ko) 성막 방법 및 성막 장치
CN115565872A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application