TWI772419B - 成膜方法及成膜裝置 - Google Patents

成膜方法及成膜裝置 Download PDF

Info

Publication number
TWI772419B
TWI772419B TW107116052A TW107116052A TWI772419B TW I772419 B TWI772419 B TW I772419B TW 107116052 A TW107116052 A TW 107116052A TW 107116052 A TW107116052 A TW 107116052A TW I772419 B TWI772419 B TW I772419B
Authority
TW
Taiwan
Prior art keywords
film
gas
substrate
mentioned
silicon nitride
Prior art date
Application number
TW107116052A
Other languages
English (en)
Other versions
TW201907599A (zh
Inventor
高藤哲也
內田博章
渡邉幸夫
里吉務
佐佐木和男
古田守
Original Assignee
日商東京威力科創股份有限公司
高知縣公立大學法人
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司, 高知縣公立大學法人 filed Critical 日商東京威力科創股份有限公司
Publication of TW201907599A publication Critical patent/TW201907599A/zh
Application granted granted Critical
Publication of TWI772419B publication Critical patent/TWI772419B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

[課題]提供相對於H原子之阻障性高的保護膜。 　　[解決手段]一種成膜方法，其係保護形成在基板上之氧化物半導體之保護膜的成膜方法，包含：第1搬入工程，其係將形成氧化物半導體之前的基板或形成有氧化物半導體之後的基板，搬入至處理容器內；和第1成膜工程，其係在將被搬入至處理容器內之基板加熱至250℃以上之溫度的狀態下，藉由包含SiCl4 氣體、SiF4 氣體、包含氮原子及氧原子之至少任一個並且不含氫原子之處理氣體的混合氣體的電漿，成膜保護膜。

Description

成膜方法及成膜裝置
本發明之各方面及實施型態係關於成膜方法及成膜裝置。
近年來，利用發光元件亦即有機EL(Electro Luminescence）元件之薄型顯示器等之有機電子裝置的開發正在進展，作為機EL元件之驅動系統，探討薄膜電晶體(TFT：Thin Film Transistor)之適用。從高電子遷移率或低消耗電力等之觀點來看，於TFT之通道使用由銦(In)、鎵(Ga)及鋅(Zn)所構成之氧化物半導體即所謂的IGZO。IGZO即使為非晶質狀態，亦具有比較高的電子遷移率。因此，藉由於TFT之通道使用IGZO等之氧化物半導體，能夠實現高速的開關動作。
再者，在TFT中，為了保護通道免受外界之離子或水分侵害，成膜例如氮化矽(SiN)膜等之保護膜。藉由電漿CVD(Chemical Vapor Deposition)成膜SiN膜之情況，作為原料氣體，以使用矽烷(SiH4 )及氨(NH3 )為多。作為原料氣體，使用矽烷及氨之情況，藉由成膜中之氫(H)自由基或H離子，發生還原反應，從氧化物半導體引起氧原子之脫離。再者，被帶入SiN膜之H原子因時間經過、光照射或溫度變化等之外在因素，與構成通道之氧化物半導體中之氧(O)原子反應，從氧化物半導體引起O原子之脫離。依此，氧化物半導體之特性劣化，TFT之特性劣化。
為了防止此，使用氯化矽(SICl4 )氣體或氟化矽(SiF4 )氣體及不含H原子之含氮(N)氣體，在氧化物半導體上成膜SiN膜作為保護膜的技術係眾所皆知。依此，因在保護膜中不存在H原子，故可以抑制氧化物半導體之特性劣化。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2015-12131號公報
[發明所欲解決之課題]
另外，在TFT中，當在TFT之基板的溫度無被調整成適當之狀態下成膜保護膜時，構成保護膜之原子之間的結合變弱，有保護膜之膜密度等之膜質下降的情形。當保護膜之膜質下降時，H原子通過的間隙變多。依此，有保護膜相對於H原子之阻障性受損的可能性。因此，期待提升保護膜之膜質，而提供相對於H原子之阻障性高的保護膜。 [用以解決課題之手段]
所揭示的成膜方法係在一個實施態樣中，為保護形成在基板上之氧化物半導體之保護膜的成膜方法，包含：第1搬入工程，其係將形成上述氧化物半導體之前的上述基板或形成有上述氧化物半導體之後的上述基板，搬入至處理容器內；和第1成膜工程，其係在將被搬入至上述處理容器內之上述基板加熱至250℃以上之狀態下，藉由包含SiCl4 氣體、SiF4 氣體、包含氮原子及氧原子中之至少任一個並且不含氫原子之處理氣體的混合氣體的電漿，成膜上述保護膜。 [發明效果]
若藉由所揭示的成膜方法之一個態樣時，達成可以提供相對於H原子之阻障性高的保護膜這樣的效果。
以下，參照圖面，針對本案揭示的成膜方法及成膜裝置之實施型態進行詳細說明。另外，在各圖面中，針對相同或相當之部分賦予相同符號。
[成膜裝置10之構成] 　　首先，針對與本實施型態有關之成膜裝置10之構成進行說明。圖1係表示與本實施型態有關之成膜裝置10之構成之一例的概略剖面圖。與本實施型態有關之成膜裝置10係感應耦合型之電漿化學氣相沉積堆積(ICP-CVD)裝置。在圖1中，成膜裝置10具有略長方體形狀之處理容器11。在處理容器11內配置有在上面載置基板S之載置台12。在載置台12內設置有無圖示之溫度控制機構，藉由該溫度控制機構，被載置在載置台12上之基板S之溫度被控制成特定溫度。
基板S係被使用於例如FPD(Flat Panel Display)或片狀顯示器等的玻璃基板或塑膠基板。在處理容器11之上部，設置有構成處理容器11之頂棚部的窗構件14，在窗構件14上，以與處理容器11之內部之載置台12相向之方式，配置有天線13。窗構件14係以例如介電質等所構成，區隔處理容器11之內部和外部。另外，窗構件14即使從複數之分割片構成亦可。
在處理容器11之側壁，形成有用以搬入及搬出基板S之開口，該開口藉由閘閥16被關閉。在處理容器11之底部，設置有排氣口18，在排氣口18連接有排氣裝置17。排氣裝置17經排氣口18將處理容器11內抽真空，使處理容器11之內部減壓至特定壓力。
窗構件14係經無圖示之絕緣性之構件而被支持於處理容器11之側壁，窗構件14和處理容器11不直接性地接觸，不電性導通。再者，窗構件14至少具有能夠覆蓋被載置於載置台12之基板S之全面的大小。
在處理容器11之側壁，設置有氣體導入口15，在氣體導入口15，經氣體供給管23而連接有閥22a~22d。閥22a係經流量控制器21a被連接於氣體供給源20a。閥22b係經流量控制器21b被連接於氣體供給源20b。閥22c係經流量控制器21c被連接於氣體供給源20c。閥22d係經流量控制器21d被連接於氣體供給源20d。
氣體供給源20a係SiCl4 氣體之供給源。氣體供給源20b係SiF4 氣體之供給源。氣體供給源20c係包含氮原子及氧原子中之至少任一個，並且不含氫原子之處理氣體的供給源。在本實施型態中，氣體供給源20c供給O2 氣體作為處理氣體。氣體供給源20d係包含氮原子及氧原子中之至少任一個，並且不含氫原子之處理氣體的供給源。在本實施型態中，氣體供給源20d供給N2 氣體作為處理氣體。
從氣體供給源20a被供給之SiCl4 氣體係藉由流量控制器21a調整流量，經閥22a及氣體供給管23，從氣體導入口15被供給至處理容器11內。再者，從氣體供給源20b被供給之SiCl4 氣體係藉由流量控制器21b調整流量，經閥22b及氣體供給管23，從氣體導入口15被供給至處理容器11內。再者，從氣體供給源20c被供給之O2 氣體係藉由流量控制器21c調整流量，經閥22c及氣體供給管23，從氣體導入口15被供給至處理容器11內。再者，從氣體供給源20d被供給之N2 氣體係藉由流量控制器21d調整流量，經閥22d及氣體供給管23，從氣體導入口15被供給至處理容器11內。
天線13係由沿著窗構件14之上面而配置之環狀導線所構成，經匹配器25而被連接於高頻電源26。高頻電源26係對天線13供給特定頻率之高頻電力，藉由在天線13流通之高頻電流，經窗構件14使處理容器11之內部產生磁場。藉由產生在處理容器11內之磁場，在處理容器11內產生感應電場，藉由該感應電場加速處理容器11內之電子。而且，藉由以該感應電場被加速之電子，與被導入至處理容器11內之氣體之分子或原子衝突，在處理容器11內發生感應耦合電漿。
在本實施型態中之成膜裝置10中，在成膜後述閘極絕緣層之情況，於處理容器11內被供給SiCl4 氣體、SiF4 氣體、O2 氣體，從被供給之氣體之混合氣體，藉由感應耦合電漿生成陽離子或自由基。而且，藉由被生成之陽離子或自由基，在被載置於載置台12之基板S上成膜氧化矽膜。接著，於處理容器11內被供給SiCl4 、SiF4 氣體、N2 氣體，從被供給的氣體之混合氣體，藉由感應耦合電漿生成陽離子或自由基。而且，藉由被生成之陽離子或自由基，在氧化矽膜上成膜氮化矽膜。依此，成膜包含氧化矽膜及氮化矽膜之疊層膜亦即閘極絕緣層。閘極絕緣層除了作為在通道產生電場之電容器的原來的功能外，還具有保護被形成在基板S上之氧化物半導體免受水分等侵害的功能。即是，閘極絕緣層、閘極絕緣層所含的氧化矽膜及氮化矽膜，相當於保護被形成在基板S上之氧化物半導體之保護膜之一例。
再者，在本實施型態中之成膜裝置10中，在成膜後述鈍化層之情況，於處理容器11內被供給SiCl4 氣體、SiF4 氣體、O2 氣體，從被供給之氣體之混合氣體，藉由感應耦合電漿生成陽離子或自由基。而且，藉由被生成之陽離子或自由基，在被載置於載置台12之基板S上成膜氧化矽(SiO)膜。接著，於處理容器11內被供給SiCl4 、SiF4 氣體、N2 氣體，從被供給的氣體之混合氣體，藉由感應耦合電漿生成陽離子或自由基。而且，藉由被生成之陽離子或自由基，在SiO膜上成膜氮化矽(SiN)膜。依此，成膜包含SiO膜及SiN膜之疊層膜亦即鈍化層。鈍化層具有保護被形成在基板S上之氧化物半導體免受水分等侵害的功能。即是，鈍化層、鈍化層所含的SiO膜及SiN膜，相當於保護被形成在基板S上之氧化物半導體之保護膜之一例。
再者，在本實施型態中之成膜裝置10中，在成膜後述密封層之情況，於處理容器11內被供給SiCl4 氣體、SiF4 氣體、N2 氣體，從被供給之氣體之混合氣體，藉由感應耦合電漿生成陽離子或自由基。而且，藉由被生成之陽離子或自由基，在被載置於載置台12之基板S上成膜SiN膜亦即密封膜。
另外，在閘極絕緣層或鈍化層之成膜中，雖然非直接構成氧化矽膜或氮化矽膜之材料氣體，但是為了使得將直接構成氧化矽膜或氮化矽膜之材料氣體亦即SiCl4 氣體、SiCl4 氣體、O2 氣體及N2 氣體調整成適當濃度，並且容易地進行用以生成感應耦合電漿之放電等，在成膜處理中發揮輔助性的功能，即使添加Ar氣體等之稀有氣體亦可。即是，包含SiCl4 氣體、SiF4 氣體、O2 氣體之混合氣體亦可以進一步包含稀有氣體，包含SiCl4 氣體、SiF4 氣體、N2 氣體之混合氣體亦可以進一步包含稀有氣體。
成膜裝置10具備控制成膜裝置10之各部之動作的控制器27。控制器27分別控制排氣裝置17、流量控制器21a~21d、閥22a~22d及高頻電源26。控制器27藉由例如具有ASIC(Application Specific Integrated Circuit)或CPU (Central Processing Unit)等之各種積體電路或電子電路等的電腦而被實現。
(TFT30之構成) 　　圖2為表示TFT30之構成之一例的剖面圖。在實施型態中之TFT30為底部閘極型。
TFT30係例如圖2所示般，具備被形成在基板S上之底塗層31，和部分性地被形成在底塗層31上之閘極電極32，和被形成為覆蓋底塗層31及閘極電極32之閘極絕緣層33。
再者TFT30例如圖2所示般，在閘極絕緣層33上，具備被形成為配置在閘極電極32之正上方的通道34，和在閘極絕緣層33之上分別被形成在通道34之兩側的源極電極35及汲極電極36。在本實施型態中，通道34為氧化物半導體。於通道34使用例如由銦(In)、鎵(Ga)及鋅(Zn)所構成之氧化物半導體，即所謂的IGZO。另外，通道34之材料若為氧化物半導體時，不限定於IGZO。
在本實施型態中，閘極絕緣層33係包含氧化矽膜33a及氮化矽膜33b之疊層膜。在閘極絕緣層33中，氮化矽膜33b接觸於通道34。在成膜閘極絕緣層33之情況，氧化矽膜33a及氮化矽膜33b使用SiCl4 、SiF4 氣體，和不含氫原子之含氧氣體或含氮氣體而成膜。因氧化矽膜33a及氮化矽膜33b使用SiCl4 、SiF4 氣體，和不含氫原子之含氧氣體或含氮氣體而成膜，故可以減少成膜後之閘極絕緣層33中之H原子的含有量。依此，可以抑制H原子所致的通道34之特性劣化。再者，因氧化矽膜33a及氮化矽膜33b使用SiCl4 、SiF4 氣體，和不含氫原子之含氧氣體或含氮氣體而成膜，故可以增加成膜後之閘極絕緣層33中之F原子的含有量。依此，於在TFT30施以閘極絕緣層33之成膜處理之後工程亦即退火處理之情況，閘極絕緣層33中之F原子朝向通道34被擴散，通道34之缺陷藉由F原子被修補。為了抑制H原子所致的通道34之特性劣化，並且促進F原子所致的通道34之修補，以閘極絕緣層33所含之氫之濃度為1atom%以下為佳，以閘極絕緣層33所含之鹵(即是，氟)之濃度為1atom%以上為佳。
在上述實施型態中，雖然針對藉由氮化矽膜33b成膜在氧化矽膜33a上，成膜包含氧化矽膜33a及氮化矽膜33b之閘極絕緣層33之情況進行說明，但本發明不限定於此。例如，即使氧化矽膜33a成膜在氮化矽膜33b上亦可。此情況，氧化矽膜33a接觸於通道34。
再者，TFT30例如圖2所示般，在閘極絕緣層33上具備被形成為覆蓋通道34、源極電極35及汲極電極36之鈍化層37。在本實施型態中，鈍化層37係包含氧化矽膜37a及氮化矽膜37b之疊層膜。在鈍化層37中，氧化矽膜37a接觸於通道34。在成膜鈍化層37之情況，氧化矽膜37a及氮化矽膜37b使用SiCl4 、SiF4 氣體，和不含氫原子之含氧氣體或含氮氣體而成膜。因氧化矽膜37a及氮化矽膜37b使用SiCl4 、SiF4 氣體，和不含氫原子之含氧氣體或含氮氣體而成膜，故可以減少成膜後之鈍化層37中之H原子的含有量。依此，可以抑制H原子所致的通道34之特性劣化。再者，因氧化矽膜37a及氮化矽膜37b使用SiCl4 、SiF4 氣體，和不含氫原子之含氧氣體或含氮氣體而成膜，故可以增加成膜後之鈍化層37中之F原子的含有量。依此，於在TFT30施以鈍化層37之成膜處理之後工程亦即退火處理之情況，鈍化層37中之F原子朝向通道34被擴散，通道34之氧缺陷藉由F原子被修補。為了抑制H原子所致的通道34之特性劣化，並且促進F原子所致的通道34之修補，以鈍化層37所含之氫之濃度為1atom%以下為佳，以鈍化層37所含之鹵(即是，氟)之濃度為1atom%以上為佳。
在上述實施型態中，雖然針對藉由氮化矽膜37b成膜在氧化矽膜37a上，成膜包含氧化矽膜37a及氮化矽膜37b之鈍化層37之情況進行說明，但本發明不限定於此。例如，即使氧化矽膜37a成膜在氮化矽膜37b上亦可。此情況，氮化矽膜37b接觸於通道34。
[適用TFT30之有機電子裝置40之構成] 　　圖3為表示適用TFT30之有機電子裝置40之構成之一例的剖面圖。
有機電子裝置40例如圖3所示般，具備TFT30、被形成在TFT30之鈍化層37上之有機平坦化層41、以部分性地貫通有機平坦化層41及鈍化層37而接觸於汲極電極36之方式被形成在有機平坦化層41上之陽極層42、被形成在陽極層42上之堤層43，和在陽極層42上被形成為被相鄰的堤層43挾持的有機發光層44，和被形成在有機發光層44上之陰極層45。在本實施型態中，有機平坦化層41、陽極層42、堤層43、有機發光層44及陰極層45係構成有機EL元件。
再者，有機電子裝置40例如圖3所示般，在堤層43之上具備被形成為覆蓋有機EL元件之的密封膜46。在本實施型態中，密封膜46係例如使用SiCl4 氣體、SiF4 氣體、N2 氣體等之不含H原子的含氮氣體而成膜的氮化矽膜。因密封膜46使用SiCl4 氣體、SiF4 氣體，和不含H原子之含氮氣體而成膜，故可以減少成膜後之氮化矽膜中之H原子的含有量。依此，可以抑制H原子所致的有機EL元件或通道34之特性劣化。
[閘極絕緣層33及鈍化層37之成膜順序] 　　圖4為表示閘極絕緣層33及鈍化層37之成膜順序之一例的流程圖。圖4所示之流程圖係藉由控制器27依特定程式控制成膜裝置10之各部之動作而被實行。再者，圖4所示之流程圖表示圖2所示之TFT30之製造方法之一例。
首先，閘閥16被釋放，形成有底塗層31及閘極電極32之基板S被搬入至處理容器11內(S101)。被搬入至處理容器11內之基板S被載置於載置台12上。在載置台12上載置基板S之後，閘閥16被關閉。形成有底塗層31及閘極電極32之基板S係形成氧化物半導體之前的基板之一例。步驟S101係第1搬入工程的一例。
接著，在基板S被加熱至250℃以上之溫度的狀態下，藉由包含SiCl4 氣體、SiF4 氣體、O2 氣體之混合氣體的電漿，以覆蓋底塗層31及閘極電極32之方式，成膜氧化矽膜33a(S102)。具體而言，藉由載置台12內之溫度控制機構，被載置於載置台12上之基板S被加熱至250℃以上之溫度。而且，包含SiCl4 氣體、SiF4 氣體、O2 氣體之混合氣體從氣體供給源20a、氣體供給源20b及氣體供給源20c被供給至處理容器11內。而且，處理容器11內藉由排氣裝置17被控制成特定壓力，藉由高頻電源26經匹配器25而對天線13供給特定大小的高頻電力。依此，在處理容器11內發生感應電場，生成包含SiCl4 氣體、SiF4 氣體、O2 氣體之混合氣體的電漿。而且，藉由電漿所含之陽離子或自由基，在底塗層31及閘極電極32上成膜氧化矽膜33a。步驟S102係第1成膜工程及氧化矽膜成膜工程之一例。
接著，在基板S被加熱至250℃以上之溫度的狀態下，藉由包含SiCl4 氣體、SiF4 氣體、N2 氣體之混合氣體的電漿，以覆氧化矽層33a之方式，成膜氮化矽膜33b(S103)。具體而言，藉由載置台12內之溫度控制機構，被載置於載置台12上之基板S被加熱至250℃以上之溫度。而且，包含SiCl4 氣體、SiF4 氣體、N2 氣體之混合氣體從氣體供給源20a、氣體供給源20b及氣體供給源20d被供給至處理容器11內。而且，處理容器11內藉由排氣裝置17被控制成特定壓力，藉由高頻電源26經匹配器25而對天線13供給特定大小的高頻電力。依此，在處理容器11內發生感應電場，生成包含SiCl4 氣體、SiF4 氣體、N2 氣體之混合氣體的電漿。而且，藉由電漿所含之陽離子或自由基，氮化矽膜33b成膜在氧化矽膜33a上。步驟S103係第1成膜工程及氮化矽膜成膜工程之一例。
藉由氧化矽膜33a成膜在底塗層31及閘極電極32上，並且氮化矽膜33b成膜在氧化矽膜33a上，成膜包含氧化矽膜33a及氮化矽膜33b之閘極絕緣層33。再者，氧化矽膜33a成膜在氮化矽膜33b上之情況，替換圖4之步驟S102及步驟S103之順序。
接著，閘閥16被釋放，成膜閘極絕緣層33之基板S從處理容器11內被搬出(S104)。基板S從處理容器11內被搬出之後，閘閥16被關閉。從處理容器11內被搬出的基板S被搬入至其他裝置。而且，在其他裝置，形成通道34、源極電極35及汲極電極36。
接著，閘閥16被釋放，藉由其他裝置，形成有通道34、源極電極35及汲極電極36之基板S被搬入至處理容器11內(S105)。被搬入至處理容器11內之基板S被載置於載置台12上。在載置台12上載置基板S之後，閘閥16被關閉。藉由其他裝置形成有通道34、源極電極35及汲極電極36之基板S，係形成有氧化物半導體之後之基板的一例。步驟S105係第1搬入工程的一例。
接著，在基板S被加熱至250℃以上之溫度的狀態下，藉由包含SiCl4 氣體、SiF4 氣體、O2 氣體之混合氣體的電漿，以覆蓋通道34、源極電極35及汲極電極36之方式，成膜氧化矽膜37a(S106)。具體而言，藉由載置台12內之溫度控制機構，被載置於載置台12上之基板S被加熱至250℃以上之溫度。而且，包含SiCl4 氣體、SiF4 氣體、O2 氣體之混合氣體從氣體供給源20a、氣體供給源20b及氣體供給源20c被供給至處理容器11內。而且，處理容器11內藉由排氣裝置17被控制成特定壓力，藉由高頻電源26經匹配器25而對天線13供給特定大小的高頻電力。依此，在處理容器11內發生感應電場，生成包含SiCl4 氣體、SiF4 氣體、O2 氣體之混合氣體的電漿。而且，藉由電漿所含之陽離子或自由基，在通道34、源極電極35及汲極電極36上成膜氧化矽膜37a。步驟S106係第1成膜工程及氧化矽膜成膜工程之一例。
接著，在基板S被加熱至250℃以上之溫度的狀態下，藉由包含SiCl4 氣體、SiF4 氣體、N2 氣體之混合氣體的電漿，以覆氧化矽層37a之方式，成膜氮化矽膜37b(S107)。具體而言，藉由載置台12內之溫度控制機構，被載置於載置台12上之基板S被加熱至250℃以上之溫度。而且，包含SiCl4 氣體、SiF4 氣體、N2 氣體之混合氣體從氣體供給源20a、氣體供給源20b及氣體供給源20d被供給至處理容器11內。而且，處理容器11內藉由排氣裝置17被控制成特定壓力，藉由高頻電源26經匹配器25而對天線13供給特定大小的高頻電力。依此，在處理容器11內發生感應電場，生成包含SiCl4 氣體、SiF4 氣體、N2 氣體之混合氣體的電漿。而且，藉由電漿所含之陽離子或自由基，氮化矽膜37b成膜在氧化矽膜37a上。步驟S107係第1成膜工程及氮化矽膜成膜工程之一例。
藉由氧化矽膜37a成膜在通道34、源極電極35及汲極電極36上，並且氮化矽膜37b成膜成膜在氧化矽膜37a上，成膜包含氧化矽膜37a及氮化矽膜37b之鈍化層37。再者，氧化矽膜37a成膜在氮化矽膜37b上之情況，替換圖4之步驟S106及步驟S107之順序。
接著，閘閥16被釋放，成膜閘極絕緣層33及鈍化層37之基板S從處理容器11內被搬出(S108)。
在上述實施型態中，藉由於閘極絕緣層33及鈍化層37之各者中適用第1搬運工程及第1成膜工程，可以成膜作為保護膜發揮功能的膜。
[閘極絕緣層33之膜質和基板S之溫度的關係] 　　在此，針對閘極絕緣層33(即是，氧化矽膜33a及氮化矽膜33b)之成膜時的基板S之溫度和成膜後之閘極絕緣層33之膜質的關係進行說明。圖5為表示氧化矽膜33a之成膜時之基板S之溫度和成膜後之氧化矽膜33a之膜密度的關係之測定結果的圖示。在圖5中，橫軸表示基板S之溫度[℃]，縱軸為表示氧化矽膜33a之膜密度[g/cm3 ]。
如圖5所示般，氧化矽膜33a之膜密度係基板S之溫度越高越大，在基板S之溫度為300℃附近之情況，為飽和。
圖6為表示氧化矽膜33a之成膜時之基板S之溫度和成膜後之氧化矽膜33a之濕蝕刻比(WERR：Wet Etching Rate Ratio)的關係之測定結果的圖示。在圖6中，橫軸表示基板S之溫度[℃]，縱軸為表示氧化矽膜33a之WERR。在此，氧化矽膜33a之WERR係以氫氟酸對氧化矽膜33a，和藉由熱氧化處理法所成膜之熱氧化矽膜，施以濕蝕刻之情況之氧化矽膜33a之蝕刻率，相對於熱氧化矽膜之蝕刻率的比。表示氧化矽膜33a之WERR之值越小，氧化矽膜33a之耐腐蝕性高。
如圖6所示般，氧化矽膜33a之WERR係基板S之溫度越高越小。
從圖5及圖6所示之測定結果明顯可知，若基板S之溫度為250℃以上時，氧化矽膜33a之膜密度，增大至大約2.23g/cm3 以上之值，並且，氧化矽膜33a之WEER被抑制成大約11%以下。
圖7為表示氮化矽膜33b之成膜時之基板S之溫度和成膜後之氮化矽膜33b之膜密度的關係之測定結果的圖示。在圖7中，橫軸表示基板S之溫度[℃]，縱軸為表示氮化矽膜33b之膜密度[g/cm3 ]。
如圖7所示般，氮化矽膜33b之膜密度係基板S之溫度越高越大，在基板S之溫度為300℃附近之情況，為飽和。
圖8為表示氮化矽膜33b之成膜時之基板S之溫度和成膜後之氮化矽膜33b之WERR的關係之測定結果的圖示。在圖8中，橫軸表示基板S之溫度[℃]，縱軸為表示氮化矽膜33b之WERR。氮化矽膜33b之WERR係以氫氟酸對氮化矽膜33b，和藉由熱氧化處理法所成膜之熱氧化矽膜，施以濕蝕刻之情況之氮化矽膜33b之蝕刻率，相對於熱氧化矽膜之蝕刻率的比。表示氮化矽膜33b之WERR之值越小，氮化矽膜33b之耐腐蝕性高。
如圖8所示般，氮化矽膜33b之WERR係基板S之溫度越高越小，在基板S之溫度為300℃附近之情況，為飽和。
從圖7及圖8所示之測定結果明顯可知，若基板S之溫度為250℃以上時，氮化矽膜33b之膜密度，增大至大約2.85g/cm3 以上之值，並且，氮化矽膜33b之WEER被抑制成大約2.0%以下。
發明者基於圖5~圖8之測定結果進行深入研究的結果，了解到在基板S之溫度為250℃以上，最佳為300℃以上之情況，氧化矽膜33a及氮化矽膜33b之膜質(即是，膜密度及WERR)滿足事先設定的容許規格。
於是，在本實施型態中，在將基板S加熱至250℃以上之溫度，最佳為300℃以上之溫度之狀態下，成膜氧化矽膜33a及氮化矽膜33b。依此，可以提升作為保護膜之閘極絕緣層33之膜質(即是，膜密度及WERR)。當提升保護膜之膜質時，構成保護膜之原子之間的結合被強化，可以減少在保護膜中H原子通過之間隙。其結果，可以提供相對於H原子之阻障性高的保護膜。
另外，在上述說明中，針對閘極絕緣層33(即是，氧化矽膜33a及氮化矽膜33b)之成膜時的基板S之溫度和成膜後之閘極絕緣層33之膜質的關係進行議論。但是，即使對鈍化層37(即是，氧化矽膜37a及氮化矽膜37b)亦能適用與閘極絕緣層33相同的議論。即是，藉由在將基板S加熱至250℃以上之溫度，最佳為300℃以上之溫度的狀態下，成膜氧化矽膜37a及氮化矽膜37b，可以提升作為保護膜之鈍化層37之膜質(即是，膜密度及WERR)，其結果，可以提供相對於H原子之阻障性高的保護膜。另外，基板S之溫度的上限值以考慮到基板S之耐熱性的溫度為佳，例如大約450℃。
[TFT之臨界值電壓的變動量] 　　圖9係表示根據PBTS(Positive Bias Temperature Stress)法所測得的TFT之臨界值電壓之變動量之測定結果的圖示。在圖9中，「比較例」係與具有藉由SiH4 氣體和O2 氣體之混合氣體所成膜的SiO膜亦即鈍化膜的TFT對應的測定結果。另外，臨界值電壓係指汲極電流開始流動之時的閘極電壓。
如圖9所示般，作為鈍化層之成膜時之混合氣體，使用SiH4 氣體/O2 氣體之情況，臨界值電壓之變動量成為3.56V。該臨界值電壓之變動量並不滿足事先設定的容許規格。即是，可想在比較例中之氣體的組合中，因在成膜後之鈍化層中存在H原子，故鈍化層中之H原子引起O原子從TFT之通道(氧化物半導體)脫離，其結果，臨界值電壓之變動量增大。
對此，如本實施型態般，作為鈍化層之成膜時之混合氣體，使用SiCl4 氣體/SiF4 氣體/O2 氣體，及SiCl4 氣體/SiF4 氣體/N2 氣體之情況，臨界值電壓之變動量成為0.11V。該臨界值電壓之變動量滿足事先設定的容許規格。即是，可想在本實施型態之氣體的組合中，因在成膜後之鈍化層中不存在H原子，故抑制O原子從TFT30之通道34(氧化物半導體)脫離，其結果，抑制臨界值電壓之變動量。
[保護膜之阻障性的驗證] 　　圖10為用以說明利用μ-PCD(Microwave PhotoConductivity Decay)法之保護膜之阻障性之驗證結果的圖示。μ-PCD法係對氧化物半導體照射雷射光及微波，測定與氧化物半導體中之載子之密度具有相關性之微波的反射波之強度(以下，稱為「反射波強度」)的手法。在利用μ-PCD法之驗證實驗中，對藉由本實施型態之保護膜(鈍化層37)而被覆蓋之氧化物半導體，施以藉由H2 氣體之電漿所致的電漿處理，比較電漿處理前之氧化物半導體之反射波強度，和電漿處理後之氧化物半導體之反射波強度。在圖10中，「INITIAL」表示藉由H2 之電漿所致的電漿處理前之氧化物半導體之反射波強度，「After H plasma」表示藉由H2 氣體之電漿所致的電漿處理後之氧化物半導體之反射波強度。
在此，藉由電漿處理，H原子通過保護膜而使氧化物半導體中之O原子脫離之情況，氧化物半導體進行導體化，電漿處理後之氧化物半導體之反射波強度應下降至無法測定之範圍。但是，如圖10所示般，藉由本實施型態之保護膜(鈍化層37)覆蓋氧化物半導體之情況，電漿處理後之氧化物半導體之反射波強度相對於電漿處理前之氧化物半導體之反射波強度，幾乎不變化。即是，如從圖10所示之驗證結果明顯可知般，本實施型態之保護膜(鈍化層37)可以有效果地防止H原子之通過。
[閘極絕緣層33、鈍化層37及密封膜46之成膜順序] 　　圖11為表示閘極絕緣層33、阻障層37及密封膜46之成膜順序之一例的流程圖。圖11所示之流程圖係藉由控制器27依特定程式控制成膜裝置10之各部之動作而被實行。再者，圖11所示之流程圖表示圖3所示之有機電子裝置40之製造方法之一例。另外，在圖11中，步驟S111~S118分別對應於圖4所示之步驟S101~S108，故省略其說明。
成膜有閘極絕緣層33及鈍化層37之基板S從處理容器11內被搬出之後(S118)，閘閥16被關閉。從處理容器11內被搬出的基板S被搬入至其他裝置。而且，在其他裝置中，形成有有機EL元件(即是，有機平坦化層41、陽極層42、堤層43、有機發光層44及陰極層45)。
接著，閘閥16被釋放，藉由其他裝置形成有有機EL元件的基板S被搬入至處理容器11內(S119)。被搬入至處理容器11內之基板S被載置於載置台12上。在載置台12上載置基板S之後，閘閥16被關閉。藉由其他裝置形成有有機EL元件的基板S，係形成氧化物半導體，成膜保護膜，並且在氧化物半導體及保護膜之上方形成有有機EL元件之基板的一例。步驟S119係第2搬入工程的一例。
接著，在基板S被調整至100℃以下之溫度的狀態下，藉由包含SiCl4 氣體、SiF4 氣體、N2 氣體之混合氣體的電漿，以覆蓋有機EL元件之方式，成膜氮化矽膜亦即密封膜46(S120)。具體而言，藉由載置台12內之溫度控制機構，被載置於載置台12上之基板S被加熱至100℃以上之溫度。而且，包含SiCl4 氣體、SiF4 氣體、N2 氣體之混合氣體從氣體供給源20a、氣體供給源20b及氣體供給源20d被供給至處理容器11內。而且，處理容器11內藉由排氣裝置17被控制成特定壓力，藉由高頻電源26經匹配器25而對天線13供給特定大小的高頻電力。依此，在處理容器11內發生感應電場，生成包含SiCl4 氣體、SiF4 氣體、N2 氣體之混合氣體的電漿。而且，藉由電漿所含之陽離子或自由基，氮化矽膜亦即密封膜46成膜在有機EL元件上。步驟S120係第2成膜工程的一例。
接著，閘閥16被釋放，成膜閘極絕緣層33、鈍化層37及密封膜46之基板S從處理容器11內被搬出(S121)。
以上，藉由本實施型態時，在將基板S加熱至250℃以上之溫度的狀態下，藉由包含SiCl4 氣體、SiF4 氣體、O2 氣體或N2 之混合氣體的電漿，成膜保護氧化物半導體之保護膜。依此，因可以提升保護膜之膜質，故可以減少在保護膜中H原子通過的間隙。其結果，可以提供相對於H原子之阻障性高的保護膜。
再者，若藉由本實施型態時，在將於通道34及保護膜之上方形成有有機EL元件之基板S，調整成100℃以下之溫度的狀態下，藉由包含SiCl4 氣體、SiF4 氣體、N2 氣體的混合氣體之電漿，以覆蓋有機EL元件之方式，成膜氮化矽膜亦即密封膜46。依此，可以減少密封膜46中之H原子之含有量。其結果，可以抑制H原子所致的有機EL元件或通道34之特性劣化。並且，可以回避熱所致的有機EL元件之損傷。
[其他] 　　另外，本發明並限定於上述實施型態，在其主旨之範圍內做各種變形。
在上述實施型態中，雖然針對保護通道34之保護膜適用於圖2之TFT30中之閘極絕緣層33及鈍化層37之情況而進行說明，但是即使在具有其他構造之TFT中之其他層，亦可以適用本發明。圖12為表示TFT之構造之其他例的剖面圖。
TFT50係例如圖12所示般，具備被形成為覆蓋通道34之蝕刻停止層51，和被形成為覆蓋蝕刻停止層51、源極電極35及汲極電極36之鈍化層52。
在TFT50中，蝕刻停止層51係包含氧化矽膜51a及氮化矽膜51b之疊層膜。在蝕刻停止層51中，氧化矽膜51a接觸於通道34。
蝕刻停止層51係以與上述實施型態之鈍化層37相同之條件成膜。即是，氧化矽膜51a係以與氧化矽膜37a相同之條件(參照圖4之步驟S106)成膜，氮化矽膜51b係以與氮化矽膜37b相同之條件(參照圖4之步驟S107)成膜。依此，因可以提升作為保護膜之蝕刻停止層51之膜質，故可以減少在保護膜中H原子通過的間隙。其結果，可以提供相對於H原子之阻障性高的保護膜。
再者，在上述實施型態中，雖然以底部閘極型之TFT為例進行說明，但是即使在頂部閘極型之TFT，亦可以適用本發明。圖13為表示頂部閘極型之TFT60之構成之一例的剖面圖。
在圖13中，被多數形成在基板S之TFT60具備：被形成在基板S上之由氧化矽膜或包含氧化矽膜及氮化矽膜之疊層膜所構成之底塗層61、被形成在底塗層61上並且由IGZO所構成之通道62、分別被形成在通道62之兩側的源極區域68及汲極區域69、覆蓋通道62之閘極絕緣層65、被形成在閘極絕緣層65上之閘極電極66、覆蓋閘極電極66全部或源極區域68及汲極區域69之一部分的層間絕緣膜67、被形成在源極區域68上，貫通層間絕緣膜67而與源極區域68接觸的源極配線63、被形成在汲極區域69上，貫通層間絕緣膜67而與汲極區域69接觸之汲極配線64、覆蓋源極配線63或汲極配線64之鈍化膜70、覆蓋鈍化膜70之有機平坦化膜71、和覆蓋有機平坦化膜71之畫素電極72。即是，TFT60具有從下方依照通道62、閘極絕緣層65及閘極電極66之順序而被疊層之疊層構造。
層間絕緣膜67之成膜適合使用成膜裝置10。即是，層間絕緣膜67係以與先前記載之底部閘極型之實施型態之保護膜(閘極絕緣層33及鈍化層37)相同之手法成膜。在成膜層間絕緣膜67之時，因露出之IGZO膜暴露於含有N2 或氟氣之電漿，故導電性上升而構成源極區域68及汲極區域69。另外，以作為遮罩而發揮功能的閘極電極66及閘極絕緣層65覆蓋的IGZO膜，因暴露於含有氟氣之電漿，故比起露出的IGZO膜，導電性不上升，構成通道62。再者，因以閘極電極66覆蓋之IGZO膜成為通道62，故在通道62之寬度反映閘極電極66之寬度(具體而言，通道62之寬度在藉由遮罩所致的加工精度之範圍內成為與閘極電極66之寬度相同)。
露出之IGZO膜之導電性上升係因存在於電漿中之氟自由基等選擇性地僅被導入至IGZO膜中之源極區域68或汲極區域69，被導入至IGZO膜中之氟作為施體而作用，被導入氟之源極區域68或汲極區域69之電阻率選擇性地減少之故。再者，在TFT60中，氟原子從構成層間絕緣膜67之含氟氮化矽膜擴散至IGZO膜中之通道62，將作為缺陷存在於通道62之懸空鍵進行終端。依此，修復使TFT60之電性特性不穩定化之通道62之缺陷，也改善TFT60之電特性。
在TFT60中，蝕刻停止層61係包含氧化矽膜61a及氮化矽膜61b之疊層膜。在底塗層61中，氮化矽膜61b接觸於通道62。
底塗層61以與先前記載的底部閘極型之實施型態之閘極絕緣層33相同之條件成膜。即是，氧化矽膜61a係以與底部閘極型之氧化矽膜33a相同之條件(參照圖4之步驟S102)成膜，氮化矽膜61b係以與底部閘極型之氮化矽膜33b相同之條件(圖4之步驟S103)成膜。依此，因可以提升作為保護膜之底塗層61之膜質，故可以減少在保護膜中H原子通過的間隙。其結果，可以提供相對於H原子之阻障性高的保護膜。
再者，在TFT60中，閘極絕緣層65係包含氧化矽膜65a及氮化矽膜65b之疊層膜。在閘極絕緣層65中，氧化矽膜65a接觸於通道62。
閘極絕緣層65以與先前記載的底部閘極型之實施型態之鈍化層37相同之條件成膜。即是，氧化矽膜65a係以與底部閘極型之氧化矽膜37a相同之條件(參照圖4之步驟S106)成膜，氮化矽膜65b係以與底部閘極型之氮化矽膜37b相同之條件(圖4之步驟S107)成膜。依此，因可以提升作為保護膜之閘極絕緣層65之膜質，故可以減少在保護膜中H原子通過的間隙。其結果，可以提供相對於H原子之阻障性高的保護膜。
再者，在上述實施型態中，雖然針對保護膜(即是，閘極絕緣層及鈍化層)為包含氧化矽膜及氮化矽膜之疊層膜之情況進行說明，但是本發明不限定於此。保護膜即使為氮化矽膜、氧化矽膜、氮氧化矽膜、包含複數氮化矽膜的疊層膜、包含複數氧化矽膜的疊層膜、包含複數氮氧化矽膜的疊層膜，或是包含氮化矽膜、氧化膜及氮氧化矽膜中之至少任兩個的疊層膜亦可。再者，在保護膜為包含複數氮化矽膜之疊層膜、包含複數氧化矽膜之疊層膜，或是包含複數氮氧化矽膜之疊層膜之情況，複數氮化矽膜、複數氧化矽膜或是複數氮氧化矽膜即使鹵濃度不同亦可。
再者，在上述實施型態中，作為包含氮原子及氧原子中之至少任一個並且不含氫原子之處理氣體，雖然以O2 氣體或N2 氣體為例進行說明，但是本發明不限定於此。包含氮原子及氧原子中之至少任一個並且不含氫原子的處理氣體，即使為N2 O氣體等亦可。
再者，在上述實施型態中，雖然針對藉由包含SiCl4 氣體、SiF4 氣體、N2 之混合氣體的電漿，成膜密封膜46之情況進行說明，但是本發明不限定於此。密封膜46即使藉由包含SiCl4 氣體及SiF4 氣體中之至少任一個，和N2 氣體之混合氣體的電漿來成膜亦可。
再者，在上述實施型態中，雖然針對在相同之處理容器11實施第1成膜工程和第2成膜工程之例進行說明，但是不限定於此，即使藉由不同的處理容器11實施第1成膜工程和第2成膜工程亦可，並且即使在不同的處理容器11成膜閘極絕緣膜33和鈍化層37亦可。
再者，在上述實施型態中，雖然藉由以利用感應耦合電漿作為電漿源之CVD法而進行成膜的成膜裝置10為例進行說明，但是本發明不限定於此。若為藉由使用電漿之CVD法而進行成膜的成膜裝置10時，電漿源不限定於感應耦合電漿，例如可以使用電容耦合電漿、微波電漿、磁控管電漿等之任意的電漿源。
再者，上述實施型態中之成膜方法藉由控制器27實行例如用以實現該成膜方法之程式而被實現。用以實現成膜方法之程式經例如DVD(Digital Versatile Disc)、PD(Phase change rewritable Disk)等之光學記錄媒體、MO(Magneto-Optical disk)等之光磁性記錄媒體、帶狀媒體、磁性記錄媒體或半導體記憶體等之記憶媒體而被提供。控制器27係藉由從該記憶媒體讀出程式，且實行讀出的程式，控制成膜裝置10之各部，實現上述實施型態中之成膜方法。另外，即使控制器27將用以實現成膜方法之程式，從記憶該程式之伺服器等之其他裝置，經通訊媒體取得該程式而實行亦可。
10‧‧‧成膜裝置11‧‧‧處理容器12‧‧‧載置台13‧‧‧天線14‧‧‧窗構件15‧‧‧氣體導入口16‧‧‧閘閥17‧‧‧排氣裝置18‧‧‧排氣口20a~20d‧‧‧氣體供給源21a~21d‧‧‧流量控制器22a~22d‧‧‧閥23‧‧‧氣體供給管25‧‧‧匹配器26‧‧‧高頻電源27‧‧‧控制器30‧‧‧TFT31‧‧‧底塗層32‧‧‧閘極電極33‧‧‧閘極絕緣層33a‧‧‧氧化矽膜33b‧‧‧氮化矽膜34‧‧‧通道35‧‧‧源極電極36‧‧‧汲極電極37‧‧‧鈍化層37a‧‧‧氧化矽膜37b‧‧‧氮化矽膜40‧‧‧有機電子裝置41‧‧‧有機平坦化層42‧‧‧陽極層43‧‧‧堤層44‧‧‧有機發光層45‧‧‧陰極層46‧‧‧密封膜51‧‧‧蝕刻停止層51a‧‧‧氧化矽膜51b‧‧‧氮化矽膜52‧‧‧鈍化層61‧‧‧底塗層61a‧‧‧氧化矽膜61b‧‧‧氮化矽膜62‧‧‧通道63‧‧‧源極電極64‧‧‧汲極電極65‧‧‧閘極絕緣層65a‧‧‧氧化矽膜65b‧‧‧氮化矽膜66‧‧‧閘極電極67‧‧‧層間絕緣層68‧‧‧源極區域69‧‧‧汲極區域70‧‧‧鈍化膜71‧‧‧有機平坦化膜72‧‧‧畫素電極S‧‧‧基板
圖1為表示與本實施型態有關之成膜裝置之構成之一例的概略剖面圖。 　　圖2為表示TFT之構成之一例的剖面圖。 　　圖3為表示適用TFT之有機電子裝置之構成之一例的剖面圖。 　　圖4為表示閘極絕緣層及鈍化層之成膜順序之一例的流程圖。 　　圖5為表示氧化矽膜之成膜時之基板溫度和成膜後之氧化矽膜之膜密度的關係之測定結果的圖示。 　　圖6為表示氧化矽膜之成膜時之基板溫度和成膜後之氧化矽膜之WERR的關係之測定結果的圖示。 　　圖7為表示氮化矽膜之成膜時之基板溫度和成膜後之氮化矽膜之膜密度的關係之測定結果的圖示。 　　圖8為表示氮化矽膜之成膜時之基板溫度和成膜後之氮化矽膜之WERR的關係之測定結果的圖示。 　　圖9為表示根據PBTS法所測得的TFT之臨界值電壓之變動量之測定結果的圖示。 　　圖10為用以說明利用μ-PCD法之保護膜之阻障性之驗證結果的圖示。 　　圖11為表示閘極絕緣層、鈍化層及密封層之成膜順序之一例的流程圖。 　　圖12為表示TFT之構造之其他例的剖面圖。 　　圖13為表示頂部閘極型之TFT之構成之一例的剖面圖。
10‧‧‧成膜裝置
11‧‧‧處理容器
12‧‧‧載置台
13‧‧‧天線
14‧‧‧窗構件
15‧‧‧氣體導入口
16‧‧‧閘閥
17‧‧‧排氣裝置
18‧‧‧排氣口
20a~20d‧‧‧氣體供給源
21a~21d‧‧‧流量控制器
22a~22d‧‧‧閥
23‧‧‧氣體供給管
25‧‧‧匹配器
26‧‧‧高頻電源
27‧‧‧控制器
S‧‧‧基板

Claims (8)

  1. 一種成膜方法，其係保護形成在基板上之氧化物半導體之保護膜的成膜方法，其特徵在於，上述保護膜為由複數膜構成的疊層膜，該成膜方法包含：第1搬入工程，其係將形成上述氧化物半導體之前的上述基板或形成有上述氧化物半導體之後的上述基板，搬入至處理容器內；和第1成膜工程，其係成膜與上述氧化物半導體相接的上述保護膜，上述第1成膜工程包含：氮化矽膜成膜工程，其係在將上述基板加熱至250℃以上之溫度的狀態下，藉由包含SiCl4氣體、SiF4氣體、N2氣體的上述混合氣體之電漿，成膜氮化矽膜作為上述保護膜；和氧化矽膜成膜工程，其係在將上述基板加熱至250℃以上之溫度的狀態下，藉由包含SiCl4氣體、SiF4氣體、O2氣體的上述混合氣體之電漿，成膜氧化矽膜作為上述保護膜。
  2. 如請求項1所記載之成膜方法，其中上述混合氣體進一步包含稀有氣體。
  3. 如請求項1或2所記載之成膜方法，其中在上述氮化矽膜上，成膜氧化矽膜作為上述保護膜。
  4. 如請求項1或2所記載之成膜方法，其中在上述氧化矽膜上，成膜氮化矽膜作為上述保護膜。
  5. 如請求項1或2所記載之成膜方法，其中上述保護膜適用於薄膜電晶體(TFT：Thin Film Transistor)中之底塗層、閘極絕緣層、蝕刻停止層及鈍化層中之至少任一個。
  6. 如請求項1或2所記載之成膜方法，其中上述保護膜所含之氫的濃度為1atom%以下，上述保護膜所含的鹵的濃度為1atom%以上。
  7. 如請求項1或2所記載之成膜方法，其中進一步包含：第2搬入工程，其係將形成上述氧化物半導體，成膜上述保護膜，並且在上述氧化物半導體及上述保護膜之上方形成有有機EL(Electro Luminescence)元件的上述基板搬入至上述處理容器內；和第2成膜工程，其係在將被搬入至上述處理容器內之上述基板調整成100℃以下之溫度的狀態下，藉由包含SiCl4氣體及SiF4氣體中之至少任一個，和不含氫原子之含 氮氣體的混合氣體之電漿，以覆蓋上述有機EL元件之方式，成膜氮化矽膜亦即密封膜。
  8. 一種成膜裝置，其特徵在於，具有：處理容器；氣體供給部，其係用以將氣體供給至上述處理容器內；電漿生成部，其係用以在上述處理容器內生成氣體之電漿；及控制部，其係實行如請求項1~7中之任一項所記載之成膜方法。
TW107116052A 2017-05-12 2018-05-11 成膜方法及成膜裝置 TWI772419B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-095481 2017-05-12
JP2017095481A JP6924943B2 (ja) 2017-05-12 2017-05-12 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
TW201907599A TW201907599A (zh) 2019-02-16
TWI772419B true TWI772419B (zh) 2022-08-01

Family

ID=64333271

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116052A TWI772419B (zh) 2017-05-12 2018-05-11 成膜方法及成膜裝置

Country Status (4)

Country Link
JP (1) JP6924943B2 (zh)
KR (1) KR102084309B1 (zh)
CN (1) CN108866508B (zh)
TW (1) TWI772419B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
JP7333758B2 (ja) * 2020-01-23 2023-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7442419B2 (ja) * 2020-10-29 2024-03-04 東京エレクトロン株式会社 有機ｅｌパネルの製造方法
JP7540867B2 (ja) 2020-11-18 2024-08-27 東京エレクトロン株式会社 窒化シリコン膜の成膜方法及び成膜装置
JP2022097012A (ja) 2020-12-18 2022-06-30 日新電機株式会社 薄膜トランジスタの製造方法
JP2022147359A (ja) 2021-03-23 2022-10-06 日新電機株式会社 シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法
CN117431525A (zh) * 2022-04-01 2024-01-23 杭州芯傲光电有限公司 氮化硅膜的制备方法
JP7461988B2 (ja) 2022-06-22 2024-04-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234430A (ja) * 1989-03-08 1990-09-17 Mitsubishi Electric Corp 半導体装置
JP2012033913A (ja) * 2010-07-01 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置
TW201543126A (zh) * 2009-10-21 2015-11-16 Semiconductor Energy Lab 顯示裝置
JP2016072570A (ja) * 2014-10-01 2016-05-09 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
JP2017011058A (ja) * 2015-06-19 2017-01-12 東京エレクトロン株式会社 プラズマを用いた成膜方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100812A (ja) * 1998-09-17 2000-04-07 Tokyo Electron Ltd シリコンナイトライド膜の成膜方法
JP4865214B2 (ja) * 2004-12-20 2012-02-01 東京エレクトロン株式会社 成膜方法および記憶媒体
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
WO2013134661A1 (en) * 2012-03-09 2013-09-12 Air Products And Chemicals, Inc. Barrier materials for display devices
JP6232219B2 (ja) * 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法
CN104576970A (zh) * 2013-10-12 2015-04-29 昆山工研院新型平板显示技术中心有限公司 一种柔性显示装置的制备方法及其制备的柔性显示装置
JP6412322B2 (ja) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
JP6363385B2 (ja) * 2014-04-21 2018-07-25 東京エレクトロン株式会社 封止膜の形成方法及び封止膜製造装置
JP6360770B2 (ja) * 2014-06-02 2018-07-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234430A (ja) * 1989-03-08 1990-09-17 Mitsubishi Electric Corp 半導体装置
TW201543126A (zh) * 2009-10-21 2015-11-16 Semiconductor Energy Lab 顯示裝置
JP2012033913A (ja) * 2010-07-01 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016072570A (ja) * 2014-10-01 2016-05-09 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
JP2017011058A (ja) * 2015-06-19 2017-01-12 東京エレクトロン株式会社 プラズマを用いた成膜方法

Also Published As

Publication number Publication date
JP6924943B2 (ja) 2021-08-25
KR102084309B1 (ko) 2020-04-23
KR20180124779A (ko) 2018-11-21
JP2018195610A (ja) 2018-12-06
CN108866508B (zh) 2020-11-03
TW201907599A (zh) 2019-02-16
CN108866508A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
TWI772419B (zh) 成膜方法及成膜裝置
KR102047591B1 (ko) 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
TWI747910B (zh) 成膜方法及ｔｆｔ的製造方法
KR101851431B1 (ko) 반도체 디바이스, 그 제조 방법, 및 그 제조 장치
KR20060116030A (ko) 플라즈마 처리 방법 및 컴퓨터 기억 매체
CN105489655B (zh) 电子设备及其制造方法和其制造装置
CN110785866B (zh) 改良的薄膜包封
JPWO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
WO2016129438A1 (ja) 膜形成方法および薄膜トランジスタの作製方法
KR102217171B1 (ko) 성막 방법 및 성막 장치
TWI807070B (zh) 成膜方法及成膜裝置
KR102446402B1 (ko) 플라즈마 유발 손상을 감소시키기 위한 프로세스
JP2024102063A (ja) 表示用高密度プラズマｃｖｄの封入適用例
Won et al. Thin‐Film PECVD (AKT)
TW202225454A (zh) 氮化矽膜之成膜方法及成膜裝置