JP2003282722A

JP2003282722A - アモルファス金属酸化膜を有する容量素子および半導体装置の各製造方法

Info

Publication number: JP2003282722A
Application number: JP2002086553A
Authority: JP
Inventors: Ken Adachi; 研足立; Satoshi Horiuchi; 悟志堀内; Tetsuya Komoto; 徹哉幸本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-03-26
Filing date: 2002-03-26
Publication date: 2003-10-03

Abstract

(57)【要約】【課題】アモルファス金属酸化膜を有する容量素子お
よび半導体装置の製造にあって、低温処理をもって膜質
にすぐれたアモルファス金属酸化膜を成膜し、信頼性の
高い容量素子および半導体装置を製造する。【解決手段】アモルファス金属酸化膜例えばアモルフ
ァス酸化タンタル膜の成膜工程と、その後に、イオンお
よびラディカル反応による少なくとも酸素を含む、イオ
ン電流密度で５ｍＡ／ｃｍ²以上の高密度プラズマ照射
処理によってアモルファス状態を維持した状態でこのア
モルファス酸化タンタル薄膜の膜質改善処理を行う膜質
改善処理工程とを行うことによって全工程における低温
処理が可能になり、しかも膜質にすぐれたアモルファス
金属酸化膜の成膜を行うことができ、信頼性の向上、コ
ストの低廉化を図ることができるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アモルファス金属
酸化膜を有する容量素子および半導体装置の各製造方
法、例えばアモルファス酸化タンタル薄膜によるアモル
ファス金属酸化膜を誘電絶縁膜とする静電容量素子、例
えばアモルファス酸化タンタル薄膜を具備する半導体装
置のそれぞれの製造方法に係わる。

【０００２】

【従来の技術】半導体装置、例えば半導体集積回路装置
において、静電容量素子の容量絶縁膜としては、窒化シ
リコン膜（Ｓｉ₃Ｎ₄）が一般に用いられているが、微
細化、高集積化、高速化の要求から、より高比誘電率を
有する材料、例えば、Ａｌ₂Ｏ ₃、酸化タンタル、Ｂａ
ＳｒＴｉＯ、ＳｒＴａＯ、ＰｂＴｉＯ₃−ＰｂＺｒＯ₃
に関する成膜の研究開発が盛んになされている。中でも
酸化タンタル膜は注目されているところである。

【０００３】例えばＭＩＳ（Metal-Insulator-Semicond
uctor)構造の容量素子形成においてはその容量絶縁層の
例えば酸化タンタル膜の成膜として、現在、多く試みら
れている成膜方法は、図１１にそのフロー図を示すよう
に、減圧ＣＶＤ法（化学的気相成長法）装置に基板例え
ば半導体ウエーハを導入し、酸化タンタル膜の成膜を行
う。この成膜の多くは、ペンタエトキシタンタル（Ｔａ
（ＯＣ₂Ｈ₅）₅）を原材料とし、これを気化させ酸素
と減圧下で４５０℃程度の熱エネルギーによって反応さ
せることによる成膜方法による。

【０００４】しかし、この成膜方法による場合、成膜中
にペンタエトキシタンタルに由来するカーボン（Ｃ）や
水酸基（ＯＨ）が多量に成膜中に残留し、また、十分な
Ｔａ−Ｏ結合ができない酸素不足な膜が成膜される。こ
の結果、この成膜のみでは十分な電気的特性、特にリー
ク電流特性、耐圧特性、比誘電率などが得られない。

【０００５】そこで、膜質改善処理が必要となる。この
膜質改善処理は、上述した減圧ＣＶＤ装置から膜質改善
処理装置、例えば４００℃〜５００℃程度でオゾン雰囲
気中の紫外線照射アニール処理（いわゆるＵＶ−Ｏ₃処
理）装置に搬送されてここでアニール処理がなされる。
この処理装置からウエーハの取出しがなされ、更に６０
０℃以上の酸素雰囲気内でアニール処理がなされる。

【０００６】上述した成膜は、一般的なマルチチャンバ
ーＣＶＤ装置で成膜される。このＣＶＤ装置は、例えば
図１２に概略構成を示すように、成膜がなされる基板例
えばウエーハの搬送室１００に対して、最大４つのチャ
ンバー１０１ａ〜１０１ｄが設置され、基板のカセット
のロードロックから、基板が、搬送ロボット１０３によ
って、各チャンバーに対する搬入、搬出がなされる。そ
して、この装置おいて、２つチャンバーを成膜チャンバ
ー、他の２つのチャンバーを酸化後処理としてのＵＶ−
Ｏ₃チャンバーとして構成し、いずれかの成膜チャンバ
ーで酸化タンタル膜を成膜した後、いずれかのＵＶ−Ｏ
₃チャンバーで後処理を行う。その後に６００℃以上の
少なくとも酸素を含む酸化雰囲気下でアニールを行うこ
とで膜質改善を行う。

【０００７】しかし、最近では半導体装置における動作
のより高速化が要求され、電極、配線層等における金属
層化がなされる方向にあり、これに伴って、その製造過
程において、熱処理プロセスの低温化が望まれている。
例えば半導体集積回路における回路素子としての容量素
子においても、上述した金属層化によるいわゆるＭＩＭ
(Metal-Insulator-Metal) 構造の導入の要求が高まって
いる。

【０００８】

【発明が解決しようとする課題】上述した状況下におい
て、ＭＩＭ構造の容量素子等を形成する場合、その誘電
絶縁層として酸化タンタル層等の金属酸化膜の形成を、
上述した高温処理を伴う成膜方法では、容量素子、ひい
ては半導体装置の特性および信頼性に問題が生じる。す
なわち、上述したような高温処理を伴う金属酸化膜を形
成する段階において、既に金属層が存在する場合、すな
わち例えばＭＩＭ構造における下層の電極金属層が存在
する構造による場合、この金属層としては、耐熱性に富
み、かつ低抵抗率を有する高融点金属の例えばＰｔ，Ｒ
ｕ等の高価な金属によって構成することが必要となる。
しかしながら、これら金属は、微細パターン化等加工性
に問題があり、製造工程、製造設備等が煩雑となり、コ
スト高を来す。

【０００９】これに対し、上述した高温による後処理の
代替技術として、図１３にそのフローを示すように、成
膜後に、Ｏ₂プラズマ酸化処理を行う方法の検討もなさ
れている。しかしながら、この場合の一般的な平行平板
型のプラズマ処理装置でのプラズマ酸化処理では、十分
高い膜特性が得られていない。また、この場合、成膜用
のＣＶＤ装置と、高密度プラズマ装置の両方を用意する
必要があり、たとえこれらを一台化したとしても高コス
ト化は必至となる。

【００１０】本発明者らは、低温処理をもって膜質にす
ぐれた、誘電絶縁膜として成膜することができるアモル
ファス酸化タンタル膜、すなわちアモルファス金属酸化
膜を形成し容量素子、および半導体装置を低コストをも
って製造することができる製造方法を見出し、これら製
造を提供するものである。

【００１１】

【課題を解決するための手段】本発明による容量素子の
製造方法においては、アモルファス金属酸化膜を容量絶
縁膜とする容量素子の製造方法であって、アモルファス
金属酸化膜例えばアモルファス酸化タンタル膜の成膜工
程と、その後に、イオンおよびラディカル反応による少
なくとも酸素を含む、イオン電流密度で５ｍＡ／ｃｍ²
以上の高密度プラズマ照射処理によってアモルファス状
態を維持した状態でアモルファス酸化タンタル薄膜の膜
質改善処理を行う膜質改善処理工程とを行う。

【００１２】また、本発明によるアモルファス金属酸化
膜を具備する半導体装置の製造方法にあって、アモルフ
ァス金属酸化膜例えばアモルファス酸化タンタル膜の成
膜工程と、その後に、イオンおよびラディカル反応によ
る少なくとも酸素を含む、イオン電流密度で５ｍＡ／ｃ
ｍ²以上の高密度プラズマ照射処理によってアモルファ
ス状態を維持した状態でアモルファス酸化タンタル薄膜
の膜質改善処理を行う膜質改善処理工程とを行う。

【００１３】上述した本発明による容量素子および半導
体装置の製造においては、そのアモルファス金属酸化膜
を形成をはじめとしてすべての処理を、低温下、具体的
には４３０℃以下で行うことができるものであり、これ
によって例えば下層電極、配線等における導電層として
加工性にすぐれ、低抵抗率の低融点金属層の使用が可能
となる。

【００１４】本発明による各製造方法において、その成
膜工程と膜質改善処理とを同一反応容器で行うことが可
能となるものであり、これによって、装置の簡略化、作
業性の向上を図ることができる。

【００１５】

【発明の実施の形態】本発明によるアモルファス金属酸
化膜を有する容量素子および半導体装置の製造方法は、
そのアモルファス金属酸化膜例えばアモルファス酸化タ
ンタル膜の製造工程にあって、図１にそのフロー図を示
すように、このアモルファス酸化タンタル膜の成膜を行
う基板例えばシリコン半導体ウエーハを、このアモルフ
ァス酸化タンタルの成膜装置内に導入してウエーハ上に
アモルファス酸化タンタルの成膜を行う。その後、イオ
ンおよびラディカル反応による少なくとも酸素Ｏ原子を
含む、イオン電流密度で５ｍＡ／ｃｍ²以上の高密度プ
ラズマ照射処理、例えばヘリコン波プラズマ照射処理に
よってアモルファス状態を維持した状態で酸素プラズマ
処理を行ってアモルファス酸化タンタル薄膜の膜質改善
処理を行う。

【００１６】アモルファス金属酸化膜、例えばアモルフ
ァス酸化タンタルの成膜工程は、上述の高密度プラズマ
ソースを用いたラディカル反応を主体とした成膜工程と
することができ、この成膜工程のプラズマ電力は４０Ｗ
以上２００Ｗ以下とする。また、その膜質改善処理工程
のプラズマ電力は、５００Ｗ以上２０００Ｗ以下とす
る。

【００１７】また、アモルファス金属酸化膜の目的とす
る膜厚が例えば１５ｎｍ以上である場合にあって、図１
に示すように、成膜工程とその後の膜質改善処理工程と
を、繰り返し、それぞれの成膜を１５ｎｍ未満の厚さで
行い、アモルファス金属酸化膜の総厚が例えば１５ｎｍ
以上の目的とする厚さとなるようにする。

【００１８】上述したアモルファス金属酸化膜の、成膜
工程と、膜質改善処理工程とは、図２にそのフロー図で
模式的に示すように、同一反応容器内で行うことができ
る。また、上述したアモルファス金属酸化膜の成膜工程
および膜質改善処理工程は、すべて４３０℃以下の温度
で行う。

【００１９】また、本発明による容量素子の製造方法
は、誘電体絶縁層を、アモルファス金属酸化膜によって
構成する容量素子の製造方法であって、その誘電体絶縁
層を上述した本発明によるアモルファス金属酸化膜の製
造方法によって形成する。

【００２０】更に、本発明による半導体装置の製造方法
は、アモルファス金属酸化膜を具備する半導体装置の製
造方法にあって、そのアモルファス金属酸化膜を上述し
た本発明によるアモルファス金属酸化膜の製造方法によ
って形成する。

【００２１】先ず、本発明製造方法の実施に用いる高密
度プラズマソースを用いたプラズマ処理装置としてのヘ
リコン波プラズマ処理装置１を、図３の概略構成図を参
照して説明する。この装置１は、ヘリコン波プラズマ発
生源２と、そのプラズマ生成がなされる石英から成るベ
ルジャー３に連通する反応容器４を有して成る。反応容
器４内には、半導体ウエーハ等の被成膜基板５が載置さ
れてこの基板５を所要の温度に加熱するヒータが設けら
れたサセプタ６が配置される。反応容器４には、プロセ
スガスを導入するガス導入口７が設けられ、排気口８か
ら、排気ポンプ（図示せず）によって排気され、反応容
器４内が、圧力調整器（図示せず）によって所望の真空
度に調整されるようになされる。

【００２２】プラズマ発生源２は、ベルジャー３の外周
にヘリコンアンテナ９が配置され、このヘリコンアンテ
ナ９に、高周波（ＲＦ）発信器１０から１３．５６ＭＨ
ｚのＲＦパワーが、インピーダンス整合手段１１を介し
て印加される。

【００２３】また、ベルジャー３の近傍に内側コイル１
２Ａと外側コイル１２Ｂとが巻回される。これらコイル
１２Ａおよび１２Ｂには、互いに向きが異なる直流（Ｄ
Ｃ）がそれぞれＤＣ電源１３Ａおよび１３Ｂから電流制
御手段１４Ａおよび１４Ｂを通じて供給され、それぞれ
磁場を形成し、この電流値およびこれら比率を調整する
ことでベルジャー３内で発生したプラズマをヘリコン波
伝搬によって引き出すと共に、反応容器４の側面に設置
された永久磁石あるいは電磁石による磁場発生手段１５
による磁界との相互作用で基板５の近傍でのプラズマ均
一性を調整するようになされている。この構成によるプ
ラズマ処理装置１によれば、供給するガス種を適宜変更
することによって成膜処理および酸化処理がなされる。

【００２４】次に、上述したプラズマ処理装置１を用い
て本発明製造方法を実施する実施形態の例を説明する
が、本発明はこれに限定されるものではない。〔第１の
実施形態〕この実施形態においては、アモルファス酸化
タンタル膜を成膜するものであり、先ずＲＦパワーを２
００Ｗ以下として、ヘリコン伝搬を積極的に使用せず
に、ラディカルを主体とした領域での成膜処理工程がな
される。次に、酸素ガス等の酸素を含む酸化性ガスをガ
ス導入口７から供給し、この酸化性ガスを主体とし、Ｒ
Ｆパワーを５００Ｗ〜２０００Ｗとするヘリコン伝搬を
積極的に活用したイオンおよびラディカル混合高密度プ
ラズマ雰囲気を生成し、この雰囲気下で、先に成膜した
アモルファス酸化タンタル膜を、アモルファス状態を維
持したままで酸化処理する。このようにして、成膜プロ
セスだけでは不十分であった膜質改善処理工程がなされ
る。

【００２５】このとき、成膜処理工程におけるプラズマ
電力、すなわちＲＦパワーは、２００Ｗ以下とするとき
アモルファス膜の成膜、すなわち微細結晶をも発生する
ことがない非晶質膜の成膜を行うことができた。そし
て、２００Ｗを上回ると成膜中に微細結晶が発生し、完
全なアモルファス膜が成膜しがたく、また４０Ｗ未満で
は安定したプラズマ放電が得られず、安定した成膜がで
きないことが確認された。すなわち、成膜工程のプラズ
マ電力は４０Ｗ以上２００Ｗ以下に選定する。

【００２６】図４は、そのＲＦ電力の変化に対する各リ
ーク電流密度を測定した結果を示すもので、これによれ
ば、２００Ｗ〜４０Ｗでリーク電流密度が低い成膜を得
ることができることが分かる。

【００２７】また、図５は、酸化プロセス、すなわち膜
質改善処理におけるＲＦ電力を変化させた場合の各リー
ク電流密度を測定した結果を示すもので、これによれ
ば、５００Ｗ未満では膜質改善効果が不十分である。ま
た、２０００Ｗを超えると、同様に、リーク電流密度が
急激に増加する。これは膜を破壊、もしくは部分的に結
晶化させることによるものである。したがって、この酸
化プロセスによる膜質改善処理におけるＲＦ電力は、５
００Ｗ以上２０００Ｗ以下に選定する。

【００２８】尚、この実施形態において、その成膜工程
および膜質改善処理工程がなされる処理装置は、上述し
た装置に限定されるものではなく、例えば図６にその概
略構成図を示すように、基板搬送室２０に対して第１お
よび第２のチャンバー２１および２２が設けられた構成
を有し、搬送ロボット２３によって、基板のカセットが
配置されるロードロック室２４から被成膜基板を第１の
チャンバー２１と第２の２２でそれぞれ成膜処理と膜質
改善処理の酸化処理とを別個に行うこともできる。

【００２９】〔第２の実施形態〕この実施形態において
は、前述した図１のフロー図で示すように、複数回の成
膜処理と、各成膜処理後にそれぞれ膜質改善の酸化処理
を行うという繰り返し作業を行う。このようにすること
によって時間的効率と十分にすぐれた膜質を得る。

【００３０】すなわち、今、第１の実施形態における成
膜すなわち酸化タンタル（Ｔａ₂Ｏ ₅）の成膜膜厚を変
更し、また膜質改善処理の酸化処理時間をパラメータと
した膜厚とリーク電流密度の測定結果を図７に示す。図
７中、曲線７１、７２、７３は、それぞれその処理時間
を３０秒、６０秒、９０秒とした場合である。

【００３１】尚、図４、図５、図７におけるリーク電流
密度とは、図８に示すように、印加電圧を上げて行った
ときにリーク電流が急激に上昇するいわゆるプールフ
レンケル（Pool Frenkel）電流領域に移行しはじめる点
の電流流密度である。

【００３２】図７に示す測定結果によれば、リーク電流
密度は、処理時間に依存するものの、膜厚が１５ｎｍ以
上となると、酸化時間に対するリーク電流密度の抑制効
果率が低下する。そこで、この実施形態においては、１
５ｎｍ以上の膜厚の成膜を行う場合には、前述した図１
のフロー図で示すように、１５ｎｍ未満の成膜を複数回
行い、各成膜処理後にそれぞれ膜質改善の酸化処理を行
うという繰り返し作業を行ものである。

【００３３】例えば、１５ｎｍ以上の成膜を行う場合に
は、１５ｎｍ未満の成膜及び酸化処理を整数倍繰り返す
ことが効果的である。例えば、３０ｎｍの成膜を行う場
合には、１０ｎｍの成膜と酸化処理を３サイクル繰り返
し、全体として３０ｎｍの膜厚を得る。このようにする
ことによって、時間的効率と十分な膜質を得るものであ
る。

【００３４】上述した実施形態では、その成膜と膜質改
善の酸化処理とをそれぞれ異なるチャンバーで行うこと
も可能であるが、この場合、異なるチャンバーに対し、
基板５を搬入、搬出させる時間が、作業のロスタイムと
なる。特に上述したように、膜厚１５ｎｍ以上の成膜を
行う場合には、繰り返しチャンバー間を行き来する作業
が必要となることから、このロスタイムは顕著となり生
産性の低下を来す。

【００３５】〔第３の実施形態〕この実施形態において
は、図２のフロー図で示したように、同一の反応容器内
で成膜処理と酸化による膜質改善処理とを連続して実施
する。このような実施形態は、ヘリコン波プラズマ等の
高密度プラズマ発生源を用いる成膜と、膜質改善処理と
を行うことによって成り立つ成膜プロセスである。

【００３６】すなわち、例えば従前におけるように、シ
ャワーヘッドを用いた平行平板型のプラズマＣＶＤ装置
によるときは、発生できるプラズマの密度が低いことか
ら、実用的な膜質およびプロセスを構築することは困難
である。

【００３７】具体的には、図９にフロー図を示すよう
に、成膜終了までの段階は、前述の第１および第２の実
施形態と同様に、成膜工程終了後、成膜残留雰囲気排出
および酸化条件を整えるステップを設けて次に酸化ステ
ップすなわちＯ₂プラズマ処理を行う。そして、この酸
化が終了した段階で、目的とする成膜が１５ｎｍ未満で
ある場合は、アモルファス金属酸化膜、すなわちアモル
ファス酸化タンタル膜の成膜プロセスを完了するが、こ
の完了にあたり、実際には、反応室内のガスパージを行
い、その後、基板の取出しがなされる。

【００３８】また、目的とする膜厚が１５ｎｍ以上の場
合は、図９に示すように、前述した再度の成膜工程を行
うために、その前に成膜条件を整えるための成膜条件準
備工程がが設けられ、次に成膜工程、更に成膜雰囲気排
出およびＯ₂プラズマ処理による膜質改善処理工程の条
件設定すなわち準備工程を経てＯ₂プラズマ処理がなさ
れ、この繰り返し作業を目的とする膜厚を得るまで繰り
返し行い、その後、反応室内のガスパージを行い、その
後、基板の取出しがなされる。

【００３９】上述した各実施形態における全ての成膜工
程および膜質改善処理工程は、４３０℃以下の領域で行
う。因みに、４３０℃を超えると、膜質の低下を来すこ
とを見出したことによる。すなわち、４３０℃を超える
温度領域になると、熱反応による成膜反応が開始される
温度帯となり、そこにプラズマエネルギーを加えること
は過剰にエネルギーを投入することとなり、原材料の過
分解及び必要以上に反応が促進される事で、余剰反応物
や不要な元素が膜中に取り込まれ安くなり、逆に膜質を
劣化させてしまうためと考えられる。

【００４０】本発明の一実施例におけるアモルファス金
属酸化膜の成膜条件と、その後の膜質改善処理の酸化処
理条件を例示する。〔実施例〕成膜条件：ペンタエトキシタンタル分圧１．７ｍＴｏｒｒ酸素分圧４．２ｍＴｏｒｒＲＦ電力１００Ｗ温度３００℃ 酸化条件：酸素分圧８ｍＴｏｒｒＲＦ電力１５００Ｗ温度３００℃

【００４１】そして、本発明方法によって得たアモルフ
ァス金属酸化膜の電気的特性は、図５、図６、図８に鎖
線をもって示すように、リーク電流値が１×１０^-8〔Ａ
／ｃｍ²〕程度以下であることが望ましい。このような
電気的特性および膜厚の均一性が得られる成膜条件およ
び酸化条件は、次のように選定される。成膜条件：ペンタエトキシタンタル分圧０．１５〜４．３ｍＴｏｒｒ酸素分圧０．７〜８．６ｍＴｏｒｒＲＦ電力４０〜２００Ｗ温度１００〜４３０℃ 酸化条件：酸素分圧５〜１５ｍＴｏｒｒＲＦ電力５００〜２０００Ｗ温度１００〜４３０℃

【００４２】上述した本発明によれば、膜質にすぐれ、
リーク電流特性にすぐれた、したがって信頼性の高いア
モルファス金属酸化膜、例えばアモルファス酸化タンタ
ル膜を十分薄く形成することができる。

【００４３】そして、本発明による容量素子の製造方法
においては、例えばＭＩＭ構造等における上下電極層間
に介在させる誘電体絶縁層の成膜において、上述した本
発明によるアモルファス金属酸化膜の製造方法と同一工
程を適用するものである。

【００４４】また、本発明による半導体装置の製造方法
においては、その誘電体層、あるいは絶縁層、もしくは
回路素子における容量素子を構成する場合において、上
述した本発明によるアモルファス金属酸化膜の製造方法
と同一工程を適用するものである。

【００４５】図１０は、本発明を適用する例えば半導体
集積回路装置における１回路素子としてのＭＩＭ容量素
子の一例の概略断面図を示す。この例では、半導体集積
回路を構成する半導体基板５０、例えばＳｉ半導体基板
の表面の、各回路素子間に局部的熱酸化膜いわゆる LOC
OS（Local Oxidationof Silicon）による分離絶縁層５
１が形成され、その上には、例えばＳｉＯ₂による層間
絶縁層５２が形成されている。

【００４６】この層間絶縁層５２上に、ＭＩＭ容量素子
を構成する下層電極層５３が形成され、この上に、本発
明によるアモルファス金属酸化膜による誘電体絶縁層５
４が形成され、この上に、下層金属電極層５３と対向す
る部位に、上層金属電極層５５が形成される。このよう
にして、下層金属電極層５３と、上層金属電極層５５と
の間に、静電容量が形成されるＭＩＭ容量素子５６が構
成される。

【００４７】そして、全面的に、ＳｉＯ₂等の絶縁層５
７が被覆され、この絶縁層５７に、この容量素子５６に
対する両端子、すなわち下層金属電極層５４および上層
金属電極層５５上に、コンタクト透孔５８および５９を
穿設する。図においては、コンタクト透孔５８が、下層
金属電極層５４に至るように、誘電体絶縁層５３を貫通
して形成される。これら、コンタクト透孔５８および５
９を通じて、例えば表面にＴｉＮによる保護膜６０が形
成された例えばＡｌ合金層による配線層５９が所要のパ
ターンに形成される。この容量素子は、他の回路素子の
形成と平行して形成することができる。

【００４８】このようにして製造した容量素子、半導体
装置は、信頼性が高く、それぞれの電気的特性にすぐれ
た容量素子、半導体装置を得ることができた。

【００４９】

【発明の効果】上述した本発明によるアモルファス金属
酸化膜、例えばアモルファス酸化タンタル膜を有する容
量素子、および半導体装置の各製造方法によれば、すべ
ての処理を低温下、具体的には４３０℃以下で行うこと
ができるものであり、これによって例えば下層電極、配
線等における導電層として加工性にすぐれ、低抵抗率の
低融点金属層の使用が可能となる。

【００５０】したがって、材料選定の自由度が高まり、
低廉で、加工性にすぐれたしたがって、微細パターン化
が可能で、また低抵抗率であるＡｌ、Ｃｕをはじめとす
る金属、ＷＮ，ＴｉＮ等を下層電極、配線等に用いるこ
とができる。また、すぐれた特性を有する信頼性の高い
アモルファス金属酸化膜、例えばアモルファス酸化タン
タルを誘電性絶縁層として形成でき、十分薄い誘電性絶
縁層の形成が可能となること、更に上述した電極、配線
層として加工性にすぐれた金属層を用いることができる
こととが相俟って、より容量素子の微細化が可能とな
る。これによって、例えば半導体集積回路装置における
回路素子の高密度化を図ることができ、またＭＩＭ構造
化を可能にすることによって高速化を図ることができ
る。

【００５１】また、成膜工程と、膜質改善処理工程とを
同一反応容器によって構成することができることによ
り、装置の簡易化、取り扱いの簡便化、作業性の向上、
信頼性の向上、生産性の向上が図られ、製造コストの低
減化を図ることができるなど工業的に多くの利益をもた
らすものである。

【図面の簡単な説明】

【図１】本発明製造方法の説明に供するアモルファス酸
化タンタル薄膜の成膜方法の一例のフロー図である。

【図２】本発明製造方法の説明に供するアモルファス酸
化タンタル薄膜の成膜方法の他の一例のフロー図であ
る。

【図３】本発明製造方法に用いるヘリコン波プラズマ装
置の概略構成図である。

【図４】本発明製造方法の説明に供するリーク電力密度
のＲＦ電力依存性を示す図である。

【図５】本発明製造方法の説明に供するリーク電力密度
のＲＦ電力依存性を示す図である。

【図６】枚葉式成膜装置の一例の概略構成図である。

【図７】本発明の説明に供する酸化時間を変化させたと
きのリーク電流密度のタンタル膜厚依存性の測定結果を
示す図である。

【図８】リーク電流密度の定義の説明に供する印加電界
に対するリーク電流密度の特性を示す図である。

【図９】本発明製造方法におけるアモルファス酸化タン
タル薄膜の成膜方法の一例のフロー図である。

【図１０】本発明製造方法によって得る容量素子を有す
る半導体装置の一例の概略断面図である。

【図１１】従来方法のフロー図である。

【図１２】一般的なマルチチャンバーＣＶＤ装置の概略
構成図である。

【図１３】従来方法のフロー図である。

【符号の説明】

１・・・プラズマ処理装置、２・・・プラズマ発生源、
３・・・ベルジャー、４・・・反応容器、５・・・基
板、６・・・サセプタ、７・・・ガス導入口、８・・・
排気口、９・・・ヘリコンアンテナ、１０・・・高周波
発信器、１１・・・インピーダンス整合手段、１２Ａ・
・・内側コイル、１２Ｂ・・・外側コイル、１３Ａ，１
３Ｂ・・・ＤＣ電源、１４Ａ，１４Ｂ・・・電流制限手
段、１５・・・磁場発生手段、２０，１００・・・基板
搬送室、２１・・・第１のチャンバー、２２・・・第２
のチャンバー、２３，１０３・・・搬送ロボット、２
４，１０２・・・ロードロック室、１０１ａ〜１０１ｄ
・・・チャンバー、５０・・・半導体基板、５１・・・
分離絶縁層、５２・・・層間絶縁層、５３・・・下層金
属電極層、５４・・・誘電体絶縁層、５５・・・上層金
属電極層、５６・・・ＭＩＭ容量素子、５７・・・絶縁
層、５８・・・コンタクト透孔、５９・・・金属配線
層、６０・・・保護膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者幸本徹哉東京都大田区南六郷３丁目19番２号株式会社シー・ヴィ・リサーチ内Ｆターム(参考） 5F038 AC02 AC05 AC16 AC18 CD18 EZ11 EZ17 EZ20 5F058 BA11 BC03 BC20 BF07 BF27 BF29 BF39 BF80 BH01 BH03 BH16

Claims

【特許請求の範囲】

【請求項１】アモルファス金属酸化膜を容量絶縁膜と
するアモルファス金属酸化膜を有する容量素子の製造方
法であって、上記アモルファス金属酸化膜の成膜工程と、その後に、イオンおよびラディカル反応による少なくと
も酸素を含む、イオン電流密度で５ｍＡ／ｃｍ²以上の
高密度プラズマ照射処理によってアモルファス状態を維
持した状態で上記アモルファス金属酸化膜の膜質改善処
理を行う膜質改善処理工程とを有することを特徴とする
アモルファス金属酸化膜を有する容量素子の製造方法。
【請求項２】上記高密度プラズマ照射処理がヘリコン
波プラズマ照射処理であることを特徴とする請求項１に
記載のアモルファス金属酸化膜を有する容量素子の製造
方法。
【請求項３】上記アモルファス金属酸化膜の成膜工程
が、上記高密度プラズマソースを用い、ラディカル反応
を主体とした成膜工程であり、該成膜工程のプラズマ電
力が４０Ｗ以上２００Ｗ以下とされたことを特徴とする
請求項１または２に記載のアモルファス金属酸化膜を有
する容量素子の製造方法。
【請求項４】上記膜質改善処理工程のプラズマ電力が
５００Ｗ以上２０００Ｗ以下であることを特徴とする請
求項１、２または３に記載のアモルファス金属酸化膜を
有する容量素子の製造方法。
【請求項５】上記成膜工程と、上記膜質改善処理工程
とが同一反応容器内で行われることを特徴とする請求項
１、２、３または４に記載のアモルファス金属酸化膜を
有する容量素子の製造方法。
【請求項６】上記成膜工程を１５ｎｍ未満の厚さで複
数回行い、各成膜工程後にそれぞれ膜質改善処理工程を
行うことを特徴とする請求項１、２、３、４または５に
記載のアモルファス金属酸化膜を有する容量素子の製造
方法。
【請求項７】上記アモルファス金属酸化膜の目的とす
る膜厚が１５ｎｍ以上である場合にあって、上記成膜工程を１５ｎｍ未満の厚さで複数回行い、各成
膜工程後にそれぞれ膜質改善処理工程を行い、上記アモ
ルファス金属酸化膜の総厚が上記１５ｎｍ以上の目的と
する厚さとなるようにすることを特徴とする請求項１、
２、３、４、５または６に記載のアモルファス金属酸化
膜を有する容量素子の製造方法。
【請求項８】上記アモルファス金属酸化膜が、アモル
ファス酸化タンタル薄膜であることを特徴とする請求項
１、２、３、４、５、６または７に記載のアモルファス
金属酸化膜を有する容量素子の製造方法。
【請求項９】上記アモルファス金属酸化膜の成膜工程
および膜質改善処理工程のすべてを４３０℃以下の温度
で行うことを特徴とする請求項１、２、３、４、５、
６、７または８に記載のアモルファス金属酸化膜を有す
る容量素子の製造方法。
【請求項１０】アモルファス金属酸化膜を有する半導
体装置の製造方法にあって、上記アモルファス金属酸化膜の成膜工程と、その後に、イオンおよびラディカル反応による少なくと
も酸素を含む、イオン電流密度で５ｍＡ／ｃｍ²以上の
高密度プラズマ照射処理によってアモルファス状態を維
持した状態で上記アモルファス金属酸化膜の膜質改善処
理を行う膜質改善処理工程とを有することを特徴とする
アモルファス金属酸化膜を有する半導体装置の製造方
法。
【請求項１１】上記高密度プラズマ照射処理がヘリコ
ン波プラズマ照射処理であることを特徴とする請求項１
０に記載のアモルファス金属酸化膜を有する半導体装置
の製造方法。
【請求項１２】上記アモルファス金属酸化膜の成膜工
程が、上記高密度プラズマソースを用い、ラディカル反
応を主体とした成膜工程であり、該成膜工程のプラズマ電力が４０Ｗ以上２００Ｗ以下と
されたことを特徴とする請求項１０または１１に記載の
アモルファス金属酸化膜を有する半導体装置の製造方
法。
【請求項１３】上記膜質改善処理工程のプラズマ電力
が５００Ｗ以上２０００Ｗ以下であることを特徴とする
請求項１０、１１または１２に記載のアモルファス金属
酸化膜を有する半導体装置の製造方法。
【請求項１４】上記成膜工程と、上記膜質改善処理工
程とが同一反応容器内で行われることを特徴とする請求
項１０、１１、１２または１３に記載のアモルファス金
属酸化膜を有する半導体装置の製造方法。
【請求項１５】上記成膜工程を１５ｎｍ未満の厚さで
複数回行い、各成膜工程後にそれぞれ膜質改善処理工程
を行うことを特徴とする請求項１０、１１、１２、１３
または１４に記載のアモルファス金属酸化膜を有する半
導体装置の製造方法。
【請求項１６】上記アモルファス金属酸化膜の目的と
する膜厚が１５ｎｍ以上である場合にあって、上記成膜工程を１５ｎｍ未満の厚さで複数回行い、各成
膜工程後にそれぞれ膜質改善処理工程を行い、上記アモ
ルファス金属酸化膜の総厚が上記１５ｎｍ以上の目的と
する厚さとなるようにすることを特徴とする請求項１
０、１１、１２、１３、１４または１５に記載のアモル
ファス金属酸化膜を有する半導体装置の製造方法。
【請求項１７】アモルファス金属酸化膜を具備する半
導体装置の製造方法にあって、上記アモルファス金属酸化膜が、アモルファス酸化タン
タル薄膜であることを特徴とする請求項１０、１１、１
２、１３、１４、１５または１６に記載のアモルファス
金属酸化膜を有する半導体装置の製造方法。
【請求項１８】上記アモルファス金属酸化膜の成膜工
程および膜質改善処理工程のすべてを４３０℃以下の温
度で行うことを特徴とする請求項１０、１１、１２、１
３、１４、１５、１６または１７に記載のアモルファス
金属酸化膜を有する半導体装置の製造方法。