TW202224015A - 蝕刻處理方法及基板處理裝置 - Google Patents

蝕刻處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202224015A
TW202224015A TW110132192A TW110132192A TW202224015A TW 202224015 A TW202224015 A TW 202224015A TW 110132192 A TW110132192 A TW 110132192A TW 110132192 A TW110132192 A TW 110132192A TW 202224015 A TW202224015 A TW 202224015A
Authority
TW
Taiwan
Prior art keywords
layer
silicon
substrate
temperature
surface temperature
Prior art date
Application number
TW110132192A
Other languages
English (en)
Inventor
江藤隆紀
真壁正嗣
齊藤翔
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021116486A external-priority patent/JP2022048094A/ja
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202224015A publication Critical patent/TW202224015A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

本發明旨在提高底部層相對於蝕刻對象膜的選擇比提高。本發明提供一種蝕刻處理方法，包含下述步驟：將形成有疊層膜的基板，載置於處理容器內的載置台，該疊層膜至少包括含矽絕緣層、配置於該含矽絕緣層的下層之底部層、及配置於該含矽絕緣層的上層之遮罩層；供給包含氟碳氣體、氫氟碳氣體其中至少一者的處理氣體；藉由該含矽絕緣層的材質和該底部層的材質的組合，選擇該處理容器內的構件中之與該載置台上的該基板對向的構件及設於該基板的外周的構件其中至少任一者的表面溫度的範圍；於藉由該選擇的步驟所選擇的表面溫度的範圍中，將與該基板對向的構件及設於該基板的外周的構件其中至少任一者的表面溫度，控制為期望的溫度；及使於供給有該處理氣體的該處理容器內產生電漿，以蝕刻該含矽絕緣層。

Description

蝕刻處理方法及基板處理裝置
本發明係關於蝕刻處理方法及基板處理裝置。
於3D－NAND快閃記憶體等三維疊層半導體記憶體之製造中，有使用電漿而於含矽絕緣層形成複數孔的蝕刻製程。作為形成3D－NAND元件構造的蝕刻製程的一例，有如下製程：於對氧化矽層進行孔的蝕刻加工時，對於基板的矽層、及位於中間的金屬層，同時且高選擇地進行蝕刻加工。於此蝕刻製程中，形成使位於氧化矽層中間的金屬層露出之相對較淺的孔，並形成使位於金屬層下方的矽層露出之較深的孔。此時，必須執行基底金屬膜相對於氧化矽層的選擇比較高的製程。又，於3D－NAND元件構造以外，亦要求提高底部層相對於蝕刻對象膜的選擇比而底部層損耗少的處理。
為了確保高選擇比，方法之一係採用沉積性較高之處理條件，而於鎢層上形成保護膜。例如，專利文獻1提供一種電漿處理方法，其中，於將氧化層加以蝕刻時，能於蝕刻停止層的表面形成保護膜，且能抑制孔洞的開口的堵塞。
專利文獻2提供一種方法，其中，為了兼顧金屬層選擇比及遮罩選擇比，而供給至少包含氟碳氣體或氫氟碳氣體、氧氣、氮氣、及CO的處理氣體，並使於被供給處理氣體的處理容器內產生電漿，而將含矽絕緣層加以蝕刻。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2014－090022號公報 [專利文獻2]日本專利特開2019－036612號公報
[發明欲解決之課題]
本發明提供一種蝕刻處理方法，其能提高底部層相對於蝕刻對象膜的選擇比。 [解決課題之手段]
依據本發明的一態樣，可提供一種蝕刻處理方法，包含下述步驟：將形成有疊層膜的基板，載置於處理容器內的載置台，該疊層膜至少包括含矽絕緣層、配置於該含矽絕緣層的下層之底部層、及配置於該含矽絕緣層的上層之遮罩層；供給包含氟碳氣體、氫氟碳氣體其中至少一者的處理氣體；藉由該含矽絕緣層的材質和該底部層的材質的組合，選擇該處理容器內的構件中之與該載置台上的該基板對向的構件及設於該基板的外周的構件其中至少任一者的表面溫度的範圍；於藉由該選擇的步驟所選擇的表面溫度的範圍中，將與該基板對向的構件及設於該基板的外周的構件其中至少任一者的表面溫度，控制為期望的溫度；及使於供給有該處理氣體的該處理容器內產生電漿，以蝕刻該含矽絕緣層。 [發明效果]
依據一態樣，可提高底部層相對於蝕刻對象膜的選擇比。
以下，參考圖式針對用以實施本發明的形態加以說明。各圖式中，有時對於相同構成部分附加相同符號，而省略重複說明。
[基板處理裝置] 針對實施形態的基板處理裝置1，使用圖1加以說明。圖1係實施形態的基板處理裝置1的一例的剖面示意圖。基板處理裝置1係對基板進行既定的電漿處理的裝置。基板處理裝置1，具有由例如表面經陽極氧化處理的鋁所構成的圓筒狀的處理容器10。此處理容器10係接地。處理容器10的內部，成為處理基板W的處理室10s。
於處理容器10的底部，設有載置台ST。載置台ST具有下部電極板16及靜電吸盤18。載置台ST亦可更具有金屬板14。於本實施形態中，圓柱狀的金屬板14係隔著由陶瓷等所構成的絕緣板12配置，於此金屬板14上設有例如由鋁所構成的下部電極板16。於下部電極板16的上設有靜電吸盤18，於靜電吸盤18上載置有被處理基板亦即半導體晶圓(以下，稱「基板W」)。
靜電吸盤18以靜電力將基板W加以吸附保持。靜電吸盤18具有以一對絕緣層或絕緣片夾住由導電膜所構成的電極20的構造，且於電極20電連接有直流電源22。利用藉由從直流電源22對電極20施加直流電壓所產生的庫侖力，使基板W吸附並保持於靜電吸盤18。
於下部電極板的頂面，以包圍基板W外周的方式，配置由矽所構成的導電性的邊緣環(亦稱聚焦環)24。於下部電極板16及金屬板14的側面，設有例如由石英所構成的圓筒狀的下部外周絕緣環26。
於金屬板14的內部，於例如圓周上設有冷媒通道28。冷媒通道28經由配管30a、30b連接至設於處理容器10外部的急冷器單元，以循環供給既定溫度的冷媒例如鹵水。基板處理裝置1藉由控制從急冷器單元往冷媒通道28供給的冷媒的溫度或流量，而成為可控制下部電極板16的溫度的構成。
再者，將來自未圖示的傳熱氣體供給機構的傳熱氣體例如He氣體，經由氣體供給管線32而供給至靜電吸盤18的頂面和基板W的背面之間。
於載置台ST的上方，設有與載置台ST對向且用作為上部電極的噴淋頭34。噴淋頭34和載置台ST，以成一對電極的方式構成作為上部電極和下部電極。處理室10s內的噴淋頭34和載置台ST之間的空間成為電漿生成空間。
噴淋頭34透過上部外周絕緣環42而支撐於處理容器10的上部。噴淋頭34具備：上部頂板36，底面暴露於電漿生成空間；及基部構件38，支撐上部頂板36。上部外周絕緣環42，係包圍上部頂板36及基部構件38的外周且由絕緣性的構件所形成的環狀構件。
於上部頂板36，形成有用以對處理容器10內供給處理氣體的複數之氣體孔37。上部頂板36由例如矽(Si)或碳化矽(SiC)所形成。
基部構件38由導電性材料例如表面經陽極氧化處理的鋁等所構成，並於其下部自由裝卸地支撐上部頂板36。於基部構件38的上部頂板36的附近，設有調整上部頂板36的表面溫度的加熱器45。加熱器45亦可設於上部頂板36。藉由控制加熱器45，控制上部頂板36的表面溫度。於基部構件38的內部，形成用以將處理氣體供給至複數之氣體孔37的氣體擴散空間40。於基部構件38的底部，以位於氣體擴散空間40的下部的方式形成複數之氣體管41。複數之氣體管41，各自連通於複數之氣體孔37。
於基部構件38，設有用以將處理氣體導入至氣體擴散空間40的氣體導入口62。於此氣體導入口62，連接有氣體供給管64的一端。氣體供給管64的另一端，連接有供給處理氣體的處理氣體供給源66。質量流量控制器(MFC)68及開閉閥70從上游側起依序設於氣體供給管64。結果，用於如電漿蝕刻等的處理氣體從處理氣體供給源66經由氣體供給管64供給至氣體擴散空間40，再從氣體擴散空間40經由氣體管41及氣體孔37而成噴淋狀地供給至處理容器10內。
於基部構件38的內部，形成有冷媒通道92。冷媒通道92經由配管連接至設於處理容器10外部的急冷器單元，以循環供給冷媒。亦即，噴淋頭34構築包含配管及急冷器單元的冷媒循環系統，以作為溫調機構。急冷器單元藉由接收來自後述的控制部100的控制信號，而構成為能控制供給至冷媒通道92的冷媒的溫度或流量。控制部100控制從急冷器單元供給至冷媒通道92的冷媒的溫度或流量。藉由控制供給至冷媒通道92的冷媒的溫度或流量，亦可控制上部頂板36的表面溫度。
第1RF電源48經由未圖示低通濾波器(LPF)、匹配器46及供電棒44，而電連接於作為上部電極的噴淋頭34。第1RF電源48係輸出電漿激發用的RF電力的電源，將13.56MHz～100MHz範圍的頻率，例如60MHz的RF電力供給至噴淋頭34。匹配器46係使負載阻抗與第1RF電源48的內部(或輸出)阻抗匹配的匹配器。匹配器46的功能係於在處理容器10內生成電漿時使第1RF電源48的輸出阻抗與負載阻抗於外觀上為一致。
又，以從處理容器10的側壁往較噴淋頭34的高度位置更上方延伸的方式，設置圓筒狀的接地導體10a。此圓筒狀的接地導體10a的頂壁部分，利用絕緣性的筒狀構件44a而與供電棒44電絕緣。
第2RF電源90經由匹配器88而電連接於下部電極板16。第2RF電源90係輸出離子吸引用(偏壓電壓用)的RF電力的電源，將300kHz～13.56MHz範圍的頻率，例如2MHz的RF電力供給至下部電極板16。匹配器88係使負載阻抗與第2RF電源90的內部(或輸出)阻抗匹配的匹配器。匹配器88的功能係於在處理容器10內產生電漿時使第2RF電源90的內部阻抗和負載阻抗於外觀上一致。
於處理容器10的底部設有排氣口80，於此排氣口80，經由排氣管82而連接有排氣裝置84。排氣裝置84具有如渦輪分子泵等的真空泵，能使處理容器10內減壓至期望的真空度。又，於處理容器10的側壁，設有基板W的搬出入口85，此搬出入口85利用閘閥86而能開閉。又，沿著處理容器10的內壁，可自由裝卸設置用以防止蝕刻副產物(沉積物)附著於處理容器10的防沉積遮蔽構件11。又，防沉積遮蔽構件11亦設於下部外周絕緣環26的外周。於處理容器10的側壁側的防沉積遮蔽構件11與下部外周絕緣環26側的防沉積遮蔽構件11之間，設有排氣板83。作為防沉積遮蔽構件11及排氣板83，可適用將Y 2O 3等陶瓷覆蓋於鋁材所成者。
於防沉積遮蔽構件11的構成處理容器內壁的部分之與基板W大致相同高度的部分，設置直流接地的導電性構件(GND方塊)91。藉此，可防止異常放電。
該構成的基板處理裝置1，藉由控制部100而總括性地控制其動作。控制部100例如為電腦，控制基板處理裝置1的各部。控制部100依照記憶部所記憶的配方對基板W執行蝕刻處理。控制部100於蝕刻處理時，控制上部頂板36的表面溫度。於上部頂板36的底面或其附近，設有溫度計50。溫度計50可使用熱電偶、熱成像、雷射干擾溫度計等，但不限於此。溫度計50測定上部頂板36的表面溫度(與載置台ST或基板W對向的面的溫度)，將溫度的測定值發送至控制部100。控制部100依照溫度的測定值而控制加熱器45的加熱溫度，將上部頂板36的表面溫度控制為期望的溫度。
又，於本實施形態的基板處理裝置1中，從第1RF電源48對噴淋頭34施加電漿激發用的RF電力(射頻電力)，從第2RF電源90對下部電極板16施加離子吸引用的RF電力。然而，亦可將第1RF電源48及第2RF電源90連接於下部電極板16，而施加電漿激發用的射頻電力及離子吸引用的射頻電力。又，亦可不設置第2RF電源90，將第1RF電源48連接於噴淋頭34或下部電極板16，而施加電漿激發用的射頻電力。
[基板上的膜構成] 其次，參考圖2，說明基板上的膜構成。圖2係3DNAND快閃記憶體的疊層膜的示意圖。例如，如圖2所示，3DNAND之一製程亦即「多層接觸」(Multi Level Contact；以下，亦稱「MLC」)，係於不同深度呈階段地形成用作為電極的鎢層(W)130。並將位於鎢層130上的氧化矽層(SiO 2)140加以蝕刻。
於此例中，鎢層130及氧化矽層140具有疊層構造並形成疊層膜。鎢層130可為例如60層至200層的多層構造。氧化矽層140係含矽絕緣層的一例。鎢層130，係配置於含矽絕緣層的下層之底部層的一例。
遮罩層150係配置於氧化矽層140的上層。又，遮罩層150可為有機膜，亦可為其他材質。矽層(Si)110及氮化矽層(SiN)120，係形成於位於不同深度的鎢層130的下層。
藉由該膜構成，於基板W形成至少具有氧化矽層140、配置於氧化矽層140間的鎢層130、及配置於氧化矽層140的上層之遮罩層150之疊層膜。
將各鎢層130上的氧化矽層140加以蝕刻至鎢層130的各自的深度。隨著元件構造世代的更新，疊層數更為增加，深寬比(Aspect Ratio(AR))亦隨之變高，且預計蝕刻時間將會增加。
因此，有必要於長時間的蝕刻中，提高鎢層130相對於氧化矽層140的選擇比。特別是於複數之鎢層130中位於較淺處的鎢層130，自鎢層130露出起算的蝕刻時間(過蝕刻時間)變長。因此，吾人要求鎢層130相對於氧化矽層140的選擇比較高。又，於MLC以外的構造中，吾人亦期望底部層相對於蝕刻對象膜具有高選擇比而底部層的損耗少的處理。
是故，於本實施形態的蝕刻處理方法中，為了改善鎢層130等金屬底部層的選擇比，執行以下步驟。首先，蝕刻處理方法中，執行將基板W載置於處理容器10內的載置台ST的步驟。而於基板W，形成至少具有含矽絕緣層、配置於該含矽絕緣層的下層之底部層、及配置於該含矽絕緣層的上層之遮罩層之疊層膜。其次，執行供給至少包含氟碳氣體、氫氟碳氣體其中至少一者的處理氣體之步驟。其次，執行下述步驟：藉由將該含矽絕緣層的材質和該底部層的材質的組合，選擇該處理容器內的構件中之與該載置台上的該基板對向的構件及設於該基板的外周的構件其中至少任一者的表面溫度的範圍。接著，於藉由該選擇的步驟所選擇的表面溫度的範圍中，將與該基板對向的構件及設於該基板的外周的構件其中至少任一者的表面溫度控制為期望的溫度。其後，執行使於被供給處理氣體的處理容器10內產生電漿以蝕刻含矽絕緣層(在此為氧化矽層140)之步驟。上部頂板36，係處理容器10內的構件中之與載置台ST的上的基板W對向的構件及設於基板W的外周的構件其中至少任一者的構件的一例。
藉由上部頂板36的表面溫度，可控制包含氟碳氣體或氫氟碳氣體的處理氣體的電漿中所含的CF系的自由基及離子中附著於基板W的CF系聚合物的形狀或種類。是故，本實施形態的蝕刻處理方法中，藉由控制上部頂板36的表面溫度，調整附著於基板W的CF系聚合物的形狀或種類。藉此，可於維持蝕刻對象膜的一例亦即氧化矽層140的蝕刻率的同時，提高底部層的鎢層130相對於氧化矽層140的選擇比。
又，處理氣體中亦可不含稀有氣體。作為稀有氣體，可列舉He氣體、Ar氣體等。又，於本說明書中，蝕刻對象膜係以氧化矽層140為例加以說明，但蝕刻對象膜不限於此，亦可為含矽絕緣層。作為含矽絕緣層之例，可列舉氧化矽層、氮化矽層、氧化矽層和氮化矽層的疊層構造、含有機物的氧化矽等Low－K(low dielectric constant；低介電常數)膜層其中至少任一者及其組合。
又，於本說明書中，對蝕刻對象膜的底部層，係以鎢層130為例加以說明，但底部層不限於此，亦可為導電層。作為導電層的其他例，亦可為金屬層或矽層。作為金屬層，除了鎢以外，可列舉鉬(Mo)、鈦(Ti)、鋁(Al)、銅(Cu)。又，作為矽層的一例，可列舉多結晶矽(Poly－Si)或非結晶矽等具有導電性的含矽層。又，矽層亦可為單晶矽的矽基板。又，於蝕刻對象膜非為氮化矽層的情形時，有時會使用氮化矽層作為選擇比為必要的底部層。
又，有時於對於MLC以外的構造的處理中，會有希望底部層相對於蝕刻對象膜具有高選擇比且底部層的損耗少的情形。於此情形的構造中，相對於蝕刻對象膜的底部層，不限於如金屬層或矽層般的導電層。例如，亦可如自對準接觸(Self-Aligned Contact；SAC)構造般，蝕刻對象膜為矽氧化膜，而底部層為矽氮化膜。亦可如通孔(Via)構造般，蝕刻對象膜為氧化矽層、Low－K膜層其中至少任一者，而底部層為碳化矽層、碳氮化矽層其中至少任一者。於此等情形時，亦同樣希望底部層的損耗少，並可應用本實施形態的蝕刻處理方法。
針對氟碳氣體的解離，參考圖3及圖4並進行說明。圖3係電漿電子溫度和氣體的解離度的關係圖。圖4係氣體的解離度和孔洞各面的沉積(Depo)率的關係圖。
圖3的橫軸表示電漿電子溫度Te，並表示電漿電子溫度Te和C 4F 6氣體的解離度的關係。當電漿電子溫度Te上升，由於1個電子所具備的能量變高，因此於電子和氣體撞擊時，氣體容易解離，且容易產生如高解離後的自由基或更進一步電離的離子等前驅物。所產生的前驅物有助於聚合物的沉積。自由基性的前驅物從電漿對基板W等向性地作用，而離子性的前驅物則異向性地作用。又，於蝕刻對象膜上所沉積的前驅物，藉由與利用離子吸引用的射頻電力而被吸入至基板W的離子的相互作用，而有助於作為促進蝕刻對象膜的蝕刻之蝕刻劑。
如圖3所示，於將C 4F 6氣體作為氟碳氣體供給至處理容器10內的情形時，當電漿電子溫度Te低，則不易促進C 4F 6氣體的解離。於此情形時，低解離的前驅物(C 3F 4自由基、C 3F 4 +離子等)多，而高解離的前驅物(CF 2自由基、CF 2 +離子等)少。當電漿電子溫度Te變高，則C 4F 6氣體的解離進展，使得高解離的CF自由基增加，而低解離的前驅物減少。亦即，C 3F 4等的吸附係數(吸附力)高，使得低解離的前驅物減少，而CF 2等的吸附係數低，使得高解離的前驅物增加。然而，如圖4所示，於處理室10s所產生的電漿中，存有高解離的前驅物及低解離的前驅物二者，而高解離的前驅物及低解離的前驅物的比率會變化。
又，於圖3中顯示C 4F 6氣體的解離形態，但除了如圖4所示之C 4F 6氣體以外的用作為氟碳氣體的C 4F 8氣體、C 3F 8氣體之外，於C 6F 6氣體、C 5F 8氣體中，亦藉由電漿電子溫度Te而促進解離。又，於用以替代氟碳氣體或用作為添加氣體的C 2H 2F 4氣體、C 3H 2F 4氣體等氫氟碳氣體中，亦藉由電漿電子溫度Te而促進解離。依照所使用的氣體種類，而產生如CF 3自由基、CF 3 +離子等前驅物。
於從低解離往高解離的中途階段之C 2F 2自由基或C 2F +離子等前驅物，具有低解離的前驅物與高解離的前驅物間的特性。又，本說明書中，C 2F 2自由基或C 2F +離子等係包含於以CxFy(x≧2、y≧1)表示的低解離的前驅物中，而與以CFz(z≧1)表示的高解離的前驅物有所區別。
如前述，低解離的前驅物的吸附係數高，容易附著於遮罩層150的頂面或孔洞開口的上部(側面)。因此，低解離的前驅物於遮罩層150的頂面或側面容易被消耗，而於遮罩層150的頂面或側面形成聚合物，故難以到達至於氧化矽層140所形成的孔洞H的底面或側面。
相對於此，高解離的前驅物的吸附係數低，難以附著於遮罩層150的頂面或側面。藉此，高解離的前驅物於遮罩層150的頂面或側面不易被消耗，而容易到達至於氧化矽層140所形成的孔洞H的側面或底面。因此，相較於低解離的前驅物，高解離的前驅物容易在於氧化矽層140所形成的孔洞的側面或底面形成聚合物，而有助於用以提高鎢層130的選擇比。
除了上述電漿電子溫度Te之外，尚可藉由上部頂板36及從基板W以立體角方式所觀察的處理容器10的側壁的溫度，控制附著於基板W的聚合物的形狀或種類。圖5係實施形態的上部頂板36及從基板W以立體角方式所觀察的側壁(較基板W更為上方的側壁)的溫度和附著於基板W的聚合物的形狀或種類的一例圖。
如圖5(a)所示，當將上部頂板36及／或從基板W所觀察的處理容器10的側壁控制為低的溫度，則可使吸附係數大且低解離之如CxFy之重的前驅物選擇性地吸附於上部頂板36或側壁。另一方面，當將處理容器10的側壁控制為低的溫度，則可使吸附係數小且高解離之如CFz之輕的前驅物選擇性地吸附於基板W的鎢層130(底部層)。
於此情形時，如圖5(c)所示的聚合物105般，由於低解離的CxFy的前驅物附著於遮罩層150的數量少，故遮罩選擇比減少，但由於供給至孔洞內的CFz的前驅物增加，故鎢層130的選擇比變佳。亦即，如圖5(a)所示，藉由將上部頂板36等的溫度控制為低的溫度，使附著於基板W之低解離且吸附係數高的前驅物減少，而使高解離且吸附係數低的前驅物附著於基板W。CF 2等的前驅物因吸附係數低，故難以附著於遮罩層150，而前進至孔洞H的底部。藉此，遮罩層150中的孔洞H的開口不會變窄(圖5(c)的A’)，可對於孔底露出的鎢層130供給較多的CFz的前驅物，而使鎢層130的選擇比變佳(圖5(c)的B’)。又，圖5(c)的A’附近的聚合物105，以CxFy為主成分，圖5(c)的B’附近的聚合物105，以CFz為主成分。
相對於此，如圖5(b)所示，當將上部頂板36及／或從基板W所觀察的處理容器10的側壁控制為高溫，則低解離的CxFy的前驅物及高解離的CFz的前驅物，皆吸附於基板W側。
此情形時，如圖5(d)所示的聚合物105般，吸附係數高的C 2F 4及C 3F 4等低解離的前驅物附著於遮罩層150而使遮罩選擇比增加，但容易發生孔洞H的開口變窄的堵塞(Clogging)(圖5(d)的A)。又，由於孔洞H的開口變窄，到達孔底的前驅物減少，使得鎢層130的選擇比變差(圖5(d)的B)。又，圖5(d)的A附近的聚合物105，以CxFy為主成分，圖5(d)的B附近的聚合物105，以CFz為主成分。
[上部頂板的溫度控制] 其次，參考圖6，說明用以提高鎢層130相對於氧化矽層140的選擇比所應控制之上部頂板36的表面溫度的期望溫度。圖6係實施形態的上部頂板36的表面溫度和吸附量的一例圖。圖6(a)及(b)的橫軸，表示上部頂板36的表面溫度；圖6(a)的縱軸，表示於上部頂板36所吸附的聚合物的吸附量，圖6(b)的縱軸，表示於基板W所吸附的聚合物的吸附量。橫軸的a℃、b℃，係於使上部頂板36的表面溫度下降時，於上部頂板36所吸附的高解離的CFz的前驅物及低解離的CxFy的前驅物吸附量開始增加的溫度。
藉此，當上部頂板36的表面溫度高於b℃，則低解離的CxFy的前驅物及高解離的CFz的前驅物皆變得不再吸附於上部頂板36，此等前驅物幾乎吸附於基板W。
當使上部頂板36的表面溫度從b℃逐漸下降，則容易吸附於基板W上的遮罩層150的低解離的CxFy的前驅物，先附著於上部頂板36。當使上部頂板36的表面溫度更下降至a℃時，則除了低解離的CxFy的前驅物之外，則更有容易依附於鎢層130的高解離的CFz的前驅物附著於上部頂板36。
當上部頂板36的表面溫度低於a℃，則低解離的CxFy的前驅物及高解離的CFz的前驅物皆幾乎吸附於上部頂板36，此等前驅物變得不再吸附於基板W。
綜上，於對圖7的處理容器10內供給C 4F 8氣體的情形時，當上部頂板36的表面溫度高於b℃(圖7的「高溫」的情形時)，則低解離的CxFy的前驅物及高解離的CFz的前驅物皆吸附於基板W。藉此，利用低解離的CxFy的前驅物所形成的聚合物使孔洞H的開口變窄，使得高解離的CFz的前驅物難以供給至孔底，而造成鎢層130的選擇比下降，且蝕刻率下降。另一方面，遮罩選擇比則變佳。
相對於此，當上部頂板36的表面溫度低於a℃時(圖7的「低溫」的情形)，則低解離的CxFy的前驅物及高解離的CFz的前驅物二者皆吸附於上部頂板36。藉此，低解離的前驅物(C 3F 4自由基、C 3F 4 +離子等)及高解離的前驅物(CF 2自由基、CF 2 +離子等)幾乎不會到達基板W。藉此，使得蝕刻率的下降、鎢層130的選擇比的下降及遮罩選擇比的下降。
因此，藉由將上部頂板36的表面溫度控制於圖6所示的中間溫度區域之a℃～b℃的範圍(圖7的「中溫」的情形)，使得吸附於上部頂板36側的低解離的CxFy的前驅物增加而吸附於基板W的CxFy的前驅物減少。因此，孔洞H的開口不會變窄而可抑制堵塞。此外，高解離的CFz的前驅物被供給至基板W而成為蝕刻劑，可提高蝕刻率，而藉由吸附於鎢層130而形成聚合物105，可使鎢層130的選擇比變佳。
如此，將上部頂板36的表面溫度控制為中間溫度區域的溫度。藉此，由於依存於分子量之前驅物的吸附係數的差，使得有效得到鎢層130的選擇比之CFz的自由基及離子，不會被捕集至上部頂板36而被運送至基板W。另一方面，成為引起堵塞主因的CxFy的自由基及離子，則控制為吸附於上部頂板36側的狀態。藉此，可維持氧化矽層140的蝕刻率，同時提高鎢層130的選擇比。又，針對遮罩選擇比，可確保於上部頂板36的表面溫度設為b℃以上高溫時的遮罩選擇比和設為a℃以下低溫時的遮罩選擇比之平均值左右的遮罩選擇比。
又，即使為中間溫度區域的a℃～b℃的範圍，藉由控制為接近a℃的溫度至接近b℃的溫度，而能控制吸附於基板W之低解離的CxFy的前驅物和高解離的CFz的前驅物的比率。
[實驗結果] 圖8顯示實施形態的上部頂板36的表面溫度和鎢層130的損耗的關係的實驗結果的圖表的一例。圖表的橫軸，表示上部頂板36的表面溫度，縱軸表示鎢層130的損耗量。
於本實驗中，根據以下的處理條件，使用基板處理裝置1而產生電漿。 ＜處理條件＞ 氣體種類                               C 4F 6氣體、CO氣體、O 2氣體 處理室的壓力                       20mT(2.67Pa) 電漿激發用的射頻電力       100MHz 離子吸引用的射頻電力       3.2MHz
藉此可知，為了使鎢層130的損耗量為大約24nm以下，宜將上部頂板36的表面溫度控制為(a)115℃～(b)270℃的範圍。更可知，為了使鎢層130的損耗量為大約10nm以下，宜將上部頂板36的表面溫度控制為(a)160℃～(b)230℃的範圍。
又，本實驗結果，係使用形成作為蝕刻對象膜的氧化矽層140及作為底部層的鎢層130以作為疊層膜的基板的情形。由於依膜種類的不同，促進蝕刻對象膜的蝕刻的蝕刻劑、或成為使與基底膜的選擇比提高的聚合物之前驅物有時會有若干差異，因此較佳的上部頂板36的表面溫度的範圍亦會有若干位移。於此情形時，宜進行使用實際所用的疊層膜的膜種類的實驗、或是使用可計算前驅物的產生或與疊層膜的表面反應的模擬器等，而求得因應於疊層膜的膜種類之較佳的溫度範圍。
又，由於依使用的氣體種類的不同解離形態亦會不同，故較佳的上部頂板36的表面溫度的範圍有時會若干位移。又，可藉由事先實驗等，求得有關此等的蝕刻對象膜(含矽絕緣層)和基底膜的膜種類的組合、或對該膜種類的組合更加入氣體種類而成的組合所得之適當的上部頂板36的表面溫度的範圍相關資訊。接著，將求得的資訊記憶於控制部100所具有的記憶部，以先加以資料庫化。藉此，可於參考已記憶該資訊的記憶部，根據該資訊選擇後述的上部頂板36的表面溫度的範圍的製程(步驟S2)中，確定a℃及b℃。
[蝕刻處理方法] 承上，針對藉由控制部100將上部頂板36的表面溫度控制於中間溫度區域的a℃～b℃的範圍同時於基板處理裝置1中進行之蝕刻處理方法，參考圖9加以說明。圖9係實施形態的蝕刻處理方法的流程圖。藉此，於將蝕刻對象膜亦即氧化矽層140加以蝕刻之際，可使鎢層130的損耗量為大約10nm以下，並提高鎢層130相對於氧化矽層140的選擇比。
當開始進行本處理，首先，將形成有將矽層110、不同段的複數層的鎢層130、蝕刻對象膜亦即氧化矽層140、及遮罩層150依序疊層而成的疊層膜的基板W搬入至處理容器10內，並載置於載置台ST(步驟S1)。
其次，配合形成於基板W上的疊層膜的蝕刻對象膜和基底膜的膜種類的組合，將上部頂板36的表面溫度選擇為中間溫度區域的a℃～b℃的範圍(步驟S2)。如[實驗結果]及圖8所示，於形成作為蝕刻對象膜的氧化矽層140及作為底部層的鎢層130以作為疊層膜的情形時，選擇(a)160℃～(b)230℃的範圍以作為上部頂板36的表面溫度。又，於事先已知膜種類的情形時，步驟S2可較步驟S1先執行，亦可與步驟S1同時執行。
其次，於在步驟2所選擇的溫度範圍，將上部頂板36的表面溫度控制為第1溫度(步驟S3)。第1溫度係於(a)160℃～(b)230℃的範圍所預定的溫度。
其次，將包含C 4F 6氣體等氟碳氣體(CxFy氣體)的處理氣體供給至處理容器10內(步驟S4)。其次，施加電漿激發用的射頻電力及離子吸引用的射頻電力，產生包含氟碳氣體的處理氣體電漿(步驟S5)。步驟S4中，亦可僅施加電漿激發用的射頻電力。
其次，將蝕刻對象膜亦即氧化矽層140加以蝕刻(步驟S6)。於蝕刻氧化矽層140的期間，將上部頂板36的表面溫度控制於(a)160℃～(b)230℃的範圍。作為一例，如步驟S61所示，亦可於第1溫度、和與第1溫度不同且預定於(a)160℃～(b)230℃的範圍的第2溫度(例如，第1溫度＞第2溫度)之間，交互變動控制上部頂板36的表面溫度。當氧化矽層140的蝕刻處理完成，則結束本處理。
藉由實施形態的蝕刻處理方法，於蝕刻氧化矽層140的期間，將上部頂板36的表面溫度控制於(a)160℃～(b)230℃的範圍。藉此進行控制，以使有效得到鎢層130的選擇比之高解離的CFz的自由基及離子，不會被捕集至上部頂板36而主要被運送至基板W。又，進行控制，以使成為引起堵塞的要因的低解離的CxFy的自由基及離子，主要被吸附至上部頂板36側。藉此，可於維持氧化矽層140的蝕刻率的同時，提高鎢層130的選擇比。
又，藉由於(a)160℃～(b)230℃的範圍，將上部頂板36的表面溫度交互變動控制為第1溫度和第2溫度，可使CFz的自由基及離子、和CxFy的自由基及離子之往上部頂板36的捕集比率變動。藉此，能進行氧化矽層140的蝕刻率和鎢層130的選擇比的微調。
[變形例] 其次，參考圖10及圖11，說明本實施形態的變形例的蝕刻處理方法中之上部頂板36的溫度控制方法。圖10係實施形態的變形例的蝕刻處理方法中之上部頂板36的溫度控制方法的流程圖。圖11係圖10的溫度控制方法的說明圖。
於本變形例中，於圖9所示的步驟S6中之氧化矽層140的蝕刻的期間，取代步驟S61，而執行圖10所示之上部頂板36的溫度控制方法。圖10的溫度控制方法，係由控制部100所控制。
於圖10中，針對於圖2所示之具有三個鎢層130的疊層膜中，對氧化矽層140進行蝕刻的情形，加以說明。事先將至第1段的鎢層130為止設為淺的區域，將至第2段的鎢層130為止設為淺的區域和深的區域的中間的區域，將至第3段的鎢層130為止設為深的區域。但是，疊層膜的構成，係為了便於說明加以簡略化而成，並不以此為限。
當開始進行圖9的步驟S6的處理而執行圖10的溫度控制方法，首先，判定是否正在蝕刻氧化矽層140的淺的區域(步驟S11)。於蝕刻至第1段的鎢層130為止的期間，判定為正在蝕刻氧化矽層140的淺的區域。於此情形時，於(a)℃～(b)℃的範圍使上部頂板36的表面溫度階段或連續地上升(步驟S12)。
於圖11(a)的例子中，於至3段(N＝3)中之第1段的鎢層130為止的淺的區域的蝕刻的情形時，對於橫軸的處理時間，使縱軸的上部頂板36的表面溫度上升為(a)℃、(a)℃+α、(b)℃的三階段。藉此，於淺的區域的蝕刻初期，將上部頂板36的表面溫度控制為(a)℃，使低解離的CxFy的自由基及離子容易被補集至上部頂板36。藉此，不會使孔洞H的開口變窄，可將吸附係數低且高解離的CFz的自由基及離子運送至孔底，主要藉由CFz的聚合物而提高鎢層130的選擇比。
其後，使上部頂板36的表面溫度階段式上升，於淺的區域的蝕刻後期將上部頂板36的表面溫度控制為(b)℃，而將CxFy的自由基及離子運送至基板W側。藉此，使CxFy的聚合物附著於孔洞H的開口，而提高遮罩選擇比。
接著，於蝕刻至第1段的鎢層130為止時，於步驟S11判定為「No(否)」，而結束氧化矽層140的淺的區域的蝕刻。其次，判定是否正在氧蝕刻化矽層140的深的區域(步驟S13)。於蝕刻至第2段的鎢層130為止的期間，判定為非正在蝕刻氧化矽層140的深的區域(亦即，正在蝕刻淺的區域和深的區域的中間的區域)。
此時，於(a)℃～(b)℃的範圍將上部頂板36的表面溫度控制為例如(a)+α℃(步驟S14)。例如，對於上部頂板36的表面溫度，可控制為維持於步驟S12最後所控制的溫度，亦可於(a)℃～(b)℃的範圍內，控制為別的溫度。
開始進行至第3段的鎢層130為止的蝕刻，於判定正在蝕刻氧化矽層140的深的區域時，於(a)℃～(b)℃的範圍使上部頂板36的表面溫度階段或連續地下降(步驟S15)。
於圖11(b)的例子中，於至3段(N＝3)中之第3段的鎢層130為止的深的區域的蝕刻的情形時，使縱軸的上部頂板36的表面溫度下降為(b)℃、(a)℃+α、(a)℃的三階段。藉此，可得到於淺的區域的蝕刻中所說明的蝕刻初期的效果以作為蝕刻後期的效果。又，可得到於淺的區域蝕刻中所說明的蝕刻後期的效果以作為蝕刻初期的效果。
依據本變形例，藉由將上部頂板36的表面溫度控制為(a)℃～(b)℃的範圍，可維持蝕刻率，並抑制鎢層130的損耗。此情形時，上部頂板36的表面溫度，係控制為可依照已蝕刻的氧化矽層140的深度而變化。例如，上部頂板36的表面溫度，可控制為使於已蝕刻的氧化矽層140的深度為淺的區域中，越深則使溫度越提高。又，亦可控制為於已蝕刻的氧化矽層140的深度為深的區域中，越深則使溫度越下降。藉此，藉由注重鎢層130的選擇比之溫度控制和注重遮罩選擇比之溫度控制，可將基板W上的聚合物的狀態加以微調。又，上部頂板36的表面溫度，不限於階段地上升或下降，亦可使連續地上升或下降。
如上所述，依據本實施形態及變形例的蝕刻處理方法及基板處理裝置1，可將上部頂板36的表面溫度控制為期望的範圍。具體而言，於蝕刻處理的期間，將上部頂板36的表面溫度控制為(a)℃～(b)℃範圍的期望溫度。藉此，可控制用以得到鎢層130的選擇比的高解離的CFz的自由基及離子、和成為引起堵塞原因的低解離的CxFy的自由基及離子之往上部頂板36側的捕集量。藉此，可於維持氧化矽層140的蝕刻率的同時，提高鎢層130的選擇比。
再者，作為次要效果，可減少處理氣體中之O 2氣體的流量、或無需添加O 2氣體。以往，於處理氣體中添加O 2氣體，利用O 2氣體的電漿而抑制遮罩層150附近的堵塞。然而，依據本實施形態及變形例的蝕刻處理方法，藉由將上部頂板36的表面溫度控制於期望的範圍，可使低解離的CxFy的自由基及離子主要被捕集至上部頂板36側。藉此，可抑制因CxFy的聚合物而使孔洞的開口變窄。再者，藉由調整處理氣體中O 2氣體的流量，可進行孔洞H的開口的微調，可更提高鎢層130的選擇比。
[各區域的溫度控制] 上部頂板36係圓盤狀，可使上部頂板36的複數之區域各自獨立進行溫度控制。圖12係實施形態的上部頂板36的溫度控制的區域的一例圖。圖12(a)、(b)及(c)，顯示將上部頂板36的底面分割成複數之溫度控制區域的一例。
於圖12(a)中，將上部頂板36於徑向上分成中心的區域36a及外周的區域36b，藉由各自設於區域36a及區域36b之加熱器45，個別對上部頂板36的各區域進行溫度控制。藉此，可減少上部頂板36的徑向的溫度分布的偏異，可提高上部頂板36的溫度分布的面內均勻性。
於圖12(b)中，將上部頂板36於徑向上分成中心的區域36a及外周的區域，將外周的區域於周向上分成複數之區域36b1～36b8。而且，藉由各自設於區域36a及複數之區域36b1～36b8之加熱器45，個別對各區域進行溫度控制。藉此，可減少上部頂板36的徑向的溫度分布的偏異及外周側的周向的溫度分布的偏異，可更提高上部頂板36的溫度分布的面內均勻性。
於圖12(c)中，將上部頂板36分成格子狀的複數之區域36c，藉由各自設於複數之區域36c之加熱器45，個別對各區域進行溫度控制。藉此，亦可提高上部頂板36的溫度分布的面內均勻性。
但是，上部頂板36的溫度控制區域不限於此。例如，於圖12(a)中，係將上部頂板36於徑向上分成二個區域，但亦可於徑向上分成三個以上的區域而進行溫度控制。又，於圖12(b)中，係將外周的區域於周向上加以區分，但亦可基於中心及外周的區域分成複數之區域，亦可僅將內周側分成複數之區域。又，於圖12(c)中，係將上部頂板36分成格子狀，但將上部頂板36區分的形狀不限於矩形，亦可為例如三角形、蜂巢形狀等四角形以外的多角形。
本次所揭示的實施形態及變形例之蝕刻處理方法及基板處理裝置，應視為於所有的點上皆為例示而非限制。上述實施形態於不超出附加的申請專利範圍及其主旨的情形下，能以各種形態進行變形及改良。上述複數實施形態所記載的事項，於不相矛盾的範圍內亦可有其他構成，又，可於不相矛盾的範圍內加以組合。
例如，本發明的蝕刻處理方法中成為溫度控制的對象之處理容器10內的構件，不限於上部頂板36。成為溫度控制的對象之處理容器10內的構件，亦可為與基板W對向的構件及設於基板的外周的構件其中至少任一者。例如，作為成為溫度控制的對象之與基板W對向的構件的一例，可列舉上部頂板36、上部頂板36的外周之上部外周絕緣環42。作為成為溫度控制的對象之設於基板的外周的構件的一例，可列舉配置於基板W的外周之邊緣環24、配置於邊緣環24的外周之下部外周絕緣環26、防沉積遮蔽構件11。又，成為溫度控制的對象之處理容器10的構件，亦可為將上部頂板36分成複數區域時之一部分(例如，內周區域，外周區域)。
本發明的基板處理裝置，亦可應用於電容耦合型電漿(Capacitively Coupled Plasma；CCP)、電感耦合型電漿(Inductively Coupled Plasma；ICP)、放射狀線槽孔天線(Radial Line Slot Antenna；RLSA)、Electron Cyclotron 電子迴旋共振電漿(Resonance Plasma；ECR)、螺旋波電漿(Helicon Wave Plasma；HWP)的任一類型的裝置。
1:基板處理裝置 10:處理容器 10s:處理室 11:防沉積遮蔽構件 12:絕緣板 14:金屬板 16:下部電極板 18:靜電吸盤 20:電極 22:直流電源 24:邊緣環 26:下部外周絕緣環 28:冷媒通道 30a,30b:配管 32:氣體供給管線 34:噴淋頭 36:上部頂板 36a,36b,36b1~36b8,36c:區域 37:氣體孔 38:基部構件 40:氣體擴散空間 41:氣體管 42:上部外周絕緣環 44:供電棒 44a:筒狀構件 45:加熱器 46:匹配器 48:第1RF電源 50:溫度計 62:氣體導入口 64:氣體供給管 66:處理氣體供給源 68:質量流量控制器(MFC) 70:開閉閥 80:排氣口 82:排氣管 83:排氣板 84:排氣裝置 85:搬出入口 86:閘閥 88:匹配器 90:第2RF電源 91:導電性構件(GND方塊) 92:冷媒通道 100:控制部 105:聚合物 110:矽層 120:氮化矽層 130:鎢層 140:氧化矽層 150:遮罩層 H:孔洞 S1~S6,S61:步驟 ST:載置台 W:基板
【圖1】實施形態的基板處理裝置的一例的剖面示意圖。 【圖2】3DNAND快閃記憶體的疊層膜的示意圖。 【圖3】電漿電子溫度和氣體的解離度的關係圖。 【圖4】氣體的解離度和孔洞各面的沉積(Depo)率的關係圖。 【圖5】(a)～(d)實施形態的上部頂板等的溫度和基板上的聚合物的一例圖。 【圖6】(a)、(b)實施形態的上部頂板的溫度和吸附量的一例圖。 【圖7】實施形態的上部頂板的溫度控制和聚合物的狀態的一例圖。 【圖8】實施形態的上部頂板的表面溫度和鎢層的損耗的關係的實驗結果的圖表的一例。 【圖9】實施形態的蝕刻處理方法的流程圖。 【圖10】實施形態的變形例的蝕刻處理方法中之上部頂板的溫度控制方法的流程圖。 【圖11】(a)、(b)圖10的溫度控制方法的說明圖。 【圖12】(a)～(c)實施形態的上部頂板的溫度控制的區域的一例圖。
10:處理容器
10s:處理室
34:噴淋頭
36:上部頂板
38:基部構件
42:上部外周絕緣環
50:溫度計
105:聚合物
140:氧化矽層
150:遮罩層
H:孔洞
W:基板

Claims (16)

  1. 一種蝕刻處理方法，包含下述步驟： 將形成有疊層膜的基板，載置於處理容器內的載置台，該疊層膜至少包括含矽絕緣層、配置於該含矽絕緣層的下層之底部層、及配置於該含矽絕緣層的上層之遮罩層； 供給包含氟碳氣體、氫氟碳氣體其中至少一者的處理氣體； 藉由該含矽絕緣層的材質和該底部層的材質的組合，選擇該處理容器內的構件中之與該載置台上的該基板對向的構件及設於該基板的外周的構件其中至少任一者的表面溫度的範圍； 於藉由該選擇的步驟所選擇的表面溫度的範圍中，將與該基板對向的構件及設於該基板的外周的構件其中至少任一者的表面溫度，控制為期望的溫度；及 使於供給有該處理氣體的該處理容器內產生電漿，以蝕刻該含矽絕緣層。
  2. 如請求項1的蝕刻處理方法，其中， 該構件的表面溫度，係控制為可依照已蝕刻的該含矽絕緣層的深度而變化。
  3. 如請求項2的蝕刻處理方法，其中， 該構件的表面溫度，於已蝕刻的該含矽絕緣層的深度為預定之淺的區域中，係控制為當蝕刻的深度越深則該構件的表面溫度越升高；而於該含矽絕緣層的深度為預定之深的區域中，係控制為當蝕刻的深度越深則使該構件的表面溫度越降低。
  4. 如請求項1～3中任一項的蝕刻處理方法，其中， 該構件的表面溫度，係控制為於預定的第1溫度和與該第1溫度不同的第2溫度之間交互變動。
  5. 如請求項1～4中任一項的蝕刻處理方法，其中， 該構件係與該基板對向的構件。
  6. 如請求項5的蝕刻處理方法，其中， 該構件係上部頂板。
  7. 如請求項6的蝕刻處理方法，其中， 該上部頂板係圓盤狀， 該上部頂板的表面溫度，係對於將該上部頂板之與該載置台對向的面事先分成複數之區域中的各個區域獨立控制。
  8. 如請求項1～7中任一項的蝕刻處理方法，其中， 該含矽絕緣層，係由氧化矽層、氮化矽層、氧化矽層與氮化矽層的疊層構造、低介電常數膜層其中至少任一者所形成。
  9. 如請求項1～8中任一項的蝕刻處理方法，其中， 該底部層係導電層。
  10. 如請求項9的蝕刻處理方法，其中， 該導電層係由金屬層或矽層所形成。
  11. 如請求項10的蝕刻處理方法，其中， 該金屬層係由鎢所形成。
  12. 如請求項1～7中任一項的蝕刻處理方法，其中， 該含矽絕緣層係由氧化矽層所形成，該底部層係由氮化矽層所形成。
  13. 如請求項1～7中任一項的蝕刻處理方法，其中， 該含矽絕緣層，係由氧化矽層、低介電常數膜層其中至少任一者所形成， 該底部層，係由碳化矽層、碳氮化矽層其中至少任一者所形成。
  14. 如請求項1～9中任一項的蝕刻處理方法，其中， 該含矽絕緣層係由氧化矽層所形成，該底部層係由鎢所形成， 該構件的表面溫度，係於115℃～270℃的範圍中，設定為期望的溫度。
  15. 如請求項14的蝕刻處理方法，其中， 該構件的表面溫度，係於160℃～230℃的範圍中，設定為期望的溫度。
  16. 一種基板處理裝置，包括： 處理容器； 載置台，載置形成有疊層膜的基板，該疊層膜至少包括含矽絕緣層、配置於該含矽絕緣層的下層之底部層、及配置於該含矽絕緣層的上層之遮罩層；及 控制部； 其中，該控制部控制包含下述各步驟之步驟： 將該基板載置於該載置台； 供給包含氟碳氣體、氫氟碳氣體其中至少一者的處理氣體； 藉由該含矽絕緣層的材質和該底部層的材質的組合，選擇該處理容器內的構件中之與該載置台上的該基板對向的構件及設於該基板的外周的構件其中至少任一者的表面溫度的範圍； 於藉由該選擇的步驟所選擇的表面溫度的範圍中，將與該基板對向的構件及設於該基板的外周的構件其中至少任一者的表面溫度控制為期望的溫度；及 使於供給有該處理氣體的處理容器內產生電漿，以蝕刻該含矽絕緣層。
TW110132192A 2020-09-14 2021-08-31 蝕刻處理方法及基板處理裝置 TW202224015A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-154147 2020-09-14
JP2020154147 2020-09-14
JP2021-116486 2021-07-14
JP2021116486A JP2022048094A (ja) 2020-09-14 2021-07-14 エッチング処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
TW202224015A true TW202224015A (zh) 2022-06-16

Family

ID=80601325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132192A TW202224015A (zh) 2020-09-14 2021-08-31 蝕刻處理方法及基板處理裝置

Country Status (4)

Country Link
US (1) US11810792B2 (zh)
KR (1) KR20220035853A (zh)
CN (1) CN114188218A (zh)
TW (1) TW202224015A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6096470B2 (ja) 2012-10-29 2017-03-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
EP3506335A4 (en) * 2016-08-25 2020-04-08 Zeon Corporation PLASMA ETCHING PROCESS
JP6945385B2 (ja) 2017-08-14 2021-10-06 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6945388B2 (ja) * 2017-08-23 2021-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置

Also Published As

Publication number Publication date
KR20220035853A (ko) 2022-03-22
US20220084836A1 (en) 2022-03-17
US11810792B2 (en) 2023-11-07
CN114188218A (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
JP6484665B2 (ja) 高アスペクト比フィーチャをエッチングするための多周波電力変調
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
KR20160140467A (ko) 에칭 방법
JP6431557B2 (ja) プラズマ処理装置及びプラズマ処理方法
KR20170074784A (ko) 에칭 방법
KR101937727B1 (ko) 에칭 방법
JP2016532313A (ja) 周期的エッチング工程を用いたエッチング停止層のエッチング方法
TWI758413B (zh) 處理方法及電漿處理裝置
JP2018516463A (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
JP6277004B2 (ja) ドライエッチング方法
US11469097B2 (en) Carbon hard masks for patterning applications and methods related thereto
CN112041481A (zh) 用于进行图案化的高品质c膜的脉冲等离子体(dc/rf)沉积
US9263283B2 (en) Etching method and apparatus
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
WO2013187429A1 (ja) プラズマエッチング方法及びプラズマ処理装置
US11387134B2 (en) Process kit for a substrate support
KR20200062031A (ko) 에칭 방법 및 기판 처리 장치
TW202002014A (zh) 基板處理方法及基板處理裝置
KR20160140469A (ko) 에칭 방법
US20220344134A1 (en) Process kit for a substrate support
US10170336B1 (en) Methods for anisotropic control of selective silicon removal
TW202224015A (zh) 蝕刻處理方法及基板處理裝置
JP2022048094A (ja) エッチング処理方法及び基板処理装置
JP2021028968A (ja) 基板および基板処理方法
CN110622282A (zh) 在基板和腔室部件上沉积金属硅化物层