JP6431557B2 - プラズマ処理装置及びプラズマ処理方法 - Google Patents

プラズマ処理装置及びプラズマ処理方法 Download PDF

Info

Publication number
JP6431557B2
JP6431557B2 JP2017027595A JP2017027595A JP6431557B2 JP 6431557 B2 JP6431557 B2 JP 6431557B2 JP 2017027595 A JP2017027595 A JP 2017027595A JP 2017027595 A JP2017027595 A JP 2017027595A JP 6431557 B2 JP6431557 B2 JP 6431557B2
Authority
JP
Japan
Prior art keywords
electrode
frequency
plasma
voltage
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017027595A
Other languages
English (en)
Other versions
JP2017108159A (ja
Inventor
光 渡邉
光 渡邉
昌伸 本田
昌伸 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2017108159A publication Critical patent/JP2017108159A/ja
Application granted granted Critical
Publication of JP6431557B2 publication Critical patent/JP6431557B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

本発明は、半導体ウエハ等の被処理基板の微細加工に用いるプラズマプロセスに係り、特に容量結合型のプラズマ処理装置およびプラズマ処理方法に関する。
半導体デバイスやＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）等の製造プロセスにおけるエッチング、堆積、酸化、スパッタリング等の処理では、処理ガスに比較的低温で良好な反応を行わせるためにプラズマが多く利用されている。この種のプラズマプロセスにおいては、真空の処理容器内で処理ガスを放電または電離させるために、高周波（ＲＦ）やマイクロ波が使用されている。
高周波（ＲＦ）を用いる容量結合型のプラズマ処理装置は、処理容器内に上部電極と下部電極とを平行に配置し、典型的には下部電極の上に被処理基板（半導体ウエハ、ガラス基板等）を載置し、上部電極もしくは下部電極にプラズマ生成に適した周波数（通常１３．５６ＭＨｚ以上）の高周波を印加する。この高周波の印加によって相対向する２つの電極間に生成された高周波電界により電子が加速され、電子と処理ガスとの衝突電離によってプラズマが発生する。そして、このプラズマに含まれるラジカルやイオンの気相反応あるいは表面反応によって、基板上に薄膜が堆積され、あるいは基板表面の素材または薄膜が削られる。
近年、容量結合型のプラズマ処理装置の性能を飛躍的に高める技法として、処理空間を挟んで基板と向き合う対向電極（通常は上部電極）に負極性のＤＣ（直流）電圧を印加する技術が注目されている（特許文献１）。この上部ＤＣ印加方式によれば、（１）上部電極の自己バイアス電圧の絶対値を大きくして上部電極におけるスパッタリングを強める効果、（２）上部電極におけるプラズマシースを拡大させ、形成されるプラズマが縮小化される効果、（３）上部電極の近傍に生じた電子を被処理基板上に照射させる効果、（４）プラズマポテンシャルを制御できる効果、（５）電子密度（プラズマ密度）を上昇させる効果、（６）中心部のプラズマ密度を上昇させる効果の少なくとも１つが奏される。
特開２００６−２７００１９号公報
上記のような上部ＤＣ印加方式は、ＨＡＲＣ（Ｈｉｇｈ Ａｓｐｅｃｔ Ｒａｔｉｏ Ｃｏｎｔａｃｔ）プロセスによく用いられている。ＨＡＲＣプロセスは、ＬＳＩ製造の配線形成工程において絶縁層の酸化膜（通常シリコン酸化膜）に細くて深いコンタクトホールまたはビアホールをプラズマエッチングによって形成する技術である。ＨＡＲＣプロセスでは高アスペクト比の微細孔を形成するために、高精度の異方性形状とマスクおよび下地膜に対する高い選択比が要求され、エッチングガスにはフルオロカーボン系のガスが用いられ、上部電極の母材にはシリコンまたはＳiＣ等のシリコン含有物質が用いられる。
上部ＤＣ印加方式によれば、上記（１）（３）の効果に基づいて，異方性および選択性を大きく向上させることができる。より詳しくは、上記（１）の効果により、上部電極の表面でスパッタされた堆積物（主にフロロカーボン重合膜）がレジストマスクの表面に積もってレジストマスクの表面荒れを防ぐ。さらに、上部電極の母材からスパッタされたシリコンがフッ素ラジカルと反応して揮発性の高い反応生成物（ＳiＦ４）となって排気されることにより、異方性および選択性を低下させるフッ素を減らすことができる（フッ素スカベンジ効果）。また、上記（３）の効果により、基板表面のレジストマスクに高エネルギーの電子が打ち込まれることで、レジストマスク表層部の組成が改質して、エッチング耐性（プラズマ耐性）が強化される。
しかしながら、ＨＡＲＣプロセスにおいては、上部ＤＣ印加方式により上部電極に印加する負極性ＤＣ電圧の絶対値を大きくしていくと、上記のような微細加工性（特に選択性）が向上する一方で、加工均一性（特にエッチングレートの面内均一性）の悪化することが課題となっている。
また、上部ＤＣ印加方式による上記（４）の効果は、プラズマポテンシャルを低下させる方向の制御である。すなわち、他の効果（１）〜（３），（５）（６）のいずれかを望み通りに引き出すために、上部電極に印加する負極性ＤＣ電圧の絶対値を大きくするほど、チャンバ側壁付近のプラズマポテンシャルが低くなる。しかし、それによって、チャンバ側壁に付着している堆積物をイオン照射のスパッタリングによって除去する効果が低下する。このことも、課題になっている。
本発明は、上記のような従来技術の課題を解決するものであり、上部ＤＣ印加方式の長所を踏襲し、かつ上部ＤＣ印加方式の不利点を解消できるプラズマ処理装置およびプラズマ処理方法を提供する。
本発明のプラズマ処理装置は、真空排気可能な処理容器と、前記処理容器内に配置され、被処理基板を載せて支持する第１の電極と、前記処理容器内に前記第１の電極と所定の間隔を空けて平行に配置される第２の電極と、前記処理容器内の前記第１および第２の電極間の処理空間に所望の処理ガスを供給する処理ガス供給部と、前記処理ガスを放電させてプラズマを生成するのに適した周波数を有する第１の高周波を前記第１の電極に印加する第１の高周波電源と、プラズマ中のイオンが追従できる周波数を有する低周波または高周波の交流を前記第２の電極に印加する交流電源と、前記交流電源と前記第２の電極との間に接続されるブロッキング用のコンデンサと、制御部とを有し、前記制御部は、前記第２の電極の電圧が、負極性の直流の自己バイアス電圧と前記周波数のサイクルで周期的に変化する前記交流の電圧とが重畳したものとなり、前記交流の電圧が負極性になる前記周波数の半サイクルでは、前記第２の電極の電位が前記自己バイアス電圧よりも低くなって、前記第２の電極に入射するイオンのエネルギーが引き上げられ、前記交流の電圧が正極性になる前記周波数の半サイクルでは、前記第２の電極の電位が前記自己バイアス電圧よりも高くなって、前記処理容器の側壁付近のプラズマのポテンシャルが引き上げられるように、前記交流電源より出力される前記交流の電力を１００Ｗ以上で制御し、前記交流の電圧が負極性になる前記周波数の半サイクルと、前記交流の電圧が正極性になる前記周波数の半サイクルとを繰り返すことによって、前記交流電源より前記交流が出力されている間、前記第２の電極に入射するイオンのエネルギーが引き上げられることと、前記処理容器の側壁付近のプラズマのポテンシャルが引き上げられることが繰り返される。
上記の構成においては、プラズマプロセス中に交流電源からの交流がブロッキングコンデンサを介して第２の電極に印加されると、被処理基板と対向する第２の電極には負極性の直流電圧つまり自己バイアス電圧が発生し、この自己バイアス電圧に交流の電圧（瞬時値）が重畳される。本発明においては、第２の電極の電圧が、直流の自己バイアス電圧にイオンの追従可能な周波数を有する交流の電圧レベル（瞬時値）が重畳されたものとなる。これにより、第２の電極にプラズマから入射するイオンのエネルギーが第２の電極の負電位方向の深さ（絶対値）に比例して上記周波数のサイクルで変化し、各サイクルの中で、交流の電圧レベルが極小になる時にイオンエネルギーが最大になり、交流の電圧レベルが極大になる時にイオンエネルギーが最小になる。この場合、イオンエネルギー分布は、電圧の時間変化が小さい時間帯（極大または極小になる辺り）で多くのイオンが電極に入射するため、最大エネルギー付近および最小エネルギー付近にイオンが多い分布になる。
なお、第２の電極に印加する交流の周波数がイオンプラズマ周波数よりも高い場合は、イオンの追従性が低下し、交流の周波数を高くするほど、イオンエネルギー分布においてエネルギーバンドの幅が狭くなっていく。すなわち、イオンエネルギーは、振れが小さくなって、自己バイアス電圧に対応する中心値に向かって平均化されていく。それによって、イオンエネルギーの最大値は小さくなっていく。
一般に、イオンエネルギーＥｉとスパッタ率ＳＹとの間にはＳＹ∝Ｅｉ １／２の関係がある。したがって、スパッタ率は入射イオンの個数よりもイオンエネルギーの大きさ（最大値）に大きく依存する。このことから、第２の電極に印加する電源電圧の絶対値または振幅が同じであっても、従来技術の上部ＤＣ印加方式よりも本発明の方式（ＡＣ印加方式）の方が、第２の電極に入射するイオンの最大エネルギー（交流電圧の極小値付近で得られる入射イオンのエネルギー）が格段に大きいことから、第２の電極におけるスパッタ率をより効率的に向上させることができる。
また、本発明のＡＣ印加方式によれば、第２の電極に印加する交流の電力を１００Ｗ以上とすることで、交流の電圧レベルが正極性になる半サイクルでは、第２の電極の電位が自己バイアス電圧よりも高くなって、それにつれてプラズマのポテンシャルも引き上げられ、チャンバ側壁付近のプラズマポテンシャルが時間平均で高くなる。これにより、チャンバ側壁に付着している堆積物を除去するスパッタリング効果も向上し、チャンバ側壁の堆積物を効率よく除去することができる。
本発明のプラズマ処理方法は、被処理基板上のシリコン酸化膜に高アスペクト比の孔を形成するプラズマエッチング方法であって、室内に第１の電極と第２の電極とを所定の間隔を空けて平行に配置している真空可能な処理容器内で前記第１の電極の上に被処理基板を載せて支持する第１の工程と、前記処理容器内を所定の圧力に真空排気する第２の工程と、前記第１の電極と前記第２の電極との間の処理空間にフルオロカーボン系のエッチングガスを供給し、前記第１の電極に第１の高周波を印加して前記処理空間で前記エッチングガスのプラズマを生成する第３の工程と、プラズマ中のイオンが追従できる周波数を有する低周波または高周波の交流をブロッキング用のコンデンサを介して前記第２の電極に印加する第４の工程とを有し、前記第４の工程は、前記第２の電極の電圧が、負極性の直流の自己バイアス電圧と前記周波数のサイクルで周期的に変化する前記交流の電圧とが重畳したものとなり、前記交流の電圧が負極性になる前記周波数の半サイクルでは、前記第２の電極の電位が前記自己バイアス電圧よりも低くなって、前記第２の電極に入射するイオンのエネルギーが引き上げられ、前記交流の電圧が正極性になる前記周波数の半サイクルでは、前記第２の電極の電位が前記自己バイアス電圧よりも高くなって、前記処理容器の側壁付近のプラズマのポテンシャルが引き上げられるように、前記交流電源より出力される前記交流の電力を１００Ｗ以上で制御し、前記交流の電圧が負極性になる前記周波数の半サイクルと、前記交流の電圧が正極性になる前記周波数の半サイクルとを繰り返すことによって、前記交流電源より前記交流が出力されている間、前記第２の電極に入射するイオンのエネルギーが引き上げられることと、前記処理容器の側壁付近のプラズマのポテンシャルが引き上げられることが繰り返される。
本発明のプラズマエッチング方法によれば、上記のようなＡＣ印加方式を用いることにより、従来技術の上部ＤＣ印加方式と同等のマスク選択比を確保しつつエッチングレートの面内均一性を向上させることができる。
本発明によれば、上記のような構成及び作用により、従来技術のＤＣ印加方式の長所を踏襲し、かつＤＣ印加方式の不利点を解消することができる。
本発明の一実施形態における容量結合型プラズマエッチング装置の構成を示す縦断面図である。 実施形態の上部ＡＣ印加方式における両電極間のポテンシャル分布および上部電極に入射するイオンのイオンエネルギー分布を示す図である。 比較例の上部ＤＣ印加方式における両電極間のポテンシャル分布および上部電極に入射するイオンのイオンエネルギー分布を示す図である。 イオンエネルギーとスパッタ率との間の相関関係を示す図である。 上部ＡＣ印加方式を適用したＨＡＲＣプロセスの実験で得られたシリコン酸化膜のエッチングレートのウエハ面内分布図である。 上部ＡＣ印加方式を適用したＨＡＲＣプロセスの実験で得られたフォトレジストのエッチングレートのウエハ面内分布図である。 上部ＤＣ印加方式を適用したＨＡＲＣプロセスの実験で得られたシリコン酸化膜のエッチングレートのウエハ面内分布図である。 上部ＤＣ印加方式を適用したＨＡＲＣプロセスの実験で得られたフォトレジストのエッチングレートのウエハ面内分布図である。 上部ＡＣ印加方式および上部ＤＣ印加方式におけるマスク選択比とエッチングレート面内均一性との相関関係を示すプロット図である。 実施例におけるＨＡＲＣプロセスの実験で得られたエッチング形状を示す図（ＳＥＭ写真）である。 上部ＡＣ印加方式および上部ＤＣ印加方式におけるマスク選択比とボーイング量との相関関係を示す図である。 実施例におけるＢＥＯＬプロセスを説明するための図である。 実施例におけるＢＥＯＬプロセスの第１実験で得られたパターンの断面図（ＳＥＭ写真）および各種評価項目の測定値を示す図である。 実施例におけるＢＥＯＬプロセスの第２実験で得られたパターンの断面図（ＳＥＭ写真）および各種評価項目の測定値を示す図である。 上記第１実験の結果から得られたトップＣＤとLow−kダメージ量との相関関係を示すプロット図である。 上記第２実験の結果から得られたトップＣＤとLow−kダメージ量との相関関係を示すプロット図である。 上部ＤＣ印加方式における処理空間内の電子密度Ｎｅと下部電極に発生する自己バイアス電圧ＶＬとの相関関係（Ｎｅ−下部ＶＬ特性）を示す図である。 上部ＡＣ印加方式における処理空間内の電子密度Ｎｅと下部電極に発生する自己バイアス電圧ＶＬとの相関関係（Ｎｅ−下部ＶＬ特性）を示す図である。 一実施例の実験によって得られた上部電極印加電圧または電力とプラズマポテンシャルとの相関関係を示すプロット図である。 上部ＡＣ印加方式および上部ＤＣ印加方式におけるＡrＦレジスト改質処理の実験結果を示す図（ＳＥＭ写真）である。
以下、添付図を参照して本発明の好適な実施の形態を説明する。

［プラズマ処理装置の構成］
図１に、本発明の一実施形態におけるプラズマ処理装置の構成を示す。このプラズマ処理装置は、下部２高周波重畳印加方式の容量結合型（平行平板型）プラズマエッチング装置として構成されており、たとえば表面がアルマイト処理（陽極酸化処理）されたアルミニウムからなる円筒形の真空チャンバ（処理容器）１０を有している。チャンバ１０は接地されている。
チャンバ１０の底部には、セラミックなどの絶縁板１２を介して円柱状のサセプタ支持台１４が配置され、このサセプタ支持台１４の上にたとえばアルミニウムからなるサセプタ１６が設けられている。サセプタ１６は下部電極を構成し、この上に被処理基板としてたとえば半導体ウエハＷが載置される。
サセプタ１６の上面には半導体ウエハＷを保持するための静電チャック１８が設けられている。この静電チャック１８は導電膜からなる電極２０を一対の絶縁層または絶縁シートの間に挟み込んだものであり、電極２０には直流電源２２が電気的に接続されている。直流電源２２からの直流電圧により、半導体ウエハＷを静電吸着力で静電チャック１８に保持できるようになっている。静電チャック１８の周囲でサセプタ１６の上面には、エッチングの均一性を向上させるためのたとえばシリコンからなるフォーカスリング２４が配置されている。サセプタ１６およびサセプタ支持台１４の側面にはたとえば石英からなる円筒状の内壁部材２５が貼り付けられている。
サセプタ支持台１４の内部には、たとえば円周方向に延びる冷媒室２６が設けられている。この冷媒室２６には、外付けのチラーユニット（図示せず）より配管２７ａ，２７ｂを介して所定温度の冷媒たとえば冷却水が循環供給される。冷媒の温度によってサセプタ１６上の半導体ウエハＷの処理温度を制御できるようになっている。さらに、伝熱ガス供給機構（図示せず）からの伝熱ガスたとえばＨeガスが、ガス供給ライン２８を介して静電チャック１８の上面と半導体ウエハＷの裏面との間に供給される。
サセプタ１６には、第１および第２の高周波電源３０，３２がそれぞれ整合器３４，３６、ブロッキングコンデンサ３８，４０および給電棒４２，４４を介して電気的に接続されている。なお、給電棒４２，４４は、図１では個別に示しているが、共通または同一の給電棒であってもよい。第１の高周波電源３０は、プラズマの生成に主として寄与する一定の周波数たとえば４０ＭＨｚの高周波ＲＦＨを出力する。一方、第２の高周波電源３２は、サセプタ１６上の半導体ウエハＷに対するイオンの引き込みに主として寄与する一定の周波数たとえば１３ＭＨｚの高周波ＲＦＬを出力する。
サセプタ１６の上方には、このサセプタと平行に対向して上部電極４６が設けられている。この上部電極４６は、多数のガス噴出孔４８ａを有するたとえばＳi、ＳiＣなどのシリコン含有材質からなる電極板４８と、この電極板４８を着脱可能に支持する導電材料たとえば表面がアルマイト処理されたアルミニウムからなる電極支持体５０とで構成されており、チャンバ１０にリング状の絶縁体５２を介して電気的に浮いた状態で取り付けられている。この上部電極４６とサセプタ１６との間にプラズマ生成空間または処理空間ＰＳが形成されている。リング状絶縁体５２は、たとえばアルミナ（Ａｌ２Ｏ３）からなり、上部電極４６の外周面とチャンバ１０の側壁との間の隙間を気密に塞ぐように取り付けられ、上部電極４６を物理的に支持している。
電極支持体５０は、その内部にガスバッファ室５４を有するとともに、その下面にガスバッファ室５４から電極板４８のガス噴出孔４８ａに連通する多数のガス通気孔５０ａを有している。ガスバッファ室５４にはガス供給管５６を介して処理ガス供給源５８が接続されている。ガス供給管５６には、マスフローコントローラ（ＭＦＣ）６０および開閉バルブ６２が設けられている。処理ガス供給源５８より所定の処理ガス（エッチングガス）がガスバッファ室５４に導入されると、電極板４８のガス噴出孔４８ａよりサセプタ１６上の半導体ウエハＷに向けて処理空間ＰＳに処理ガスがシャワー状に噴出されるようになっている。このように、上部電極３４は、処理空間ＰＳに処理ガスを供給するためのシャワーヘッドを兼ねている。
また、電極支持体５０の内部には冷媒たとえば冷却水を流す通路（図示せず）も設けられており、外部のチラーユニットにより冷媒を介して上部電極４６の全体、特に電極板４８を所定温度に温調するようになっている。さらに、上部電極４６に対する温度制御をより安定化させるために、電極支持体５０の内部または上面にたとえば抵抗発熱素子からなるヒータ（図示せず）を取り付ける構成も可能である。
この容量結合型プラズマ処理装置は、チャンバ１０の外に交流電源６４を備えている。交流電源６４の出力端子は、整合器６６、ブロッキングコンデンサ６８および直流給電ラインまたは給電棒７０を介して上部電極４６に電気的に接続されている。交流電源６４は、プラズマ中のイオンが追従できる周波数ｆを有する交流、つまりイオンプラズマ周波数よりも低い低周波または高周波の交流ＡＣを出力し、そのパワー、電圧波高値または実効値を可変できるようになっている。
また、チャンバ１０内で処理空間ＰＳに面する適当な箇所としてたとえば内壁部材２５の頂部付近あるいは上部電極４６の半径方向外側に、たとえばＳｉ，ＳｉＣ等の導電性部材からなるリング状のＤＣグランドパーツ（図示せず）が取り付けられている。このＤＣグランドパーツは、接地ライン（図示せず）を介して常時接地されている。プラズマエッチング中に交流電源６４よりブロッキングコンデンサ６８を介して上部電極４６に交流ＡＣを印加すると、自己バイアス電圧が発生する上部電極４６とＤＣグランドパーツとの間でプラズマを介して直流の電子電流が流れるようになっている。
サセプタ１６およびサセプタ支持台１４とチャンバ１０の側壁との間に形成される環状の空間は排気空間となっており、この排気空間の底にはチャンバ１０の排気口７２が設けられている。この排気口７２に排気管７４を介して排気装置７６が接続されている。排気装置７６は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０の室内、特に処理空間ＰＳを所望の真空度まで減圧できるようになっている。また、チャンバ１０の側壁には半導体ウエハＷの搬入出口７８を開閉するゲートバルブ８０が取り付けられている。
制御部８２は、マイクロコンピュータを含み、外部メモリまたは内部メモリに格納されるソフトウェア（プログラム）およびレシピ情報にしたがって、装置内の各部、特に高周波電源３０，３２、交流電源６４、整合器３４，３６，６６、ＭＦＣ６０、開閉バルブ６２、排気装置７６等の個々の動作および装置全体の動作（シーケンス）を制御する。
この容量結合型プラズマエッチング装置において、エッチングを行なうには、先ずゲートバルブ８０を開状態にして加工対象の半導体ウエハＷをチャンバ１０内に搬入して、静電チャック１８の上に載置する。そして、処理ガス供給源５８より処理ガスつまりエッチングガス（一般に混合ガス）を所定の流量および流量比でチャンバ１０内に導入し、排気装置７６による真空排気でチャンバ１０内の圧力を設定値にする。さらに、第１および第２の高周波電源３０，３２よりそれぞれ所定のパワーで第１高周波（４０ＭＨｚ）および第２高周波（１３ＭＨｚ）を重畳してサセプタ１６に印加する。また、直流電源２２より直流電圧を静電チャック１８の電極２０に印加して、半導体ウエハＷを静電チャック１８上に固定する。上部電極４６のシャワーヘッドより吐出されたエッチングガスは両電極４６，１６間の高周波電界の下で放電し、処理空間ＰＳ内にプラズマが生成される。このプラズマに含まれるラジカルやイオンによって半導体ウエハＷの主面の被加工膜がエッチングされる。
この容量結合型プラズマエッチング装置は、サセプタ１２にプラズマ生成に適した比較的高い周波数の第１高周波を印加することにより、プラズマを好ましい解離状態で高密度化し、より低圧の条件下でも高密度プラズマを形成することができる。それと同時に、サセプタ１２にイオン引き込みに適した比較的低い周波数の第２高周波を印加することにより、半導体ウエハＷの被加工膜に対して異方性のエッチングを施すことができる。

［実施形態における上部ＡＣ印加方式の基本的作用］
この容量結合型プラズマエッチング装置は、下部電極（サセプタ）１６にプラズ生成用とイオン引き込み用の２つの高周波ＲＦＨ，ＲＦＬを印加する下部２高周波重畳印加方式において、交流電源６４よりブロッキングコンデンサ６８を介して交流ＡＣを上部電極４６に印加する上部ＡＣ印加方式の構成および機能を有している。ここで、交流ＡＣは、プラズマ中のイオンが追従できる周波数、つまりイオンプラズマ周波数よりも低い周波数ｆを有しており、交流電源６４においてそのパワー、電圧波高値または実効値を可変できるようになっている。なお、イオンプラズマ周波数ｆｐｉは次の式（１）で与えられる。
ｆｐｉ＝（ｅ２ｎｏ／ε０ｍｉ）１／２／２π ・・・・（１）
ただし、ｅは電子の電荷量、ｎｏはプラズマ密度、ε０は真空中の誘電率、ｍｉはイオンの質量である。
たとえば、Ａrイオンの場合、プラズマ密度ｎｏが１×１０９ｃｍ−３のときは、イオンプラズマ周波数ｆｐｉは約１ＭＨｚである。ｎｏが４×１０９ｃｍ−３のときは、ｆｐｉは約２ＭＨｚである。ｎｏが１×１０１０ｃｍ−３のときは、ｆｐｉは約３ＭＨｚである。
図２に、この容量結合型プラズマエッチング装置において、上部電極４６および下部電極（サセプタ）１６間のポテンシャル分布および上部電極４６に入射するイオンのイオンエネルギー分布を示す。エッチングプロセス中に交流電源６４からの交流ＡＣがブロッキングコンデンサ６８を介して上部電極４６に印加されると、上部電極４６には負の直流電圧つまり自己バイアス電圧ＶＢが発生し、この自己バイアス電圧ＶＢに交流ＡＣの電圧（瞬時値）が重畳される。ここで、交流ＡＣの周波数ｆがイオンプラズマ周波数ｆｐｉよりも低く、上部電極４６付近の電子温度は低いので、自己バイアス電圧ＶＢは交流ＡＣの電圧波高値に近い値になる。こうして、上部電極４６の電位は、自己バイアス電圧ＶＢに交流ＡＣの電圧レベル（瞬時値）が重なって周期的に変化する。
一方で、上部電極４６には、プラズマから正電荷のイオンが上部電極４６の電位に応じたシース内の電界により加速されて入射する。この上部電極４６に入射するイオンのエネルギーは、上部電極４６の負電位方向の深さ（絶対値）に比例し、周期的に変化する。したがって、各サイクルの中で、交流ＡＣの電圧レベルが極小になる時にイオンエネルギーは最大になり、交流ＡＣの電圧レベルが極大になる時にイオンエネルギーは最小になる。この場合、イオンエネルギー分布（ＩＥＤ）は、電圧の時間変化が小さい時間帯（極大または極小になる辺り）で多くのイオンが電極に入射するため、最大エネルギー付近および最小エネルギー付近にイオンが多い分布になる。本発明の上部ＡＣ印加方式によれば、交流ＡＣの電圧レベルが各サイクルの中で極小になる度に、自己バイアス電圧ＶＢと交流ＡＣの電圧波高値とを足し合わせた最大の負電位に対応する最大エネルギーのイオンが上部電極４６に多数入射する。
なお、交流ＡＣの周波数ｆがイオンプラズマ周波数ｆｐｉよりも高い場合は、イオンの追従性が低下し、ＡＣの周波数ｆを高くするほど、図２に示すようにイオンエネルギー分布（ＩＥＤ）においてエネルギーバンドの幅が狭くなっていく。すなわち、イオンエネルギーは、振れが小さくなって、自己バイアス電圧ＶＢに対応する中心値に向かって平均化されていく。それによって、イオンエネルギーの最大値は小さくなっていく。
図３に、ＡＣ印加方式に対する比較例として、従来技術の上部ＤＣ印加方式にしたがいＤＣ電源８４により上部電極４６に負極性のＤＣ電圧Ｖｄｃを印加した場合のポテンシャル分布および上部電極４６に入射するイオンのイオンエネルギー分布を示す。この場合、イオンエネルギー分布（ＩＥＤ）は、ＤＣ電圧Ｖｄｃに対応する局所幅のエネルギー帯の中に全ての入射イオンのエネルギーが収まるようなプロファイルになる。したがって、プラズマプロセス中は、定常的に一定の狭いエネルギー帯に収まるイオンが上部電極４６に略一定のレートで入射する。
一般に、イオンエネルギーＥｉとスパッタ率ＳＹとの間にはＳＹ∝Ｅｉ １／２の関係がある。したがって、図４に示すように、スパッタ率は入射イオンの個数よりもイオンエネルギーの大きさ（最大値）に大きく依存する。このことから、上部電極４６に印加する電源電圧の絶対値または振幅が同じであっても、上部ＤＣ印加方式よりも本発明の上部ＡＣ印加方式の方が、より高いエネルギーを持つイオンが上部電極４６に入射する。よって、本発明の上部ＡＣ印加方式は、上部電極４６におけるスパッタ率をより効率的に向上させることができる。
また、上部ＤＣ印加方式によれば、上部電極４６の電位が負極性のＤＣ電圧Ｖｄｃに固定されるため、プラズマのポテンシャルが低い方へ引き下げられる。これに対して、本発明の上部ＡＣ印加方式によれば、交流ＡＣの電圧レベルが正極性になる半サイクルでは、上部電極４６の電位が自己バイアス電圧ＶＢよりも高くなって、それにつれてプラズマポテンシャルも引き上げられる。特に、交流ＡＣの電圧レベルが極大になる辺りでは、チャンバ側壁付近のプラズマポテンシャルが相当高い値に上昇する。
このように、本発明の上部ＡＣ印加方式によれば、上部ＤＣ印加方式に比して、チャンバ１０の側壁付近のプラズマポテンシャルが時間平均でも相当高く、プラズマからチャンバ１０の側壁に入射するイオンのエネルギーが格段に大きくなる。これにより、チャンバ側壁に付着している堆積物を除去するスパッタリング効果も大きく向上する。そして、チャンバ側壁の堆積物を効率よく除去することにより、プロセスの再現性および装置の量産性を向上させることができる。

［ＨＡＲＣプロセスに関する実施例］
本発明者は、この実施形態のプラズマエッチング装置（図１）を用いて、ＨＡＲＣプロセスにおいて本発明の上部ＡＣ印加方式と従来技術の上部ＤＣ印加方式とを比較する実験を行った。図５Ａおよび図５Ｂに、上部ＡＣ印加方式の実験結果としてシリコン酸化膜（被エッチング膜）およびフォトレジスト（マスク）のエッチングレート（Ｅ／Ｒ）のウエハ面内分布特性をそれぞれ示す。図６Ａおよび図６Ｂに、上部ＤＣ印加方式の実験結果としてシリコン酸化膜およびフォトレジストのエッチングレート（Ｅ／Ｒ）のウエハ面内分布特性をそれぞれ示す。このＨＡＲＣプロセスの実験における主なプロセス条件は次のとおりである。
レジスト ： アクリレートベース用のＡrＦレジスト
処理ガス： Ｃ４Ｆ６／Ｃ４Ｆ８／Ａr／Ｏ２＝２０／３５／５００／３６sccm
チャンバ内の圧力 ： ２０mTorr
温度 ： 上部電極／チャンバ側壁／下部電極＝６０／６０／４０℃
高周波電力 ： ４０ＭＨｚ／１３ＭＨｚ＝１０００／４５００Ｗ
交流周波数 ： ＡＣ＝３８０ｋＨｚ
交流電力： ＡＣ＝０Ｗ，２５０Ｗ，５００Ｗ，１０００Ｗ
直流電圧： Ｖｄｃ＝０Ｖ，−１５０Ｖ，−３００Ｖ，−４５０Ｖ，−６００Ｖ
図５Ｂおよび図６Ｂに示すように、フォトレジスト（ＰＲ）のエッチングレート分布特性に関しては、上部ＡＣ印加方式と上部ＤＣ印加方式とで大して違わず、両者とも低くて平坦なプロファイルが得られている。すなわち、フォトレジスト（ＰＲ）のプラズマ耐性を強化する点については、ＨＡＲＣプロセスでも上部ＡＣ印加方式は上記（１）（３）の効果を十分に発揮しており、上部ＤＣ印加方式も上部ＡＣ印加方式と同等に上記（１）（３）の効果を奏する。
しかし、図５Ａおよび図６Ａに示すように、シリコン酸化膜（ＳiＯ２）のエッチングレート分布特性に関しては、両者のプロファイルが明らかに異なる。すなわち、上部ＤＣ印加方式のプロファイルは、ＤＣ電圧Ｖｄｃの絶対値を大きくするほど、ウエハ中心部のエッチングレートがウエハエッジ部のエッチングレートよりも高くなる度合いが増し、ウエハ中心部が目立って高くなる。要するに、上部ＤＣの印加電圧（絶対値）を大きくするほど、ＳiＯ２エッチングレートの面内均一性が悪化する。これに対して、上部ＡＣ印加方式のプロファイルは、交流ＡＣのパワーを大きくするほど、ウエハ中心部のエッチングレートがウエハエッジ部のエッチングレートよりも高くなる度合いは増すものの、相対的にウエハ中心部がそれほど高くはならない。つまり、ＳiＯ２エッチングレートの面内均一性が改善する。
このようにＨＡＲＣプロセスにおけるＳiＯ２エッチングレートの面内均一性について、上部ＤＣ印加方式と上部ＡＣ印加方式とで違いが生じるのは、上記（６）の効果の違いに因るものと考えられる。すなわち、上部ＤＣ印加方式ではＤＣ電圧Ｖｄｃの絶対値を大きくすることによって上記（６）の効果も不所望に強められるのに対して、上部ＡＣ印加方式ではＡＣのパワーを大きくしても上記（６）の効果が上部ＤＣ印加方式ほど強くはないと考えられる。
上記ＨＡＲＣプロセスの実験では、図５Ａの酸化膜エッチング特性および図５Ｂのレジストエッチング特性から、ＡＣのパワーをパラメータとして、上部ＡＣ印加方式におけるマスク選択比とＳiＯ２エッチングレート面内均一性との相関関係ＦＡＣを求めた。また、図６Ａの酸化膜エッチング特性および図６Ｂのレジストエッチング特性から、ＤＣ電圧Ｖｄｃの電圧値（絶対値）をパラメータとして、上部ＤＣ印加方式におけるマスク選択比とＳiＯ２エッチングレート面内均一性との相関関係ＦＤＣを求めた。図７に、それぞれの相関関係ＦＡＣ，ＦＤＣをプロットで対比して示す。
この実施形態のプラズマエッチング装置のように、下部電極（サセプタ）１６にプラズ生成用とイオン引き込み用の２つの高周波ＲＦＨ，ＲＦＬを印加する場合は、両高周波ＲＦＨ，ＲＦＬのパワーが主たる調整ノブ（第１の調整ノブ）になってエッチングレート特性を制御できるようになっている。一方、選択性の方は、上記のように上部ＤＣ印加方式ではＤＣ電圧Ｖｄｃの電圧値（絶対値）が、上部ＡＣ印加方式では交流ＡＣのパワー（またはＡＣの電圧波高値、実効値等）がそれぞれ調整ノブ（第２の調整ノブ）になり得る。ここで、エッチングレート特性と選択性とを同時に最適化するには、第１の調整ノブと第２の調整ノブが出来るだけ互いに独立していることが望ましい。したがって、第２の調整ノブを用いてマスク選択比を変えたときに、エッチングレート特性（たとえば面内均一性）がその影響を受けて変化するにしても、その変化量は出来るだけ小さいのが好ましい。このような第１および第２の調整ノブ間の独立性に関しては、図７に示すように、上部ＡＣ印加方式の方が上部ＤＣ印加方式よりも優れていることがわかる。
上記ＨＡＲＣプロセスの実験では、エッチング形状についても調べた。図８に、エッチング形状の測定に用いたＳＥＭ写真を示す。図９に、上部ＡＣ印加方式と上部ＤＣ印加方式とを対比させて、マスク選択比とボーイング量との相関関係を示す。なお、ボーイング量は、シリコン酸化膜に形成される微細孔における孔内の最大の口径（ボーイングＣＤ）と最上端の口径（トップＣＤ）との差分である。ボーイング量が少ないほど、垂直加工形状が優れている。
図８に示すように、上部ＤＣ印加方式では、ＤＣ電圧Ｖｄｃの絶対値を大きくするほど、マスク選択比およびボーイング量のどちらも向上する。一方、上部ＡＣ印加方式でも、ＡＣのパワーを大きくするほど、マスク選択比およびボーイング量のどちらも向上する。しかし、図９に示すように、ボーイング量が同等のときは、上部ＡＣ印加方式の方が上部ＤＣ印加方式よりも大きなマスク選択比が得られることがわかる。つまり、エッチング形状とマスク選択との両立を図る上で、上部ＤＣ印加方式よりも上部ＡＣ印加方式の方が優れている。

［ＢＥＯＬプロセスに関する実施例］
本発明者は、この実施形態のプラズマエッチング装置（図１）を用いて、ＢＥＯＬプロセスにおいて本発明の上部ＡＣ印加方式と従来技術の上部ＤＣ印加方式とを比較する２つの実験を行った。ＢＥＯＬプロセスは、ＬＳＩ製造の配線形成工程において層間絶縁膜に比較的浅いビアホールをプラズマエッチングによって形成する技術であり、近年は加工対象の層間絶縁膜に有機Low−k膜が多く用いられている。
このＢＥＯＬプロセスの実験では、図１０に示すように、下地層またはエッチング停止層としてのＳiＣ膜９０、被エッチング材料としての２層の有機Low−k膜９２，９４、ハードマスクとしてのＴＥＯＳ膜９６、最上層パターンマスクとしてのフォトレジスト９８をこの順序で下から重ねて形成した半導体ウエハＷを被処理基板に用いた。有機Low−k膜９２，９４には、Ｓi，Ｏ，ＣおよびＨを含むＳiＯＣ系の有機膜を用いた。なお、図１０の（ａ）に示すように、実験に先立ち、前工程のプラズマエッチングによってＴＥＯＳ膜９６に途中の深さまで孔１００を予め形成しておいた。そして、図１０の（ｂ）に示すように、第１および第２実験によりエッチング孔１００を下層Low−k膜９２の底近くまで堀り下げた。
この種のＢＥＯＬプロセスでは、物理的かつ化学的に損傷しやすい有機Low−k膜にダメージを極力与えないことが重要である。このため、第１および第２実験の評価項目に、有機Low−k膜９２，９４のダメージ量を加えた。ＳiＯＣ系の有機膜は、プラズマエッチングによりダメージを受けると、その部分の組成がＳiＯに変質して、ＨＦ溶液に溶けるようになる。そこで、エッチングの終了後に試料の半導体ウエハをＨＦ溶液に３０秒間浸漬し、それによってエッチング孔１００内で有機Low−k膜９２，９４の内壁が抉られた寸法（ボーイングＣＤの増加量）をLow−kダメージ量として測定した。
第１実験は、下部電極（サセプタ）１６に印加する第１および第２高周波ＲＦＨ，ＲＦＬのパワーをそれぞれ６３０Ｗ，１６０Ｗに固定した。第２実験は、電子密度Ｎｅおよび下部電極（サセプタ）１６の自己バイアス電圧ＶＬ（下部ＶＬ）をそれぞれ４×１０１０ｃｍ−３、３００Ｖに固定した。他のプロセス条件は、第１および第２実験で共通しており、次のとおりである。
処理ガス： Ｃ４Ｆ８／Ａr／Ｎ２／Ｏ２＝３０／１２００／７０／１７sccm
チャンバ内の圧力 ： ８０mTorr
温度 ： 上部電極／チャンバ側壁／下部電極＝６０／６０／６０℃
交流周波数 ： ＡＣ＝３８０ｋＨｚ
交流電力： ＡＣ＝０Ｗ，２５０Ｗ，５００Ｗ
直流電圧： Ｖｄｃ＝０Ｖ，−３００Ｖ，−７００Ｖ
図１１に、ＢＥＯＬプロセスの第１実験で得られたパターンの断面図（ＳＥＭ写真）および各種評価項目の測定値を示す。図示のように、上部ＤＣ印加方式ではＤＣ電圧Ｖｄｃの絶対値を大きくするほど、上部ＡＣ印加方式ではＡＣのパワーを大きくするほど、トップＣＤは減少し、Low−kダメージ量は増大する。特に、高電圧（高パワー）領域では、上部ＤＣ印加方式よりも上部ＡＣ印加方式の方がその傾向が強い。
もっとも、この種のＢＥＯＬプロセスにおいて許容されるLow−kダメージ量は５ｎｍ以下であるから、両方式とも低電圧（低パワー）領域を用いることになる。たとえば、上部ＤＣ印加方式では、Ｖｄｃ＝−３００Ｖの場合に、Low−kダメージ量が４ｎｍである。このとき、エッチング深さは１６０ｎｍ、トップＣＤは４７ｎｍ、ボーイングＣＤは４９ｎｍである。一方、上部ＡＣ印加方式では、ＡＣ＝２５０Ｗの場合に、Low−kダメージ量は５ｎｍである。このとき、エッチング深さは１５０ｎｍ、トップＣＤ＝４６ｎｍ、ボーイングＣＤ＝４６ｎｍである。このように、第１実験の結果として、有機Low−k膜を被エッチング膜とする実用上のＢＥＯＬプロセスにおいては、本発明の上部ＡＣ印加方式と従来技術の上部ＤＣ印加方式との間に実質的な差はないことがわかった。
図１２に、ＢＥＯＬプロセスの第２実験で得られたパターンの断面図（ＳＥＭ写真）および各種評価項目の測定値を示す。図示のように、第２実験でも、上部ＤＣ印加方式ではＤＣ電圧Ｖｄｃの絶対値を大きくするほど、上部ＡＣ印加方式ではＡＣのパワーを大きくするほど、トップＣＤは減少し、Low−kダメージ量は増大する。Low−kダメージ量が許容値（５ｎｍ以下）になる低電圧領域（低パワー領域）について比較すると、上部ＤＣ印加方式では、Low−kダメージ量が２ｎｍになるＶｄｃ＝−３００Ｖの場合、エッチング深さは１５５ｎｍ、トップＣＤは５１ｎｍ、ボーイングＣＤは５１ｎｍである。一方、上部ＡＣ印加方式では、Low−kダメージ量が５ｎｍになるＡＣ＝２５０Ｗの場合、エッチング深さは１５０ｎｍ、トップＣＤは４６ｎｍ、ボーイングＣＤ＝４６ｎｍである。このように、第２実験においても、本発明の上部ＡＣ印加方式と従来技術の上部ＤＣ印加方式との間に実質的な差はないことがわかった。
図１３および図１４に、上記第１および第２実験の結果から得られたトップＣＤとLow−kダメージ量との相関関係（プロット図）をそれぞれ示す。これらの相関関係から、Low−kダメージ量が許容値（５ｎｍ以下）になる領域では、上部ＡＣ印加方式と上部ＤＣ印加方式との間でトップＣＤに実質的な差は生じないことがわかる。なお、上部ＡＣ印加方式においてＡＣ＝０Ｗの場合は、上部ＤＣ印加方式においてＤＣ電圧Ｖｄｃ＝０Ｖの場合に相当する。

［その他の実施例］
本発明者は、第１および第２高周波ＲＦＨ，ＲＦＬのパワーをパラメータとして（ＲＦＨ，ＲＦＬ＝２００，４００，８００Ｗ）、上部ＤＣ印加方式および上部ＡＣ印加方式の各々について上記ＢＥＯＬプロセスの第１実験と同じプロセス条件で別のプラズマエッチングの実験を行った。そして、その実験結果に基づいて、図１５および図１６に示すように、処理空間ＰＳ内の電子密度（プラズマ密度）Ｎｅと下部電極１６に発生する自己バイアス電圧ＶＬ（下部ＶＬ）との相関関係、つまりＮｅ−下部ＶＬ特性を取得した。
上部ＤＣ印加方式のＮｅ−下部ＶＬ特性（図１５）と上部ＡＣ印加方式のＮｅ−下部ＶＬ特性（図１６）とを比較すると、上部ＡＣ印加方式の方がより低Ｎｅ／低下部ＶＬの領域にプロセスマージンを広げられることがわかる。因みに、このような低Ｎｅ／低下部ＶＬの領域は、たとえばＭＲＡＭ（Ｍａｇｎｅｔｒｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の絶縁体薄膜を低速度でエッチングするプロセスに向いている。
さらに、本発明者は、上部ＡＣ印加方式における交流ＡＣのパワーをＡＣ＝０Ｗ、１００Ｗ、１２５Ｗ、２５０Ｗ、５００Ｗの値に可変し、上部ＤＣ印加方式における直流電圧Ｖｄｃの絶対値をＶｄｃ＝０Ｖ、１５０Ｖ、３００Ｖの値に可変する以外は、上記ＢＥＯＬプロセスの第１実験と同じプロセス条件で別のプラズマエッチングの実験を行い、その実験の中で各パラメータ値毎にチャンバ１０の側壁付近のプラズマポテンシャルを測定した。
図１７にその実験結果を示す。図示のように、上部ＤＣ印加方式によれば直流電圧Ｖｄｃの絶対値を大きくするほどチャンバ側壁付近のプラズマポテンシャルが低下するのに対して、上部ＡＣ印加方式によれば交流ＡＣのパワーを大きくするほどチャンバ側壁付近のプラズマポテンシャルが上昇することが検証された。これは、上述したように、上部ＤＣ印加方式では、上部電極４６の電位が負極性のＤＣ電圧Ｖｄｃに固定され、プラズマのポテンシャルが引き下げられるためである。一方、上部ＡＣ印加方式では、交流ＡＣの電圧レベルが正極性になる半サイクルでは、上部電極４６の電位が自己バイアス電圧ＶＢよりも高くなり、それによってプラズマのポテンシャルが引き上げられるため、時間平均でチャンバ側壁付近のプラズマポテンシャルが上昇する。
本発明者は、エッチングマスクとしてのＡrＦレジストをプラズマの下で改質させる効果について本発明の上部ＡＣ印加方式と従来技術の上部ＤＣ印加方式とを比較する実験を行った。主なプロセス条件は次の通りである。
処理ガス： Ｈ２／Ａr＝１００／８００sccm
チャンバ内の圧力 ： ５０mTorr
温度 ： 上部電極／チャンバ側壁／下部電極＝６０／６０／３０℃
高周波電力 ： ４０ＭＨｚ／１３ＭＨｚ＝３００／０Ｗ
交流周波数 ： ＡＣ＝３８０ｋＨｚ
交流電力： ＡＣ＝０Ｗ，２５０Ｗ，５００Ｗ
直流電圧： Ｖｄｃ＝０Ｖ，−３００Ｖ，−７００Ｖ
処理時間 ： ３０秒
図１８に、上記ＡrＦレジスト改質処理の実験結果をＳＥＭ写真で示す。図示のように、上部ＤＣ印加方式を用いた場合の改質層の厚さは、Ｖｄｃ＝０Ｖのときは１６．７ｎｍ、Ｖｄｃ＝−３００Ｖのときは２１．４ｎｍ、Ｖｄｃ＝−７００Ｖのときは４０．８ｎｍであった。一方、上部ＡＣ印加方式を用いた場合の改質層の厚さは、ＡＣ＝０Ｗのときは１６．７ｎｍ、ＡＣ＝２５０Ｗのときは２６．６ｎｍ、ＡＣ＝５００Ｗのときは５０．６ｎｍであった。このように、上部ＤＣ印加方式ではＤＣ電圧Ｖｄｃの絶対値を大きくするほど、上部ＡＣ印加方式ではＡＣのパワーを大きくするほど、改質層の厚さが増大し、その増大率は両方式であまり変わらないことがわかった。
上記したように、本発明の上部ＡＣ印加方式は、たとえばＢＥＯＬプロセスやＡrＦレジスト改質効果では従来技術の上部ＤＣ印加方式の長所を踏襲し、たとえばＨＡＲＣプロセスでは上部ＤＣ印加方式の不利点を解消することができる。
以上本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その技術思想の範囲内で種種の変形が可能である。
たとえば、上記実施例における交流ＡＣの周波数ｆの値（３８０ｋＨｚ）は一例であり、イオンが追従できる任意の値の周波数ｆを交流ＡＣに用いることができる。したがって、本発明における交流ＡＣの周波数ｆとしては、上記実施形態における３８０ｋＨｚより高い周波数であってもよく、一般にイオンが追従できる周波数（別な見方をすればイオンにエネルギーを付与できる周波数）の限界とされる１３ＭＨｚまでの周波数領域を使用することができる。
また、上記実施形態では交流電源６４より出力される交流ＡＣを最大の電力伝送効率で上部電極４６に印加するために整合器６６を用いたが、整合器６６を省くことも可能である。また、下部電極（サセプタ）１６に対して第２高周波ＲＦＬを印加しない構成、つまり高周波電源３２、整合器４０、ブロッキングコンデンサ４０を省く構成も可能である。その他、上部電極４６におけるシャワーヘッド構造等において任意の変形が可能である。
本発明は、容量結合型プラズマエッチング装置に限定されず、プラズマＣＶＤ、プラズマＡＬＤ、プラズマ酸化、プラズマ窒化、スパッタリングなど任意のプラズマプロセスを行う容量結合型プラズマ処理装置に適用可能である。本発明における被処理基板は半導体ウエハに限るものではなく、フラットパネルディスプレイ、有機ＥＬ、太陽電池用の各種基板や、フォトマスク、ＣＤ基板、プリント基板等も可能である。
１０ チャンバ
１６ サセプタ（下部電極）
３０ （プラズマ生成用の）高周波電源
３２ （イオン引き込み用の）高周波電源
４６ 上部電極
５８ 処理ガス
６４ 交流電源
６８ ブロッキングコンデンサ
８２ 制御部

Claims (8)

  1. 真空排気可能な処理容器と、
    前記処理容器内に配置され、被処理基板を載せて支持する第１の電極と、
    前記処理容器内に前記第１の電極と所定の間隔を空けて平行に配置される第２の電極と、
    前記処理容器内の前記第１および第２の電極間の処理空間に所望の処理ガスを供給する処理ガス供給部と、
    前記処理ガスを放電させてプラズマを生成するのに適した周波数を有する第１の高周波を前記第１の電極に印加する第１の高周波電源と、
    プラズマ中のイオンが追従できる周波数を有する低周波または高周波の交流を前記第２の電極に印加する交流電源と、
    前記交流電源と前記第２の電極との間に接続されるブロッキング用のコンデンサと、
    制御部と
    を有し、
    前記制御部は、前記第２の電極の電圧が、負極性の直流の自己バイアス電圧と前記周波数のサイクルで周期的に変化する前記交流の電圧とが重畳したものとなり、前記交流の電圧が負極性になる前記周波数の半サイクルでは、前記第２の電極の電位が前記自己バイアス電圧よりも低くなって、前記第２の電極に入射するイオンのエネルギーが引き上げられ、前記交流の電圧が正極性になる前記周波数の半サイクルでは、前記第２の電極の電位が前記自己バイアス電圧よりも高くなって、前記処理容器の側壁付近のプラズマのポテンシャルが引き上げられるように、前記交流電源より出力される前記交流の電力を１００Ｗ以上で制御し、
    前記交流の電圧が負極性になる前記周波数の半サイクルと、前記交流の電圧が正極性になる前記周波数の半サイクルとを繰り返すことによって、前記交流電源より前記交流が出力されている間、前記第２の電極に入射するイオンのエネルギーが引き上げられることと、前記処理容器の側壁付近のプラズマのポテンシャルが引き上げられることが繰り返される、
    ことを特徴とするプラズマ処理装置。
  2. 前記交流の周波数は、前記イオンのイオンプラズマ周波数よりも低い、請求項１に記載のプラズマ処理装置。
  3. イオンの引き込みに適した周波数を有する第２の高周波を前記第１の電極に印加する第２の高周波電源を更に備える、請求項１または請求項２に記載のプラズマ処理装置。
  4. 前記第１の高周波の周波数は４０ＭＨｚ以上であり、前記第２の高周波の周波数は１３ＭＨｚ以下で前記イオンのイオンプラズマ周波数よりも高い、請求項３に記載のプラズマ処理装置。
  5. 被処理基板上のシリコン酸化膜に高アスペクト比の孔を形成するプラズマエッチング方法であって、
    室内に第１の電極と第２の電極とを所定の間隔を空けて平行に配置している真空可能な処理容器内で前記第１の電極の上に被処理基板を載せて支持する第１の工程と、
    前記処理容器内を所定の圧力に真空排気する第２の工程と、
    前記第１の電極と前記第２の電極との間の処理空間にフルオロカーボン系のエッチングガスを供給し、前記第１の電極に第１の高周波を印加して前記処理空間で前記エッチングガスのプラズマを生成する第３の工程と、
    プラズマ中のイオンが追従できる周波数を有する低周波または高周波の交流をブロッキング用のコンデンサを介して前記第２の電極に印加する第４の工程と
    を有し、
    前記第４の工程は、
    前記第２の電極の電圧が、負極性の直流の自己バイアス電圧と前記周波数のサイクルで周期的に変化する前記交流の電圧とが重畳したものとなり、前記交流の電圧が負極性になる前記周波数の半サイクルでは、前記第２の電極の電位が前記自己バイアス電圧よりも低くなって、前記第２の電極に入射するイオンのエネルギーが引き上げられ、前記交流の電圧が正極性になる前記周波数の半サイクルでは、前記第２の電極の電位が前記自己バイアス電圧よりも高くなって、前記処理容器の側壁付近のプラズマのポテンシャルが引き上げられるように、前記交流電源より出力される前記交流の電力を１００Ｗ以上で制御し、
    前記交流の電圧が負極性になる前記周波数の半サイクルと、前記交流の電圧が正極性になる前記周波数の半サイクルとを繰り返すことによって、前記交流電源より前記交流が出力されている間、前記第２の電極に入射するイオンのエネルギーが引き上げられることと、前記処理容器の側壁付近のプラズマのポテンシャルが引き上げられることが繰り返される、
    ことを特徴とするプラズマエッチング方法。
  6. 前記第１の電極にイオンの引き込みに適した周波数を有する第２の高周波を印加する、請求項５に記載のプラズマエッチング方法。
  7. 前記エッチングガスが、フルオロカーボンガスとアルゴンガスと酸素ガスとを含む、請求項５または請求項６に記載のプラズマエッチング方法。
  8. 前記第２の電極の母材がシリコンを含む、請求項５〜７のいずれか一項に記載のプラズマエッチング方法。
JP2017027595A 2011-09-26 2017-02-17 プラズマ処理装置及びプラズマ処理方法 Active JP6431557B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011209133 2011-09-26
JP2011209133 2011-09-26
US201161544331P 2011-10-07 2011-10-07
US61/544,331 2011-10-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013535899A Division JPWO2013046640A1 (ja) 2011-09-26 2012-09-25 プラズマ処理装置及びプラズマ処理方法

Publications (2)

Publication Number Publication Date
JP2017108159A JP2017108159A (ja) 2017-06-15
JP6431557B2 true JP6431557B2 (ja) 2018-11-28

Family

ID=47994723

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013535899A Pending JPWO2013046640A1 (ja) 2011-09-26 2012-09-25 プラズマ処理装置及びプラズマ処理方法
JP2017027595A Active JP6431557B2 (ja) 2011-09-26 2017-02-17 プラズマ処理装置及びプラズマ処理方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013535899A Pending JPWO2013046640A1 (ja) 2011-09-26 2012-09-25 プラズマ処理装置及びプラズマ処理方法

Country Status (5)

Country Link
US (2) US20140256147A1 (ja)
JP (2) JPWO2013046640A1 (ja)
KR (1) KR101957348B1 (ja)
TW (1) TWI611454B (ja)
WO (1) WO2013046640A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206494B (zh) * 2014-06-18 2017-06-06 北京北方微电子基地设备工艺研究中心有限责任公司 脉冲射频电源的阻抗匹配方法及等离子体设备的匹配方法
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
JP2017098478A (ja) * 2015-11-27 2017-06-01 東京エレクトロン株式会社 エッチング方法
KR101800321B1 (ko) * 2016-04-18 2017-11-22 최상준 건식 에칭장치
KR101913684B1 (ko) 2016-10-21 2018-11-01 주식회사 볼트크리에이션 건식 에칭장치 및 그 제어방법
JP7008474B2 (ja) * 2016-11-30 2022-01-25 東京エレクトロン株式会社 プラズマエッチング方法
JP6886940B2 (ja) * 2018-04-23 2021-06-16 東京エレクトロン株式会社 プラズマ処理方法
JP7306886B2 (ja) * 2018-07-30 2023-07-11 東京エレクトロン株式会社 制御方法及びプラズマ処理装置
WO2020026802A1 (ja) * 2018-07-30 2020-02-06 東京エレクトロン株式会社 制御方法及びプラズマ処理装置
KR20220010648A (ko) 2020-07-16 2022-01-26 삼성전자주식회사 플라즈마 식각 장치, 플라즈마 식각 방법 및 그를 포함하는 반도체 소자의 제조 방법
JP2024056331A (ja) * 2022-10-11 2024-04-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080055B2 (ja) * 1997-12-10 2000-08-21 日本電気株式会社 ドライエッチング方法
JP3621900B2 (ja) * 2000-09-12 2005-02-16 株式会社日立製作所 プラズマ処理装置および方法
JP2002110650A (ja) * 2000-10-03 2002-04-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
CN102256432B (zh) * 2004-06-21 2014-10-29 东京毅力科创株式会社 等离子体处理装置和方法
US7988816B2 (en) * 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
JP4672456B2 (ja) 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマ処理装置
JP2006086325A (ja) * 2004-09-16 2006-03-30 Tokyo Electron Ltd クリーニングの終点検出方法
JP4515950B2 (ja) * 2005-03-31 2010-08-04 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法およびコンピュータ記憶媒体
JP4642528B2 (ja) * 2005-03-31 2011-03-02 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP4928832B2 (ja) * 2006-05-25 2012-05-09 東京エレクトロン株式会社 エッチング方法及びコンピュータ読み取り可能な記録媒体
JP5199595B2 (ja) * 2007-03-27 2013-05-15 東京エレクトロン株式会社 プラズマ処理装置及びそのクリーニング方法
JP4577328B2 (ja) * 2007-04-16 2010-11-10 株式会社日立製作所 半導体装置の製造方法
JP5165993B2 (ja) * 2007-10-18 2013-03-21 東京エレクトロン株式会社 プラズマ処理装置
JP5371238B2 (ja) * 2007-12-20 2013-12-18 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
JP5674280B2 (ja) * 2009-03-02 2015-02-25 東京エレクトロン株式会社 プラズマ処理装置
CN102341891A (zh) * 2009-03-04 2012-02-01 富士电机株式会社 成膜方法与成膜装置
JP2011029475A (ja) * 2009-07-28 2011-02-10 Shibaura Mechatronics Corp プラズマ処理装置及びプラズマ処理方法
JP5496568B2 (ja) * 2009-08-04 2014-05-21 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP5323628B2 (ja) * 2009-09-17 2013-10-23 東京エレクトロン株式会社 プラズマ処理装置
US8901935B2 (en) * 2009-11-19 2014-12-02 Lam Research Corporation Methods and apparatus for detecting the confinement state of plasma in a plasma processing system

Also Published As

Publication number Publication date
TWI611454B (zh) 2018-01-11
TW201334018A (zh) 2013-08-16
JPWO2013046640A1 (ja) 2015-03-26
KR20140068090A (ko) 2014-06-05
KR101957348B1 (ko) 2019-03-12
US9852922B2 (en) 2017-12-26
WO2013046640A1 (ja) 2013-04-04
US20170092509A1 (en) 2017-03-30
JP2017108159A (ja) 2017-06-15
US20140256147A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
JP6431557B2 (ja) プラズマ処理装置及びプラズマ処理方法
TWI743072B (zh) 蝕刻方法及蝕刻裝置
JP4827081B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR102260339B1 (ko) 반도체 장치의 제조 방법
JP5916056B2 (ja) プラズマ処理方法及びプラズマ処理装置
EP2911187A1 (en) Etching method
TWI665726B (zh) 電漿蝕刻方法及電漿蝕刻裝置
US20140144876A1 (en) Plasma etching method
JP6438831B2 (ja) 有機膜をエッチングする方法
JP6529357B2 (ja) エッチング方法
JP2016225437A (ja) エッチング方法
KR101937727B1 (ko) 에칭 방법
KR101858324B1 (ko) 플라즈마 에칭 방법
KR20150015408A (ko) 반도체 장치의 제조 방법
US9418863B2 (en) Method for etching etching target layer
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP4935149B2 (ja) プラズマ処理用の電極板及びプラズマ処理装置
JP2020088174A (ja) エッチング方法及び基板処理装置
JP6045646B2 (ja) プラズマエッチング方法
US11810792B2 (en) Etching method and substrate processing apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180810

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181102

R150 Certificate of patent or registration of utility model

Ref document number: 6431557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250