JP4728953B2 - 多結晶Si含有膜の堆積方法 - Google Patents

多結晶Si含有膜の堆積方法 Download PDF

Info

Publication number
JP4728953B2
JP4728953B2 JP2006513177A JP2006513177A JP4728953B2 JP 4728953 B2 JP4728953 B2 JP 4728953B2 JP 2006513177 A JP2006513177 A JP 2006513177A JP 2006513177 A JP2006513177 A JP 2006513177A JP 4728953 B2 JP4728953 B2 JP 4728953B2
Authority
JP
Japan
Prior art keywords
polycrystalline
deposition
layer
containing layer
feed gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006513177A
Other languages
English (en)
Other versions
JP2006524439A (ja
JP2006524439A5 (ja
Inventor
マイケル エイ. トッド
ケイス ディー. ウイークス
Original Assignee
エーエスエム アメリカ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエム アメリカ インコーポレイテッド filed Critical エーエスエム アメリカ インコーポレイテッド
Publication of JP2006524439A publication Critical patent/JP2006524439A/ja
Publication of JP2006524439A5 publication Critical patent/JP2006524439A5/ja
Application granted granted Critical
Publication of JP4728953B2 publication Critical patent/JP4728953B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308Oxynitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、多結晶Si含有膜を堆積するための方法に関し、より詳しくはそのような膜の粒子構造を制御するための方法に関する。
多結晶シリコン(「ポリシリコン」または単に「ポリ」としても知られる)は、マイクロエレクトロニクス製造産業で広く使用され、「先端的デバイスの主力商品材料」として言われてきた。P.Van Zant著の「マイクロチップ製造(Microchip Fabrication)」、第4版、McGraw Hill社、New York(2000)の第386ページを参照されたい。たとえば、ポリシリコンは、SRAMデバイス中の負荷抵抗、EEPROM中のトレンチ充填剤およびマルチレイヤーポリ、バイポーラデバイス中のコンタクトバリア層およびエミッタ、メモリセルのコンデンサ電極として、ならびにケイ化物金属化スキームの一部分としてMOSゲート中に使用される。通常のポリシリコン堆積プロセスは、100%シラン、あるいはシランとNまたはHを含むガス流のいずれかから、600℃〜650℃の範囲内での熱化学気相成長(「熱CVD」)法によって行われる。
好ましい実施形態は、多結晶Si含有膜を堆積する方法を含み、第1のモフォロジーを有する第1のSi含有層を基板上に堆積するステップと、第1のモフォロジーを変化させるのに有効な期間、第1のSi含有層をアニーリングするステップと、第1のモフォロジーとは異なる多結晶モフォロジーを有する第2のSi含有層を第1のSi含有層上に堆積するステップとを含む。
別の好ましい実施形態は、多結晶Si含有膜を堆積する方法を含み、80%より大きい第1の結晶度を第1の多結晶Si含有テンプレート層に設けるのに有効な第1の堆積条件下で、第1の多結晶Si含有テンプレート層を基板上に堆積するステップと、第1の堆積条件とは異なる第2の堆積条件下で、第1の結晶度と少なくとも等しい第2の結晶度を有した第2の多結晶Si含有層を、第1の多結晶Si含有テンプレート層上に堆積するステップとを含み、第1の多結晶Si含有テンプレート層および第2の多結晶Si含有層がともにSi含有膜を形成し、Si含有膜は、第1の多結晶Si含有テンプレート層を用いないことを除き第2の堆積条件を使用して、基板上に堆積されたコンパラブルな膜の多結晶モフォロジーとは異なる多結晶モフォロジーを有する方法である。
本発明のこれらおよび他の態様は、以下の説明および添付の図面(縮尺は合わせていない)から容易に明らかであろう。その説明および図面は、本発明を例示するものであって、限定することを意味しない。
好ましい実施形態は、多結晶Si含有膜の堆積を含む。多結晶膜は、アモルファスまたは単結晶の膜とは異なるモフォロジー(morphology)を有する。単結晶モフォロジーは、高次の結晶構造である。たとえば、エピタキシャル膜は、そのエピタキシャル膜がその上で成長した基板の結晶構造の拡張部である結晶構造および配向によって、特徴付けられる単結晶膜である。単結晶膜中の原子は、比較的長い距離(原子の尺度で)にわたって継続した格子状の構造に配列されている。アモルファスのモフォロジーは、原子が一定周期の配列を欠いているので、低次の非結晶構造である。多結晶モフォロジーは、規則正しい結晶の不規則な配列から構成された結晶構造であり、したがって中間の秩序度(degree of order)である。用語「多結晶」は、本明細書で使用するとき、アモルファスおよび結晶体の材料の混合物、たとえばアモルファスおよび多結晶体の材料の混合物を含む。そのような混合物は、体積ベースで混合物中の結晶体材料のパーセントで表現される結晶度を有するものとして特徴付けられ得る。用語「多結晶」が、必ずしも互いに同じでない様々な多結晶モフォロジーを包含することを、上記から当業者には分かるであろう。たとえば、多結晶モフォロジーは、結晶度、多結晶体のサイズおよびその分布および/または粒界などの点で、互いに異なっていてもよい。
一般的に、多結晶Si含有膜を堆積するための好ましい方法は、堆積プロセス全体にわたって堆積パラメータが変更されないプロセスと比較して改良された膜を生成するように、膜の堆積の間で1つまたは複数の堆積パラメータを変更するステップを含む。好ましい方法の以下の説明では、いくつかのこれらには限定されない例示の実施形態が、最初に述べられ、そのなかで個々の堆積パラメータが具体的に述べられる。これらの例示の実施形態の説明に続いて、好ましい実施形態に適用可能な一般的な堆積原理が述べられる。
図1に示されたフローチャートによって例示した好ましい実施形態では、第1のモフォロジーを有する第1のSi含有層が、第1ステージ105の間に基板上に堆積される。第1のモフォロジーは、アモルファスまたは多結晶であってもよく、好ましくは多結晶である。第2ステージ110の間、第1の層のモフォロジーを変更する、たとえばアモルファスのモフォロジーを多結晶に変換する、または多結晶のモフォロジーを変更する(たとえば、粒子サイズを増大させるまたは結晶度を増大させる)条件下で、第1のSi含有層がアニーリングされる。第3ステージ115の間、第2のSi含有層が第1のSi含有層上に堆積され、第2のSi含有層は、第1のモフォロジーとは異なる多結晶モフォロジーを有する。第2のSi含有層のモフォロジーは、第2ステージ110の間に生成されたその下にある第1の層の変更されたモフォロジーから影響されることが好ましい。説明のために、図1のステージ105、110および115は、別のステップとして示しているが、ステップは、ある程度重なってもよく、たとえばアニーリングステージ110は、第1ステージ105の間に開始してもよいことを、当業者には理解されるであろう。
好ましい実施形態では、ポリシリコン膜が、図1に示したプロセスによって、図2に示した一連の概略断面図に示されているように基板上に堆積される。図2に、第1ステージ105の間に基板210上に堆積された第1のポリシリコン層205を示す。基板210は、堆積されるのに適した表面を有する、ほとんどどのような材料でもよい。適切な基板の、これらには限定されず互いに排他的でない例には、絶縁体、導体、半導体、多結晶材料、非多結晶材料、単結晶材料、非単結晶材料、およびアモルファス材料が含まれる。好ましい基板は、ポリシリコン、SiO、Si、金属酸化物(たとえば、RuO、HfO、ZrOなど)、金属ケイ酸塩(たとえば、RuSiO、HfSiO、ZrSiOなど)、金属オキシ窒化物(たとえば、RuO、HfO、ZrOなど)、窒素がドーピングされた金属ケイ酸塩(たとえば、RuSiO、HfSiO、ZrSiOなど)、金属(たとえば、Pt、Ru、Ir、Cu、W、Taなど)、および単結晶シリコンからなる群の中から選択される材料を含んだ基板を含む。
例示の実施形態では、基板210がSiOであり、以下に述べるように、堆積条件、たとえば供給ガス組成、堆積温度、圧力、供給ガス流量、および/または堆積時間を制御することによって、化学気相成長(CVD)プロセス中で制御されることが好ましい多結晶モフォロジーを、第1のポリシリコン層205が有する。これらのプロセスパラメータは、個々の層毎に所望の堆積条件を関連付けるために、システム的な形で変更することが好ましい。好ましくは、実験的な設計方法を使用して、様々なプロセス変数およびその組み合わせによる層のモフォロジーへの効果を決定することである。実験的な設計方法は、それ自体周知であり、たとえばDouglas C.Montgomery著、「実験の設計および解析(Design and Analysis of Experiments)」第2版、John Wiley and Sons 1984を参照されたい。特定のプロセスについて、様々なプロセス変数およびその組み合わせによるモフォロジーおよび結晶の特性への効果が、これらの実験的設計方法によって決定された後、プロセスは、バッチ間またはウェハ間での一貫性を保証するために、コンピュータ制御によって自動化されることが好ましい。
第1のポリシリコン層205を堆積するために使用される供給ガスは、シリコン源、すなわち好ましくはシラン、ジシラン、およびトリシランからなる群の中から選択されたシリコン源を、好ましくは全圧の約1×10−6%〜約100%の範囲内、より好ましくは同じ基準で約1×10−4%〜約100%の範囲内にある分圧で含んでいる。供給ガスは、キャリヤガス、すなわち好ましくは水素、ヘリウム、アルゴン、ネオン、窒素やそれらの混合物を含むこともできる。キャリヤガス流量は、通常、約5標準リットル/分(slm)〜約60slmの範囲内である。アリゾナ州フェニックス(Phoenix、Arizona)のASM America,Inc.製の市販されているEpsilon(商標)の単一ウェハ、水平ガス流反応炉などの好ましい堆積チャンバでは、供給ガス流量は、通常、約1標準立方センチ/分(sccm)〜約1,000sccmの範囲内である。堆積中のCVDチャンバ内の全圧は、約1Torr〜約800Torrの範囲内が好ましく、約2Torr〜約200Torrの範囲内がより好ましく、約5Torr〜約60Torrの範囲内がもっとも好ましい。堆積温度は、好ましくは約600℃以上であり、より好ましくは約600℃〜約750℃の範囲内である。代替の実施形態(図2に示さず)では第1のシリコン層が、アモルファスであり、約600℃までの範囲内の温度で、好ましくは約350℃〜約600℃の範囲内の温度で、より好ましくは約400℃〜約550℃の範囲内の温度で堆積される。特定のプロセスについて堆積温度は、ある程度供給ガスの組成に依存する。たとえば、トリシランなどのより熱的に不安定なシリコン源を使用する堆積プロセスは、シランなどのより熱的に安定したシリコン源が使用されるときよりも低い堆積温度で、実施されてもよい。堆積は、第1のポリシリコン層205を所望の厚さまで堆積するのに有効な期間、継続される。特定の厚さを達成するための堆積時間は、他の堆積パラメータに依存する。たとえば、より速い堆積速度(したがって、目標の層の厚さを実現する堆積時間がより短い)は、より高い堆積温度、より多い供給ガス流量、および/またはより熱的に不安定なシリコン源(たとえば、トリシラン)の割合をより多く、より熱的に安定したシリコン源(たとえば、シラン)の割合をより少なく含んだ供給ガスを使用して、実現することができる。
図2に、第2ステージ110の間に第1のポリシリコン層205をアニーリングすることによって得られたポリシリコン層215を、さらに示す。アニーリング温度は、第1ステージ105の間の堆積温度と同じ、またはそれとは異なっていてもよく、好ましくは約600℃以上、より好ましくは約600℃〜約700℃の範囲内である。第1のポリシリコン層205のモフォロジーを変更し、それによってアニーリングされたポリシリコン層215を生成するのに有効な期間、アニーリングが継続される。第1のシリコン層がアモルファスである上記に述べた代替の実施形態では、アニーリングは、アモルファスシリコン層をポリシリコン層215に変換するのに有効な期間、継続することが好ましい。適切なアニーリング時間は、所望のモフォロジー変化の程度、層の厚さ、およびアニーリング温度に依存して変化し、通常約10秒間〜約10分間の範囲内、より好ましくは約20秒間〜約5分間の範囲内である。アニーリング温度がより高い場合、およびモフォロジー変化の程度がより少ないことを所望するときには、より短いアニーリング時間を使用することができる。これらの指針を使用して所定の実験を行い、特定の堆積プロセスについてアニーリング時間および/または温度を選択することができ、サーマルバジェット(thermal budget)や製造速度などの他のプロセス事情によって選択されることがよくある。第1のポリシリコン層205のモフォロジー変化の程度は、たとえばX線回折(XRD)、光学顕微鏡、走査型電子顕微鏡(SEM)、透過型電子顕微鏡(TEM)(平面図または断面図)、および/または原子間力顕微鏡(AFM)によって測定することができる。
図2に、第3ステージ115の間にアニーリングされたポリシリコン層215上に堆積された第2のポリシリコン層220を、さらに示す。第2のポリシリコン層220の堆積は、上記で述べた第1のポリシリコン層205の堆積方法と同じ一般的な方法で実施することができる。任意の特定の堆積プロセス中において、第1ステージの間に第1のポリシリコン層205を堆積するために使用される様々な堆積パラメータ(たとえば、堆積温度、圧力、供給ガス組成、供給ガス流量や堆積時間)は、それぞれが、第3ステージの間に第2のポリシリコン層215を堆積するために使用される、対応する堆積パラメータと同じであってもよく、またはそれぞれがそれらとは異なっていてもよい。たとえば、第3ステージ115の間の供給ガス組成および供給ガス流量は、第1の堆積ステージ105の間の供給ガス組成および供給ガス流量と同じであってもよく、またはそれらとは異なっていてもよい。好ましい実施形態では、第1ステージ105のために使用される供給ガスは、第3ステージ115のために使用される供給ガスとは異なる。他の好ましい実施形態では、第3ステージ115の間の供給ガス流量が、第1ステージ105の間の供給ガス流量とは異なり、好ましくはそれより大きく、この実施形態については、供給ガスがステージ105および115において共に同じである。同様に、3つのステージ105、110、および115のそれぞれにおける温度および圧力は、他の2つのステージのそれぞれにおける対応する温度および圧力と同じであってもよく、またはそれらと異なっていてもよい。好ましい実施形態では、温度は、第1、第2および第3のステージ105、110、115の間で変えられる。
本発明は、理論に束縛されないが、第2のSi含有層(たとえば、第2のポリシリコン層220)のモフォロジーは、第1のSi含有層(たとえば、第1のポリシリコン層205)のアニーリングによって第2ステージ110の間に生成されるモフォロジーによって、強く影響される、または制御されると考えられる。第2のSi含有層のモフォロジーは、第1ステージ105および第2ステージ110の間での、第1のSi含有層の堆積およびアニーリングの条件を制御することによって制御される形で、巧みに処理され得る。以下の実施例1〜12によって、その結果得られた多結晶Si含有膜(第1および第2の層を含む単一機能層)が、本明細書中で述べるようなアニーリングステージを使用することによって、そのようなアニーリングステージを含まず実施される他の方法による等価な堆積と比較したとき、より低い堆積温度で得られることを実証する。
第1のSi含有層のアニーリングは、その厚さから影響を受けることが判明している。より厚い層と比較して、より薄いSi含有層は、通常、より迅速にアニーリングされて、より高品質の多結晶層を生成することができる。好ましくは、第1のSi含有層は、厚さが約500Å以下、より好ましくは約200Å以下、さらにより好ましくは約100Å以下である。膜厚は、堆積時間の制御によって制御することができる。トリシランは、薄いSi含有層の堆積には殊に好ましいシリコン源である。というのは、その結果得られた層が、より一様な厚さになりやすく、したがって、好ましい実施形態の薄い膜には殊に向いた、第2のSi含有層をその上に堆積するベースが、より一様に生成されるからである。たとえば、図3に、シリコン源としてシラン、およびゲルマニウム源としてゲルマンを使用して600℃で堆積された多結晶SiGe膜の断面の走査型電子顕微鏡(SEM)写真を示す。図3に示すSiGe膜の表面粗さ(原子間力顕微鏡で測定)は、10ミクロン×10ミクロンの走査領域について226Årmsであった。図4に、シリコン源としてトリシランを使用したことを除いて等価な条件下で堆積された、多結晶SiGe膜の断面のSEM写真を示す。図4に示すSiGe膜の表面粗さ(原子間力顕微鏡で測定)は、10ミクロン×10ミクロンの走査領域について18.4Årmsであり、このことは、トリシランを使用して堆積された膜が、極めて良好な厚さの一様性を有することを実証している。トリシランを使用することによって、シランなどの従来のシリコン源を使用したときよりも低い堆積温度でより速い堆積も可能になる。トリシランは、第1のSi含有層および/または第2のSi含有層、好ましくは両方の生成のために使用することができる。
図1に示されたフローチャートによって例示した好ましい実施形態は、広範囲にわたる膜厚、たとえば約50Å〜約10,000Åの多結晶膜を堆積するために使用することができるが、厚さが約600Å以上の多結晶膜の堆積には殊に役立つ。高品質の多結晶Si含有膜は、特定のセットの固定された堆積条件(堆積過程中にわたり堆積条件を変更しない)下で多結晶膜を直接堆積することによって、またはアモルファス膜を堆積し、次にアニーリングすることによって堆積することができる。しかし、より厚い膜、たとえば厚さが約600Åまたはそれより厚い多結晶Si含有膜を堆積する場合、固定された堆積条件を使用した直接の堆積による、または比較的厚いアモルファスのSi含有膜をアニーリングすることによる所望のモフォロジーおよび結晶の特性を有した膜の生成は、困難なことがよくある。これまで、厚いアモルファスのSi含有膜のアニーリングによる厚い多結晶膜の生成は、好まれなかった。というのは、所望の結晶特性、たとえば高次のランダムな粒子配向、小さい粒子サイズ、一様な粒子サイズ、および一様な粒子サイズの分布を実現することが困難であったからである。同様に、固定された堆積条件下での直接の堆積には、一般に、たとえば特定の結晶特性の実現とその他の結晶特性の実現との間での、望ましいプロセスパラメータ(速い堆積など)の使用と望ましい結晶特性(小さな粒子サイズなど)の実現との間での、および/または、望ましいプロセスパラメータ(速い堆積など)の使用とその他の望ましいプロセスパラメータ(低い堆積温度など)の使用との間での、不満足なトレードオフが含まれていた。
図1に示すフローチャートによって例示した好ましい実施形態は、この問題に解決策をもたらす。アニーリングされた多結晶Si含有層は、第1および第2のステージ105および110の間において形成される。好ましくは、アニーリングされた多結晶Si含有層は、厚さが第2のSi含有層の厚さよりも薄い。たとえば、アニーリングされた多結晶Si含有層は、厚さが、好ましくは約500Å以下、より好ましくは約200Å以下、さらにより好ましくは約100Å以下である。アニーリングされた多結晶Si含有層は、第3ステージ115の間における第2の多結晶Si含有層の後続の堆積のために、結晶およびモフォロジーのテンプレートとして機能することが好ましい。生成を促進し、アニーリングステージ110の間において失った、堆積時間を取り戻すために、第2の多結晶Si含有層は、第3ステージ115の間において比較的速い堆積速度で堆積されてもよい。第2の多結晶層の結晶およびモフォロジーの特性は、比較的速い堆積速度で約500Å以上の厚さに堆積するときでさえ、調整することができる。というのは、その下にある第1の多結晶Si含有層が有利に作用するからである。好ましい実施形態では、その結果得られた多結晶Si含有膜(第1および第2の層を含む単一機能層)は、厚さが、約600Å以上、より好ましくは約1,000Å以上である。第1のSi含有層は比較的薄く、それによって、アニーリング条件の関数として、その最終的な結晶およびモフォロジーの特性についての制御および変化のより大きい自由度が得られることが好ましい。第1のSi含有層の特性は、その厚さに依らず、第2のSi含有層を、所望の結晶学的特性およびモフォロジー特性を保持したまま、比較的速く堆積することもできる。
固定された堆積条件を使用した所定の温度で、膜の結晶度およびその結果得られるモフォロジーを変更することが困難であることは、当業者には分かる。しかし、膜の結晶度およびモフォロジーは、図5に示すフローチャートよって例示するような好ましい実施形態を実施することによって、制御することができることが、このたび判明した。例示した実施形態では、第1の多結晶Si含有テンプレート層が、第1ステージ505の間において基板上に堆積される。80%よりも大きい、より好ましくは約85%よりも大きい、第1の多結晶Si含有層中の第1の結晶度を生成するのに有効な条件下で、第1の多結晶Si含有層が堆積される。より高い結晶度は、所定の温度においてより遅い堆積速度を使用することによって、実現することができる。比較的遅い堆積速度にもかかわらず、第1ステージを実行する合計時間が比較的短くなるように、第1の多結晶Si含有層は比較的薄いことが好ましい。第1のSi含有層の厚さは、好ましくは約10Å〜約500Åの範囲内に、より好ましくは約20Å〜約200Åの範囲内に、もっとも好ましくは約25Å〜約100Åの範囲内にあることである。図3および4に例示し、上記で議論したような、改善された一様性の利益を享受するために、特に薄い層の堆積には、供給ガスがトリシランを含むことが好ましい。第1のSi含有テンプレート層のための堆積速度は、通常、シリコン源および堆積温度に強く依存する。たとえば、所定の堆積温度でのより速い堆積速度は、シランではなくトリシランを使用して実現することができる。同様に、所定のシリコン源では、堆積速度は一般に、より温度が高ければより速くなる。堆積速度は、好ましくは約1Å/分〜約2,000Å/分の範囲内に、より好ましくは約5Å/分〜約500Å/分の範囲内にあることである。
次に、第1ステージ505の間において使用された第1の堆積条件とは異なる第2の堆積条件下で第2ステージ510の間において、第1の多結晶Si含有テンプレート層上に、第2の多結晶Si含有層が堆積される。第2ステージの間の堆積速度は、第1ステージの間の堆積速度よりも速くしてもよい。そのようなより速い速度は、第2の層中の結晶度を減少すると予想されるはずだが、両方の層に同じ堆積温度を使用したとき、第2の多結晶Si含有層は、第1の結晶度と少なくとも等しい第2の結晶度を有することが、判明している。本発明は、理論に束縛されないが、第2ステージ510の間において堆積された第2の多結晶Si含有層のモフォロジーおよび結晶の特性が、第1の多結晶Si含有テンプレート層のモフォロジーおよび結晶の特性よって、強く影響されるまたは制御されると考えられる。好ましい実施形態によれば、第2のSi含有層のモフォロジーおよび結晶の特性は、第1ステージ505の間における第1のSi含有テンプレート層の堆積条件(たとえば、堆積速度)を制御することによって制御される形で、巧みに処理することができる。
好ましい実施形態では、第2ステージ510の間において用いられる堆積条件を使用して堆積されるが、テンプレート層上には堆積されないコンパラブルな膜とは異なる多結晶モフォロジーを有した単一機能膜を、第1ステージ505の間において堆積された第1のテンプレート層および第2ステージ510の間において堆積された第2の層は、ともに形成する。「比較対象膜」は、それと比較される膜(たとえば、2つのステージ505、510の間に堆積された単一膜)とほぼ同じ厚さを有し、固定されたセットの堆積条件下で堆積されるが、テンプレート層上には堆積されない膜である。第2の多結晶Si含有層が比較的厚く、したがって、より薄い第1の層を堆積するために使用されるより遅い堆積速度を補償するよりも速い堆積速度を第2ステージ510の間において使用して、第2の層を堆積できることが好ましい。それゆえに、その結果得られた膜(第1および第2の層を含む単一機能膜)は好ましくは、第2の堆積条件下であるがテンプレート層がない形で堆積され、且つ/またはコンパラブルな結晶およびモフォロジーの特性を有するが固定された堆積条件下で堆積されたコンパラブルな膜(そのような膜が単一ステップのプロセスでも堆積することができる場合)よりも速く堆積されたコンパラブルな膜と異なる。第2のSi含有層の堆積速度は、好ましくは約25Å/分以上、より好ましくは約50Å/分以上、さらにより好ましくは約100Å/分以上である。第2の層は、好ましくは第1の層よりも少なくとも約10%速い、より好ましくは少なくとも約25%速い、さらにより好ましくは少なくとも約50%速い速度で堆積される。より速い堆積速度にもかかわらず、第2の多結晶Si含有層は、好ましくは約80%よりも大きく、より好ましくは約85%またはそれよりも大きく、もっとも好ましくは約90%またはそれよりも大きい結晶度を有する。第2のSi含有層の厚さは、好ましくは約500Å以上、より好ましくは約1,000Å以上、もっとも好ましくは約1,500Å以上である。
好ましい実施形態では、ポリシリコン膜が、図6に示す一連の概略断面図に例示するように、図5に示すプロセスに従って基板上に堆積される。図6に、第1ステージ505の間において基板610上に堆積される第1のポリシリコン層605を示す。例示の実施形態では、第1のポリシリコン層605が、比較的遅い堆積速度から生じる多結晶モフォロジーを有する。堆積速度は、堆積温度、圧力、供給ガス組成、および/または供給ガス流量によって、CVDプロセス中に制御されることが好ましい。堆積温度は、好ましくは約600℃以上であり、より好ましくは約600℃〜約750℃の範囲内にあり、シリコン源に依存する(上記参照)。より遅い堆積速度は、通常、他の堆積パラメータが一定に保たれているとき、より低い温度で実現される。堆積中のCVDチャンバ内の全圧は、好ましくは約1Torr〜約800Torrの範囲内にあり、より好ましくは約2Torr〜約200Torrの範囲内にあり、もっとも好ましくは約5Torr〜約60Torrの範囲内にある。より遅い堆積速度は、通常、他の堆積パラメータが一定に保たれているとき、より低い堆積圧力で実現される。
第1のポリシリコン層605を堆積するために使用される供給ガスは、シリコン源、すなわち好ましくはシラン、ジシラン、およびトリシランからなる群の中から選択されるシリコン源を、好ましくは全圧の約1×10−6%〜約100%の範囲内、より好ましくは同じ基準で約1×10−4%〜約100%の範囲内の分圧で含む。供給ガスは、好ましくは水素、ヘリウム、アルゴン、ネオン、窒素やそれらの混合であるキャリヤガスを含むこともできる。より低い堆積速度は、通常、他の堆積パラメータが一定に保たれているとき、シリコン源のより低い分圧で実現される。好ましい実施形態では、第1のポリシリコン層605の堆積速度は、所定のセットの堆積パラメータについて供給ガス流量を制御することによって、主に制御される。たとえば、アリゾナ州フェニックス(Phoenix、Arizona)のASM America,Inc.製の市販されているEpsilon(商標)の単一ウェハ、水平ガス流反応炉などの好ましい堆積チャンバでは、堆積中の供給ガス流量は、通常、約1sccm〜約1,000sccmの範囲内にある。前述の指針を使用して、特定の反応炉中で実施される特定の堆積プロセスについて、所定の実験を行って堆積パラメータを選択することができ、サーマルバジェットおよび製造速度などの他のプロセス事情によって選択されることがよくある。
図6に、第2ステージ510の間において第1のポリシリコン層605上に堆積される第2のポリシリコン層615をさらに示す。第1のテンプレート層605の結晶度と少なくとも等しい結晶度を有する層615を、好ましくは堆積速度を増大させて堆積するために、1つまたは複数の堆積パラメータが操作されることを除き、第1のポリシリコン層605の堆積について上記で述べた方法と同じ一般的な方法で、第2のポリシリコン層615の堆積を実施することができる。例示の実施形態では、その結果得られた膜(第1および第2の層605および615を含む)は、コンパラブルな膜とは異なる多結晶モフォロジーを有する。このコンパラブルな膜が第1及び第2の層605、615の厚さの合計とほぼ等しい厚さを有するように、堆積時間が制御されることを除き、コンパラブルな膜は、テンプレート層上には堆積されないが、他の点では第2の層615の堆積に使用される条件と同じ堆積条件下で堆積される。第1のポリシリコン層605と比較して第2のポリシリコン層615の堆積速度を増大するために、上記で述べた指針に従って、1つまたは複数のパラメータ、たとえば堆積温度、圧力、供給ガス組成、および/または供給ガス流量が操作されることが好ましい。
より好ましくは、第1のポリシリコンテンプレート層605および第2のポリシリコン層615の堆積中の供給ガス流量を制御することによって、堆積速度が主に制御される。好ましい実施形態では、堆積温度、圧力、および供給ガス組成が、両方の層の堆積全体にわたって比較的一定に保たれるが、温度、圧力、および供給ガス組成は、層毎に変えることもできる。特定の堆積温度、圧力、および供給ガス組成では、80%よりも大きく、より好ましくは約85%よりも大きい、第1のポリシリコンテンプレート層605中の第1の結晶度を生成するのに有効な比較的低い堆積速度をもたらすように、第1ステージ505中の供給ガス流量が選択されることが好ましい。特定のプロセスについての供給ガス流量は、通常、反応炉のサイズおよび/または構成に依存する。たとえば、Epsilon(商標)の単一ウェハ、水平ガス流反応炉などの好ましい堆積チャンバでは、第1のポリシリコンテンプレート層605の堆積中の供給ガス流量は、好ましくは約1sccm〜約1,000sccm、より好ましくは約1sccm〜約500sccmの範囲内にある。したがってこの実施形態では、供給ガス流量を増大させて第2のポリシリコン層615が堆積される。その結果、堆積速度が増大するにもかかわらず、それによって生成される第2のポリシリコン層615中で得られる結晶度が、第1のポリシリコンテンプレート層605の結晶度と等しいかまたはそれよりも大きく、好ましくは80%よりも大きく、より好ましくは約85%よりも大きい。Epsilon(商標)の単一ウェハ、水平ガス流反応炉などの好ましい堆積チャンバでは、第2のポリシリコン層615の堆積中の供給ガス流量が、好ましくは約25sccm〜約1,000sccmの範囲内である。第1ステージ505から第2ステージ510への流量変更は、1回のステップでまたは一連の複数回のステップで実施してもよく、あるいは勾配を付けて連続的に線形または非線形の形で変更してもよい。
代替の実施形態では、堆積速度は、第1のポリシリコン層605および第2のポリシリコン層615の堆積中の温度および圧力を制御することによって、主に制御される。この実施形態の好ましい態様では、供給ガス組成(および任意選択で流量)が両方の層の堆積全体にわたって比較的一定に保たれる。特定の供給ガス組成では、好ましくは80%よりも大きい、より好ましくは約85%よりも大きい、第1のポリシリコンテンプレート層605中の第1の結晶度を生成するのに有効な比較的遅い堆積速度をもたらすように、第1ステージ505中の温度および圧力が選択される。たとえば、第1のポリシリコンテンプレート層605の堆積中の圧力と温度の積が、好ましくは約5,000Torr・℃〜約30,000Torr・℃の範囲内に、より好ましくは約7,000Torr・℃〜約10,000Torr・℃の範囲内にある。次にこの実施形態では、温度および/または圧力を増大させて、第2のポリシリコン層615が堆積される。第2のポリシリコン層615の堆積中の圧力と温度との積は、好ましくは少なくとも約4,500Torr・℃であり、より好ましくは少なくとも約5,500Torr・℃であり、さらにより好ましくは少なくとも約7,500Torr・℃である。その結果、得られる堆積速度の増大にもかかわらず、それによって生成される第2のポリシリコン層615中で得られる結晶度は、第1のポリシリコンテンプレート層605の結晶度と等しいかまたはそれよりも大きく、好ましくは80%よりも大きく、より好ましくは約85%よりも大きい。第1ステージ505から第2ステージ510への圧力および/または温度の変更は、1階のステップで、または一連の複数回のステップで実施してもよく、あるいは勾配を付けて連続的に線形または非線形の形で変更してもよい。
他の好ましい実施形態は、図1および5に例示する実施形態の、供給ガス組成が堆積の過程において変更される変形形態を含む。たとえば、あるステージ、たとえば第1ステージ105、505中の供給ガス組成が、別のステージ、たとえばそれぞれ第3ステージ115または第2ステージ510中の供給ガス組成とは異なっていてもよい。供給ガス組成は、特定のステージ内で変更することもできる。供給ガス組成は、段階的にまたは連続する形で変更してもよく、具体的な目標を達成するため、たとえば、所望の厚さ、または所望の結晶およびモフォロジーの特性を有した膜を得るための堆積速度を実現するために、使用することが好ましい。たとえば、好ましい実施形態では、第1のSi含有テンプレート層が、トリシランを含む第1の供給ガスを使用して堆積される。薄膜を堆積するためにトリシランを使用することによって、シランと比較して、650℃よりも低い温度で、より一様な層およびより速い堆積速度が得られる。第1の供給ガス中のシリコン源の、より好ましくは少なくとも約50%、さらにより好ましくは少なくとも約75%が、総シリコン源重量の重量ベースで、トリシランである。次に、第1の供給ガスとは異なる第2の供給ガスを使用して第1のSi含有層上に、第2のSi含有層が堆積される。好ましい実施形態では、第2の供給ガスは、第1の供給ガス中の量とは異なる量でトリシランを含む。第2の供給ガスは、トリシランとシランとの混合物を含んでもよく、または実質的にトリシランがなくてもよい。
上記で述べた例示の実施形態は、限定するものではなく、当業者による多数の変形形態の実施がそれによって可能になるはずである。好ましい実施形態およびその変形形態に適用可能な堆積原理について以下に述べる。
Si含有膜の堆積は、当業者に知られた様々な化学気相成長(CVD)法によって適切に実施することができるが、本明細書で教示する改良されたCVDプロセス技術によって堆積を実施したとき、最大の利点が得られる。プラズマ化学気相成長(PECVD)または熱CVDを含めたCVDを使用し、CVDチャンバ内に収容された基板上にSi含有膜を堆積するための、シリコン源を含む供給ガスを利用することによって、開示するプロセスは適切に実施することができる。堆積は、本来どのようなアモルファスまたは結晶体の基板上にも行うことができる。好ましい基板には、ポリシリコン、SiO、Si、金属酸化物(たとえば、RuO、HfO、ZrOなど)、金属ケイ酸塩(たとえば、RuSiO、HfSiO、ZrSiOなど)、金属オキシ窒化物(metal oxynitride)(たとえば、RuO、HfO、ZrOなど)、窒素をドープされた金属ケイ酸塩(たとえば、RuSiO、HfSiO、ZrSiOなど)、金属(たとえば、Pt、Ru、Ir、Cu、W、Taなど)、および単結晶シリコンからなる群の中から選択される材料を含んだ基板が含まれる。適切なマニホールドを使用して供給ガスをCVDチャンバに供給することができる。供給ガスは、キャリヤガス、すなわち好ましくは水素、ヘリウム、アルゴン、ネオン、窒素などを含むこともできる。使用するバブラー、より好ましくは温度制御されたバブラーによって、トリシランを、トリシラン蒸気を飛沫同伴するためのキャリヤガスとともにチャンバ中に導入するのが好ましい。CVDチャンバ内のガス流は、水平であることが好ましく、もっとも好ましくは、チャンバが単一ウェハの水平ガス流反応炉であり、好ましくは放射によって加熱されることである。このタイプの適切な反応炉は市販されており、好ましいモデルには、アリゾナ州フェニックス(Phoenix、Arizona)のASM America,Inc.製の市販されているEpsilon(商標)シリーズの単一ウェハのエピタキシャル反応炉が含まれる。本明細書で述べるプロセスをシャワーヘッド構成などの代替反応炉中で使用することもできるが、一様性および堆積速度を増大させるという利点は、Epsilon(商標)チャンバの水平で単一通過する層状ガス流構成中で、殊に効果的に発揮されることが判明している。
様々な多結晶Si含有膜は、ポリシリコン、SiGe、SiGeC、SiN、SiON、およびそれらがドープされたバージョンを含めて、供給ガスの組成を選択することによって、一般に図1および5で例示した方法によって、製造することができることを、当業者は理解できるであろう。この本文では、「SiGe」、「SiGeC」、「SiN」、および「SiON」などの用語は、膜が、それで示される元素を含むことを表すために使用される技術用語であり、その元素の相対的な割合を限定もせず、他の元素の存在も排除しないと解釈すべきであることを、当業者は理解できるであろう。したがって、たとえば、「SiGe」膜は、SiおよびGeを様々な割合で含んでいてもよく、他の元素、たとえばアンチモン、ホウ素、砒素、およびリンなど電気的に活性なドーパントをも含むことができる。
供給ガスの組成は、所望の1つまたは複数の元素を含むSi含有膜を生成するように、調整することができる。ドープされたポリシリコン、Si含有合金、たとえばSiGe、SiGeC、SiN、SiON、およびそれらがドープされたバージョンは、所望の化学量有する膜を生成するのに有効な、所定の実験によって決定される量だけのシリコン源および所望の元素源を、供給ガス中に含めることによって、適切に堆積させることができる。その量は、供給ガスおよび/または堆積チャンバ内の気体成分それぞれの分圧を、所定の実験で決定されるように制御することによって、制御することができる。供給ガス組成は、プロセス中の1つのステージ内で、および/またはステージ毎に、連続的にまたは段階的に変更してもよい。
ドープされたポリシリコン、ならびにSi含有合金、およびそれがドープされたバージョンを堆積するために、供給ガスは、シリコン源、ならびにゲルマニウム源、炭素源、ホウ素源、ガリウム源、インジウム源、砒素源、リン源、アンチモン源、窒素源、および酸素源からなる群の中から選択される1つまたは複数の前駆物質を含むことが好ましい。各源の具体的な例には、シリコン源としてシラン、ジシラン、トリシラン、テトラシラン、およびそれらの混合物、ゲルマニウム源としてゲルマン、ジゲルマン、およびトリゲルマン、窒素源としてNF、アンモニア、ヒドラジン、窒素原子、およびそれらの混合物、炭素源として様々な炭化水素、およびそれらの混合物、たとえばメタン、エタン、プロパン等、炭素およびシリコンの両方の源としてモノシリルメタン、ジシリルメタン、トリシリルメタン、テトラシリルメタン、およびそれらの混合物、窒素および酸素の両方の源としてNO、およびNO、ならびにドーパント源としてアンチモニア、砒素、ホウ素、ガリウム、インジウム、およびリンなど様々なドーパント前駆物質が含まれる。
CVDチャンバ内の全圧は、約0.001Torr〜約800Torrの範囲内にあることが適切であり、好ましくは約0.1Torr〜約200Torrの範囲内、より好ましくは約1Torr〜約80Torrの範囲内である。驚くべきことに、本明細書で述べるプロセスは、上記の従来の低圧CVD(LPCVD)の圧力範囲(通常ミリTorrの範囲内)で実施されたとき、極めて高い一様性が得られる。シリコン源またはその混合物の分圧が、好ましくは全圧の約1×10−6%〜約100%の範囲内にあり、より好ましくは同じ基準で約1×10−4%〜約100%の範囲内にある。他の前駆物質のそれぞれの分圧は、少しでもある場合、通常、全圧の0%〜約50%の範囲内にあり、前駆物質のタイプおよびその結果得られる膜中に混合される前駆物質中の特定の元素の量に依存する。
シリコン源を使用してCVDによってドーパントをSi含有層中に混合することは、気相ドーパントの前駆物質を使用したその場でのドーピングによって実現することが好ましい。電気的に活性なドーパント用の前駆物質には、ジボラン、重水素を含むジボラン、ホスフィン、砒素蒸気、およびアルシンが含まれる。シリルホスフィン、たとえば(HSi)3−xPR、およびシリルアルシン、たとえば(HSi)3−xAsR、ここでx=0〜2、ならびにR=Hおよび/またはDであり、これらは、ドーパントとしてのリンおよび砒素用の好ましい前駆物質である。SbH、SbD、およびトリメチルインジウムは、それぞれアンチモンおよびインジウムの好ましい源である。上記で述べたような好ましい膜、すなわち好ましくはホウ素で、リンで、アンチモンで、インジウムで、および砒素でドープされたシリコン、SiC、SiGe、ならびにSiGeCの膜および合金の調整には、そのようなドーパントの前駆物質が有益である。供給ガス中のドーパント前駆物質の通常の濃度は、総供給ガス重量による重量ベースで約1百万分率(ppm)〜約1%の範囲とすることができるが、より多いまたはより少ない量が、その結果得られる膜の所望の特性を実現するために、好ましいことが時にはある。好ましいEpsilon(商標)シリーズの単一ウェハ反応炉では、所望のドーパント濃度およびドーパントガス濃度に依存したキャリヤガス中のドーパント前駆物質の希薄混合物を、約10〜約200sccmの範囲の設定ポイントを有した流量制御器を介して反応炉に配給することができる。希薄混合物は、シリコン源(たとえば、トリシラン)および任意のシリコン源キャリヤガスと混合することによって、さらに希薄にすることが好ましい。好ましいEpsilon(商標)シリーズの反応炉中での堆積のための通常の総流量は、約20標準リットル/分(slm)〜約180slmの範囲にあることがよくあり、そのような方法で使用されるドーパント前駆物質の濃度は、通常極めて低い。
(実施例1〜8)
以下の表1に示す堆積条件下で、一連の膜が堆積された。SiO基板がEpsilon(商標)E−2500反応炉中に配置され、水素流量(20slm)下で約20Torrの圧力において約750℃の温度に加熱された。水素およびトリシランを含む供給ガスを、表1に示すように、約20sccm(バブラーによって22℃でトリシランの流量が約0.03グラム/分)、または約92sccm(バブラーによって22℃でトリシランの流量が約0.14グラム/分)の第1の流量で約15秒間反応炉に導入することによって、ポリシリコンの第1の層(約100Å)が基板上に堆積された。次に、供給ガスを止め、基板が(表1に示すように)750℃から約630℃または680℃に20Torrで冷却させられたとき、第1のポリシリコン層が約60秒間アニーリングされて、第1のポリシリコン層のモフォロジーが変更された。次に、供給ガスを出して、20sccm(バブラーによって22℃で20slmの水素)、または92sccm(バブラーによって22℃で20slmの水素)の第2の流量で、630℃または680℃、および20Torrにおいて表1に示す堆積時間の間、第2のポリシリコン層がアニーリングされたポリシリコン層上に堆積された。その結果得られたポリシリコン膜(アニーリングされた第1のポリシリコン層および第2のポリシリコン層を含む)は、表1に示す値の厚さであった。次に、これらのポリシリコン膜のミクロ構造を図7に示すようにXRDによって測定した。図7に示すXRDスペクトル中の鋭いピークは、630℃または680℃で堆積されたポリシリコン膜が高度に多結晶化されたミクロ構造を有することを示している。
(実施例9〜12(比較))
600℃から750℃までの範囲にわたり50℃刻みで堆積温度を膜と膜の間で変えたことを除き、実施例1〜8で使用された供給ガスと同じ供給ガスを使用して固定された堆積条件(40Torr圧力、92sccm供給ガス流量)で、一連のポリシリコン膜が堆積された。次に、その結果得られた膜のミクロ構造が、図8に示すようにXRDによって測定された。その結果は、600℃および650℃(実施例1〜4で使用された630℃の堆積温度を挟む)で堆積された膜が、実施例1〜8で得られた膜よりも極めて低く多結晶化されていることを示している。実施例1〜8の630℃および680℃で得られた高度な多結晶のミクロ構造に近いミクロ構造を有した膜は、極めて高い堆積温度(700℃および750℃)で得られただけであった。
(実施例13)
HfO基板をEpsilon(商標)E−2500反応炉中に配置し、窒素流量(10slm)下で約10Torrの圧力において約575℃の温度に加熱する。水素およびトリシランを含む供給ガスを、10sccm(バブラー)の流量で約30秒間反応炉に導入することによって、アモルファスシリコンの第1の層(約20Å)が基板上に堆積される。次に、供給ガスを止め、アモルファスの第1のシリコン層が、約240秒間575℃および10Torrでアニーリングされて、堆積されたままの層のモフォロジーが変更され、それによってアニーリングされたポリシリコン層が形成される。次に、供給ガスを出して、同じ供給ガスを使用するが、90sccmの流量(バブラー)で575℃および20Torrにおいて約2分間、第2のポリシリコン層がアニーリングされたポリシリコン層上に堆積される。次に、その結果得られたポリシリコン膜(アニーリングされたポリシリコン層および第2のポリシリコン層を含む)のミクロ構造がXRDによって測定され、アニーリングを実施しない連続的な方法であることを除き、同じ条件下で堆積された制御膜の多結晶度よりも大きい多結晶度を有することが判明した。
(実施例14(比較))
シランおよびゲルマンを前駆物質として使用して600℃の温度で(核形成層(nucleation layer)無く)、SiGe含有膜がSiO基板上に堆積された。シラン流量は20sccmであった。ゲルマンは、水素中への1.5%の混合物として65sccmで供給された。水素キャリヤガスは20slmの流量で使用され、堆積圧力は80Torrであり、堆積は約20分間行われた。その結果得られたSiGe膜の表面粗さ(原子間力顕微鏡で測定したとき)は、10ミクロン×10ミクロンの走査領域で226Årmsであった。SiGe膜の走査型電子顕微鏡(SEM)によって、図3に示すSEM写真で実証するように、島状の堆積を表す錐状の小面のある粒子が明らかになった。
(実施例15)
トリシランがシランの代わりに使用されたことを除き、実施例14で述べたように600℃で、SiGe含有膜が堆積された。堆積圧力は40Torrであり、水素キャリヤガスの流量は20slmであり、ゲルマンは、水素中の10%混合物として反応炉に供給された。トリシランは、約77sccmの流量(バブラーによって22℃でトリシラン流量が約0.12グラム/分)で、水素およびトリシランを含有した供給ガスの形で供給され、堆積は約2分間行われた。その結果得られたSiGe膜の表面粗さ(原子間力顕微鏡で測定したとき)は、10ミクロン×10ミクロンの走査領域で18.4Årmsであった。SiGe膜のSEMによって、図4に示すSEM写真(図3と同じ倍率)で実証するように、極めて一様な表面が明らかになった。
(実施例16)
Si基板をEpsilon(商標)E−2500反応炉中に配置し、窒素流量(20slm)下で約20Torrの圧力において約650℃の温度に加熱する。水素およびトリシランを含有する供給ガスを、10sccmの流量(バブラーによって22℃でトリシラン流量が約0.015グラム/分)で約15秒間反応炉に導入する第1の堆積条件下で、第1のポリシリコンテンプレート層(約30Å)が基板上に堆積される。次に、30秒間の過程にわたって約100sccmまで勾配を付けて供給ガス流量を増加し、次にその流量をさらに60秒間維持し、それによって約900Åの総厚さ(第1の層と第2の層の合計)を有した膜を堆積する第2の堆積条件下で、第2のポリシリコン層が第1のポリシリコン層上に堆積される。次に、その結果得られたポリシリコン膜のミクロ構造(第1のポリシリコン層および第2のポリシリコン層を含む)は、XRDによって検査される。XRDスペクトル中のピークのサイズ、数、および強さは、第1のSi含有テンプレート層がない第2の堆積条件(堆積時間を除く)を使用してSi基板に堆積されたコンパラブルな膜(以下の実施例17参照)とは異なっており、したがってこの膜の多結晶モフォロジーは、比較対象膜のそれとは異なる。
(実施例17(比較))
約900Åの膜厚(実施例16の膜厚とほぼ等しい)を生成するために堆積時間が長いことを除き、第2のポリシリコン層を堆積するための実施例16で述べた堆積条件を使用して、比較対象膜がSi基板上に堆積される。次に、この比較対象膜のミクロ構造がXRDによって検査される。XRDスペクトル中のピークのサイズ、数、および強さは、上記の実施例16で述べた膜のそれらとは異なる。
(実施例18)
SiO基板をEpsilon(商標)E−2500反応炉中に配置し、水素流量(10標準リットル/分)下で約20Torrの圧力において約650℃の温度に加熱する。水素およびトリシランを含む第1の供給ガスを、最初の流量が10sccm(バブラーによって22℃でトリシラン流量が約0.015グラム/分)で、それを20秒間にわたって勾配を付けて50sccmまで増加して反応炉に導入することによって、第1のポリシリコン層(約75Å)が基板上に堆積される。次に、供給ガスを止め、約20秒間650℃で20Torrにおいてポリシリコン層がアニーリングされ、ポリシリコン層のモフォロジーおよび結晶構造が変化させられる。次に、水素(20slm)およびシラン(200sccm)を含有する第2の供給ガスを約1分間反応炉に導入し、第2のポリシリコン層を第1の層上に堆積する。次に、その結果得られたポリシリコン膜(アニーリングされたポリシリコン層および第2のポリシリコン層を含む)のミクロ構造およびモフォロジーがXRDおよびAFMによって測定される。その結果得られたポリシリコン膜は、第1の層のアニーリングが省略されたことを除き、同じ条件下で堆積された制御膜の結晶度よりも大きい結晶度を有することが判明する。
(実施例19)
SiO基板をEpsilon(商標)E−2500反応炉中に配置し、水素流量(10標準リットル/分)下で約20Torrの圧力において約650℃の温度に加熱する。水素およびトリシランを含む第1の供給ガスを、流量が25sccm(バブラーによって22℃でトリシラン流量が約0.03グラム/分)で反応炉に導入することによって、薄いポリシリコン層(約50Å)が基板上に堆積される。次に、供給ガスを止め、約30秒間650℃で20Torrにおいてポリシリコン層がアニーリングされ、ポリシリコン層のモフォロジーおよび結晶構造を変化させる。次に、水素(20slm)およびトリシランを含有する第2の供給ガスを、流量45sccm(バブラーによって22℃でトリシラン流量が約0.06グラム/分)で約2分間反応炉に導入し、第2のポリシリコン層を第1の層上に堆積する。次に、その結果得られたポリシリコン膜(アニーリングされたポリシリコン層および第2のポリシリコン層を含む)のミクロ構造およびモフォロジーがXRDを使用して測定される。XRDスペクトル中のピークのサイズ、数、および強さは、第1の層のアニーリングが省略されたことを除き、同じ条件下で堆積された比較対象膜のそれらとは異なる。
本発明の範囲から逸脱せず様々な省略、追加、および変更を、上記に述べたプロセスに対して行うことができ、そのような変更および修正がすべて、特許請求の範囲によって定められる本発明の範囲に含まれることは、当業者に理解されるであろう。
図1は、好ましい堆積プロセスを例示するフローチャートを示す。 図2は、ポリシリコン膜を堆積するための好ましい方法を例示する一連の概略断面図を示す。 図3は、図4に示す顕微鏡写真と同じ倍率の、シランを使用して堆積された膜の顕微鏡写真を示す。 図4は、図3に示す膜と同じ条件下でトリシランを使用して堆積された膜の顕微鏡写真を示す。 図5は、好ましい堆積プロセスを例示するフローチャートを示す。 図6は、ポリシリコン膜を堆積するための好ましい方法を例示する一連の概略断面図を示す。 図7は、好ましい実施形態を実施して得られたポリシリコン膜のXRDスペクトルを示す。 図8は、様々な温度で堆積された一連の制御膜について得られたXRDスペクトルを示す。

Claims (29)

  1. 多結晶Si含有膜の堆積方法であって、
    第1のモフォロジーを有する第1のSi含有層を基板上に堆積するステップと、
    前記第1のモフォロジーを変更するのに有効な期間、前記第1のSi含有層をアニーリングすることによって、アニールされた第1のSi含有層を形成するステップと、
    前記アニールされた第1のSi含有層上に、前記第1のモフォロジーとは異なる多結晶モフォロジーを有する第2のSi含有層を堆積するステップとを含み、
    前記第1のSi含有層を堆積するステップは、第1のシリコン源を含む第1の供給ガスを使用して実施され、
    前記第2のSi含有層を堆積するステップは、第2のシリコン源を含む第2の供給ガスを使用して実施され、
    前記第1のシリコン源は前記第2のシリコン源とは異なり、
    前記第1のシリコン源はトリシランを含む、方法。
  2. 前記第1のSi含有層は600℃〜700℃の範囲内の温度で堆積される請求項1に記載の方法。
  3. 前記第1のSi含有層をアニーリングするステップは、600℃〜700℃の範囲内の温度で実施される請求項2に記載の方法。
  4. 前記第1のSi含有層は1Torr〜800Torrの範囲内の圧力で堆積される請求項1に記載の方法。
  5. 前記第1のSi含有層は前記第2のSi含有層の厚さよりも厚さが薄い請求項1に記載の方法。
  6. 前記第1のSi含有層の厚さは200Å以下である請求項5に記載の方法。
  7. 前記第1のSi含有層を堆積するステップは、トリシランを含む供給ガスを使用して実施される請求項1に記載の方法。
  8. 前記第1のSi含有層を堆積するステップは、水平流の単一ウェハ反応炉中で実施される請求項7に記載の方法。
  9. 前記第1の供給ガスは、前記第2の供給ガスとは異なる請求項1に記載の方法。
  10. 前記アニーリングするステップの期間は、5秒間〜1分間の範囲内である請求項1に記載の方法。
  11. 前記第1のモフォロジーは多結晶モフォロジーである請求項1に記載の方法。
  12. 前記第2のSi含有層は、ポリシリコン、SiGe、SiGeC、SiN、およびSiONからなる群の中から選択される請求項1に記載の方法。
  13. 前記第2のSi含有層は、電気的に活性なドーパントを含む請求項12に記載の方法。
  14. 前記基板は、ポリシリコン、SiO、および単結晶シリコンからなる群の中から選択された材料を含む請求項12に記載の方法。
  15. 多結晶Si含有膜の堆積方法であって、
    80%よりも大きい第1の結晶度を第1の多結晶Si含有テンプレート層に設けるのに有効な第1の堆積条件で、前記第1の多結晶Si含有テンプレート層を基板上に堆積するステップと、
    前記第1の堆積条件とは異なる第2の堆積条件下で、第2の多結晶Si含有層を前記第1の多結晶Si含有テンプレート層上に堆積し、前記第2の多結晶Si含有層は、前記第1の結晶度と少なくとも等しい第2の結晶度を有するステップとを含み、
    前記第1の多結晶Si含有テンプレート層および前記第2の多結晶Si含有層は、Si含有膜をともに形成し、
    前記Si含有膜は、前記第1の多結晶Si含有テンプレート層なしで前記第2の堆積条件を使用して前記基板上に堆積された、コンパラブルな膜の多結晶モフォロジーとは異なる多結晶モフォロジーを有し、
    前記第1の供給ガスは第1のシリコン源を含み、
    前記第2の供給ガスは第2のシリコン源を含み、
    前記第1のシリコン源は前記第2のシリコン源とは異なり、
    前記第1のシリコン源はトリシランを含む、方法。
  16. 第1の堆積速度は、1Å/分〜2.000Å/分の範囲内にある請求項15に記載の方法。
  17. 第2の堆積速度は、前記第1の堆積速度よりも少なくとも10%速い請求項16に記載の方法。
  18. 前記第1の堆積条件は、1sccm〜1,000sccmの範囲内にある第1の供給ガス流量で第1の供給ガスを供給するステップを含む請求項15に記載の方法。
  19. 前記第2の堆積条件は、前記第1の供給ガス流量よりも速い第2の供給ガス流量で第2の供給ガスを供給するステップを含む請求項18に記載の方法。
  20. 前記第1の供給ガス流量から前記第2の供給ガス流量へ段階的に変化させるステップを含む請求項19に記載の方法。
  21. 前記第1の供給ガス流量から前記第2の供給ガス流量へ連続的に変化させるステップを含む請求項19に記載の方法。
  22. 前記第1の供給ガスは前記第2の供給ガスとは異なる請求項19に記載の方法。
  23. 前記第1の供給ガスはトリシランを含み、
    前記第2の供給ガスはシランを含む請求項22に記載の方法。
  24. 前記第1の供給ガスはトリシランを含む請求項19に記載の方法。
  25. 前記第1のSi含有層を堆積するステップは、水平流の単一ウェハ反応炉中で実施される請求項24に記載の方法。
  26. 前記第1の供給ガス流量は、1sccm〜500sccmの範囲内にある請求項25に記載の方法。
  27. 前記第2の多結晶Si含有層は、ポリシリコン、SiGe、SiGeC、SiN、およびSiONからなる群の中から選択される請求項15に記載の方法。
  28. 前記第2の多結晶Si含有層は、電気的に活性なドーパントを含む請求項27に記載の方法。
  29. 前記第1の多結晶Si含有テンプレート層をアニーリングするステップをさらに含む請求項15に記載の方法。
JP2006513177A 2003-04-24 2004-04-21 多結晶Si含有膜の堆積方法 Expired - Lifetime JP4728953B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/424,207 2003-04-24
US10/424,207 US7005160B2 (en) 2003-04-24 2003-04-24 Methods for depositing polycrystalline films with engineered grain structures
PCT/US2004/012239 WO2004097897A2 (en) 2003-04-24 2004-04-21 Methods for depositing polycrystalline films with engineered grain structures

Publications (3)

Publication Number Publication Date
JP2006524439A JP2006524439A (ja) 2006-10-26
JP2006524439A5 JP2006524439A5 (ja) 2007-05-24
JP4728953B2 true JP4728953B2 (ja) 2011-07-20

Family

ID=33299303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006513177A Expired - Lifetime JP4728953B2 (ja) 2003-04-24 2004-04-21 多結晶Si含有膜の堆積方法

Country Status (3)

Country Link
US (1) US7005160B2 (ja)
JP (1) JP4728953B2 (ja)
WO (1) WO2004097897A2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
EP1421607A2 (en) * 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
US7297641B2 (en) * 2002-07-19 2007-11-20 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US20040224533A1 (en) * 2003-05-07 2004-11-11 Yao-Hui Huang Method for increasing polysilicon granin size
US7358197B2 (en) * 2003-10-23 2008-04-15 United Microelectronics Corp. Method for avoiding polysilicon film over etch abnormal
US20060084283A1 (en) * 2004-10-20 2006-04-20 Paranjpe Ajit P Low temperature sin deposition methods
TWI262550B (en) * 2005-10-14 2006-09-21 Ind Tech Res Inst Element with a low temperature poly-Si film, method of direct poly-Si deposition at low temperature and inductively-coupled plasma chemical vapor deposition
WO2007075369A1 (en) * 2005-12-16 2007-07-05 Asm International N.V. Low temperature doped silicon layer formation
JP2009521801A (ja) * 2005-12-22 2009-06-04 エーエスエム アメリカ インコーポレイテッド ドープされた半導体物質のエピタキシャル堆積
KR100757327B1 (ko) * 2006-10-16 2007-09-11 삼성전자주식회사 불 휘발성 메모리 소자의 형성 방법
US7749802B2 (en) * 2007-01-09 2010-07-06 International Business Machines Corporation Process for chemical vapor deposition of materials with via filling capability and structure formed thereby
EP2030958B1 (en) * 2007-08-27 2013-04-10 Rohm and Haas Electronic Materials LLC Method for producing polycrystalline monolithic magnesium aluminate spinels
KR20090115357A (ko) * 2008-05-02 2009-11-05 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
KR101012103B1 (ko) * 2008-05-02 2011-02-07 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
KR101012102B1 (ko) * 2008-05-02 2011-02-07 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
KR101110079B1 (ko) * 2009-04-28 2012-02-24 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
US7994070B1 (en) * 2010-09-30 2011-08-09 Tokyo Electron Limited Low-temperature dielectric film formation by chemical vapor deposition
US8895435B2 (en) * 2011-01-31 2014-11-25 United Microelectronics Corp. Polysilicon layer and method of forming the same
FR2999801B1 (fr) * 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
EP3573094B1 (en) 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
CN107533953B (zh) 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
CN114496732B (zh) 2015-06-01 2023-03-03 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
EP3378094B1 (en) 2015-11-20 2021-09-15 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
SG11201810486VA (en) 2016-06-08 2018-12-28 Globalwafers Co Ltd High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
CN112262467B (zh) 2018-06-08 2024-08-09 环球晶圆股份有限公司 将硅薄层移转的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250968A (ja) * 2000-03-03 2001-09-14 Hitachi Cable Ltd 結晶シリコン薄膜半導体装置、結晶シリコン薄膜光起電力素子、および結晶シリコン薄膜半導体装置の製造方法
JP2002280309A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 薄膜形成方法
JP2003092419A (ja) * 2001-09-19 2003-03-28 Hitachi Cable Ltd シリコン結晶薄膜半導体装置およびその製造方法
JP2004523885A (ja) * 2000-11-24 2004-08-05 エーエスエム アメリカ インコーポレイテッド 堆積前の表面調整方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707197A (en) * 1984-08-02 1987-11-17 American Telephone And Telegraph Company, At&T Bell Laboratories Method of producing a silicide/Si heteroepitaxial structure, and articles produced by the method
US4631804A (en) * 1984-12-10 1986-12-30 At&T Bell Laboratories Technique for reducing substrate warpage springback using a polysilicon subsurface strained layer
JP2592238B2 (ja) 1986-06-24 1997-03-19 セイコー電子工業株式会社 薄膜トランジスタの製造方法
KR900007686B1 (ko) * 1986-10-08 1990-10-18 후지쓰 가부시끼가이샤 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법
JPH01268064A (ja) * 1988-04-20 1989-10-25 Hitachi Ltd 多結晶シリコン薄膜の形成方法
US5091761A (en) * 1988-08-22 1992-02-25 Hitachi, Ltd. Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover
JPH02225399A (ja) 1988-11-11 1990-09-07 Fujitsu Ltd エピタキシャル成長方法および成長装置
JP3193402B2 (ja) * 1990-08-31 2001-07-30 株式会社日立製作所 半導体装置の製造方法
KR100209856B1 (ko) 1990-08-31 1999-07-15 가나이 쓰도무 반도체장치의 제조방법
DE69119354T2 (de) * 1990-10-29 1996-09-19 Nippon Electric Co DRAM Zelle mit Stapelkondensator
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5110757A (en) * 1990-12-19 1992-05-05 North American Philips Corp. Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition
JP3181357B2 (ja) 1991-08-19 2001-07-03 株式会社東芝 半導体薄膜の形成方法および半導体装置の製造方法
JPH0562911A (ja) 1991-09-04 1993-03-12 Fujitsu Ltd 半導体超格子の製造方法
JPH05166729A (ja) * 1991-12-12 1993-07-02 Mitsubishi Electric Corp 薄膜形成方法
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
JP3165324B2 (ja) * 1994-04-13 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07249618A (ja) 1994-03-14 1995-09-26 Fujitsu Ltd 半導体装置の製造方法
JP3357456B2 (ja) * 1994-05-12 2002-12-16 株式会社日立製作所 半導体集積回路装置の製造方法および半導体集積回路装置
JP3258817B2 (ja) * 1994-05-20 2002-02-18 三洋電機株式会社 ゲート電極の作製方法
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
US5786027A (en) * 1996-02-14 1998-07-28 Micron Technology, Inc. Method for depositing polysilicon with discontinuous grain boundaries
JP2795313B2 (ja) * 1996-05-08 1998-09-10 日本電気株式会社 容量素子及びその製造方法
JP3102772B2 (ja) * 1997-01-31 2000-10-23 三洋電機株式会社 シリコン系半導体薄膜の製造方法
US6268068B1 (en) * 1998-10-06 2001-07-31 Case Western Reserve University Low stress polysilicon film and method for producing same
US6107147A (en) * 1998-12-18 2000-08-22 Texas Instruments Incorporated Stacked poly/amorphous silicon gate giving low sheet resistance silicide film at submicron linewidths
US6252295B1 (en) * 2000-06-19 2001-06-26 International Business Machines Corporation Adhesion of silicon carbide films
JP4710187B2 (ja) * 2000-08-30 2011-06-29 ソニー株式会社 多結晶シリコン層の成長方法および単結晶シリコン層のエピタキシャル成長方法
EP1421607A2 (en) * 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250968A (ja) * 2000-03-03 2001-09-14 Hitachi Cable Ltd 結晶シリコン薄膜半導体装置、結晶シリコン薄膜光起電力素子、および結晶シリコン薄膜半導体装置の製造方法
JP2004523885A (ja) * 2000-11-24 2004-08-05 エーエスエム アメリカ インコーポレイテッド 堆積前の表面調整方法
JP2002280309A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 薄膜形成方法
JP2003092419A (ja) * 2001-09-19 2003-03-28 Hitachi Cable Ltd シリコン結晶薄膜半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2004097897A2 (en) 2004-11-11
JP2006524439A (ja) 2006-10-26
US7005160B2 (en) 2006-02-28
US20040213907A1 (en) 2004-10-28
WO2004097897A3 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
JP4728953B2 (ja) 多結晶Si含有膜の堆積方法
JP4866534B2 (ja) 半導体膜の改良された堆積方法
JP5571287B2 (ja) 化学気相成長によって置換的に炭素でドーピングされた結晶性Si含有材料を製造する方法
US8921205B2 (en) Deposition of amorphous silicon-containing films
TWI405248B (zh) 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法
US20080026149A1 (en) Methods and systems for selectively depositing si-containing films using chloropolysilanes
CN103981568A (zh) 形成含碳外延硅层的方法
TW200931499A (en) Methods of selectively depositing silicon-containing films
JP2008537765A (ja) 半球粒状シリコン及びナノ結晶粒サイズのポリシリコンのための単一ウエハ熱cvdプロセス
JP2006501664A (ja) エピタキシャル層を形成する方法および装置
Iriarte Growth of nickel disilicide nanowires by CVD
KR20140112836A (ko) 나노 와이어 제조 방법
EP1887617B1 (en) Deposition method over mixed substrates using trisilane

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070327

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090807

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100506

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110415

R150 Certificate of patent or registration of utility model

Ref document number: 4728953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

S802 Written request for registration of partial abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311802

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term