JP2008537765A - 半球粒状シリコン及びナノ結晶粒サイズのポリシリコンのための単一ウエハ熱ｃｖｄプロセス - Google Patents

半球粒状シリコン及びナノ結晶粒サイズのポリシリコンのための単一ウエハ熱ｃｖｄプロセス Download PDF

Info

Publication number
JP2008537765A
JP2008537765A JP2008505327A JP2008505327A JP2008537765A JP 2008537765 A JP2008537765 A JP 2008537765A JP 2008505327 A JP2008505327 A JP 2008505327A JP 2008505327 A JP2008505327 A JP 2008505327A JP 2008537765 A JP2008537765 A JP 2008537765A
Authority
JP
Japan
Prior art keywords
silicon
substrate
polysilicon layer
chamber
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008505327A
Other languages
English (en)
Inventor
ミン リ，
ケヴィン クニンガム，
シーバ パナイル，
グアンカイ シャン，
アール． スリアナライアナン アイヤー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2008537765A publication Critical patent/JP2008537765A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Abstract

半球粒状シリコン層とナノ結晶粒サイズのポリシリコン層を堆積させる方法が提供される。半球粒状シリコン層とナノ結晶粒サイズのポリシリコン層は、単一基板化学気相堆積チャンバ内で堆積される。半球粒状シリコン層とナノ結晶粒サイズのポリシリコン層は、半導体デバイスにおいて電極層として用いることができる。一態様において、二ステップ堆積プロセスは、粗さが減少したナノ結晶粒サイズのポリシリコン層を形成するために提供される。
【選択図】 図２

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般的には、シリコン層を形成する方法に関する。特に、本発明の実施形態は、半導体デバイスにおける電極のための半球粒状シリコン層及びナノ結晶粒サイズのポリシリコン層を形成する方法に関する。
関連技術の説明
[0002]半導体デバイスの形は、このようなデバイスが数十年前に最初に導入されて以来、サイズが劇的に縮小してきた。それ以来、集積回路は、一般的には、二年/ハーフサイズの規則（しばしばムーアの法則と言われる）に従ってきた。それは、チップ上のデバイスの数が二年毎に二倍になることを意味する。半導体デバイスサイズが縮小するにつれて、従来の大きなデバイスに比べてデバイスの性能を維持するか又は増強するのに適切な特性を有する要素を設けるために、半導体デバイスの要素の材料を堆積又は形成させる新規な方法が必要とされる。
[0003]シリコンが広範囲に半導体デバイス製造に用いられるにつれて、シリコン又はシリコン含有層を堆積させる多くの方法が開発されてきた。例えば、異なる使用に適したシリコン層を形成するように、異なる粒径を有するシリコン層を堆積させる方法が開発された。一例において、ＤＲＡＭデバイスの底面電極用に半球粒状シリコン（ＨＳＧ）を形成する方法が開発された。半球粒状シリコンは平滑な表面よりも著しく大きな表面積を与えるテクスチャ処理面を有し、従って、半球粒状シリコン電極を含有するＤＲＡＭコンデンサの容量が増加する。
[0004]半球粒状シリコンを形成する従来の方法には、典型的には、アモルファスシリコン層を堆積させるステップと、その後アモルファスシリコン層を半球粒状シリコン層に変換する時間を要するアニールステップを行うステップが含まれた。従来の方法は、また、達成させることが困難になり得る狭い範囲のプロセスを必要とした。
[0005]他のデバイスにおける電極用にシリコン層を形成する方法もまた開発された。例えば、ゲート電極用のシリコン二層を形成する方法が開発された。この方法には、ランダム粒子構造を持つポリシリコン下層に続いて、円柱粒子構造を持つポリシリコン上層を堆積させるステップが含まれている。円柱粒子構造はシリコン二層において比較的わずかな粒界を与える。多数、即ち、数千の粒界が電気的性質の増強、例えば、ゲート構造においてキャリヤ移動度の増大を与えることが認められた。しかしながら、多くの粒界、一様な粒子構造とサイズ、続いて堆積させた層がポリシリコン層に良く付着するような低膜粗さを持ち、且つ続いての半導体処理ステップ後にその粒径と構造を維持するポリシリコン層を形成する方法を開発することは難題であった。
[0006]従って、半導体デバイスにおいて電極として用いることができるシリコン層を形成する方法が依然として求められている。
発明の概要
[0007]発明の実施形態は、一般的には、基板上にシリコン層又はドープされたシリコン層を堆積させる方法を提供する。一実施形態において、基板上に半球粒状シリコン層を形成する方法は、シリコン含有前駆物質とキャリヤガスを単一基板の化学気相体積チャンバに導入するステップと、シリコン含有前駆物質を熱的に分解してチャンバ内の基板支持体上の基板上に半球粒状シリコン層を堆積させるステップとを含む。基板支持体は、約６７０℃〜約７１０℃の温度に維持され、チャンバは、堆積の間、約１００トール〜約３５０トールの圧力に維持される。キャリヤガスは窒素又は窒素と水素を含むことができる。半球粒状シリコン層の屈折率は約３.０〜３.７であり、粒径は約４５０オングストローム〜約７００オングストロームである。
[0008]他の実施形態において、ナノ結晶粒状サイズのポリシリコン層を形成する方法が提供される。一実施形態において、方法は、シリコン含有前駆物質とキャリヤガスを単一基板化学気相堆積チャンバに導入するステップと、シリコン含有前駆物質を熱的に分解して、チャンバ内の基板支持体上の基板上にナノ結晶粒状サイズのポリシリコン層を堆積するステップとを含む。基板支持体は、約７００℃〜約７３０℃の温度に維持され、チャンバは、堆積の間、約１５０トール〜約３５０トールの圧力に維持される。ナノ結晶粒状サイズのポリシリコン層は、堆積後にアニールされる。ナノ結晶粒状サイズのポリシリコン層は、二つの部分プロセスで堆積させることができ、ここで、ナノ結晶粒状サイズのポリシリコン層は第一堆積速度で堆積され、その後第一堆積速度よりも低い第二堆積速度で堆積される。
[0009]本発明の上記特徴が詳細に理解され得るように、上で簡単にまとめた本発明のより具体的な説明は、実施形態によって参照することができ、それらの一部は添付の図面に示されている。しかしながら、添付の図面は本発明の典型的な実施形態のみを示し、それ故、本発明の範囲を制限するものとしてみなされるべきでなく、本発明が他の等しく有効な実施形態を許容することができることは留意すべきである。
詳細な説明
[0019]発明の実施形態は、半導体デバイスにおいて電極層として用いることができるシリコン層を形成する方法を供給する。一実施形態において、半球粒状シリコン層を形成する方法が提供される。他の実施形態において、ナノ結晶粒状サイズのポリシリコン層を形成する方法が提供される。
[0020]以下の実施形態に示される処理条件は、３００ｍｍ基板について提供される。処理条件が基板サイズによって変更することができることは認識されている。
[0021]半球粒状シリコン層を形成する方法の実施形態は、以下に図１について示される。ステップ１００に示されるように、キャリヤガスは、チャンバ内の基板支持体上に配置された基板を有する単一基板化学気相堆積（ＣＶＤ）チャンバにチャンバ圧を安定化する時間導入される。基板は、例えば、シリコン層、酸化シリコン層、又は窒化シリコン層を備えることができる。キャリヤガスは、窒素（Ｎ２）、水素（Ｈ２）、例えば、約２０％〜約１００％の水素（Ｈ２）で希釈された窒素（Ｎ２）を含むことができる。キャリヤガスは、約３０００ｓｃｃｍ〜約２００００ｓｃｃｍの流量で導入することができる。
[0022]用いることができる単一基板化学気相堆積チャンバの一例は、カリフォルニア州サンタクララのアプライズマテリアルズ社から入手できるＰＯＬＹｇｅｎＴＭチャンバである。しかしながら、他の堆積チャンバ、例えば、基板支持体の上にシャワーヘッドを含む他の化学気相堆積チャンバを用いることができる。基板支持体は、約６７０℃〜約７１０℃の温度に加熱され、チャンバ圧は、約１００トール〜約３５０トールの圧力で安定化される。典型的には、基板温度は、基板支持体の温度より低い約２０℃〜約３０℃である。ステップ１０２に示されるように、チャンバ圧が安定化された後、シリコン含有前駆物質がチャンバに導入される。用いることができるシリコン含有前駆物質の例としては、シラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）が挙げられる。シリコン含有前駆物質は、約５０ｓｃｃｍ〜約４００ｓｃｃｍの流量でチャンバへ導入することができるが、キャリヤガスのチャンバへのフローは約３０００ｓｃｃｍ〜約２００００ｓｃｃｍの流量で維持される。
[0023]シリコン含有前駆物質とキャリヤガスは、基板支持体の上のシャワーヘッドからチャンバへ導入される。ステップ１０４に示されるように、シリコン含有前駆物質は、チャンバ内で、即ち、プラズマ又は光子を増強させずに、シリコンと水素に熱的に分解され、半球粒状シリコン層は基板上に堆積されるが、基板支持体は約６７０℃〜約７１０℃の温度に維持され、チャンバは約１００トール〜約３５０トールの圧力に維持される。基板支持体は、半球粒状シリコン層の堆積中ほぼ一定の温度に維持することができる。未反応のシリコン含有前駆物質とキャリヤガス（例えば、窒素又は窒素と水素）はチャンバから排気される。
[0024]典型的には、堆積された半球粒状シリコン層の屈折率は約３.０〜約３.７である。低屈折率は、ＨＳＧ層内のシリコンの半球粒子間に形成された多数のボイドの結果である。図２に示されるように、約６７０℃〜約７１０℃の基板支持体温度でシランと窒素を用いた堆積プロセスにより屈折率が約３.０〜３.７の半球粒状シリコン層が得られ、６７０℃より低い基板支持体温度により屈折率が約４.４〜約４.５のアモルファスシリコン膜が得られ、７１０℃を超える基板支持体温度により屈折率が約３.９〜約４.０の多結晶シリコン膜が得られた。従って、約６７０℃〜約７１０℃の基板支持体温度はアモルファスシリコン層と多結晶シリコン層間の相転移温度に対応する。
[0025]キャリヤガスとして窒素よりも水素希釈窒素の使用が半球粒状シリコン層を得るのに必要とされるプロセス条件に影響したことがわかった。例えば、キャリヤとして純粋な窒素を用いた、約６７５℃〜約７００℃の基板支持体温度、５０ｓｃｃｍ〜約３００ｓｃｃｍのシラン流量、約１００トール〜３５０トールのチャンバ圧を含むプロセス条件が好ましく、キャリヤガスとして窒素中に１４％の水素を用いた場合、約６８０℃〜７１０℃の基板支持体温度が好ましい。
[0026]約６７０℃〜約７１０℃の範囲の基板支持体温度範囲が本発明の実施形態によって窒素と約１４％までの水素を含むキャリヤガスを用いて半球粒状シリコン層を堆積させることが好ましいが、より高濃度の水素がキャリヤガス中に用いられる場合には、半球粒状シリコン層はより高基板支持体温度で堆積させることができることが認められる。例えば、３０００ｓｃｃｍの水素と５０００ｓｃｃｍの窒素（3７.５％水素）のキャリヤガスを用い、半球粒状シリコン層は７１５℃までの基板支持体温度で堆積させることができる。半球粒状シリコン層は、基板支持体温度、４０００ｓｃｃｍの水素と４０００ｓｃｃｍの窒素（５０％水素）のキャリヤガスを用いて７２０℃までの基板支持体温度で堆積させることができる。
[0027]更に、半球粒状シリコン層の粒径がキャリヤガスに水素を加えることにより制御することができることがわかった。例えば、キャリヤガスとして窒素を用いた場合に４５０オングストロームの平均粒径が得られ、キャリヤガスとして窒素中に１４％水素を用いることにより７００オングストロームの平均粒径が得られた。
[0028]典型的には、半球粒状シリコン層が堆積された後、ｎ型又はｐ型のドーパントでドープされる。例えば、半球粒状シリコン層はリン、ホウ素、又はヒ素でドープすることができる。ドープされた半球粒状シリコン層はＤＲＡＭデバイスの底面電極のような電極として用いることができる。図３は、ＤＲＡＭデバイスの基板３００上に堆積されているドープされた半球粒状シリコン層３０２を示す一例である。ドープされた半球粒状シリコン層３０２は底面電極として使用する。誘電体層３０４は、ドープされた半球粒状シリコン層３０２の上に形成され、誘電体層３０４の上のドープされたポリシリコン層３０６は上面電極として使用する。
[0029]半球粒状シリコン層をリンでドープする方法の一例を以下に示す。半球粒状シリコン層が基板上に堆積された後、基板をチャンバから簡単に取り出すことができる。例えば、基板をチャンバから取り出すことができ、チャンバへ戻す前に簡単に大気にさらされてしまう。基板がチャンバの外側にある間、薄い自然酸化物が基板上に形成されてしまう。薄い自然酸化物によって、シリコン層の半球粒状構造が続いての処理中に保持されるようにシリコン原子の配置が限定される。それ後、基板はチャンバに戻され、約５０トール〜約３３０トールの圧力に排気される。その後、基板は水素で希釈された１％ホスフィンのフローに約５０ｓｃｃｍ〜約３００ｓｃｃｍの流量で約５分〜約３０分間、例えば、約１０分間さらされる。ホスフィンは分解し、半球粒状シリコン層はリンでドープされる。ドープする間の基板支持体温度は、約６８０℃〜約７００℃であるのがよい。
[0030]本発明の実施形態は、更に、特許請求された本発明の範囲を制限するものでない以下の実施例によって記載される。
[0031]実施例
[0032]その上にゲート酸化物層を有する３００ｍｍ基板をＰＯＬＹｇｅｎＴＭチャンバに導入した。窒素キャリヤガスをチャンバへ導入してチャンバ圧を安定させ、基板支持体を７００℃の温度に加熱した。ジシランガスをチャンバへ９４ｓｃｃｍの流量で導入し、窒素キャリヤガスをチャンバへ１２０００ｓｃｃｍの流量で流し、水素ガスをチャンバへ６０００ｓｃｃｍの流量で約４０秒間流した。ジシランは熱的に分解され、約１４００オングストロームの厚さを有する半球粒状シリコン層が基板上に堆積された。その層の半球粒子構造はＳＥＭによって確認され、その層の平均粒径は約３５０オングストロームであった。その半球粒状シリコン層の屈折率は３.１５であった。
[0033]本発明の実施形態によって堆積された層のＳＥＭは、堆積された層が半球粒子構造を有することを示している。従って、半球粒状シリコン層を形成する従来法と異なり、層が堆積された後に半球粒状構造を形成するのに別個のアニールステップを必要としない。
[0034]ナノ結晶粒状サイズのポリシリコン層を形成する方法の実施形態を、ここで、図４に記載する。ステップ４００に示されるように、キャリヤガスは、チャンバ内の基板支持体上に堆積された基板を有する、ＰＯＬＹｇｅｎＴＭチャンバのような単一基板化学気相堆積チャンバにチャンバ圧を安定化させる時間導入される。チャンバは、約５０〜約３５０トールの圧力に排気され、基板支持体は、約７００℃〜約７３０℃、例えば、約７１０℃〜約７２０℃の温度に加熱される。基板は、例えば、シリコン層、酸化シリコン層、又は窒化シリコン層を備えることができる。キャリヤガスは、不活性ガス、例えば、窒素（Ｎ２）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）又はそれらの混合物を含むことができる。本明細書に定義される不活性ガスは、層を堆積させるのに用いられる反応によって消費されないか又はその反応に関与せず且つ層の堆積中にチャンバ要素と相互作用しないガスである。キャリヤガスは、また、水素（Ｈ２）を含むことができる。例えば、キャリヤガスは、約０％〜約１００％の水素（Ｈ２）、例えば、約２０％〜約１００％の水素（Ｈ２）で希釈された、好ましくは約２０％〜約４０％の水素（Ｈ２）で希釈された不活性ガスを含むことができる。一態様において、キャリヤガスは、続いて堆積されたポリシリコン層が＜２２０＞結晶配向よりも主に＜１１１＞結晶配向を有するのに充分な水素（Ｈ２)/不活性ガス濃度比を有する。更に、キャリヤガスは、続いて堆積されたポリシリコン層がＸ線回折測定によって約７０オングストローム〜約１２０オングストロームの平均粒径を有するランダム粒子構造を持つのに充分な水素（Ｈ２)/不活性ガス濃度比を有する。
[0035]キャリヤガスは、チャンバへ約２ｓｌｍ〜約１２ｓｌｍの流量で導入することができる。キャリヤガスは、チャンバ内の基板支持体の上にあるチャンバのリッドの中のシャワーヘッドを通ってチャンバへ導入される。キャリヤガスは、また、チャンバの下の部分の要素上にポリシリコン層が堆積しないことを援助するために基板支持体の下のチャンバの下の部分へ導入することができる。
[0036]ステップ４０２に示されるように、キャリヤガスフローとチャンバ圧と基板支持体温度が安定化された後、シリコン含有前駆物質がチャンバへ導入されるが、キャリヤガスのフローは維持される。好ましくは、シリコン含有前駆物質は、約７５０℃未満の基板支持体温度で約１ｅＶ未満の活性化エネルギーを持つ。低活性化エネルギー、即ち、約１ｅＶ未満によって、基板温度にほとんど依存せず、これにより基板全体に温度のばらつき又は変動に対してほとんど感受性のない層堆積速度が得られる。用いることができるシリコン含有前駆物質の例としては、ジシラン（Ｓｉ２Ｈ６）及びトリシラン（Ｓｉ３Ｈ８）が挙げられる。好ましくは、シリコン含有前駆物質はジシラン（Ｓｉ２Ｈ６）である。シリコン含有前駆物質は、約３０ｓｃｃｍ〜１５０ｓｃｃｍ、好ましくは約４０ｓｃｃｍ〜約９０ｓｃｃｍの流量でチャンバへ導入することができ、キャリヤガスのチャンバへのフローは約２ｓｌｍ〜約１５ｓｌｍの流量で維持され、チャンバ圧は約１５０トール〜約３５０トールで維持され、基板支持体は約７００℃〜約７３０℃の温度で維持される。典型的には、基板温度は、基板支持体温度よりも低い約２０℃〜３０℃である。一実施形態において、シリコン含有前駆物質はキャリヤガスのフローに添加され、キャリヤガスとチャンバへ導入される。
[0037]ステップ４０４に示されるように、シリコン含有前駆物質はシリコンと水素へ熱的に分解され、即ち、プラズマ又は光子を増強させずに分解され、ナノ結晶粒状サイズのポリシリコン層は基板上に堆積される。水素はシリコン含有前駆物質の熱的分解の副生成物であるので、シリコン含有前駆物質の分解速度は水素（Ｈ２）をキャリヤガスに添加することにより低下させることができ、小さくランダムな粒子を有するポリシリコン層の形成を増大させる。
[0038]半球粒状シリコン層を堆積させる実施形態に関して上述したように、キャリヤガスとして窒素よりも水素希釈した窒素の使用がナノ結晶粒状サイズのポリシリコン層を得るのに必要とされるプロセス条件に影響することもわかった。例えば、５０％の水素と５０％の窒素のキャリヤガスにおいては、少なくとも約７２０℃の基板支持体温度がナノ結晶粒状サイズのポリシリコン層を堆積させるのに好ましく、キャリヤガスとして純粋な窒素においては、少なくとも約７２０℃の基板支持体温度がナノ結晶粒状サイズのポリシリコン層を堆積させるのに用いることができる。好ましい実施形態において、約７００℃〜約７３０℃の基板支持体温度が窒素と約０％〜約５０％の水素を含むキャリヤガスにおいて用いられる。
[0039]キャリヤガスに水素（Ｈ２）を添加すると、基板上にナノ結晶粒状サイズのポリシリコン層のステップカバレッジに影響することが認められた。図５に示されるように、水素（Ｈ２)(２２％のＨ２）を含むキャリヤガスを用いて堆積されたナノ結晶粒状サイズのポリシリコン層は、水素（Ｈ２）を含まないキャリヤガスを用いて堆積されたナノ結晶粒状サイズのポリシリコン層よりもステップカバレッジが良かった。また、より低い堆積速度でステップカバレッジが得られることが認められた。
[0040]図６は、キャリヤガス中の水素（Ｈ２）の濃度が堆積された層の粗さに影響することを示している。図６に示されるように、キャリヤガス中少なくとも約２０％Ｈ２において７１０℃と７２０℃の基板支持体温度で堆積されたポリシリコン層が改善された。即ち、粗さ（ｒｍｓ）が減少した。
[0041]ナノ結晶粒状サイズのポリシリコン層は、シリコン含有前駆物質に加えてｎ型又はｐ型のドーパントをチャンバへ導入することによってドープすることができる。例えば、約２５ｓｃｃｍ〜約１００ｓｃｃｍの１％希釈アルシン又はリンのフローはｎ型ドーパントを供給するために用いられ、約２５ｓｃｃｍ〜約１００ｓｃｃｍの１％希釈ジボランのフローはｐ型ドーパントを供給するために用いることができる。
[0042]ナノ結晶粒状サイズのポリシリコン層は、毎分約１０００オングストローム〜３０００オングストローム、好ましくは毎分約１５００オングストローム〜約２５００オングストロームの速度で堆積させることができる。このような堆積速度は、単一基板化学気相堆積チャンバがバッチ炉よりも用いられることから可能である。単一基板化学気相堆積チャンバ内で用いられる前駆物質の高ガス流量は高堆積速度に貢献する。大きな粒子を含有するポリシリコン層は続いてのプロセスステップにおいてエッチングされた場合に鋭いかどを持つ傾向があり、結果として電流漏れが大きくなるので、高堆積速度が、好ましい小さい粒子の形成を増大させる。図７は、粒径と堆積速度の関係を示すグラフである。
[0043]ナノ結晶粒状サイズのポリシリコン層は、層の使用に依存して、種々の厚さに堆積させることができる。例えば、続いて注入されたドーパント、例えば、ボロンが基礎にあるゲート誘電体へ電極を通過することを防止するために拡散バリヤとしてのゲート電極に使用する場合、ナノ結晶粒状サイズのポリシリコン層は、充分な厚さ、例えば、約２００オングストローム〜約２０００オングストロームに堆積されて、ドーパントを活性化するために用いられる、続いてのアニールステップ中にドーパントが層を通ってゲート誘電体へ拡散することを本質的に防止する。
[0044]好ましい実施形態において、ナノ結晶粒状サイズのポリシリコン層は二部方法で堆積される。第一部においては、図４のステップ４０２とステップ４０４に記載されるように、シリコン含有前駆物質を約８０ｓｃｃｍ〜約２００ｓｃｃｍのような流量でチャンバへ導入し、熱的に分解してナノ結晶粒状サイズのポリシリコン層を堆積させる。チャンバ圧は、堆積の間、約１５０トール〜約３５０トールであるのがよい。第二部においては、チャンバへのシリコン含有前駆物質の流量を、例えば、約１０ｓｃｃｍ〜約７０ｓｃｃｍに減少させ、第二ナノ結晶粒状サイズのポリシリコン層を、以前に堆積されたナノ結晶粒状サイズのポリシリコン層よりも低い堆積速度で以前に堆積されたナノ結晶粒状サイズのポリシリコン層上に堆積させる。チャンバ圧は、堆積の間、約１５０トール〜約３５０トールであるのがよい。表１は、ナノ結晶粒状サイズのポリシリコン層が一部の方法（プロセス１）で堆積され、また、ナノ結晶粒状サイズのポリシリコン層が二部の方法（プロセス２）で堆積されるプロセスの結果を比較するものである。プロセス１と２は、共に７２０℃の基板支持体温度で、チャンバ圧は２７５トールで行われた。プロセス１と２のキャリヤガスには窒素と水素が含まれた。
Figure 2008537765
[0046]表１に示されるように、ナノ結晶粒状サイズのポリシリコン層を堆積させるための二部方法によって、原子間力顕微鏡によって測定された一部方法よりも改善されたより低い表面粗さ（２７オングストロームと３６オングストローム）が得られた。方法の第一部の高堆積速度によって、小さな粒子を持つランダムな粒子構造を有する第一ナノ結晶粒状サイズのポリシリコン層又は種子ナノ結晶粒状サイズのポリシリコン層が得られ、方法の第二部の低堆積速度によって、第一層と第二層を含むナノ結晶粒状サイズのポリシリコン層に平滑な表面を与える第二ナノ結晶粒状サイズのポリシリコン層が得られる。より低い表面粗さは、その上に続いて堆積された層の一様な堆積を増強する平滑な表面を与えることから望ましい。より低い表面粗さは、また、一様でない表面を持つ層が引き起こすリソグラフィ又はパターン形成誤差を避けるのに望ましい。好ましくは、ナノ結晶粒状サイズのポリシリコン層は、約３ｎｍ未満の二乗平均平方根（ｒｍｓ）の粗さを有する。粗さの評価は、原子間力顕微鏡（ＡＦＭ）によって得ることができる。
[0047]平滑なナノ結晶粒状サイズのポリシリコン層が望ましいデバイスの一例は、浮動ゲートとして知られるフラッシュメモリデバイスのゲート電極である。このようなデバイスにおいて、ナノ結晶粒状サイズのポリシリコン層は、酸化物ゲート誘電体上に堆積させることができ、酸化窒化酸化層は、平滑なナノ結晶粒状サイズのポリシリコン層上に堆積させることができる。制御ゲートとしても知られる他のポリシリコン層は、ゲート電極を完成させるために酸化窒化酸化層上に堆積させることができる。
[0048]表１は、また、二部方法で堆積されたナノ結晶粒状サイズのポリシリコン層の、無秩序性の基準である、Ｒ数が一部方法で堆積されたナノ結晶粒状サイズのポリシリコン層の無秩序性と本質的に同じであることを示している。Ｒ数は、層のＸ線回折（ＸＲＤ）スペクトルにおける＜２２０＞のピーク半値全幅（ＦＷＨＭ）を＜１１１＞ピークで割った比率として定義される。極めてランダムな膜の場合、Ｒ数は大きい。本明細書に定義される＞０.６５のＲ数は、層がナノ結晶粒サイズのポリシリコン層であるだけ充分ランダムとみなされるのに必要とされる。
[0049]＜１１１＞ピークを＜２２０＞ピークで割ったピーク高さの比率は、また、無秩序性の基準である。この比率は、高く、例えば約２でなければならない。図８Ａと図８Ｂに示されるように、円柱構造を有するポリシリコン膜は、＜２２０＞と＜１１１＞のピークが同様のＸＲＤスペクトルを有し、ランダム構造を有するポリシリコン膜は＜１１１＞ピークが高いＸＲＤスペクトルを有する。図８Ａと図８Ｂは、また、円柱構造を有するポリシリコン膜が回折角２θ２７度で非対称ピークを有することがあり、それは積層欠陥、即ち、結晶格子の変形を示し、ランダムポリシリコン膜はこのようなピークは持たない。回折角度２θ２７度にピークがないことは、ポリシリコン膜がナノ結晶粒状サイズのポリシリコン層であるという最初の決定を与えるために用いることができる。シリコン膜がアモルファスより結晶性であるという最初の決定は、アモルファスシリコン膜が、典型的には、明確な＜２２０＞と＜１１１＞のピークを持たないので、ＸＲＤスペクトルにおいて＜２２０＞と＜１１１＞のピークを認めることよって行われ得る。
[0050]ＸＲＤは、また、粒径を決定するために用いることができる。シェラー方程式は、式：
Figure 2008537765
（ここで、Ｂは最大の高さの半分におけるＸＲＤピークの幅であり、ｔは粒径である。）に従ってナノ結晶粒状サイズポリシリコン層内の粒径を測定するために用いることができる。典型的には、アニールする前のナノ結晶粒状サイズのポリシリコン層の最大粒径は、ＸＲＤで測定されたように約１５ｎｍ、ＴＥＭの断面顕微鏡法で測定されたように約３０ｎｍである。ＸＲＤ測定は、典型的には、粒径を過小評価し、ＴＥＭ測定は粒径を過大評価する。実際の粒径は、ＸＲＤとＴＥＭにより測定された値の間にある。
[0051]図４のステップ４０６に示されるように、ナノ結晶粒状サイズのポリシリコン層が上記本発明の実施形態によって堆積された後、ナノ結晶粒状サイズのポリシリコン層をアニールすることができる。アニールは、ナノ結晶粒状サイズのポリシリコン層内のドーパントを活性化するために用いることができる。ナノ結晶粒状サイズのポリシリコン層を、急速熱アニールチャンバを用いて約１０５０℃の基板支持体温度で３０秒間、又は炉内で約９００℃の温度で３０分間アニールすることができる。ナノ結晶粒状サイズのポリシリコン層は、アニール後、その粒径、ランダム粒子構造、膜の粗さ、膜厚均一性、膜等角性を維持する。好ましくは、基板全体にナノ結晶粒状サイズのポリシリコン層の屈折率の変動は０.１未満である。
[0052]前述は本発明の実施形態に関するが、本発明の他の多くの実施形態は本発明の基本的な範囲から逸脱することなく構成されてもよく、その範囲は以下の特許請求の範囲によって決定される。
図１は、本発明の一実施形態を示すフローチャートである。 図２は、本発明の実施形態によって堆積された層の屈折率と基板支持体温度を示すグラフである。 図３は、本発明の実施形態による半球粒状シリコン層を含む構造の断面図である。 図４は、本発明の他の実施形態を示すフローチャートである。 図５は、本発明の実施形態によって堆積された層のステップカバレッジと堆積速度を示すグラフである。 図６は、本発明の実施形態によって堆積された層の粗さと水素（Ｈ２）キャリヤガス濃度を示すグラフである。 図７は、本発明の実施形態によって堆積された層の粒径と堆積速度を示すグラフである。 図８Ａは、円柱ポリシリコン層（従来の技術）のＸＲＤスペクトルである。 図８Ｂは、本発明の実施形態によって堆積されたナノ結晶粒状サイズのポリシリコン層のＸＲＤスペクトルである。
符号の説明
３００…基板、３０２…ドープされた半球粒状シリコン層、３０４…誘電体層、３０６…ドープされたポリシリコン層。

Claims (20)

  1. 基板上に半球粒状シリコン層を形成する方法であって、
    シリコン含有前駆物質とキャリヤガスを単一基板化学気相堆積チャンバへ導入するステップと、
    該シリコン含有前駆物質を熱的に分解して、該基板上に半球粒状シリコン層を堆積させるステップであって、該基板が該チャンバ内の基板支持体上に支持され、該基板支持体が約６７０℃〜約７１０℃の温度に維持され、該チャンバが、該堆積の間、約１００トール〜約３５０トールの圧力に維持される、前記ステップと、
    を含む前記方法。
  2. 該シリコン含有前駆物質が約５０ｓｃｃｍ〜約４００ｓｃｃｍの流量で該チャンバに導入され、該キャリヤガスが約３０００ｓｃｃｍ〜約２００００ｓｃｃｍの流量で該チャンバに導入される、請求項１記載の方法。
  3. 該シリコン含有前駆物質がシラン又はジシランである、請求項１記載の方法。
  4. 該キャリヤガスが窒素（Ｎ２）を含む、請求項１記載の方法。
  5. 該キャリヤガスが水素（Ｈ２）を更に含む、請求項４記載の方法。
  6. 該半球粒状シリコン層の屈折率が約３.０〜約３.７である、請求項１記載の方法。
  7. 該半球粒状シリコン層が、約４５０オングストローム〜約７００オングストロームの粒径を有するシリコンを含む、請求項１記載の方法。
  8. 該半球粒状シリコン層をドープするステップを更に含む、請求項１記載の方法。
  9. 基板上にナノ結晶粒サイズのポリシリコン層を形成する方法であって、
    シリコン含有前駆物質とキャリヤガスを単一基板化学気相堆積チャンバへ導入するステップと、
    該シリコン含有前駆物質を熱的に分解して、該基板上にナノ結晶粒サイズのポリシリコン層を堆積させるステップであって、該基板が該チャンバ内の基板支持体上に支持され、該基板支持体が約７００℃〜約７３０℃の温度に維持され、該チャンバが、該堆積の間、約１５０トール〜約３５０トールの圧力に維持される、前記ステップと、
    該ナノ結晶粒サイズのポリシリコン層をアニールするステップと、
    を含む前記方法。
  10. 該ナノ結晶粒サイズのポリシリコン層を、該ナノ結晶粒サイズのポリシリコン層の該堆積中又は該堆積後にドープするステップを更に含む、請求項９記載の方法。
  11. 該シリコン含有前駆物質が、約７５０℃未満の基板支持体温度で約１ｅＶ未満の反応活性化エネルギーを有する、請求項９記載の方法。
  12. 該シリコン含有前駆物質がジシランであり、該キャリヤガスが窒素（Ｎ２）と水素（Ｈ２）を含む、請求項９記載の方法。
  13. 該ナノ結晶粒サイズのポリシリコン層が、約７０オングストローム〜約１２０オングストロームの粒径を有するシリコンを含む、請求項９記載の方法。
  14. 基板上にナノ結晶粒サイズのポリシリコン層を形成する方法であって、
    シリコン含有前駆物質とキャリヤガスを単一基板化学気相堆積チャンバへ導入するステップであって、該シリコン含有前駆物質が第一流量で該チャンバへ導入される前記ステップと、
    該シリコン含有前駆物質を熱的に分解して、該基板上にナノ結晶粒サイズのポリシリコン層を堆積させるステップであって、該基板が該チャンバ内の基板支持体上に支持され、該基板支持体が約７００℃〜約７３０℃の温度に維持され、該チャンバが、該堆積の間、約１５０トール〜約３５０トールの圧力に維持される、前記ステップと、
    該シリコン含有前駆物質の該単一基板化学気相堆積チャンバへの該流量を減少させ、該第一ナノ結晶粒サイズのシリコン層上に第二ナノ結晶粒サイズのポリシリコン層を堆積させるステップと、
    を含む前記方法。
  15. 該第一ナノ結晶粒サイズのポリシリコン層と第二ナノ結晶粒サイズのポリシリコン層を更にアニールするステップを含む、請求項１４記載の方法。
  16. 該第一ナノ結晶粒サイズのポリシリコン層と該第二ナノ結晶粒サイズのポリシリコン層を、該層の該堆積中又は該堆積後にドープするステップを更に含む、請求項１４記載の方法。
  17. 該第二ナノ結晶粒サイズのポリシリコン層が約３ｎｍ未満の表面粗さを有する、請求項１４記載の方法。
  18. 該シリコン含有前駆物質の該第一流量が約８０ｓｃｃｍ〜約２００ｓｃｃｍであり、該シリコン含有前駆物質の該流量を約１０ｓｃｃｍ〜約７０ｓｃｃｍに減少させる、請求項１４記載の方法。
  19. 該ナノ結晶粒サイズのポリシリコン層が、約７０オングストローム〜約１２０オングストロームの粒径を有するシリコンを含む、請求項１４記載の方法。
  20. 該シリコン含有前駆物質がジシランである、請求項１４記載の方法。
JP2008505327A 2005-04-05 2006-03-14 半球粒状シリコン及びナノ結晶粒サイズのポリシリコンのための単一ウエハ熱ｃｖｄプロセス Withdrawn JP2008537765A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/099,081 US7341907B2 (en) 2005-04-05 2005-04-05 Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
PCT/US2006/009118 WO2006107532A2 (en) 2005-04-05 2006-03-14 Single wafer thermal cvd processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon

Publications (1)

Publication Number Publication Date
JP2008537765A true JP2008537765A (ja) 2008-09-25

Family

ID=37071140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008505327A Withdrawn JP2008537765A (ja) 2005-04-05 2006-03-14 半球粒状シリコン及びナノ結晶粒サイズのポリシリコンのための単一ウエハ熱ｃｖｄプロセス

Country Status (6)

Country Link
US (1) US7341907B2 (ja)
EP (1) EP1866956A4 (ja)
JP (1) JP2008537765A (ja)
KR (1) KR20070107168A (ja)
CN (1) CN101467239A (ja)
WO (1) WO2006107532A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065698A (ja) * 2011-09-16 2013-04-11 Ricoh Co Ltd 電気−機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5090690B2 (ja) * 2006-08-28 2012-12-05 三菱電機株式会社 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
US20080067568A1 (en) * 2006-09-15 2008-03-20 Qimonda Ag Capacitor with hemispherical silicon-germanium grains and a method for making the same
JP4854591B2 (ja) * 2007-05-14 2012-01-18 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US20090163033A1 (en) * 2007-12-21 2009-06-25 Guowen Ding Methods for extending chamber component life time
SG156537A1 (en) * 2008-04-09 2009-11-26 Toshiba Matsushita Display Tec Methods of laser annealing a semiconductor layer and semiconductor devices produced thereby
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049801B1 (ko) * 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR101056428B1 (ko) * 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101110079B1 (ko) * 2009-04-28 2012-02-24 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
CN101993037A (zh) * 2009-08-20 2011-03-30 中芯国际集成电路制造(上海)有限公司 制造半导体集成电路的纳米晶硅结构的方法
KR101094295B1 (ko) * 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
US8912083B2 (en) 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes
US20130105806A1 (en) * 2011-11-01 2013-05-02 Guojun Liu Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods
US9728777B2 (en) 2013-07-26 2017-08-08 Nanoteck Instruments, Inc. Methods for mass-producing silicon nano powder and graphene-doped silicon nano powder
US10460932B2 (en) * 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
CN109950166B (zh) * 2019-03-11 2021-04-23 武汉新芯集成电路制造有限公司 晶粒尺寸的检测方法
CN110284117A (zh) * 2019-06-05 2019-09-27 瑞声科技(新加坡)有限公司 多晶硅薄膜的制造方法、多晶硅薄膜以及声学传感器
TW202218133A (zh) * 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
WO2024059012A1 (en) * 2022-09-15 2024-03-21 Lam Research Corporation Backside layer for a semiconductor substrate

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833545B2 (ja) * 1995-03-06 1998-12-09 日本電気株式会社 半導体装置の製造方法
US5658381A (en) * 1995-05-11 1997-08-19 Micron Technology, Inc. Method to form hemispherical grain (HSG) silicon by implant seeding followed by vacuum anneal
US5663090A (en) * 1995-06-29 1997-09-02 Micron Technology, Inc. Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMs
US5634974A (en) * 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
US5753559A (en) * 1996-01-16 1998-05-19 United Microelectronics Corporation Method for growing hemispherical grain silicon
US5691228A (en) * 1996-01-18 1997-11-25 Micron Technology, Inc. Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer
KR100219482B1 (ko) * 1996-05-23 1999-09-01 윤종용 반도체 메모리 장치의 커패시터 제조 방법
US5770500A (en) * 1996-11-15 1998-06-23 Micron Technology, Inc. Process for improving roughness of conductive layer
US5798280A (en) * 1996-12-02 1998-08-25 Micron Technology, Inc. Process for doping hemispherical grain silicon
JP3269531B2 (ja) * 1998-01-30 2002-03-25 日本電気株式会社 半導体装置の製造方法
CA2375138A1 (en) * 1999-06-03 2000-12-14 The Penn State Research Foundation Deposited thin film void-column network materials
KR100379331B1 (ko) * 2000-01-25 2003-04-10 주식회사 하이닉스반도체 커패시터 하부 전극 및 그 제조 방법
US6559039B2 (en) * 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
US7512380B2 (en) * 2001-08-17 2009-03-31 Intel Corporation Apparatus and methods for finding and using available transmission frequencies
US6991999B2 (en) * 2001-09-07 2006-01-31 Applied Materials, Inc. Bi-layer silicon film and method of fabrication
US20030124818A1 (en) * 2001-12-28 2003-07-03 Applied Materials, Inc. Method and apparatus for forming silicon containing films
US6782239B2 (en) * 2002-06-21 2004-08-24 Neuros Audio L.L.C. Wireless output input device player
US6982214B2 (en) * 2002-10-01 2006-01-03 Applied Materials, Inc. Method of forming a controlled and uniform lightly phosphorous doped silicon film
US8666524B2 (en) * 2003-01-02 2014-03-04 Catch Media, Inc. Portable music player and transmitter
KR100485386B1 (ko) * 2003-04-08 2005-04-27 삼성전자주식회사 금속막 증착용 조성물 및 이를 이용한 금속막 형성 방법
KR100575963B1 (ko) * 2003-12-31 2006-05-02 삼성전자주식회사 외부음향기기를 통해 음성신호와 알림음을 출력하는휴대폰 제어방법
US7396743B2 (en) * 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065698A (ja) * 2011-09-16 2013-04-11 Ricoh Co Ltd 電気−機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置

Also Published As

Publication number Publication date
KR20070107168A (ko) 2007-11-06
US7341907B2 (en) 2008-03-11
EP1866956A2 (en) 2007-12-19
WO2006107532A3 (en) 2009-02-12
WO2006107532A2 (en) 2006-10-12
CN101467239A (zh) 2009-06-24
EP1866956A4 (en) 2010-10-27
US20060223333A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
US7341907B2 (en) Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
US20210217611A1 (en) Methods of forming silicon nitride
US6962859B2 (en) Thin films and method of making them
US7370848B2 (en) Bubbler for substrate processing
JP4728953B2 (ja) 多結晶Ｓｉ含有膜の堆積方法
KR20140144222A (ko) 원자층 퇴적
JP2005536054A (ja) アモルファスケイ素含有膜の堆積
WO2004009861A2 (en) Method to form ultra high quality silicon-containing compound layers
US20190326110A1 (en) Sibn film for conformal hermetic dielectric encapsulation without direct rf exposure to underlying structure material
JP2003224126A (ja) 改善された薄い誘電性フィルムのシステムと方法
Hartmann et al. Cyclic Deposition/Etch processes for the formation of Si raised sources and drains in advanced MOSFETs
JP7425744B2 (ja) ホウ素核形成層を利用した低温モリブデン膜堆積
US20090078989A1 (en) Method of forming silicon nitride at low temperature, charge trap memory device including crystalline nano dots formed by using the same, and method of manufacturing the charge trap memory device
WO2019209289A1 (en) Low temperature molybdenum film depositon utilizing boron nucleation layers
KR20140112836A (ko) 나노 와이어 제조 방법
KR101046757B1 (ko) 반도체소자의 캐패시터 및 그 제조 방법
TW202240006A (zh) 保形且平滑之氮化鈦層及其形成方法
TW202035759A (zh) 金屬矽化物的選擇性沉積以及選擇性氧化物移除
US8685826B2 (en) Method for manufacturing nano-crystalline silicon material from chloride chemistries for the semiconductor integrated circuits
CN117980534A (zh) 用于包含硅和硼的膜的组合物及其使用方法
KR20090031193A (ko) 저온 실리콘 질화물 형성방법 및 이 방법으로 형성된결정질 나노 도트를 포함하는 전하 트랩형 메모리 소자 및그 제조방법
KR20050052569A (ko) 도핑 균일도를 향상시킨 캐패시터의 제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090602