JP2003224126A - 改善された薄い誘電性フィルムのシステムと方法 - Google Patents

改善された薄い誘電性フィルムのシステムと方法

Info

Publication number
JP2003224126A
JP2003224126A JP2002333209A JP2002333209A JP2003224126A JP 2003224126 A JP2003224126 A JP 2003224126A JP 2002333209 A JP2002333209 A JP 2002333209A JP 2002333209 A JP2002333209 A JP 2002333209A JP 2003224126 A JP2003224126 A JP 2003224126A
Authority
JP
Japan
Prior art keywords
silicon
precursor
sih
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002333209A
Other languages
English (en)
Inventor
Yoshihide Senzaki
佳秀 千崎
Robert B Herring
ビー ハーリング ロバート
Aubrey L Helms
エル ヘルムス オーブリー
Nick J Osborne
ジェイ オズボーン ニック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML US Inc
Original Assignee
ASML US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML US Inc filed Critical ASML US Inc
Publication of JP2003224126A publication Critical patent/JP2003224126A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • C23C16/402Silicon dioxide
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308Oxynitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/345Silicon nitride

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 ゲート、および他のICデバイスの誘電体用
の薄い誘電性フィルムを蒸着するシステムと方法。 【解決手段】 方法は、ホットウオール急速熱処理チャ
ンバ内に基板を供給するステップと、前記処理チャンバ
の圧力を約0.01から10トールに調節するステップと、約
550℃から900℃の温度で、塩素含有シリコン先駆物質を
アンモニアと反応させ、基板の表面上に窒化珪素フィル
ムを形成するステップと、を備える。前記塩素含有シリ
コン先駆物質は、SiH2Cl2、SiH3Cl、SiH
Cl3、SiCl4、Si2Cl6からなる群から選択して
もよい。前記塩素含有シリコン先駆物質は、SiH2
2(ジクロロシラン)であることが好ましい。前記塩
素含有シリコン先駆物質とアンモニアの比は、約1:3
から1:10が好ましい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般には半導体処
理に関し、より詳しくは、低圧ホットウオール急速熱処
理システム内で基板上に薄い誘電性フィルムを蒸着する
システムと方法に関する。
【0002】
【従来の技術】次世代半導体デバイスは、MOSトラン
ジスタのゲートとキャパシターの誘電体に薄い誘電性フ
ィルムを必要とする。集積回路デバイスの大きさが小さ
くなるにつれて、二酸化珪素(SiO2)等の従来の誘
電体は、その物理的限界に達する。例えば、20オングス
トローム以下の厚さでは、SiO2ゲート誘電体は、直
接的な電流のトンネル漏れによりもはや絶縁体として機
能しない。従って、SiO2誘電体は、デバイスの設計
と製造の限定要因の1つになり、高誘電定数の新しい誘
電性材料を得て、ゲート漏れ電流で妥協することなく高
キャパシタンスを与えることが求められている。
【0003】窒化珪素(Si34)は、トランジスタの
ゲートとキャパシターの誘電体として、酸化珪素の代替
と考えられてきた。窒化珪素の誘電定数は酸化珪素の約
2倍の約8で、窒化珪素は同等の酸化層よりずっと厚く
製造でき、しかも同じキャパシタンスを達成する。より
厚いフィルムは、薄いフィルムより製造が容易で、よい
電気特性がえられる。例えば、低い漏れ電流、高いブレ
ークダウン、ホウ素(ドーパント)の侵入に対するより
高い抵抗等である。サブ20Å厚さの窒化物フィルムの厚
さ均一性制御は、次世代ゲート誘電体の等価(equivalen
t)の酸化物厚さ(ETO)が15Åより薄くすることを要
求されるのと同じくらい困難である。
【0004】窒化珪素薄膜は、従来はバッチ炉で低圧で
ジクロロシラン(DSC)とアンモニアから製造され
る。各バッチは一度に複数の基板を処理できるが、蒸着
速度は極めて低く、例えば約5〜10Å/分である。急速
熱処理(RTP)は、集積回路(IC)製造で出てきた
技術であり、従来のバッチ炉処理の代替となる可能性が
ある。RTPは、処理サイクル時間がより短く、より良
い温度制御ができ、高いスループットを達成し、より良
いフィルムの均一性が得られる。RTPは、次世代ウェ
ハ製造が300mm直径に移行すると、アドバンスバッチ
処理と競合する可能性が有る。RTPの分かっている用
途には、薄いゲート誘電体形成、イオンインプランテー
ションアニール、ポリシリコン化学蒸着(CVD)、及
びチタン又はコバルトの珪素物の形成が含まれる。
【0005】米国特許第5,932,286号は、コールドウオ
ール急速熱CVD(RTCVD)システムで、加熱源と
して外部ランプを使用して、窒化珪素フィルムを蒸着す
る方法を開示する。ジクロロシランを使用するコールド
ウオールRTCVDシステムの1つの問題は、固形の塩
化アンモニウム(NH4Cl)が形成されることであ
る。これは蒸着プロセス中に起こる次の凝縮反応の結果
としてできる。
【0006】3SiH2Cl2+10NH3 → Si3
4+6NH4Cl+6H2
【0007】固体のNH4Clの形成は、蒸着したフィ
ルムの電気特性を劣化させ、蒸着プロセスのスループッ
トを減少させる。この問題を避けるため、従来のコール
ドウオールRTCVDシステムは、普通シリコンソース
として塩素を含まないシランを使用する。シランベース
の窒化物フィルムは、熱CVDにより700〜900℃で、又
はプラズマ強化CVD(PECVD)により200〜400℃
で蒸着されるが、これはSi34の化学量論制御のた
め、NH3対SiN4の高いガス流量比が必要である。更
に、キャパシターの用途はしばしば、平面でないデバイ
スの構成を必要とし、この場合キャパシター層の整合が
重要である。シランベースの窒化物フィルムの整合は、
ジクロロシラン(DSC)ベースの窒化物フィルムより
劣る。更に、シランから蒸着されたフィルムは、かなり
の量の水素、一般には約10原子%又はそれ以上、を含有
し、それが窒化物フィルムの電気特性を劣化させる。更
に、シリコン基板上にPECVDで蒸着されたシランベ
ースの窒化物フィルムは、シリコンとの界面が弱く、界
面で高いトラップ密度のために電気的に漏れを起こしや
すい。その結果、誘電体として従来の方法を使用して窒
化珪素フィルムを蒸着すると、DRAM記憶装置のキャ
パシターは均一性を損ない、リークの限度は約3.5〜4.0
nmである。従って、誘電体フィルムを形成する改善さ
れたシステムとプロセスが必要である。
【0008】
【発明が解決しようとする課題】従って、本発明の目的
は、ゲート、および他のICデバイスの誘電体用の薄い
誘電性フィルムを蒸着するシステムと方法を提供するこ
とである。本発明の他の目的は、塩素含有シリコンソー
スを使用して、これらのフィルムに優れた電気特性を与
えることである。
【0009】
【課題を解決するための手段】本発明のこれらおよび他
の目的は、低圧ホットウオール急速熱処理システムを使
用する本発明の蒸着方法により達成される。本発明の1
態様では、基板の表面上に窒化珪素フィルムを蒸着する
方法が提供される。
【0010】この方法は、ホットウオール急速熱処理チ
ャンバ内に基板を供給するステップと、前記処理チャン
バの圧力を約0.01から10トールに調節するステップと、
約550℃から900℃の温度で、塩素含有シリコン先駆物質
をアンモニアと反応させ、基板の表面上に窒化珪素フィ
ルムを形成するステップと、を備える。前記塩素含有シ
リコン先駆物質は、SiH2Cl2、SiH3Cl、Si
HCl3、SiCl4、Si2Cl6からなる群から選択し
てもよい。前記塩素含有シリコン先駆物質は、SiH2
Cl2(ジクロロシラン)であることが好ましい。前記
塩素含有シリコン先駆物質とアンモニアの比は、約1:
3から1:10が好ましい。
【0011】本発明の他の態様では、基板の表面上に高
温酸化珪素(HTO)フィルムを蒸着する方法が提供さ
れる。この方法は、ホットウオール急速熱処理チャンバ
内に基板を供給するステップと、前記処理チャンバの圧
力を約0.01から10トールに調節するステップと、約550
℃から1000℃の温度で、シリコン先駆物質(塩素含有シ
リコン先駆物質)をN2O、NO、O2又はこれらの任意
の組合わせ等の酸素含有先駆物質と反応させ、基板の表
面上に酸化珪素フィルムを形成するステップと、を備え
る。前記シリコン先駆物質は、SiH2Cl2、SiH3
Cl、SiHCl3、SiCl4、Si2Cl6、Si(O
254及びアミノシランからなる群から選択しても
よい。前記シリコン先駆物質は、SiH2Cl2(DC
S)であることが好ましい。前記シリコン先駆物質と酸
素含有ガスの比は、約1:3から1:10が好ましい。
【0012】本発明の他の態様では、基板の表面上に酸
窒化珪素フィルムを蒸着する方法が提供される。この方
法は、ホットウオール急速熱処理チャンバ内に基板を供
給するステップと、前記処理チャンバの圧力を約0.01か
ら10トールに調節するステップと、約550℃から1000℃
の温度で、シリコン先駆物質をアンモニアとN2Oの混
合物と反応させ、基板の表面上に酸窒化珪素フィルムを
形成するステップと、を備える。前記シリコン先駆物質
は、SiH2Cl2、SiH3Cl、SiHCl3、SiC
4、Si2Cl6、Si(OC254及びアミノシラン
からなる群から選択してもよい。前記塩素含有シリコン
先駆物質は、SiH2Cl2(DCS)であることが好ま
しい。前記塩素含有シリコン先駆物質と、NH3とN2Oの
混合物の比は、約1:3から1:10が好ましい。
【0013】本発明の更に他の態様では、基板の表面上
に酸化珪素と窒化珪素の多層フィルムを蒸着する方法が
提供される。この方法は、ホットウオール急速熱処理チ
ャンバ内に基板を供給するステップと、前記処理チャン
バの圧力を約0.01から10トールに調節するステップと、
約550℃から1000℃の温度で、シリコン先駆物質をN
2O、NO、O2又はこれらの任意の組合わせ等の酸素含
有先駆物質と反応させ、基板の表面上に酸化珪素フィル
ムを形成するステップと、約550℃から900℃の温度で、
シリコン先駆物質をアンモニアと反応させ、前記酸化珪
素フィルム上に窒化珪素を形成するステップと、を備え
る。
【0014】
【発明の実施の形態】これら及び他の本発明の目的は、
図面を参照し、本発明の発明の詳細な説明及び特許請求
の範囲を読めば、明らかになるであろう。
【0015】図1は、本発明の1実施の形態による低圧
ホットウオール急速熱処理反応器10の概略図である。ホ
ットウオールRTP反応器10は、チャンバ14を備え、そ
の中へ1つの基板20がロードされる。チャンバ14の壁は
水晶でできているのが好ましい。チャンバ14の上端部に
隣接して複数の加熱要素12が設けられる。好適な加熱要
素には、コンピュータ(図示せず)により制御される電
源と結合した抵抗加熱要素が有る。等温プレート13(水
晶でできているのが好ましい)が、チャンバ14の上端部
に隣接して内部に設けられる。加熱要素12と等温プレー
ト13は、RTP反応器10の加熱ソースとして作用する。
等温プレート13は、チャンバ14内又はチャンバ14の頂部
上に置くことができる。等温プレート13は、加熱要素12
から放射される熱線を受取り、2次熱線をチャンバ14内
へ放射する。等温プレート13は、基板20の表面上により
均一な熱分布を生じることができる。
【0016】ホットウオールRTP反応器10は更に、チ
ャンバ14の側壁に隣接して1つ又はそれ以上の断熱側壁
24を備える。加熱手段(図示せず)が、断熱側壁24とチ
ャンバ14の側壁の間に設けられ、チャンバ14の側壁を加
熱し、チャンバ14内のより正確な温度制御を行う。
【0017】1つの基板20がプラットホーム22により支
持され、該プラットホーム22はエレベーター26と結合
し、基板をチャンバ14に出し入れする。1つ又はそれ以
上のガス入口16がチャンバ14の側壁に配置され、1つ又
はそれ以上のガスマニホルド(図示せず)に接続され
る。該ガスマニホルドは、ガス又はガスの混合物をチャ
ンバ14内へ送る。各ガス入口16を通るガスの濃度と流量
は、処理の均一性を最適化するような反応ガスの流れと
濃度を生じるように選択される。排気ライン18が、チャ
ンバ14のガス入口16と反対側の側壁の設けられ、ポンプ
28に接続されて、チャンバ14を排気する。1つの特定の
ホットウオールRTP反応器を記載したが、本発明はこ
の特定の設計に限定されず、本発明で他のホットウオー
ルRTP反応器を使用しても良い。
【0018】本発明の1実施の形態では、図1に示すホ
ットウオールRTP反応器(これに限定されない)を使
用して塩素含有シリコン先駆物質とアンモニアを反応さ
せることにより、基板の表面上に窒化珪素フィルム(S
34)を蒸着する方法が提供される。
【0019】好適な塩素含有シリコン先駆物質には、S
iH2Cl2、SiH3Cl、SiHCl3、SiCl4
Si2Cl6、SiH4、及びアミノシランがあるが、こ
れらに限定されない。塩素含有シリコン先駆物質として
SiH2Cl2(DSC)を使用するのが好ましい。塩素
含有シリコン先駆物質とNH3の比は、約1:3から
1:10が好ましく、約1:5がより好ましい。
【0020】このプロセスは、約500℃より上の温度で
行われ、約550℃から900℃の温度で行うのが好ましく、
600℃から800℃がより好ましい。ホットウオール反応器
10のチャンバ14の圧力は、約0.01から10トールに調整さ
れるのが好ましく、約0.1から5トールがより好ましい。
基板上への窒化物フィルムの蒸着速度は、約15Å/分か
ら150Å/分が好ましい。窒化物フィルムの厚さ均一性
は、0.8%(1σ)以下にすることができる。
【0021】本発明の他の実施の形態では、図1に示す
ホットウオールRTP反応器10(これに限定されない)
を使用して、シリコン先駆物質と亜酸化窒素(N2O)
及び/又は一酸化窒素(NO)、及び又はO2を反応さ
せることにより、基板の表面上に高温酸化珪素フィルム
を蒸着する方法が提供される。
【0022】酸化物フィルムを蒸着するのに好適なシリ
コン先駆物質には、SiH2Cl2、SiH3Cl、Si
HCl3、SiCl4、Si2Cl6、SiH4、Si(O
254(TEOS)、及びアミノシランがある。シ
リコン先駆物質として、SiH2Cl2(DSC)を使用
することが好ましい。DSCとN2O、及び/又はN
O、及び/又はO2の比は、約1:3から1:10が好
ましく、約1:5がより好ましい。
【0023】このプロセスは、約550℃から1000℃の温
度で行うのが好ましく、600℃から900℃がより好まし
く、700℃から800℃が最も好ましい。ホットウオールRT
P反応器10のチャンバ14の圧力は、約0.01から10トール
に調整されるのが好ましく、約0.1から5トールがより好
ましい。
【0024】本発明者らは、薄い酸化物フィルムに窒素
を導入して、ゲート酸化物の特性を改善できることを見
出した。特に、本発明の1実施の形態では、フィルムに
窒素が導入され、これによりポリシリコンゲートからの
ホウ素の侵入の抑制を強化し、デバイスの信頼性を高め
ることを本発明者らは見出し、これは特に有利である。
しかし、酸化物フィルムに導入される窒素の量は、注意
深く制御する必要が有る。酸化物フィルムとシリコン基
板の間の界面に過度の量の窒素が有ると、デバイスの性
能を損なうからである。窒素は、約1から多くても10原
子%の量で導入される。
【0025】本発明の他の実施の形態では、図1に示す
ホットウオールRTP反応器10(これに限定されない)
を使用してシリコン先駆物質とNH3とN2Oの混合物を
反応させることにより、基板の表面上に酸窒化物フィル
ムを蒸着する方法が提供される。
【0026】本発明に使用する好適なシリコン先駆物質
には、SiH2Cl2、SiH3Cl、SiHCl3、Si
Cl4、Si2Cl6、SiH4、Si(OC254(T
EOS)、及びアミノシランがある。シリコン先駆物質
として、SiH2Cl2(DSC)を使用することが好ま
しい。DSCと、NH3とN2Oの混合物の比は、約1:
3から約1:10が好ましく、約1:5がより好まし
い。
【0027】このプロセスは、約550℃から1000℃の温
度で行うのが好ましく、700℃から800℃がより好まし
い。ホットウオール反応器10のチャンバ14の圧力は、約
0.01から10トールに調整されるのが好ましく、約0.1か
ら5.0トールがより好ましい。
【0028】本発明の他の実施の形態では、図1に示す
ホットウオールRTP反応器10(これに限定されない)
を使用して、基板の表面上に多層誘電性フィルムを蒸着
する方法が提供される。本方法は、まずシリコン先駆物
質をN2O、NO、O2又はこれらの任意の組合わせ等の
酸素含有先駆物質と反応させることにより、基板の表面
上に酸化物層を蒸着し、次にシリコン先駆物質をNH3
又はNH3とN2Oの混合物と反応させることにより、前
記酸化物層上に窒化物又は酸化物層を蒸着する。この実
施の形態では、本方法は、更にシリコン先駆物質を酸素
含有先駆物質と反応させることにより、窒化物層上に第
3の酸化物層を蒸着することを含んでも良い。
【0029】本発明により作られた誘電性フィルムは、
高いブレークダウン電圧、低い漏れ電流等の良い電気特
性を有する。これらの特性は、DRAMと不揮発性メモ
リーデバイスの絶縁体の用途に必要である。窒化物フィ
ルムの蒸着において、ホットウオールRTP反応器は、
固体のNH4Clの形成を抑制し、従って、形成された
フィルムの電気特性を強化する。
【0030】次の実施例は、本発明のシステムと方法を
例示するためのものであり、本発明の範囲を制限する意
図はない。実験において、フィルム厚さ、均一性、屈折
率は、偏光解析法により測定された(49点、3mm縁部
を除く)。フィルムの化学組成は、ラザフォード後方散
乱分光(RBS)と水素前方散乱分光(HFS)を使用
して解析された。酸化物/窒化物/酸化物積層フィルム
の深さプロファイルは、オージェ電子分光(AES)に
より解析された。SiO2上に蒸着された窒化物フィル
ムのステップカバレッジは、電子顕微鏡(SEM)の断
面走査により評価した。
【0031】実施例1 この例は、ジクロロシラン(DSC)とアンモニアから
の窒化珪素フィルムの低圧化学蒸着(LPCVD)を示
す。
【0032】40Åの窒化珪素フィルムが蒸着された。ウ
ェハの温度範囲約695℃から800℃、DSC:NH3の比
1:3(25〜75sccm)、圧力0.5トール以下とし
た。図3に示すように、735℃で10のウェハを連続で蒸着
し、平均厚さは40.7Å、ウェハ内均一性0.55%(1
σ)、ウェハ間均一性0.50%(1σ)であった。
【0033】薄いゲート誘電体の用途に、20Åの窒化珪
素が、700℃で厚さ均一性0.8%(1σ)で蒸着された。
【0034】より厚い窒化物フィルムもまた、屈折率測
定で、より正確に成長された。上の条件で30分までの過
度の蒸着は、窒化物フィルムの厚さが400から1000Åに
なり、屈折率は1.99から2.01になる。これは化学量論の
Si34の文献値2.00±0.01と一致する。RBS解析に
より、フィルム内のN:Si比は約1.3であることが分
かった。
【0035】表1は、ラザフォード後方散乱分光(RB
S)(Si、N、Cl)と水素前方散乱分光(HFS)
(H)を使用して組成分析をした結果を示す。比較のた
め、DSC:NH3の比は1:3から1:5まで変化さ
せ、蒸着温度は730℃から780℃まで変化させたが、屈折
率はほぼ一定に維持され、NとSiの比は、1.33又はそ
の近くに維持された。これらのフィルムで組成の重大な
変化は観察されなかった。フィルムの酸素レベルは、検
出限度(1原子%未満)以下であった。フィルムに導入
されるClのレベルは、蒸着温度が高くなると減少し
た。蒸着したフィルムの水素の導入は、与えられた条件
でシランから蒸着したフィルムのそれより低かった。
【0036】表1.RBSとHFSによるDSCベース
の窒化物フィルム組成の解析
【0037】図2は、695℃の15Å/分から800℃の89Å
/分までの窒化物蒸着速度を示すアレニウスプロットで
ある。このCVDプロセスの活性化エネルギー(Ea)
は、蒸着温度の逆数に対する蒸着速度のアレニウスプロ
ットから1.49eVと求められた。活性化エネルギーは、
バッチ炉のプロセスから計算された従来の値と同等であ
り、蒸着条件は表面反応で限定されることを示す。
【0038】図4は、上述した740℃で40Å蒸着の条件
の下で、パターン化した基板(Si上SiO2)上に蒸
着した窒化物フィルムの断面SEM写真である。このS
EM写真により、0.1mm幅より狭いアスペクト比が6ま
でのトレンチをコンフォーマルにカバーできることを表
す。
【0039】実施例2 この例は、大気中の熱酸化プロセスを示す。20Åのドラ
イ酸化物フィルムが、950℃30秒の酸化ステップで蒸着
された。酸化物フィルムの平均厚さは19.5Å、ウェハ内
均一性は平均0.64%(1σ)、ウェハ間均一性0.47%(1
σ)であった。図5は、10のウェハ上の20Åのドライ酸
化物フィルムの繰り返し性を示す図である。
【0040】一酸化窒素(NO)雰囲気中でのドライ酸
化を1050℃で20秒間行い、次に同じ温度で85秒間原位置
(in-situ)で再酸化した。
【0041】図6は、NO中で成長し、1050℃で再酸化
した25Åのドライ酸化物フィルムのSIMS深さプロフ
ァイルを示す。ピーク量3.8%の窒素がフィルムに導入
される。窒素のピークは、SiO2/Si界面より少し
上の約20Å深さにあることが示される。
【0042】実施例3 この実施例は、図1に示す種類のホットウオールRTP
反応器を使用して、基板上に多層フィルム(酸化物/窒
化物/酸化物)を原位置で連続して低圧化学蒸着した例
を示す。
【0043】反応ガスをDSC/NO2からDSC/N
3に切換え、次にDSC/NO2に切換えることによ
り、800℃で50Å酸化物(頂部)/80Å窒化物(中間)
/40Å酸化物(底部)の多層膜を蒸着した。図7は、17
0Åの多層フィルム(酸化物/窒化物/酸化物)のAE
S深さプロファイルを示す。
【0044】実施例4 この実施例は、本発明の方法により形成された多層誘電
性フィルムを示す。
【0045】図8は、本発明により形成された酸化物/
窒化物フィルムと従来の方法で形成されたフィルムの電
流密度とETOの関係を示す図である。表2は、多層フ
ィルムの電気特性の一覧表である。図8と表2から、本
発明による薄いゲート酸化物−窒化物(ON)積層の用
途のDSCベースの窒化物フィルムは、シランベースの
窒化物フィルムと比較して優れた電気特性を有すること
が分かる。
【0046】表2.酸化物/窒化物積層フィルムの電気
特性
【0047】次の表3は、基板上に多層フィルムを蒸着
するために本発明の方法を使用した他の1組の実験を要
約する。シリコン基板上にDSCとSiH4から20Å厚
さの窒化物フィルムを成長させた。
【0048】表3.酸化物/窒化物積層と窒化物フィル
ムの電気特性
【0049】図9Aと9Bは、それぞれ本発明の1実施
の形態により、表3のNo.15のウェハ上に蒸着したフィ
ルムのC−V曲線とI−V曲線を示す。22ÅのETOがC
−V測定(図9A)から誘導された。このフィルムの電
流密度は、−1.5Vで5.02×10-4A/cm2であった(図
9B)。 図10Aと10Bは、それぞれ従来の方法を
使用して、表3のNo.13のウェハ上に蒸着したフィルム
のC−V曲線とI−V曲線を示す。20Åシランベースの窒
化物(ウェハNo.13)では、キャパシタンスの累積は見
られず、電流密度は−1.5Vで8.12A/cm2であった
(図10B)。表3、図9A−9B、図10A−10B
に示すウェハNo.15とNo.13上のフィルムの特性を比較す
ると、本発明のDSCベースの窒化物フィルムは、シラ
ンベースの窒化物フィルムよりより良い電気特性を示す
ことが分かる。DSCベースの窒化物フィルムが、シラ
ンベースの窒化物フィルムより電気特性がよい1つの理
由は、本発明によりSi34の化学量論制御が容易であ
り、蒸着フィルム中に水素の導入が少ないことによる。
【0050】表4は、p−型基板上に窒化物と酸化物フ
ィルムを蒸着するため本発明の1実施の形態による方法
を使用した他の実験の組について要約する。8インチの
p−型高品位ウェハ上にDSCから15Å厚さの窒化物フ
ィルムとドライ酸化物フィルムを成長させ、NMOSを
形成させた。
【0051】表4.NMOS用フィルムの処理条件と電
気特性
【0052】図11Aと11Bは、それぞれ本発明の1
実施の形態により、表4のNo.9のウェハ上に蒸着したフ
ィルムのC−V曲線とI−V曲線を示す。図12は、表4
のウェハNo.1−13上に形成された窒化物又は酸化物フィ
ルムの電流密度とETOの関係を示す図である。表4、
図11A−11B、図12から、本発明により蒸着した
誘電性フィルムは、優れた電気特性を示すことが分か
る。
【0053】実施例5 この実施例は、本発明の方法により形成された多層誘電
性フィルムの他の組と、これらのホウ素阻止効果を示
す。表5は、n−型基板上に窒化物フィルムと窒化物/
酸化物フィルムを蒸着するため本発明の1実施の形態に
よる実験について要約する。8インチのp−型高品位ウ
ェハ上にDSCとSiH4から窒化物フィルムとドライ
酸化物フィルムを成長させ、NMOSを形成させた。
【0054】表5.PMOS用フィルムの処理条件と電
気特性
【0055】図13は、本発明の1実施の形態により、
表5のウェハNo.1−6上に蒸着したフィルムのVfbと
アニール温度の関係を示す図である。図14〜19は、
それぞれ表5のウェハNo.1−6上に蒸着したフィルムの
V−C曲線を示す図である。表5、図14−19、か
ら、本発明により蒸着した誘電性フィルムは、優れた電
気特性を示すことが分かる。
【0056】本発明の特定の実施の形態と実施例の記載
は、例示と説明のためのものであり、それにより本発明
を制限することを意図していない。ここに開示した通り
の形式に限定することを意図していない。上述した教示
により、多くの変形、実施の形態、変形が可能である。
本発明の範囲は、ここの開示した一般的な領域と、特許
請求の範囲と、その均等範囲を含む。
【図面の簡単な説明】
【図1】本発明の1実施例による低圧ホットウオール急
速熱処理反応器の概略図である。
【図2】本発明の1実施例による、ジクロロシラン(D
SC)とアンモニア(NH3)から、DSC:NH3の比
1:3、圧力0.5トールでの窒化珪素(Si34)の蒸
着速度を示す図である。
【図3】本発明の1実施例による、10のウェハ上に40
ÅのSi34を蒸着するときの厚さと均一性についての
繰り返し性試験を示す。
【図4】本発明の1実施例による、パターン化した基板
上にSi34フィルムをを蒸着したSEM断面写真であ
る。
【図5】本発明の1実施例による、10のウェハ上に20
Åのドライ酸化物フィルムを蒸着するときの厚さと均一
性についての繰り返し性試験を示す。
【図6】一酸化窒素(NO)中で成長し、1050℃で再酸
化させた25Åのドライ酸化物フィルムのSIMS深さプ
ロファイルを示す。
【図7】高温の酸化珪素と窒化珪素の積層フィルム(H
TO/Si34/HTO)(170Å)のAES深さプロ
ファイルを示す。
【図8】本発明により形成された酸化物/窒化物フィル
ムと従来の方法で形成されたフィルムについての、電流
密度と等価の酸化物厚さ(ETO)の関係を示す図であ
る。
【図9A】本発明の1実施例による、表3のウェハNo.1
5上に蒸着されたフィルムのC−V曲線である。
【図9B】本発明の1実施例による、表3のウェハNo.1
5上に蒸着されたフィルムのI−V曲線である。
【図10A】従来技術による、表3のウェハNo.13上に
蒸着されたフィルムのC−V曲線である。
【図10B】従来技術による、表3のウェハNo.13上に
蒸着されたフィルムのI−V曲線である。
【図11A】本発明の1実施例による、表4のウェハN
o.9上に蒸着されたフィルムのC−V曲線である。
【図11B】本発明の1実施例による、表4のウェハN
o.9上に蒸着されたフィルムのI−V曲線である。
【図12】本発明の1実施例による、表4のウェハNo.1
−13上に形成された窒化物又は酸化物フィルムの電流密
度とETOの関係を示す曲線である。
【図13】本発明の1実施例による、表5のウェハNo.1
−6上に蒸着されたフィルムのVfbとアニール温度の
関係を示す曲線である。
【図14】本発明の1実施例による、表5のウェハNo.1
上に蒸着されたフィルムのV−C曲線である。
【図15】本発明の1実施例による、表5のウェハNo.2
上に蒸着されたフィルムのV−C曲線である。
【図16】本発明の1実施例による、表5のウェハNo.3
上に蒸着されたフィルムのV−C曲線である。
【図17】本発明の1実施例による、表5のウェハNo.4
上に蒸着されたフィルムのV−C曲線である。
【図18】本発明の1実施例による、表5のウェハNo.5
上に蒸着されたフィルムのV−C曲線である。
【図19】本発明の1実施例による、表5のウェハNo.6
上に蒸着されたフィルムのV−C曲線である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成14年11月26日(2002.11.
26)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
フロントページの続き (72)発明者 ロバート ビー ハーリング アメリカ合衆国 カリフォルニア州 95129−4039 サン ホセ クイーン ア ン ドライヴ 1116 (72)発明者 オーブリー エル ヘルムス アメリカ合衆国 カリフォルニア州 95032 ロス ガトス チェリー ブラッ サム レーン 106 (72)発明者 ニック ジェイ オズボーン アメリカ合衆国 カリフォルニア州 97024 ロス アルトス ヒルズ ヒルト ップ ドライヴ 11872 Fターム(参考) 4K030 AA03 AA06 AA13 AA14 BA40 BA44 BB12 JA09 JA10 5F038 AC05 AC15 EZ17 EZ20 5F058 BA01 BA11 BA20 BC11 BD10 BF04 BF24 5F140 AA28 AA39 BA01 BD01 BD02 BD06 BD07 BD09 BD10 BE07 BE09 BE10 BE19

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 基板の表面上に誘電性フィルムを蒸着す
    る方法において、 ホットウオール急速熱処理チャンバ内に基板を供給する
    ステップと、 塩素含有シリコン先駆物質をアンモニア及び/又は酸素
    含有先駆物質と反応させ、基板の表面上に誘電性フィル
    ムを形成するステップと、を備えることを特徴とする方
    法。
  2. 【請求項2】 前記処理チャンバは約0.01から10トール
    の圧力に保持され、前記塩素含有シリコン先駆物質とア
    ンモニアの比が約1:3から約1:10で、約550℃か
    ら900℃の温度で、前記塩素含有シリコン先駆物質をア
    ンモニアと反応させ、前記基板上に窒化珪素フィルムを
    形成する請求項1に記載の方法。
  3. 【請求項3】 前記処理チャンバは約0.1から約5トー
    ルの圧力に保持され、約600℃から800℃の温度範囲で、
    前記塩素含有シリコン先駆物質をアンモニアと反応させ
    る請求項1に記載の方法。
  4. 【請求項4】 前記塩素含有シリコン先駆物質は、Si
    2Cl2、SiH3Cl、SiHCl3、SiCl4、S
    2Cl6からなる群から選択される請求項1乃至3の何
    れか1項に記載の方法。
  5. 【請求項5】 前記処理チャンバは約0.01から10トール
    の圧力に保持され、前記シリコン先駆物質と酸素含有先
    駆物質の比が約1:3から約1:10で、約550℃から1
    000℃の温度で、前記シリコン先駆物質を前記酸素含有
    先駆物質と反応させ、前記基板上に酸化珪素フィルムを
    形成する請求項1に記載の方法。
  6. 【請求項6】 前記処理チャンバは約0.1から約5トー
    ルの圧力に保持され、約600℃から800℃の温度で、前記
    シリコン先駆物質を前記酸素含有先駆物質と反応させる
    請求項5に記載の方法。
  7. 【請求項7】 前記シリコン先駆物質は、SiH2
    2、SiH3Cl、SiClH3、SiCl4、Si2
    6、SiH4、Si(OC254、アミノシランから
    なる群から選択され、前記酸素含有先駆物質は、N
    2O、NO、O2又はこれらの任意の組合わせからなる群
    から選択される請求項5又は6に記載の方法。
  8. 【請求項8】 前記処理チャンバは約0.01から10トール
    の圧力に保持され、前記シリコン先駆物質とアンモニア
    及びN2Oの比が約1:3から約1:10で、約550℃か
    ら1000℃の温度で、前記シリコン先駆物質をアンモニア
    及びN2Oと反応させ、前記基板上に酸窒化珪素フィル
    ムを形成する請求項1に記載の方法。
  9. 【請求項9】 前記処理チャンバは約0.1から5トールの
    圧力に保持され、約600℃から900℃の温度で、前記シリ
    コン先駆物質をアンモニア及びN2Oと反応させる請求
    項8に記載の方法。
  10. 【請求項10】 前記シリコン先駆物質は、SiH2
    2、SiH3Cl、SiClH3、SiCl4、Si2
    6、SiH4、Si(OC254、及びアミノシラン
    からなる群から選択される請求項9に記載の方法。
  11. 【請求項11】 基板の表面上に酸化珪素と窒化珪素の
    多層フィルムを蒸着する方法において、 ホットウオール急速熱処理チャンバ内に基板を供給する
    ステップと、 前記処理チャンバの圧力を約0.01から10トールの範囲に
    調節するステップと、 約550℃から1000℃の範囲の温度で、シリコン先駆物質
    を、N2O、NO、O2、及びこれらの任意の組合わせか
    らなる群から選択される酸素含有先駆物質と反応させ、
    基板の表面上に酸化珪素フィルムを形成するステップ
    と、 約550℃から1000℃の範囲の温度で、シリコン先駆物質
    をアンモニアと反応させ、前記酸化珪素フィルム上に窒
    化珪素を形成するステップと、を備えることを特徴とす
    る方法。
  12. 【請求項12】 前記酸素含有先駆物質と反応させる前
    記シリコン先駆物質は、SiH2Cl2、SiH3Cl、
    SiHCl3、SiCl4、Si2Cl6、SiH4、Si
    (OC254及びアミノシランからなる群から選択さ
    る請求項11に記載の方法。
  13. 【請求項13】 アンモニアと反応させる前記シリコン
    先駆物質は、SiH 2Cl2、SiH3Cl、SiHC
    3、SiCl4、Si2Cl6、SiH4、Si(OC2
    54、及びアミノシランからなる群から選択さる請求項
    11に記載の方法。
  14. 【請求項14】 前記シリコン先駆物質は、SiH2
    2(ジクロロシラン)である請求項1乃至13の何れ
    か1項に記載の方法。
JP2002333209A 2001-11-16 2002-11-18 改善された薄い誘電性フィルムのシステムと方法 Pending JP2003224126A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US33239701P 2001-11-16 2001-11-16
US60/332397 2001-11-16
US10/106677 2002-03-25
US10/106,677 US20030104707A1 (en) 2001-11-16 2002-03-25 System and method for improved thin dielectric films

Publications (1)

Publication Number Publication Date
JP2003224126A true JP2003224126A (ja) 2003-08-08

Family

ID=26803897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002333209A Pending JP2003224126A (ja) 2001-11-16 2002-11-18 改善された薄い誘電性フィルムのシステムと方法

Country Status (6)

Country Link
US (1) US20030104707A1 (ja)
EP (1) EP1312697A1 (ja)
JP (1) JP2003224126A (ja)
KR (1) KR20030041088A (ja)
SG (1) SG116470A1 (ja)
TW (1) TW200300460A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200424343A (en) * 2002-09-05 2004-11-16 Asml Us Inc Low temperature deposition of silicon based thin films by single-wafer hot-wall rapid thermal chemical vapor deposition
US20050227017A1 (en) * 2003-10-31 2005-10-13 Yoshihide Senzaki Low temperature deposition of silicon nitride
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US7601652B2 (en) * 2005-06-21 2009-10-13 Applied Materials, Inc. Method for treating substrates and films with photoexcitation
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US20060286819A1 (en) * 2005-06-21 2006-12-21 Applied Materials, Inc. Method for silicon based dielectric deposition and clean with photoexcitation
US20060286774A1 (en) * 2005-06-21 2006-12-21 Applied Materials. Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US20070004141A1 (en) * 2005-07-04 2007-01-04 Hynix Semiconductor Inc. Method of manufacturing flash memory device
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US9876097B2 (en) 2016-06-14 2018-01-23 International Business Machines Corporation Selectively formed gate sidewall spacer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4239811A (en) * 1979-08-16 1980-12-16 International Business Machines Corporation Low pressure chemical vapor deposition of silicon dioxide with oxygen enhancement of the chlorosilane-nitrous oxide reaction
US4725560A (en) * 1986-09-08 1988-02-16 International Business Machines Corp. Silicon oxynitride storage node dielectric
US5032545A (en) * 1990-10-30 1991-07-16 Micron Technology, Inc. Process for preventing a native oxide from forming on the surface of a semiconductor material and integrated circuit capacitors produced thereby
US6114662A (en) * 1997-06-05 2000-09-05 International Business Machines Corporation Continual flow rapid thermal processing apparatus and method
US20010003381A1 (en) * 1998-05-20 2001-06-14 Marius Orlowski Method to locate particles of a predetermined species within a solid and resulting structures
JP3350478B2 (ja) * 1999-04-21 2002-11-25 宮城沖電気株式会社 半導体素子の製造方法
US6825081B2 (en) * 2001-07-24 2004-11-30 Micron Technology, Inc. Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors
US6548422B1 (en) * 2001-09-27 2003-04-15 Agere Systems, Inc. Method and structure for oxide/silicon nitride interface substructure improvements

Also Published As

Publication number Publication date
KR20030041088A (ko) 2003-05-23
EP1312697A1 (en) 2003-05-21
US20030104707A1 (en) 2003-06-05
TW200300460A (en) 2003-06-01
SG116470A1 (en) 2005-11-28

Similar Documents

Publication Publication Date Title
US11651955B2 (en) Methods of forming silicon nitride including plasma exposure
US7964513B2 (en) Method to form ultra high quality silicon-containing compound layers
US7563715B2 (en) Method of producing thin films
TWI330391B (en) Method for producing gate stack sidewall spacers
JP4685104B2 (ja) 低温シリコン化合物堆積
US7365029B2 (en) Method for silicon nitride chemical vapor deposition
TWI345592B (en) Process for producing silicon oxide films from organoaminosilane precursors
US7994070B1 (en) Low-temperature dielectric film formation by chemical vapor deposition
US7629267B2 (en) High stress nitride film and method for formation thereof
US7659158B2 (en) Atomic layer deposition processes for non-volatile memory devices
US6268299B1 (en) Variable stoichiometry silicon nitride barrier films for tunable etch selectivity and enhanced hyrogen permeability
JP2008537765A (ja) 半球粒状シリコン及びナノ結晶粒サイズのポリシリコンのための単一ウエハ熱cvdプロセス
JP2009512188A (ja) ドープされた窒化シリコン膜の低温堆積のための方法及び装置
KR20060054387A (ko) 증착 전 게르마늄 표면 처리 방법
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
JP2009158927A (ja) Ald法又はcvd法による金属含有膜の調製
US7279392B2 (en) Thin film structure, capacitor, and methods for forming the same
JP2003224126A (ja) 改善された薄い誘電性フィルムのシステムと方法
US20050045092A1 (en) Method of multi-element compound deposition by atomic layer deposition for IC barrier layer applications
Lee et al. Equivalent oxide thickness reduction of interpoly dielectric using ALD-Al 2 O 3 for flash device application
US20220388033A1 (en) Precursors for depositing films with high elastic modulus
KR101046757B1 (ko) 반도체소자의 캐패시터 및 그 제조 방법
CN1420533A (zh) 用于提高介电薄膜的系统和方法
Chatham et al. Low-temperature deposition of silicon dioxide and silicon nitride for dual spacer application
Senzaki et al. Ultrathin Si3N4 Films Deposited From Dichlorosilane For Gate Dielectrics Using Single-Wafer Hot-Wall Rapid Thermal CVD

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040510

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040830