CN1420533A - 用于提高介电薄膜的系统和方法 - Google Patents

用于提高介电薄膜的系统和方法 Download PDF

Info

Publication number
CN1420533A
CN1420533A CN 02157580 CN02157580A CN1420533A CN 1420533 A CN1420533 A CN 1420533A CN 02157580 CN02157580 CN 02157580 CN 02157580 A CN02157580 A CN 02157580A CN 1420533 A CN1420533 A CN 1420533A
Authority
CN
China
Prior art keywords
sih
silicon
precursor
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 02157580
Other languages
English (en)
Inventor
千崎佳秀
R·B·赫林
A·L·赫尔姆斯
N·J·奥斯博恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML US Inc
Original Assignee
ASML US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML US Inc filed Critical ASML US Inc
Publication of CN1420533A publication Critical patent/CN1420533A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

提供一种在基片的表面上淀积介电膜例如氮化硅、氧化物、氮氧化物和多层薄膜的方法。方法包括在热壁快速热处理室中提供基片，并采用硅前体以在基片上形成介电膜。

Description

用于提高介电薄膜的系统和方法
相关申请交叉参考
本申请要求2001年11月16日提交的美国未审申请No.60/332397和2002年3月25日提交的美国专利申请No.10/106677的优先权，其公开内容在此完整地结合入本文作为参考。
发明领域
本发明涉及半导体工艺，更具体地本发明涉及一种用于在低压、热壁、快速热处理的系统中在基片上淀积介电薄膜的系统和方法。
发明背景
未来的半导体器件的生产需要一种用于MOS晶体管的栅极和电容器电介质的介电薄膜。随着集成电路器件的尺寸缩小，常规的电介质例如二氧化硅(SiO2)将到达它的物理极限。例如，由于直接电流的隧道泄漏，低于20埃的厚度，SiO2栅电介质就不再具有绝缘膜的功能。因此，SiO2电介质就很快成为器件设计和制造中的一个限制因数，积极地寻找一种具有高介电常数的新的电介质材料以便提供高电容而不损害栅极漏电流。
已经公认氮化硅(Si3N4)是作为晶体管栅介质和电容器介质的氧化硅的替代物之一。氮化硅具有大约8的介电常数，几乎是氧化硅的两倍，可以制造出比相应的氧化层更厚的氮化硅，而仍然可以获得相同的电容。较厚的薄膜比较薄的薄膜更容易制造并获得较好的电特性，例如较低的漏电流、较高的击穿、以及对于硼(杂质)渗透的更高的阻抗等等。与未来的栅介质的相等的氧化物厚度(EOT)需要小于15Å一样，低于20Å厚度的氮化物薄膜的均匀厚度控制是至关重要的。
在成批的炉子中传统地在低压下从二氯硅烷(DCS)和氨中制造氮化硅薄膜。当每一批同时处理多个基片时，淀积速率非常低，例如大约5-10Å/分钟。快速热处理(RTP)是在集成电路(IC)制造中的突出技术和用于常规的成批炉子处理的潜在的替代方法。RTP需要较短的处理循环时间并提供较好的温度控制，其有助于获得较高的产量和较好的薄膜一致性。当未来的晶片制造到达300mm的直径尺寸时，RTP具有与先进的批处理一样的竞争潜能。RTP公知的应用包括薄膜栅介质的形成、离子注入退火、多晶硅化学气相淀积(CVD)、以及硅化钛或硅化钴的形成。
美国专利No.5932286描述了一种在采用外设灯作为热源的冷壁快速热CVD(RTCVD)系统中淀积氮化硅薄膜的方法。使用二氯硅烷的冷壁RTCVD系统的一个问题是在淀积处理期间产生的作为下列缩合反应的产品的固态氯化铵(NH4Cl)的形成：
固态NH4Cl的形成降低了淀积薄膜的电性质并减少淀积过程的产量。为了避免这种问题，现有技术冷壁RTCVD系统的通常使用不含氯的硅烷作为硅源。通常通过热CVD)在700-900℃下或者通过等离子增强CVD(PECVD)在200-400℃下淀积硅烷基氮化物薄膜，其需要NH3到SiH4的高气流速比来进行Si3N4的化学计量控制。此外，电容器应用常常需要得平面器件结构，此结构中共形(conformality)的电容器层是重要的。共形的硅烷基氮化物薄膜不如共形的二氯硅烷(DCS)基氮化物薄膜。进一步地，由硅烷淀积的薄膜包含显著数量的氢、典型地为大约10原子％或更高，其降低了氮化物膜的电特性。此外，在硅基片上通过PECVD淀积的硅烷基氮化物膜与硅具有低劣的界面并且由于界面处的高陷阱密度而出现漏电。结果，当采用通过现有技术方法淀积的氮化硅膜作为介质时，DRAM存储电容器将承受大约3.5-4.0nm的均匀性限制和漏电流限制。因此，需要用于形成介电膜的改进系统和工艺。
发明的概述
因此，本发明的一个目的是提供一种用于淀积用于栅极、电容器和其它IC器件的介电膜的系统和方法。
本发明的另一个目的是提供一种采用含氯硅源的淀积介电膜的系统和方法以便提供适合于这些薄膜的优良的电特性。
通过采用低压热壁快速热处理系统的本淀积方法可以实现本发明的这些和其它目的。在本发明的一个实施方案中，提供一种在基片的表面上淀积氮化硅膜的方法。方法包括在热壁快速热处理室中提供基片；调整处理室的压力到从大约0.01至10乇的范围；使含氯硅前体与氨在550℃至900℃的温度下反应以在基片上形成氮化硅膜。含氯硅前体可以从SiH2Cl2、SiH3Cl、SiHCl3、SiCl4和Si2Cl6中选择。含氯硅前体优选SiH2Cl2(DCS)。含氯硅前体与氨的比率优选从大约1∶3至1∶10。
在本发明的另一个实施方案中，提供一种在基片的表面上淀积高温氧化硅(HTO)的方法。方法包括在热壁快速热处理室中提供基片；调整处理室的压力到从大约0.01乇至10乇的范围；使硅前体与含有例如N2O、NO、O2或它们的任何组合的含氧前体在550℃至1000℃的温度下反应以在基片上形成氧化硅膜。硅前体可以从SiH2Cl2、SiH3Cl、SiClH3、SiCl4、SiCl6、SiH4、Si(OC2H6)4和氨基硅烷中选择。硅前体优选SiH2Cl2(DCS)。硅前体与含氧气体的比率优选从大约1∶3至1∶10的范围。
在又一实施方案中，提供一种在基片的表面上淀积氮氧化物膜的方法。方法包括在热壁快速热处理室中提供基片；调整热壁淀积处理室的压力到从大约0.1乇至10乇的范围；使硅前体与氨和N2O的混合物在550至1000℃的温度下反应以在基片上形成氮氧化物膜。硅前体可以从SiH2Cl2、SiH3Cl、SiClH3、SiCl4、Si2Cl6、SiH4、Si(OC2H5)4和氨基硅烷中选择，优选SiH2Cl2(DCS)。硅前体与NH3和N2O的混合物的比率优选从大约1∶3至1∶10。
在本发明的再一个实施方案中，提供一种在基片的表面上淀积多层氧化硅和氮化硅膜的方法。方法包括在热壁快速热处理室中提供基片；调整处理室的压力到从大约0.01至10乇的范围；使含硅前体与含氧前体例如N2O、NO、O2或它们的任何组合在550℃至1000℃的温度下反应以在基片上形成氧化硅膜，使硅前体与氨在550℃至900℃范围的温度下反应以在氧化硅膜之上形成氮化硅膜。
                附图的简要描述
本发明的这些和其它目的可以通过阅读下面提供的本发明的详细描述和附加的权利要求书并参照附图更好地理解，其中：
图1简要地示出根据本发明的一个实施方案的低压热壁快速热处理反应器。
图2是说明根据本发明的一个实施方案在0.5乇的压力下从二氯硅烷(DCS)与氨(NH3)(二者之比为1∶3)淀积氮化硅(Si3N4)的速率简图。
图3是说明根据本发明的一个实施方案在10个晶片上淀积40ÅSi3N4薄膜的有关薄膜的厚度和均匀性的重复测试图。
图4示出根据本发明的一个实施方案在构图的基片上淀积的Si3N4薄膜的SEM图象的剖面图。
图5是说明根据本发明的一个实施方案用于生长20Å干氧化物膜的有关薄膜的厚度和均匀性的重复检测图。
图6是说明随后通过在氧化氮(NO)中生长并于1050℃再氧化的25Å干氧化物膜的SIMS深度剖面图。
图7是170Å高温氧化物一氮化硅层叠膜(HTO/Si3N4/HTO)的AES深度剖面图。
图8是说明由本发明形成的氧化物/氮化物膜和通过现有技术方法形成的薄膜的电流密度与相同氧化物厚度(EOT)的关系图。
图9A和9B是分别说明根据本发明的一个实施方案在表3中的晶片No.15上淀积的薄膜的C-V曲线和I-V曲线图。
图10A和10B分别是说明采用现有技术方法在表3中的晶片No.13上淀积的薄膜的C-V曲线和I-V曲线图。
图11A和11B是分别说明根据本发明的一个实施方案在表4中的晶片No.9上淀积的薄膜的C-V曲线和I-V曲线图。
图12是说明根据本发明的一个实施方案在表4中的晶片No.1-13上形成的氮化物或氧化物膜的EOT与电流密度关系图。
图13是说明根据本发明的一个实施方案在表5中的晶片No.1-6上淀积的薄膜的Vfb与退火温度的关系图。
图14-19是分别说明根据本发明的一个实施方案在表5中的晶片No.1-6上淀积的薄膜的V-C曲线图。
本发明的详细描述
图1简要地示出根据本发明的一个实施方案的低压热壁快速热处理反应器10。热壁RTP反应器10包括内部承载单一晶片20的室14。室14的壁优选石英制成。靠近室14的上端设置多个加热元件12。适合的加热元件包括与计算机(未示出)控制的电源耦合的电阻加热元件。在室14的内部和靠近其上端设置优选石英制成的恒温板13。加热元件12和恒温板13作为RTP反应器10使用的热源。恒温板13可以放置在室14中或在室14的顶部。恒温板13接收从加热元件12辐射的热射线并将二次热射线辐射进入室14。恒温板13能够在基片20的表面产生更加均匀的热分布。
热壁RTP反应器10还包括靠近室14的侧壁的一个或多个绝缘侧壁24。在绝缘侧壁24和室14的侧壁之间提供有热装置(未示出)以便加热室14的侧壁以更加精确地控制室14之中的温度。
由与升降器26连接的平台22支撑单一基片20，该升降器用于将基片20送入并移出室14。在室14的侧壁处设置并连接到一个或多个将气体中的一种气体或混合物送入室14的气体导管(未示出)的一个或多个气体入口16。选择通过每个气体入口16的气体浓度和流速以便产生优化工艺均匀性的反应气体流和浓度。排气管18设置在室14的与气体入口16相对的侧壁处并连接到泵28用于从室14排气。虽然已经描述了一种具体的热壁RTP反应器，但本发明并不限制于这种具体的设计，并且其它热壁RTP反应器可以应用在本发明中。
在一个实施方案中，本发明提供一种通过采用低压热壁RTP反应器例如但不限制于图1中所示的反应器例子、使含硅前体的氯与氨反应在基片的表面上淀积氮化硅(Si3N4)膜的方法。
用于淀积氮化物膜采用的适合的含前体的氯包括，但不限制于：SiH2Cl2、SiH3Cl、SiHCl3、SiCl4、Si2Cl6、SiH4和氨硅烷。优选采用SiH2Cl2(DCS)作为含有前体的氯。DCS与NH3的比率优选为大约1∶3至1∶10，最好为大约1∶5。
优选在高于大约500℃的温度下进行处理，更加优选在大约550℃至900℃的范围，最好为大约600℃至800℃的温度。热壁反应器10的室14的压力优选调整到大约0.01至10乇的范围，更优选为大约0.1至5乇。
在基片上的氮化物膜的淀积速率优选为从大约15Å/min至150Å/min。可以获得低于0.8％(1σ)的氮化物膜的厚度均匀度。
在另一个实施方案中，本发明提供一种通过采用低压热壁RTP反应器，例如但不局限于图1所示的反应器，使硅前体与一氧化二氮(N2O)和/或氧化氮(NO)和/或O2反应，在基片的表面上淀积高温氧化硅膜的方法，。
适合用于淀积氧化物膜的硅前体包括但不局限于：SiH2Cl2、SiH3Cl、SiClH3、SiCl4、Si2Cl6、SiH4、Si(OC2H5)4、(TEOS)和氨基硅烷。优选采用SiH2Cl2(DCS)作为硅前体。DCS与N2O和/或NO和/或O2的比率优选为大约1∶3至1∶10，更加优选为1∶5。
优选在从大约550至1000℃范围的温度下进行处理，更加优选在从大约600℃至900℃的温度，最好从大约700℃至900℃。热壁RTP反应器10的室14的压力优选调整到从大约0.01至10乇的范围，更优选为从0.1至5乇。
本发明人已经发现在薄的氧化物中加入氮可以提高栅极氧化物的特性。具体地，本发明的一个实施方案提供发明人已经发现的用于在薄膜中加入氮的巨大优点，以便增强抑制从多晶硅栅极的硼渗入并提高器件的可靠性。然而，因为在氧化物膜和硅基片之间的界面处的过量的氮会降低器件的性能，所以加入到氧化物膜中的氮的数量应当被严格地控制。加入氮的量优选为从大约1至10峰值原子％。
在另一个实施方案中，本发明提供一种通过采用例如但不局限于图1所示的热壁RTP反应器10，使硅前体与NH3和N2O的混合物反应，在基片的表面上淀积氮氧化物膜的方法。
在本方法中采用的适合的硅前体包括SiH2Cl2、SiH3Cl、SiClH3、SiCl4、Si2Cl6、SiH4、Si(OC2H5)4和氨基硅烷。优选SiH2Cl2(DCS)作为硅前体。DCS与NH3和N2O的混合物的比率优选从大约1∶3至1∶10，更优选为大约1∶5。
优选在从大约550至1000℃范围的温度下进行处理，更优选从大约700至800℃。热壁RTP反应器10的室14的压力优选调整到大约从大约0.01至10乇的范围，更优选为从0.1至5.0乇。
在另一个实施方案中，本发明提供一种采用低压热壁RTP反应器10在基片的表面上淀积多层介电膜的方法。方法包括首先通过使硅前体与含有例如N2O、NO、O2或它们的任何一种组合的前体的氧反应在基片的表面上淀积氧化物层、然后通过使硅前体与NH3或NH3和N2O的混合物反应在氧化物层之上淀积氮化物或氮氧化物层。在本实施方案中，方法还进一步包括通过硅前体与含有前体的氧反应在氮化物层之上淀积第三氧化层。
由本发明制造的介电膜具有优良的电特性例如高击穿电压和低漏电流，这是在DRAM和非易失性存储器件中的薄膜绝缘膜应用所需要的。在氮化物膜的淀积中，热壁RTP反应器抑制了固态NH4Cl的形成，由此提高了形成的薄膜的电特性。
下面提供的实施例说明本发明的系统和方法，但不以任何方式限制本发明的范围。在实验中，通过椭圆对称(Ellipsometry)(49点、排除3mm的边缘)测量薄膜厚度、均匀性和折射系数。采用卢瑟福背散射能谱仪(RBS)和氢前向散射(Hydrogen Forward Scattering)(HFS)光谱仪分析薄膜的化学组分。通过俄歇电子能谱分析技术(Auger Electron Spectroscopy)(AES)分析氧化物/氮化物/氧化物叠层膜的深度剖面。采用剖面扫描电子显微镜(SEM)评估覆盖硅晶片的SiO2上淀积的氮化物膜的台阶范围。
实施例1
本实施例说明由二氯硅烷(DCS)和氨低压化学气相淀积(LPCVD)氮化硅膜。
淀积40Å氮化硅膜：晶片温度在大约695℃至800℃的范围，DCS∶NH3的比率为1∶3(25-75sccm)，低于0.5乇的压力范围。在735℃下10个晶片连续淀积获得40.7Å的平均厚度、晶片之内的0.55％(1σ)均匀度以及晶片-与-晶片的0.50％(1σ)均匀度，如图3中所示。
在700℃下淀积低于0.8％(1σ)厚度均匀度的20Å氮化硅膜用于薄栅极介质的应用。
为了在折射系数测量中更精确，同样生长较厚的氮化物膜。在上述的条件下延长淀积到30分钟提供范围从400至1000Å厚度和1.99至2.01的折射系数的氮化物膜，其与化学计量的Si3N4的文献值2.00±0.01一致。薄膜中的N∶Si比率的RBS分析显示为大约1.3。
表1示出通过卢瑟福背散射光谱仪(Rutherford BackscatteringSpectroscopy)(RBS)(用于Si、N和Cl)和氢前向散射(Hydrogen-ForwardScattering)(HFS)(用于H)光谱仪的组分分析结果。为了比较，DCS∶NH3比率从1∶3至1∶5变化，淀积温度从730℃至780℃变化，但折射系数和N与Si的比率保持1.33的恒定值或接近1.33。在这些薄膜中观察到没有组分的显著变化。薄膜中的氧浓度低于检测限制(＜1原子％)。薄膜中加入的Cl的浓度随着淀积温度增加而下降。与淀积的薄膜中的加入的氢比给定条件下从硅烷中淀积的薄膜的氢要低。
表1.通过RES和HFS对DCS-基氮化物膜组分分析
  温度(℃)   DCS∶NH3比率 厚度(Å)   折射系数   N/Si比率     Cl(原子％)  H(原子％)
  730   1∶5 448   2.00   1.33     0.30  3.7
  735   1∶3 539   1.99   1.34     0.22  3.0
  780   1∶3 465   2.01   1.33     ＜0.1  3.4
图2是说明在从695℃下的15Å/分到800℃下的89Å/分范围的氮化物淀积速率的Arhenius图。从淀积速率相对于淀积温度倒数的Arrhenius图，得出该CVD工艺的激活能量(Ea)为1.49eV，该激活能量与从成批炉处理测量的现有技术的值相比，并说明淀积条件为系统限制的表面反应。
图4是在740℃下大于40Å的淀积的条件下在构图的基片(Si上SiO2)上淀积的氮化物膜的SEM剖面图。SEM表明在纵横尺寸比达到6的小于0.1mm宽度的沟槽上的共形的覆盖。
实施例2
本实施例说明常压热氧化工艺。
在950℃下30秒的第二氧化步骤生长20Å的干氧化膜。获得具有19.5Å的平均厚度的氧化膜、晶片内的均匀度平均为0.64％(1σ)以及晶片-与-晶片的0.47％(1σ)均匀度。图5是说明在10个晶片上重复测试20Å干氧化膜的图。
在1050℃下在氧化氮(NO)环境中进行20秒干法氧化、随后在相同的温度下原处再次氧化85秒。这种两步工艺提供厚度均匀度为0.5-0.7％(1σ)的25Å氧化膜。
图6是说明随后通过在1050℃下再次氧化在NO中生长的25Å干氧化膜的SIMS深度剖面图。薄膜中加入有3.8％氮的峰值量。它显示氮的峰值位于大约20Å的深度、稍微位于SiO2/Si界面之上。
实施例3
本实施例说明采用图1中说明的典型热壁RTP反应器在基片上的原处依次低压化学气相淀积(LPCVD)多层膜(氧化物/氮化物/氧化物)。
在800℃下通过依次开启从DCS/N2O到DCS/NH3、然后到DCS/N2O的反应气体淀积50Å氧化物(上)/80Å氮化物(中)/40Å氧化物(底)的多层膜。图7示出170Å多层(氧化物/氮化物/氧化物)膜的AES深度剖面。
实施例4
本实施例说明根据本发明的方法形成的多层介电膜。
图8是说明相对于由本发明形成的氧化物/氮化物膜和通过现有技术方法形成的薄膜的EOT的电流密度图。表2列出了多层膜的电特性。图8和表2示出根据本发明的方法制造的用于薄栅极氧化物-氮化物(ON)叠层应用的DCS基氮化物膜，其与硅烷基氮化物膜比较时具有优良的电特性。
表2.氧化物/氮化物叠层膜的电特性
  #01   底部氧化物干氧化物11A   CVD氮化物硅烷20A   NH3退火0   N2O退火30   CET(A)@Vg＝-2V34.764   EOT(A)29.203   Jg(A/cm2)@Vg＝-1.5V2.33E-05   Vfb(V)-0.938
03   干氧化物11A   硅烷20A   20   30   36.074   30.331   8.72E-06   -0.931
09   NO氧化物15A   硅烷20A   0   30   32.952   27.456   2.77E-04   -0.918
11   NO氧化物15A   硅烷20A   20   30   35.268   29.637   2.37E-05   -0.917
15   NO氧化物17A   硅烷20A   0   30   35.566   29.843   2.92E-05   -0.917
17   干氧化物15A   DCS20A   20   30   31.967   26.648   6.67E-06   -0.897
19   干氧化物15A   DCS20A   20   30   34.217   28.745   9.11E-07   -0.886
23   干氧化物15A   DCS20A   20   30   34.157   28.678   1.05E-06   -0.879
25   NO氧化物15A   DCS20A   0   30   36.134   30.544   3.07E-07   -0.868
27   NO氧化物15A   DCS20A   20   30   36.838   31.208   1.91E-07   -0.865
31   NO氧化物17A   DCS20A   20   30   36.793   31.143   1.18E-07   -0.881
下面的表3总结了采用本发明的方法的用于在基片上淀积多层膜的另一组试验。由DCS和SiH4在硅基片上生长20Å厚度的氮化物膜。
表3.氧化物/氮化物叠层和氯化物膜的电特性
#  HF刻蚀   氧化物 氮化物   NH3退火   N2O退火   CET(A)@Vg＝-2.5V   EOT(A)   Jg(A/cm2)@Vg＝1.5V   Vfb(V)
1  HF   850℃下24A干氧 无   无   无   29.691   25.633   0   -0.873
2  无HF   850℃下24A干氧 无   无   无   29.936   25.776   0   -0.906
3  无HF   850℃下24A干氧 无   无   无   31.069   26.955   0   -0.84
4  HF   850℃下24A干氧 无   无   无   31.213   27.073   0   -0.877
5  HF   850℃下16A干氧 20A SiH4氮化物   无   无   28.811   24.663   0.00189   -0.949
6  HF   850℃下16A干氧 20A SiH4氮化物   NH3 20秒900℃   N2O 20秒900℃   31.068   26.865   0   -0.913
7  HF   850℃下16A干氧 20A SiH2Cl2氮化物   无   无   25.833   21.902   0.00372   -0.913
8  HF   850℃下16A干氧 20A SiH2Cl2氮化物   NH3 20秒900℃   N2O 20秒900℃   31.348   27.113   0   -0.904
9  HF   无氧(800℃20秒) 20A SiH4氮化物   无   无   36.8
10  HF   无氧(800℃20秒) 20A SiH4氮化物   NH3 20秒900℃   N2O 20秒900℃   30.275   26.092   0   -0.942
11  HF   无氧(800℃20秒) 20A SiHi2Cl2氮化物   无   无   9.58
12  HF   无氧(800℃20秒) 20A SiH2Cl2氮化物   NH3 20秒900℃   N2O 20秒900℃   29.803   25.731   0   -0.907
13  HF   无 20A SiH4氮化物 无   无   8.12
14  HF   无 20A SiH4氮化物 NH3 20秒900℃   N2O 20秒900℃   28.369  24.115   0.00018   -1.093
15  HF   无 20A SiH2Cl2氮化物 无   无   27.3  22.874   0.0005   -1.183
16  HF   无 20A SiH2Cl2氮化物 NH3 20秒850℃   N2O 20秒850℃   29.739  25.458   0   -1.048
17  HF   无 20A SiH4氮化物 NHB 20秒850℃   N2O 20秒850℃   26.234  21.997   0.00074   -1.159
18  HF   无 20A SiH2Cl2氮化物 NH3 20秒900℃   N2O 20秒900℃   29.959  25.819   0.0001   -0.962
19  HF   20A干氧 无 无   无   25.582  21.739   0.00299   -0.879
20  HF   20A干氧 无 无   无   25.681  21.864   0.00266   -0.859
图9A和9B是说明根据本发明的一个实施方案在表3中的晶片No.15上淀积的薄膜的C-V和I-V曲线图。由20Å的DCS基氮化物(晶片No.15)的C-V测试(图9A)得出22Å的EOT。该薄膜的电流密度在-1.5V处为5.02×10-4A/cm2(图10B)。图10A和10B是说明采用现有技术的方法在表3中的晶片No.13上淀积的薄膜的C-V和I-V曲线图。对于20Å的硅烷基氮化物(晶片No.13)，观测到(图10A)没有电容聚集，并且电流密度在-1.5V处为8.12A/cm2(图10B)。表3中的晶片No.15和13上的薄膜和图9A-9B以及图10A-10B的电特性比较清楚地表明本发明的DCS基氮化物膜比硅烷基氮化物展示出更好的电特性。DCS基氮化物优于硅烷基氮化物膜的电特性可以至少部分地归结于在利用本发明的系统和方法获得的淀积薄膜中易于Si3N4的化学计量控制并更少地渗入氢。
表4总结了采用根据本发明的一个实施方案的方法用于在P型基片上淀积氮化物和氧化物膜的另一组试验。由DCS在8”P型主晶片上生长15Å厚度的氮化物膜和干氧化物膜以形成NMOS。
表4.NMOS薄膜的工艺条件和电特性
 图#nmoS  薄膜  退火温度(℃)  NH3退火(s)  N2O退火(s)  Jg@-1.5V(A/cm2)  EOT(A) Vfb(V)  Na(#/cm3)
 1234567891011  DCS氮化物15ADCS氮化物15ADCS氮化物15ADCS氮化物15ADCS氮化物15ADCS氮化物15ADCS氮化物15ADCS氮化物15ADCS氮化物15ADCS氮化物15A 0-++-+-++-+-++--+++--+---0××  850800800900900900900800800850900  203030301010301010020  203010103010303010020  9.47E-043.21E-039.14E-032.25E-042.51E-048.13E-047.09E-057.24E-032.84E-023.93E+012.00E-04  22.521.720.623.423.622.925.120.819.523.7 -0.91-0.9-0.9-0.93-0.89-0.9-0.89-0.89-0.91-0.9  4.90E+155.26E+155.40E+155.40E+155.58E+156.05E+152.58E+154.70E+156.82E+154.63E+15
 1213  干氧15A干氧15A  2.18E+012.99E-03  22.5 -0.87  4.20E+15
图11A和11B是分别说明在表4中的晶片No.9上淀积的薄膜的C-V和I-V曲线图。图12是说明表4中的晶片No.1-13上形成的氮化物或氧化物膜的EOT与电流密度的关系图。表4和图11A-11B及图12清楚地表明根据本发明地方法淀积地介电膜地优良的电特质。
实施例5
本实施例说明根据本发明的方法形成的另一组多层介电膜以及这些薄膜的硼抑制效应。
表5总结了根据本发明的方法的一个实施方案用于在N型基片上淀积氮化物膜和氮化物/氧化物膜的试验。由DCS和SiH4在8”n型主晶片上生长氮化物膜和干氧化物膜以形成PMOS。
表5.PMOS薄膜的工艺条件和电特性
  #   分离   晶片ID#   HF刻蚀   底氧化物   氮化物   NH3退火   N2O退火1   900℃30秒N2退火Vfb(V)   950℃30秒N2退火Vfb(V)   1000℃30秒N2退火Vfb(V)
  1   1   NKF00287A   HF最后   N.O.氧化物(800℃10秒)   20ÅSiH4氮化物   NH3，20秒，900℃   N2O，20秒，900℃   0.79   0.79   3
  2   2   NKF00258A   HF最后   无   20ÅSiH4氮化物   NH3，20秒，900℃   N2O，20秒，900℃   0.74   0.76   1.17
  3   3   NKF00064A   HF最后   无   15ÅSiH4氮化物   NH3，20秒，900℃   N2O，20秒，900℃   0.73   0.74   1.75
  4   4   NKF00563A   HF最后   N.O.氧化物(800℃10秒)   20ÅSiH2Cl2氮化物   NH3，20秒，900℃   N2O，20秒，900℃   0.73   0.74   0.95
  5   5   NKF00488A   HF最后   无   20ÅSiH2Cl2氮化物   NH3，20秒，900℃   N2O，20秒，900℃   0.69   0.66   0.67
  6   6   NKF00404A   HF最后   无   15ÅSiH2Cl2氮化物   NH3，20秒，900℃   N2O，20秒，900℃   0.74   0.78   1.77
图13是说明根据本发明的一个实施方案在表5中的晶片No.1-6上淀积的薄膜的Vfb与退火温度的关系曲线。图14-19是分别说明表5中晶片No.1-6上淀积的薄膜的V-C曲线图。图14-19和表5清楚地表明根据本发明淀积的薄膜的优良的电特性。
为了说明和描述的目的，已经提出了本发明的具体实施方案和实施例的前面的描述，尽管通过确信的前述实施例已经说明了本发明，但不应当解释为仅限制于此。并不想遗漏它们或以公开的精确形式来限制本发明，根据上述教导明显地可以进行许多修改、实施方案和变化。希望本发明的范围包含在此公开的一般性领域并包含此处附加的权利要求书以及它们的相似内容。

Claims (14)

1.一种在基片的表面上淀积介电膜的方法，包括：
在热壁快速热处理室中提供基片；以及
使含氯硅前体与氨和/或含有前体的氧反应以在基片的表面上形成介电膜。
2.根据权利要求1的方法，其中处理室保持从大约0.01至10乇的压力，并以含氯硅前体与氨之比从大约1∶3至大约1∶10、在从大约550至大约900℃的温度下使含氯硅前体与氨反应以在基片上形成氮化硅膜。
3.根据权利要求2的方法，其中处理室保持从大约0.1大约至5乇的压力，使含氯硅前体与氨在从大约600℃至800℃范围的温度下反应。
4.根据权利要求1-3中任一项的方法，其中包含硅前体的氯选自SiH2Cl2、SiH3Cl、SiHCl3、SiCl4和Si2Cl6组成的组
5.根据权利要求1的方法，其中处理室保持从大约0.01至10乇的压力，并以硅前体与含有前体的氧之比从大约1∶3至大约1∶10、在从大约550℃至大约1000℃的温度下使硅前体与含有前体的氧反应以在基片上形成氧化硅膜。
6.根据权利要求5的方法，其中处理室保持从大约0.1至大约5乇的压力，并使硅前体与含有前体的氧在从大约700℃至大约900℃的温度下反应。
7.根据权利要求5或6的方法，其中硅前体选自SiH2Cl2、SiH3Cl、SiClH3、SiCl4、Si2Cl6、SiH4、Si(OC2H5)4和氨基硅烷，含有前体的氧选自N2O、NO、O2和它们的任何组合。
8.根据权利要求1的方法，其中处理室保持从大约0.01至10乇的压力，并使硅前体与NH3和N2O之比从大约1∶3至大约1∶10、在从大约550℃至大约1000℃的温度下使硅前体与NH3和N2O反应以在基片上形成氮氧化膜。
9.根据权利要求8的方法，其中处理室保持从大约0.1至大约5乇的压力，并使硅前体与氨和N2O在从大约600至大约900℃的温度下反应。
10.根据权利要求9的方法，其中硅前体选自SiH2C12、SiH3Cl、SiClH3、SiCl4、Si2Cl6、SiH4、Si(OC2H5)4和氨基硅烷。
11.一种在基片的表面上淀积氧化硅和氮化硅的多层膜的方法，包括：
在热壁快速热处理室中提供基片；
将处理室的压力调整到从大约0.01至10乇的范围；
使硅前体与含有前体的氧在从大约550℃至1000℃范围的温度下反应以在基片形成氧化硅膜，该氧含有前体的选自N2O、NO、O2和它们的任何组合；以及
使硅前体与氨在从大约550℃C至1000C范围的温度下反应以在氧化硅膜之上形成氮化硅。
12.根据权利要求11的方法，其中与含有前体的氧反应的硅前体选自SiH2Cl2、SiH3Cl、SiClH3、SiCl4、Si2Cl6、SiH4、Si(OC2H5)4和氨基硅烷。
13.根据权利要求11的方法，其中与氨反应的硅前体选自SiH2Cl2、SiH3Cl、SiHCl3、SiCl4、Si2Cl6、SiH4和氨基硅烷。
14.根据权利要求1至14中的任何一种方法，其中硅前体为SiH2Cl2。
CN 02157580 2001-11-16 2002-11-15 用于提高介电薄膜的系统和方法 Pending CN1420533A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US33239701P 2001-11-16 2001-11-16
US60/332,397 2001-11-16
US10/106,677 2002-03-25

Publications (1)

Publication Number Publication Date
CN1420533A true CN1420533A (zh) 2003-05-28

Family

ID=23298046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02157580 Pending CN1420533A (zh) 2001-11-16 2002-11-15 用于提高介电薄膜的系统和方法

Country Status (1)

Country Link
CN (1) CN1420533A (zh)

Similar Documents

Publication Publication Date Title
US7498270B2 (en) Method of forming a silicon oxynitride film with tensile stress
KR101164688B1 (ko) 게이트 스택 측벽 스페이서들을 제조하기 위한 방법
US7294581B2 (en) Method for fabricating silicon nitride spacer structures
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
US7001844B2 (en) Material for contact etch layer to enhance device performance
JP4685104B2 (ja) 低温シリコン化合物堆積
US20050227017A1 (en) Low temperature deposition of silicon nitride
US20070082507A1 (en) Method and apparatus for the low temperature deposition of doped silicon nitride films
CN1926668A (zh) 在高介电常数的介电材料上的硅的氮氧化物层的形成
JP2009021608A (ja) 不揮発性メモリデバイス用インターポリ誘電体を形成するための統合スキーム
WO2004008827A2 (en) Atomic layer deposition of high k dielectric films
CN1967780A (zh) 用于制作场效应晶体管的栅极电介质的方法
CN1732288A (zh) 形成高质量的低温氮化硅层的方法和设备
US11823893B2 (en) Methods of depositing SiCON with C, O, and N compositional control
CN1967787A (zh) 基底绝缘膜的形成方法
EP1312697A1 (en) CVD of dielectric films
KR100944831B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
US6235654B1 (en) Process for forming PECVD nitride with a very low deposition rate
CN100352017C (zh) 半导体装置和半导体装置的制造方法
CN1420533A (zh) 用于提高介电薄膜的系统和方法
CN1940132A (zh) 采用pecvd由氨基硅烷制备氮化硅
US6429149B1 (en) Low temperature LPCVD PSG/BPSG process
CN1226079A (zh) 半导体器件成膜方法
CN1933107A (zh) 多步骤低温间隔层制作方法
Senzaki et al. Ultrathin Si3N4 Films Deposited From Dichlorosilane For Gate Dielectrics Using Single-Wafer Hot-Wall Rapid Thermal CVD

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication