CN1940132A - 采用pecvd由氨基硅烷制备氮化硅 - Google Patents
采用pecvd由氨基硅烷制备氮化硅 Download PDFInfo
- Publication number
- CN1940132A CN1940132A CN 200510116578 CN200510116578A CN1940132A CN 1940132 A CN1940132 A CN 1940132A CN 200510116578 CN200510116578 CN 200510116578 CN 200510116578 A CN200510116578 A CN 200510116578A CN 1940132 A CN1940132 A CN 1940132A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- substrate
- technology
- ammonia
- described district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
一种用于由氮、氩、氙、氦或氨和氨基硅烷，优选化学式：(t－C4H9NH) 2SiH2等离子体增强化学气相沉积氮化硅膜的工艺，该工艺为所得的用于半导体工业的膜提供了改善的特性，特别是抗蚀刻性和低氢浓度，以及应力控制。
Description
技术领域
本发明涉及采用氨基硅烷、一定量的氨或相对惰性的气体以提高沉积的氮化硅的抗蚀刻性和降低氢浓度的氮化硅膜的等离子体增强低压化学气相沉积领域。
背景技术
在半导体器件的制备中，诸如氮化硅(Si3N4)的化学惰性介电材料薄钝化层是至关重要的。氮化硅薄层的功能是作为扩散掩模、氧化阻挡层、沟道隔离、具有高的介电击穿电压的金属间介电材料和钝化层。在其它地方报道了一些氮化硅涂层在半导体器件制备中的其它应用，见半导体和工艺技术手册(Semiconductor and Process technology handbook)，Gary E.McGuire编辑，Noyes出版社，新泽西，(1988)，第289-301页；和Silicon Processing for the VLSIERA，Wolf Stanley和Talbert Richard N.、Lattice Press、Sunset Beach、加利福尼亚(1990)、第20-22页和327-330页。
目前半导体工业标准的氮化硅生长方法是采用二氯硅烷和氨在＞750℃的热器壁反应室中通过低压化学气相沉积(“LPCVD”)进行。
采用很多前体已经实现了在大量硅片上的氮化硅的沉积。采用二氯硅烷和氨的低压化学气相沉积需要高于750℃的沉积温度以获得适当的生长速度和均匀性。通常采用更高的沉积温度以获得最佳的膜特性。在这些工艺中存在一些缺点，下面列出其中几点：
i)在850℃以下沉积导致差的具有氯和颗粒污染的不清晰的膜；
ii)硅烷和二氯硅烷是自燃的、有毒压缩气体；
iii)由二氯硅烷形成的膜导致形成不均匀的膜；和
iv)由二氯硅烷形成的膜有污染物，例如作为副产品形成的氯和氯化铵。
日本专利6-132284描述了在存在氨或氮的情形下通过等离子体增强化学气相沉积和热化学气相沉积采用具有通式(R1R2N)nSiH4-n(其中R1和R2选自H-、CH3-、C2H5-、C3H7-、C4H9-)的有机硅烷的氮化硅的沉积。这里描述的前体是叔胺，并且不包含本发明情形中的NH键。在400℃、80-100Torr高压的单晶片反应室中进行沉积实验。在沉积膜中具有氢含量的这些膜中Si∶N比率是0.9(Si3N4膜中的Si∶N比率是0.75)。丁基基团是异丁基的形式。
Sorita等人，Electro.Chem.Soc.、Vol 141、No12，(1994)，第3505-3511页，描述了采用二氯硅烷和氨使用LPCVD工艺的氮化硅的沉积。该工艺的主产品是氨基氯硅烷、氮化硅和氯化铵。氯化铵的形成是采用含Si-Cl前体的主要缺点。氯化铵的形成导致在管的后端处和在管道线(plumbing lines)和泵吸系统中形成颗粒和沉积氯化铵。前体中含有氯的工艺导致形成NH4Cl。这些工艺需要经常清洗并导致反应器较长的停机时间。
B.A.Scott、J.M.Martnez-Duart、D.B.Beach、T.N.Nguyen、R.D.Estes和R.G.Schad.，Chemtronics，1989，Vol 4，第230-234页，报道了在250-400℃的温度区域中通过PECVD采用硅烷和铵的氮化硅的沉积。硅烷是一种自燃气体并且由于是部分气相反应而引起难于控制清洁的氮化硅的沉积。
J.M.Grow、R.A.Levy、X.Fan和M.Bhaskaran，Materials Letters，23，(1995)，第187-193页，描述了在600-700℃的温度范围通过LPCVD工艺采用二叔丁基硅烷和氨的氮化硅的沉积。沉积的氮化硅膜被碳杂质污染(10原子％)。这主要是由于前体中直接Si-C键的存在引起的。
A.K.Hochberg和D.L.O’Meara，Mat.Res.Soc.Symp.Proc，Vol.204，(1991)，第509-514页，报道了采用具有氨和氧化—氮的二乙基硅烷通过LPCVD的氮化硅和氮氧化硅的沉积。在650℃-700℃的温度范围内进行沉积。沉积限于650℃的沉积且在更低的温度下沉积速度降至4/min以下。在LPCVD工艺中，含有直接Si-C碳键的前体导致膜的碳污染。无碳沉积需要NH3与前体的比率超过5∶1。在更低的氨浓度下，发现膜中含有碳。通常二乙基硅烷+氨工艺需要封闭舟皿或温度斜线上升以改善整个晶片的均匀性。
US专利5,234,869和R.G.Gordon和D.M.Hoffman，Chem.Mater.，Vol.2，(1990)，第482-484页，公开了用于降低氨基硅烷中包含的碳的量的其它尝试，诸如四(二甲氨基)硅烷。沉积温度在300℃-1000℃范围，压力在1mTorr-10Torr范围。希望存在直接Si-N键及不存在Si-C键以降低膜中的碳浓度。然而，这类前体有三个主要的缺点：
1)它们包含N-甲基基团，在CVD工艺期间甲基基团易于迁移到硅表面并且污染具有碳的膜。为了降低碳量，工艺包括高温(＞700)和高氨比率(＞10∶1)。随着氨比率的增加，由于反应物损耗沉积速度显著降低。
2)它们不包含NH键且它们不包括仲硅烷。
3)在更低的温度下沉积速度和均匀性非常差(＞5％)。
US专利5,874,368教导使用二(叔丁基氨基)硅烷作为前体在500℃-800℃的温度范围采用低压化学气相沉积来沉积氮化硅。考虑氨、氮和氩用作反应气氛，其中氨相对于氨基硅烷存在比率大于1∶1。
US专利6,268,299涉及采用LPCVD的沉积氮化硅，但在第5栏第34-35行中陈述到：“因此，用于沉积氮化物阻挡膜的传统PECVD工艺具有许多固有缺点。”
US专利5,622,596在第3栏第17-20行中公开了在等离子体增强化学气相沉积(“PECVD”)工艺中公开了氮化硅化学计量可相关于硅烷和氨和氮的比率。
US专利5,040,046报道了在PECVD条件下二乙基硅烷和含氮或含氧的化合物分别能够产生致密的氮化硅或氧化硅。
现有技术已经尝试了在低温、高沉积速度和低氢及碳浓度下制造氮化硅膜。需要低氢是因为
-氢迁移到Si-SiO2界面，在那里其产生界面态(电不稳定态)。
-氢降低膜的密度，从而增大蚀刻速度。
-氢降低沉积膜的热稳定性。
-随着氢的迁移，膜应力发生变化。
然而，现有技术使用氮化硅前体还没有成功地同时实现所有这些目标。本发明已经解决了现有技术的问题，其通过在PECVD工艺中使用氨基硅烷用于形成氮化硅可以避免现有技术中的问题，在低热条件下工作，避免Si-C键以降低所获得的膜的碳污染，具有低氢浓度，还避免了氯污染并且制造系统在低压下(20mTorr-2Torr)工作，下面将更具体地作描述。
发明内容
本发明是一种用于在衬底上沉积高密度氮化硅的等离子体增强化学气相沉积工艺，其采用氨基硅烷和选自氮、氩、氙、氦和与氨基硅烷相比高比率的氨的一种反应物(reagent)。
附图说明
图1是在图中示出的条件下，Si-N吸收波数—添加物(NH3、N2或He)对氨基硅烷，BTBAS，流量比的曲线图，其中波数越低，相当于密度越大。
图2是在图中所示的条件下，采用BTBAS通过PECVD生长的氮化硅膜的FTIR光谱。
图3是在图中所示的条件下，采用BIPAS，二(异丙基氨基)硅烷，通过PECVD生长的氮化硅膜的FTIR光谱。
图4示出与采用BIPAS用于沉积PECVD膜的不同添加物相关的膜应力。
图5比较了图中描述的LPCVD和PECVD膜的蚀刻速度。
具体实施方式
超大规模集成(VLSI)器件的制造中使用各种“薄膜”。这些沉积薄膜可以是金属、半导体、或绝缘体的。这些膜可以热生长或采用LPCVD从气相沉积。在微处理器和随机存取存储器器件的制造中，VLSI技术都需要非常薄的绝缘体以用于多种应用。由于二氧化硅易于沉积和在SiO2/Si界面处的优良特性，其已经主要被用作介电材料。氮化硅有超过二氧化硅的其它优点，包括抗杂质和掺杂剂扩散阻挡层、高介电击穿电压、Si3N4突出的机械和固有惰性。
在VLSI制造中，必须满足对化学、结构、工艺和电学的一大套严格要求。为了易于制造器件中的亚微部件，膜的纯度、厚度、均匀性和沉积速度是一些需严格控制的参数。在器件的制造和性能中如果可在低于500℃进行沉积工艺会是一个主要的优点。安全可靠的低温氮化硅源材料可以应用在其它技术中，例如：平板显示器、其它电子和非电子衬底或化合物半导体器件的制备。
本发明涉及在增多或用氮、氦或氙代替氨反应物时，通过等离子体增强化学气相沉积在意想不到的低温下沉积具有优异均匀性和高密度的氮化硅的一类氨基硅烷。
氨基硅烷可包括下面表1中给出的那些结构。
表1
用于LTCVD氮化硅的前体
其中BTBAS＝二(叔丁基氨基)硅烷
TIPAS＝三(异丙基氨基)硅烷
BDEAES＝二(二乙基氨基)乙基硅烷
BDEAS＝二(二乙基氨基)硅烷
TEAS＝三(乙基氨基)硅烷
或[(RxNH(2-x)]ySiH(3-y)，其中x＝1，2；y＝1，2，3；R＝烷基，芳基，芳烷基，链烯基或炔基。
还包括单-，二-，三-，和四-结构。
二(叔丁基氨基)硅烷尤其引起注意并且具有以下化学式：
(t-C4H9NH)2Si(H)2。
沉积膜具有优越的均匀性并不含氯化铵和氯污染物。二(叔丁基氨基)硅烷显然具有在比通过LPCVD的二氯硅烷+氨工艺要低的250℃-300℃下沉积氮化硅的特性。
诸如二(叔丁基氨基)的氨基硅烷的优点可以归因于N-Si键的固有特性。N-H键的存在可促进不稳定的β-氢化物转换形成二氨基硅烷。
氨基硅烷的其它优点可以总结如下：
1)它们一般是非自燃的、易挥发的、稳定液体。
2)它们的前体中没有任何氯。二氯硅烷中的Si-Cl键导致形成氯化铵，其沉积在管的后端并需要经常清洗。
3)前体优选不含有直接Si-C键，并且所获得的LPCVD氮化硅膜不含碳，如俄歇能谱所示。
4)二(叔丁基氨基)硅烷的叔丁基氨基配体作为良好的离去基团以形成异丁烯并且易于在热解期间除去。这被认为部分是由于该化合物具有N-H键。这一附加的优点有利于不污染沉积膜而去除干净所有的碳。
5)与二氯硅烷和氨工艺相比，氨基硅烷在更低温度产生更清洁的膜。
为了通过PECVD形成氮化硅膜，使二(叔丁基氨基)硅烷和氨在等离子中反应以形成前体，其可以在低于500℃(优选420℃，但是该温度可以低于或高于这个范围)的晶片温度下在晶片上沉积氮化硅。可以在表面上或非常接近晶片表面发生反应以沉积薄的氮化硅膜。如果反应在气相中(均匀反应)发生，那么会产生氮化硅簇。这种情形在硅烷和氨工艺中是典型的。当反应在晶片表面发生时，那么可以产生具有优异质量的膜。因此，应用PECVD的一种重要的要求是多相反应优于气相反应的程度。
PECVD工艺可以分组为a)气相工艺和b)表面反应工艺。气相现象是气体冲击在衬底上的速度。这可以通过气体跨过分隔开流动气体的本体区域和衬底表面的边界层的速度来模拟。这种传输工艺通过气相扩散产生，其与气体的扩散系数和整个边界层的浓度梯度成正比。当气体到达热表面时几种表面工艺可以是很重要的，但是表面反应通常通过以一定速度进行的热活化现象来模拟，该速度是频率因子、活化能量和温度的函数。
表面反应速度随温度增高而增大。对于给定的表面反应，温度可能会升得足够高使得反应速度超过了反应物物质到达表面的速度。在这种情形中，反应不能比反应物气体通过传质供给衬底的速度更快地进行。这称作传质限制的沉积工艺。在低温下，表面反应速度降低，并且最后反应物的浓度超过了其在表面反应工艺中消耗的速度。在这种条件下沉积速度是受反应速度限制的。因此，在高温下，沉积通常受传质限制，然而在低温下其受表面反应速度限制。在实际的工艺中，沉积条件从这些生长方式(growth regime)的一种变为另一种的温度取决于反应的活化能量和反应器中的气体流动条件。因此，难于推知从一种压力方式(pressure regime)或温度方式(temperature regime)到另一种的条件的工艺条件或结果。
在受反应速度限制的条件下进行的工艺中，工艺温度是一个重要的参数。即，整个反应器均匀的沉积速度要求保持恒定反应速度的条件。这反过来，意味着在整个晶片表面上各处的温度必须是恒定量。另一方面，在这种条件下，反应物到达表面的速度并不重要，因为它们的浓度并不限制生长速度。因此，设计反应器以向晶片表面的所有位置提供相同流量的反应物并不是至关重要的。
为了产生反应器中的低压条件，适当的真空系统是必要的。对于本实验来说，由旋转叶片泵/罗茨鼓风机组和各种捕集器构成真空系统。通过容量压力计反馈至节流阀控制器来控制反应器压力。反应器加料(reactor loading)经过负载锁(load-lock)进行从而使反应腔一直保持为真空状态。
本发明的方法已被实验性地示范，其通过采用具有增大数量的氨或用氮、氩、氙或氦代替氨的氨基硅烷前体在硅晶片上沉积抗蚀刻、低氢的氮化硅膜。
实施例1
二(叔丁基氨基)硅烷是比硅烷和二氯硅烷更能安全处理的一种非自燃易挥发液体。优选在20mTorr-2Torr，在200℃-500℃的温度范围，优选420℃，采用二(叔丁基氨基)硅烷和氨蒸气进行沉积工艺。优选，可使用诸如氮、氦、氙或氩等非反应性气体稀释剂来稀释或代替氨从而获得非常高密度的氮化硅膜。氨与二(叔丁基氨基)硅烷的摩尔进料比优选在18∶1至33∶1的范围内。
在冷壁PECVD反应腔中进行该工艺。工艺步骤如下：
1.基座保持在大约420℃。
2.硅衬底置于基座上并且给予充分时间以到达基座温度。
3.以10sccm向反应腔导入氮或氦气体。
4.反应腔压力设置为1Torr。
5.施加到电极上的RF功率密度为0.65W/cm2。
6.将氨∶BTBAS流量比率大于5∶1、优选在18∶1至33∶1范围内的氨和BTBAS导入反应腔。
7.步骤6中氨可由氮、氩、氙或氦代替。
8.BTBAS蒸汽流速大约为11sccm。
9.BTBAS源温度为55℃。
10.沉积之后，经负载锁移出衬底并测试膜特性。
图1是在图中示出的条件下，Si-N吸收波数—添加物(NH3、N2或He)对氨基硅烷，BTBAS，流量比的曲线图，其中波数越低，相当于密度越大。
图2是在图中所示的条件下，采用BTBAS通过PECVD生长的氮化硅膜的FTIR光谱。
实施例2
二(异丙基氨基)硅烷也是比硅烷和二氯硅烷更能安全处理的一种非自燃易挥发液体。除了由于其蒸汽压力比BTBAS更高所以前体温度保持在40℃以外，该工艺与实施例1中相同。图3中示出在图中给出的条件下PECVD沉积的结果。对于氢浓度的比较，LPCVD膜大约具有3原子％的氢。图4示出了使用不同的添加物得到的膜应力。可以通过不同的添加物组合调节应力。
通常，与LPCVD结果(图5)相反，氮化硅的抗蚀刻性随氨流量增大。通过用氮代替氨获得了抗蚀刻性更高和氢浓度更低的膜，通过用惰性气体代替氮可以进一步得到显著的改进。膜中具有仅来自氨基硅烷的氮把Si-N吸收波长移位到较低的波数，表示更密的键合。而且，从图4中看出具有氮的PECVD膜具有在更高的温度(550℃)生长的LPCVD膜的抗蚀刻性。而且，使用惰性气体代替氮得到的膜的抗蚀刻性与600℃的LPCVD膜相当。虽然曲线示出1％HF的结果，但是如表2所示使用缓冲HF混合物(Dil BOE)可以得到类似的结果。
蚀刻速度(etch rate)是作为沉积的氮化硅膜的膜组分和密度的一种测量。表2中的数据和图5论述了本发明的PECVD工艺，使用增加的氨反应物或者用诸如氮或氦及推测的氙或氩的非反应性气体代替氨，也得到了蚀刻速度非常低的氮化硅膜。这种明显高密度的具有增大的抗蚀刻性的氮化硅膜在电子器件制造工业中是非常需要的，这是由于氮化硅经常用作保护金属和氧化物膜的蚀刻停止膜，从而不同的蚀刻速度促进制造具有适当图案的金属-氧化物-半导体复合材料。
表2
| 晶片# | 沉积类型 | 温度℃ | 源 | NH3比率 | 相对蚀刻速度1％HF | 相对蚀刻速度Dil BOE |
| 热Ox#1 | 生长 | 1000 | na | na | 1.00 | - |
| 热Ox#2 | 生长 | 1000 | na | na | 1.00 | - |
| 热Ox#3 | 生长 | 1000 | na | na | - | 1.00 |
| 热Ox#4 | 生长 | 1000 | na | na | - | 1.00 |
| 1427-141C | PECVD | 420 | BTBAS | 18 | 31.99 | - |
| 1427-142C | PECVD | 420 | BTBAS | 26 | 15.12 | - |
| 1427-143C | PECVD | 420 | BTBAS | 33 | 8.84 | - |
| 1427-136 | PECVD | 420 | BTBAS | N2 | 0.21 | - |
| bipas-8 | PECVD | 420 | BIPAS | N2 | 0.23 | - |
| 1427-137 | PECVD | 420 | BTBAS | He | 0.06 | - |
| bipas-5 | PECVD | 420 | BIPAS | He | 0.06 | 0.04 |
| BTBAS-P5 | PECVD | 420 | BTBAS | He | - | 0.03 |
| bipas-11 | PECVD | 420 | BIPAS | He | - | 0.02 |
| BTBAS-P14 | PECVD | 375 | BTBAS | 50 | - | 4.44 |
| BTBAS-P25 | PECVD | 350 | BTBAS | 50 | - | 6.91 |
| BTBAS-P18 | PECVD | 350 | BTBAS | He | - | 0.07 |
| 2773N25 | LPCVD | 550 | BTBAS | 1 | 0.12 | - |
| 2776N25 | LPCVD | 550 | BTBAS | 1.5 | 0.15 | - |
| 2772N25 | LPCVD | 550 | BTBAS | 2 | 0.20 | - |
| ATV-130-02 | LPCVD | 570 | BTBAS | 2 | - | 0.07 |
| ATV-53-24 | LPCVD | 600 | BTBAS | 2 | 0.05 | 0.02 |
| ATV-36-24 | LPCVD | 600 | BTBAS | 3 | 0.07 | 0.03 |
注意：热沉积的蚀刻速度随氨比率增大，而对于PECVD增多的氨降低蚀刻速度。
已经参考优选实施方案描述了本发明，然而本发明的完整范围应当由以下的权利要求确定。
Claims (18)
1、用于降低在衬底上等离子体增强化学气相沉积氮化硅的湿蚀刻速度的工艺，该工艺采用具有至少一个Si-N键的硅前体和选自以下的反应物：(i)氮；(ii)氩；(iii)氙；(iv)氦；(v)(ii)、(iii)和/或(iv)的混合物；(vi)氨和/或肼；和(vii)与惰性气体相比低于1％的氨与(ii)、(iii)、(iv)或(v)的惰性气体的组合。
2、权利要求1的工艺，其中硅前体具有化学式：
(t-C4H9NH)2SiH2。
3、权利要求1的工艺，其中衬底温度低于800℃。
4、权利要求1的工艺，其中衬底温度低于500℃。
5、权利要求1的工艺，其中压力至少为约1mTorr。
6、权利要求1的工艺，其中该反应物是氮。
7、权利要求1的工艺，其中该反应物是氦。
8、权利要求1的工艺，其中该反应物是氨和/或肼。
9、权利要求1的工艺，其中衬底选自硅、二氧化硅或金属。
10、权利要求1的工艺，其中衬底是电子器件。
11、权利要求1的工艺，其中衬底是平板显示器。
12、反应区中低蚀刻速度、低氢含量氮化硅的等离子体增强化学气相沉积，包括步骤：
a)在所述区中加热衬底至温度低于或等于800℃；
b)在所述区中保持衬底在真空中，压力至少约1mTorr；
c)向所述区导入化学式为(t-C4H9NH)2SiH2的硅前体和选自以下的反应物：(i)氮；(ii)氩；(iii)氙；(iv)氦；(v)(ii)、(iii)和/或(iv)的混合物；(vi)氨和/或肼；和(vii)与惰性气体相比低于1％的氨与(ii)、(iii)、(iv)或(v)的惰性气体的组合；和
d)充分保持a)至c)的条件，从而在衬底上沉积低蚀刻速度、低氢含量的氮化硅膜。
13、在反应区中高密度氮化硅的等离子体增强化学气相沉积，包括步骤：
a)在所述区中加热衬底至温度低于或等于500℃；
b)在所述区中保持衬底在真空中，压力至少约1mTorr；
c)向所述区导入化学式为(t-C4H9NH)2SiH2的硅前体和氮；和
d)充分保持a)至c)的条件，从而在衬底上沉积低蚀刻速度、低氢含量的氮化硅膜。
14、在反应区中致密氮化硅的等离子体增强化学气相沉积，包括步骤：
a)在所述区中加热衬底至温度低于或等于500℃；
b)在所述区中保持衬底在真空中，压力至少约1mTorr；
c)向所述区导入化学式为(t-C4H9NH)2SiH2的硅前体和氦；和
d)充分保持a)至c)的条件，从而在衬底上沉积低蚀刻速度、低氢含量的氮化硅膜。
15、在反应区中低蚀刻速度、低氢含量的氮化硅的等离子体增强化学气相沉积，包括步骤：
a)在所述区中加热衬底至温度低于或等于500℃；
b)在所述区中保持衬底在真空中，压力至少约1mTorr；
c)向所述区导入化学式为(t-C4H9NH)2SiH2的硅前体和选自以下的惰性气体：氩、氙、氦及其混合物；以及与惰性气体相比低于1％的氨；和
d)充分保持a)至c)的条件，从而在衬底上沉积低蚀刻速度、低氢含量的氮化硅膜。
16、用于在衬底上产生具有降低的蚀刻速度的氮化硅膜的工艺，包括：进行氨基硅烷和选自以下的反应物的等离子体增强化学气相沉积：(i)氮；(ii)氩；(iii)氙；(iv)氦；(v)(ii)、(iii)和/或(iv)的混合物；(vi)氨和/或肼；和(vii)与惰性气体相比低于1％的氨与(ii)、(iii)、(iv)或(v)的惰性气体的组合。
17、在反应区中使用低蚀刻速度、低氢含量的氮化硅的等离子体增强化学气相沉积制备具有降低的蚀刻速度的氮化硅膜的工艺，包括步骤：
a)在所述区中加热衬底至温度低于或等于500℃；
b)在所述区中保持衬底在真空中，压力在约20mTorr-2Torr的范围内；
c)向所述区导入化学式为[RxNH(2-x)]ySiH(3-y)的氨基硅烷，其中x＝1，2；y＝1，2，3；R＝烷基，芳基，芳烷基，链烯基或炔基，和选自以下的反应物：(i)氮；(ii)氩；(iii)氙；(iv)氦；(v)(ii)、(iii)和/或(iv)的混合物；(vi)氨和/或肼；和(vii)与惰性气体相比低于1％的氨与(ii)、(iii)、(iv)或(v)的惰性气体的组合；和
d)充分保持a)至c)的条件，从而在衬底上沉积低蚀刻速度、低氢含量的氮化硅膜。
18、用于在衬底上等离子体增强化学气相沉积低蚀刻速度、低氢含量的氮化硅的工艺，该工艺采用氨基硅烷和选自以下的反应物：氮、氩、氙、氦和与氨基硅烷相比为18∶1至33∶1的氨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510116578 CN1940132A (zh) | 2005-09-30 | 2005-09-30 | 采用pecvd由氨基硅烷制备氮化硅 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510116578 CN1940132A (zh) | 2005-09-30 | 2005-09-30 | 采用pecvd由氨基硅烷制备氮化硅 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1940132A true CN1940132A (zh) | 2007-04-04 |
Family
ID=37958650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510116578 Pending CN1940132A (zh) | 2005-09-30 | 2005-09-30 | 采用pecvd由氨基硅烷制备氮化硅 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1940132A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101577227B (zh) * | 2008-05-05 | 2011-07-06 | 中芯国际集成电路制造(北京)有限公司 | 氮化硅薄膜及mim电容的形成方法 |
| CN104271797A (zh) * | 2012-03-09 | 2015-01-07 | 气体产品与化学公司 | 显示器件的阻隔材料 |
| CN105765705A (zh) * | 2013-11-28 | 2016-07-13 | Spp科技株式会社 | 氮化硅膜及其制造方法与其制造装置 |
-
2005
- 2005-09-30 CN CN 200510116578 patent/CN1940132A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101577227B (zh) * | 2008-05-05 | 2011-07-06 | 中芯国际集成电路制造(北京)有限公司 | 氮化硅薄膜及mim电容的形成方法 |
| CN104271797A (zh) * | 2012-03-09 | 2015-01-07 | 气体产品与化学公司 | 显示器件的阻隔材料 |
| CN104271797B (zh) * | 2012-03-09 | 2017-08-25 | 弗萨姆材料美国有限责任公司 | 显示器件的阻隔材料 |
| US10319862B2 (en) | 2012-03-09 | 2019-06-11 | Versum Materials Us, Llc | Barrier materials for display devices |
| CN105765705A (zh) * | 2013-11-28 | 2016-07-13 | Spp科技株式会社 | 氮化硅膜及其制造方法与其制造装置 |
| US10280084B2 (en) | 2013-11-28 | 2019-05-07 | Spp Technologies Co., Ltd. | Silicon nitride film and method of making thereof |
| CN105765705B (zh) * | 2013-11-28 | 2019-09-03 | Spp科技株式会社 | 氮化硅膜及其制造方法与其制造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962417B2 (ja) | ビス（ｔ−ブチルアミノ）シランからの窒化珪素の化学気相成長法 | |
| US7288145B2 (en) | Precursors for depositing silicon containing films | |
| US7294581B2 (en) | Method for fabricating silicon nitride spacer structures | |
| EP0964441B1 (en) | Deposition of silicon dioxide and silicon oxynitride using bis(tertiarybutylamino)silane | |
| CN101228292B (zh) | 氮化硅的化学气相沉积方法 | |
| US20190382885A1 (en) | METHOD TO OBTAIN SiC CLASS OF FILMS OF DESIRED COMPOSITION AND FILM PROPERTIES | |
| JP6370046B2 (ja) | 有機金属共反応物を用いた交差メタセシス反応によりＳｉＣおよびＳｉＣＮ膜を成膜するための装置及び方法 | |
| KR101164688B1 (ko) | 게이트 스택 측벽 스페이서들을 제조하기 위한 방법 | |
| JP2634743B2 (ja) | 低温化学蒸着法 | |
| US4992306A (en) | Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources | |
| EP1630249A2 (en) | Process for chemical vapor deposition of silicon nitride. | |
| CN101061255A (zh) | 低温SiN沉积方法 | |
| US20050181633A1 (en) | Precursors for depositing silicon-containing films and processes thereof | |
| CN101283115A (zh) | 掺杂氮化硅薄膜的低温沉积方法及装置 | |
| CN1926668A (zh) | 在高介电常数的介电材料上的硅的氮氧化物层的形成 | |
| CN1694230A (zh) | 氮化硅薄膜及其制造方法 | |
| WO2007058720A1 (en) | Method for fabricating controlled stress silicon nitride films | |
| CN1732288A (zh) | 形成高质量的低温氮化硅层的方法和设备 | |
| US20220051938A1 (en) | Film stack simplification for high aspect ratio patterning and vertical scaling | |
| US10546750B2 (en) | System and method for substrate wafer back side and edge cross section seals | |
| CN1940132A (zh) | 采用pecvd由氨基硅烷制备氮化硅 | |
| CN1420533A (zh) | 用于提高介电薄膜的系统和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |