CN1933107A - 多步骤低温间隔层制作方法 - Google Patents

多步骤低温间隔层制作方法 Download PDF

Info

Publication number
CN1933107A
CN1933107A CN 200510029705 CN200510029705A CN1933107A CN 1933107 A CN1933107 A CN 1933107A CN 200510029705 CN200510029705 CN 200510029705 CN 200510029705 A CN200510029705 A CN 200510029705A CN 1933107 A CN1933107 A CN 1933107A
Authority
CN
China
Prior art keywords
low
producing method
temperature space
space wall
spacer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510029705
Other languages
English (en)
Other versions
CN100499032C (zh
Inventor
宁先捷
朴松源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200510029705 priority Critical patent/CN100499032C/zh
Publication of CN1933107A publication Critical patent/CN1933107A/zh
Application granted granted Critical
Publication of CN100499032C publication Critical patent/CN100499032C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

多步骤低温间隔层制作方法，形成多层间隔层结构，其中初始间隔层采用高产能低膜质量淀积方法，而外间隔层采用低产能高膜质量淀积方法，因此形成的多层间隔层，内层初始间隔层疏松但产能高，而外间隔层致密对内层起到保护作用，实现了合理的产能和需要的高膜质量的统一。

Description

多步骤低温间隔层制作方法
技术领域
本发明涉及多晶硅栅极间隔层的制作方法，特别是涉及采用多步骤低温形成多层间隔层结构的制作方法。
背景技术
集成电路制程通常包括栅极图案的形成，其通常是采用多晶硅作为栅极导电结构。在多晶硅栅极导电结构的制程中，多晶硅层淀积在衬底上，其是由单晶硅经过离子注入、栅极氧化等过程形成。淀积的多晶硅，再通过光刻、刻蚀形成栅极图案。接着在栅极两侧形成电介质间隔层作为自对准离子注入和金属硅化物形成时的掩模。最常用的间隔层材料包括硅氧化物、硅氮化物。随着器件尺寸越来越小，掺杂深度和轮廓需要更加精确控制。因此要求低热预算(low thermal budget)，这就意味着今后的制程温度要低于过去的制程温度。目前，间隔层的制程已经普遍采用炉管低温化学气相淀积生长，其要求温度范围在600～700℃。而100nm以下的技术将要求间隔层制程更低的热预算。低压化学气相淀积，采用BTBAS为硅原子源，原子层淀积(atom layer deposition，ALD)，等离子增强化学气相淀积(plasma enhancement chemical vapor deposition，PECVD)已经用于生长氮化硅，其生长温度在600℃以下。然而采用低温CVD生长氮化硅，常常要在膜质量和产能之间做选择。因为高产能制作的膜质量低，或者高膜质量方法制作的产能低，高产能导致差的膜，如多孔和在稀释氢氟酸溶液以及反应离子刻蚀腔中的高刻蚀速率。使其在作为掩模保护多晶硅栅极时本身及易被侵蚀。
图1是常规的多晶硅栅极导电结构，是经过在具有浅沟隔离20的衬底10上形成氧化物层和多晶硅层，经过光刻、刻蚀形成具有栅极氧化物层12和多晶硅栅极13的栅极导电结构。
图2是硅氧化物/硅氮化物间隔层方法的前淀积的示意图，其中已经淀积氧化物层04，其采用低压化学气相淀积或者原子层淀积的方法。当采用低压化学气相淀积方法时，采用二(3-丁基胺基)硅烷BTBAS(Bis(tertiary-butylamino)silane)为硅原子源。当采用原子层淀积时，采用3-(二甲基胺基)硅烷TDMAS(tris-(Dimethylamino)Silane)及臭氧(O3)反应生成二氧化硅层。图3是在前淀积氧化层上均匀地淀积一层硅氮化物层05，该硅氮化物淀积方法可以为：低压化学气相淀积，采用BTBAS为硅原子源，还可以是原子层淀积，等离子增强化学气相淀积。图4是刻蚀后形成的间隔层，其刻蚀方法为以氟基气体为腐蚀剂的等离子体干法刻蚀。可以看出形成了氮化物间隔层15、25，同时氧化物衬垫层04还在有源区域(active area，AA)的硅顶部。稀释的含氢氟酸化学物质用于去除该衬里四乙氧基硅烷(TEOS)以完成间隔层的形成。在此去除过程中，酸还会侵蚀硅氮化物层。为了更好地控制制程，在该去除工艺中硅氮化物的侵蚀应最小化。但是对于高产能生长的硅氮化物，特别是在低温生长的氮化物层，在氢氟酸中的刻蚀率高，因此氮化物的损失也高。同样的问题在间隔层材料只是硅氮化物时，因为高产能生长成的硅氮化物由于反应速度过快，氮化物中氢杂质的含量过高，导致氮化物膜在氢氟酸中的刻蚀率过高。过高的硅氮化物刻蚀率将导致间隔层过度侵蚀，器件漏电过量而失效。ONO型的间隔层，同样由于过高的硅氮化物刻蚀率将导致间隔层过度侵蚀，器件漏电过量而失效。
发明内容
本发明的目的是采用多步骤低温间隔层淀积生长多层间隔层结构，克服现有技术存在的低温间隔层容易被刻蚀的问题，不仅可以得到合理的产能而且还保持需要的间隔层高膜质量。
本发明的多步骤低温间隔层淀积方法，包括如下步骤：
a)形成多晶硅栅极导电结构；
b)淀积第一层间隔层材料，其采用高产能低膜质量淀积方法形成；
c)刻蚀第一间隔层材料形成初始间隔层；
d)淀积第二层间隔层材料，其采用低产能高膜质量淀积方法形成；
e)刻蚀第二间隔材料形成外间隔层；
根据本发明，多晶硅栅极导电结构的形成，包括：硅衬底上形成浅沟隔离，依次形成硅氧化物、多晶硅、硬掩模、及光刻胶层，光刻，刻蚀，去除光刻胶。
根据本发明，高产能低膜质量淀积方法可以是原子层淀积(ALD)，等离子化学增强化学气相淀积(PECVD)，或化学气相淀积(CVD)方法。
根据本发明的第一间隔层材料可以是硅氮化物、硅氮氧化物(ON)或硅氧化物/硅氮化物/硅氧化物(ONO)。第一间隔层材料刻蚀，采用以氟基气体为腐蚀剂的等离子体干法刻蚀，形成初始间隔层。
根据本发明，低产能高膜质量淀积可以采用原子层淀积(ALD)，等离子化学增强化学气相淀积(PECVD)，化学气相淀积(CVD)方法。
根据本发明的外间隔层材料可以是氮化物、氮氧化物(ON)或氧化物/氮化物/氧化物(ONO)。第二间隔层材料刻蚀，采用以氟基气体为腐蚀剂的等离子体干法刻蚀，形成外间隔层。
本发明的高产能低膜质量淀积和低产能高膜质量淀积可以在同一个淀积反应腔中进行。
本发明采用多步骤低温淀积多层间隔层，初始间隔层采用高产能低膜质量淀积方法，而外间隔层采用低产能高膜质量淀积方法。由于内层初始间隔层快速形成，因此形成的初始间隔层，膜质疏松但是产能高；而外间隔层慢速形成，因此形成的膜致密，对内层初始间隔层起到保护作用。由此实现了合理的产能和需要的高膜质量的统一。
附图说明
图1是现有技术多晶硅栅极图案形成以后的截面示意图。
图2是现有技术的在多晶硅栅极结构上前淀积一层氧化物后的截面示意图。
图3是现有技术的在氧化物层上淀积一层氮化物后的截面示意图。
图4是现有技术的刻蚀形成间隔层后的截面示意图。
图5是本发明的在多晶硅栅极图案形成以后，在上面淀积一层高产能低膜质量的间隔层材料的一实施例的截面示意图。
图6是本发明的图5中间隔层材料刻蚀形成第一间隔层的截面示意图。
图7是本发明的第一间隔层形成以后，再淀积一层低产能高膜质量的间隔层材料的截面示意图。
图8是本发明的第二间隔层材料刻蚀形成第二间隔层的一实施例的截面示意图。
附图标记说明
04  第一层氧化物淀积层
05  第二层氮化物淀积层
06  高产能低膜质量淀积间隔层
07  低产能高质量膜淀积间隔层
10  硅衬底
11  N井
12  PMOS栅极氧化层
13  PMOS多晶硅栅极
14  PMOS栅极氧化物衬垫
15  PMOS栅极氮化物间隔层
16  PMOS栅极初始间隔层
17  PMOS栅极外间隔层
20  浅沟隔离
21  P井
22  NMOS栅极氧化层
23  NMOS多晶硅栅极
24  NMOS栅极氧化物衬垫
25  NMOS栅极氮化物间隔层
26  NMOS栅极初始间隔层
27  NMOS栅极外间隔层
具体实施方式
下面结合附图和具体实施例较详细说明本发明。
本发明的方法一般可以用在硅氮化物、硅氧化物/硅氮化物(ON)间隔层和硅氧化物/硅氮化物/硅氧化物(ONO)间隔层的制作，但不限于此。
实施例1
根据本发明的一个实施例，制作氮化物间隔层，其包括如下步骤：
a)形成多晶硅栅极导电结构；
如常规的多晶硅栅极导电结构，是经过在具有浅沟隔离20的衬底10上形成氧化物层和多晶硅层，经过光刻、刻蚀、去除光刻胶，形成具有栅极氧化物层12和多晶硅栅极13的栅极导电结构，参见图1。
b)淀积第一层间隔层材料；
第一间隔层材料为硅氮化物，采用原子层淀积成膜方法，单层膜成膜周期为15秒，淀积温度为550℃，每分钟淀积速率为4，如图5所示，快速形成疏松的硅氮化物层06，其膜厚度为100-600。
c)刻蚀第一间隔层材料形成初始间隔层；
刻蚀第一间隔层材料硅氮化物层06，采用以氟基气体为腐蚀剂的等离子体干法刻蚀，形成如图6所示的初始间隔层16、26。
d)淀积第二层间隔层材料；
第二间隔层材料为硅氮化物，采用原子层淀积成膜方法，其单层膜成膜周期为40秒，淀积温度为550℃，每分钟淀积速率为1.2，如图7所示，慢速形成致密的硅氮化物层07，膜厚为100-600。
e)刻蚀第二间隔层材料形成外间隔层。
刻蚀第二间隔层材料硅氮化物层07，采用以氟基气体为腐蚀剂的等离子体干法刻蚀，形成如图8所示的外间隔层17、27。
上述过程可以在同一个工艺腔中，通过在淀积制程中改变制程条件同时进行以上两个步骤间隔层的形成。这样得到的间隔层结构，由于初始间隔层疏松但是产能高，而外间隔层虽然产能低但致密，因此，本方法可以保持合理的产能和相对低热预算以及在需要的地方还具有高膜质量。
实施例2
根据本发明的另一个实施例，制作硅氧化物/硅氮化物(ON)型间隔层，其包括如下步骤：
a)形成多晶硅栅极导电结构；
如常规的多晶硅栅极导电结构，是经过在具有浅沟隔离20的衬底10上形成氧化物层和多晶硅层，经过光刻、刻蚀、去除光刻胶，形成具有栅极氧化物层12和多晶硅栅极13的栅极导电结构，参见图1。
b)淀积第一层间隔层材料；
第一间隔层材料为硅氧化物/硅氮化物，首先采用化学气相淀积方法淀积硅氧化物，其厚度为20-300，再采用原子层淀积成膜方法，其单层膜成膜周期为15秒，淀积温度为550℃，每分钟淀积速率为4，快速淀积形成疏松的硅氮化物层06，其厚度为100-600。
c)刻蚀第一间隔层材料形成初始间隔层；
淀积的第一间隔层材料，硅氧化物和硅氮化物层06(图中未将两层分别示出)，采用等离子体干法刻蚀，形成初始间隔层16、26。
d)淀积第二层间隔层材料；
外间隔层材料为硅氮化物，采用原子层淀积成膜方法，其单层膜成膜周期为40秒，淀积温度为550C，每分钟淀积速率为1.2，慢速淀积形成致密的硅氮化物07，其厚度为20-300。
e)刻蚀第二间隔层材料形成外间隔层。
采用等离子体干法刻蚀，刻蚀第二间隔层材料硅氮化物层07，形成外间隔层17、27。该外间隔层17、27将初始间隔层16、26包裹在其中，形成ON型间隔层。
该过程可以在同一个工艺腔中，通过在淀积制程中改变制程条件同时进行以上两个步骤。这样得到的间隔层结构，由于初始间隔层疏松但是产能高，而外间隔层虽然产能低但是致密，因此，本方法可以保持合理的产能和相对低热预算以及在需要的地方还具有高膜质量。
实施例3
根据本发明的又一个实施例，制作硅氧化物/硅氮化物/硅氧化物(ONO)型间隔层的方法，其包括如下步骤：
a)形成多晶硅栅极导电结构；
如常规的多晶硅栅极导电结构，是经过在具有浅沟隔离20的衬底10上形成氧化物层和多晶硅层，经过光刻、刻蚀形成具有栅极氧化物层12和多晶硅栅极13的栅极导电结构，参见图1。
b)淀积第一间隔层材料；
第一间隔层材料，首先采用等离子增强化学气相淀积硅氧化物，典型反应是硅烷和氮氧化物反应(SiH4+N2O)～，生成的氧化硅(SiO2)或四乙氧基硅烷(tetraethylorthosilicate，TEOS)在等离子环境中进行淀积形成硅氧化物膜，其厚度为20-300；再采用等离子增强化学气相淀积成膜方法，其典型反应是硅烷和胺在氮气气氛下反应(SiH4+N2+NH3 ～)，生成的氮化硅(SiN)在等离子环境下快速淀积成为硅氮化物膜06，其厚度为100-600。
c)刻蚀第一间隔层材料形成初始间隔层；刻蚀第一间隔层材料硅氧化物/硅氮化物层06，采用以氟基气体为腐蚀剂的等离子体干法刻蚀方法，形成初始间隔层16、26。
d)淀积第二间隔层材料；
第二间隔层材料为硅氮化物，采用等离子增强化学气相淀积方法，其典型反应是硅烷和胺在氮气气氛下反应(SiH4+N2+NH3～)，生成的氮化硅(SiN)在等离子环境下慢速淀积成为氮化硅膜07，其厚度为100-600。其与第一间隔层材料中硅氮化物淀积方法相同，只是其中氮气的浓度较高，而且等离子电场强度较低，因此淀积速率较慢，形成的膜致密。
e)淀积硅氧化物
在硅氮化物层外面，再采用等离子增强化学气相淀积方法或化学气相淀积方法，条件同b)步骤的硅氧化物膜的形成，气体比例、温度和压力的设置可以与步骤b)相同，也可以与步骤b)不同，其厚度为300-1500，作为牺牲层，目的是在去除该氧化物层后可以形成“L”形的氮化硅间隔层。
f)刻蚀第二间隔层材料形成外间隔层。刻蚀第二间隔层材料，硅氧化物/硅氮化物/硅氧化物层07(图中未分别示出)，采用等离子体干法刻蚀，形成外间隔层17、27。
该过程可以在同一个工艺腔中，通过在淀积制程中改变制程条件同时进行以上两个步骤。这样得到的间隔层结构，由于初始间隔层疏松但产能高，而外间隔层虽然产能低但致密，因此，本方法可以保持合理的产能和相对低热预算以及在需要的地方还具有高膜质量。

Claims (17)

1.多步骤低温间隔层制作方法，包括如下步骤：
a)形成多晶硅栅极导电结构；
b)淀积第一层间隔层材料，其采用高产能低膜质量淀积方法形成；
c)刻蚀第一间隔层材料形成初始间隔层；
d)淀积第二层间隔层材料，其采用低产能高膜质量淀积方法形成；
e)刻蚀第二间隔层材料形成外间隔层。
2.根据权利要求1所述的多步骤低温间隔层制作方法，其特征在于，所述的多晶硅栅极导电结构的形成，包括：硅衬底上形成浅沟隔离，依次形成硅氧化物、多晶硅、硬掩模、及光刻胶层，光刻，刻蚀，去除光刻胶。
3.根据权利要求1所述的多步骤低温间隔层制作方法，其特征在于，所述的高产能低膜质量淀积，采用原子层淀积方法。
4.根据权利要求3所述的多步骤低温间隔层制作方法，其特征在于，所述的原子层淀积成膜方法，其单层膜成膜周期为15秒，淀积温度为550℃，每分钟淀积速率为4。
5.根据权利要求1所述的多步骤低温间隔层制作方法，其特征在于，所述的高产能低膜质量淀积，采用等离子化学增强化学气相淀积。
6.根据权利要求1所述的多步骤低温间隔层制作方法，其特征在于，所述的高产能低膜质量淀积，采用化学气相淀积方法。
7.根据权利要求1所述的多步骤低温间隔层制作方法，其特征在于，所述的第一层间隔层材料是硅氮化物、硅氧化物/硅氮化物。
8.根据权利要求1所述的多步骤低温间隔层制作方法，其特征在于，所述的第一间隔层材料，采用以氟基气体为腐蚀剂的等离子体干法刻蚀，形成初始间隔层。
9.根据权利要求1所述的多步骤低温间隔层制作方法，其特征在于，所述的低产能高膜质量淀积，采用原子层淀积方法。
10.根据权利要求9所述的多步骤低温间隔层制作方法，其特征在于，所述的原子层淀积成膜方法，其单层膜成膜周期为40秒，淀积温度为550℃，每分钟淀积速率为1.2。
11.根据权利要求1所述的多步骤低温间隔层制作方法，其特征在于，所述的低产能高膜质量淀积，采用等离子化学增强化学气相淀积。
12.根据权利要求1所述的多步骤低温间隔层制作方法，其特征在于，所述的低产能高膜质量淀积，采用化学气相淀积。
13.根据权利要求1的任意一个所述的多步骤低温间隔层制作方法，其特征在于，所述的第二间隔层材料是硅氮化物。
14.根据权利要求1所述的多步骤低温间隔层制作方法，其特征在于，所述的第二间隔层材料采用以氟基气体为腐蚀剂的等离子体干法刻蚀，形成外间隔层。
15.根据权利要求1～14中任意一项所述的多步骤低温间隔层制作方法，其特征在于，所述的高产能低膜质量淀积和低产能高膜质量淀积，可以在同一个淀积反应腔中进行。
16.根据权利要求1～14中的任意一项所述的多步骤低温间隔层制作方法，其特征在于，所述的初始间隔层厚度为100-600。
17.根据权利要求1～14中的任意一项所述的多步骤低温间隔层制作方法，其特征在于，所述的外间隔层厚度为100-600。
CN 200510029705 2005-09-15 2005-09-15 多步骤低温间隔层制作方法 Active CN100499032C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200510029705 CN100499032C (zh) 2005-09-15 2005-09-15 多步骤低温间隔层制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510029705 CN100499032C (zh) 2005-09-15 2005-09-15 多步骤低温间隔层制作方法

Publications (2)

Publication Number Publication Date
CN1933107A true CN1933107A (zh) 2007-03-21
CN100499032C CN100499032C (zh) 2009-06-10

Family

ID=37878856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510029705 Active CN100499032C (zh) 2005-09-15 2005-09-15 多步骤低温间隔层制作方法

Country Status (1)

Country Link
CN (1) CN100499032C (zh)

Also Published As

Publication number Publication date
CN100499032C (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
TWI330391B (en) Method for producing gate stack sidewall spacers
JP4279176B2 (ja) シリコン窒化膜の形成方法
CN1211864C (zh) 半导体器件及其制造方法
TWI378505B (en) A new material for contact etch layer to enhance device performance
US7371649B2 (en) Method of forming carbon-containing silicon nitride layer
US7622383B2 (en) Methods of forming conductive polysilicon thin films via atomic layer deposition and methods of manufacturing semiconductor devices including such polysilicon thin films
TWI343952B (en) Method for silicon based dielectric chemical vapor deposition
US7488694B2 (en) Methods of forming silicon nitride layers using nitrogenous compositions
CN1893028A (zh) 具有氧化物间隔层的应变源漏cmos的集成方法
US20070066010A1 (en) Method of manufacturing semiconductor device
CN101393862B (zh) 栅极侧壁层的制造方法及半导体器件的制造方法
CN1196188C (zh) 半导体器件的制造方法
CN1881586A (zh) 半导体器件及其制造方法
CN1822392A (zh) 半导体器件
CN101050523A (zh) 形成氧化物膜的方法和氧化物沉积设备
KR20110104482A (ko) 낮은 에치 레이트 유전체 라이너들을 이용한 갭충진 개선
CN1490845A (zh) 半导体器件及其制造方法
US20170323775A1 (en) Methods of Depositing SiCON with C, O and N Compositional Control
JP2012104735A (ja) 半導体装置及びその製造方法
CN101789377B (zh) 增大引入沟道中的应力的方法和半导体器件
CN1762052A (zh) 应变硅工艺中的浅槽隔离
CN1967790A (zh) 移除栅极上的金属硅化物层的方法及蚀刻方法
KR101967529B1 (ko) 실리콘 질화막의 제조 방법
CN1933107A (zh) 多步骤低温间隔层制作方法
KR20210158809A (ko) 실리콘이 구비된 층을 형성하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation