CN101993037A - 制造半导体集成电路的纳米晶硅结构的方法 - Google Patents

制造半导体集成电路的纳米晶硅结构的方法 Download PDF

Info

Publication number
CN101993037A
CN101993037A CN2009100567336A CN200910056733A CN101993037A CN 101993037 A CN101993037 A CN 101993037A CN 2009100567336 A CN2009100567336 A CN 2009100567336A CN 200910056733 A CN200910056733 A CN 200910056733A CN 101993037 A CN101993037 A CN 101993037A
Authority
CN
China
Prior art keywords
amorphous silicon
technology
silicon
insulating barrier
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009100567336A
Other languages
English (en)
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100567336A priority Critical patent/CN101993037A/zh
Priority to US12/704,495 priority patent/US8748260B2/en
Publication of CN101993037A publication Critical patent/CN101993037A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种制造集成电路器件的纳米晶硅结构的方法，所述集成电路器件例如为存储器、动态随机存取存储器、闪存、只读存储器、微处理器、数字信号处理器、专用集成电路。在特定实施例中，本发明包括提供包括表面区域的半导体衬底。根据特定实施例，该方法包括形成覆盖表面区域的绝缘层(例如，二氧化硅、氮化硅、氮氧化硅)。该方法包括形成预定厚度的覆盖绝缘层的非晶硅材料，该预定厚度小于20纳米。该方法包括使非晶硅材料经过热处理工艺，以促使形成来自小于20纳米的厚度的非晶硅材料的多个纳米晶硅结构。

Description

制造半导体集成电路的纳米晶硅结构的方法
技术领域
本发明涉及半导体技术领域，尤其涉及制造半导体集成电路的纳米晶硅结构的方法。
背景技术
本发明针对用于制造半导体器件的集成电路及其工艺。更特别地，本发明提供一种用于在电介质材料膜上制造纳米尺寸硅材料的方法，以便制造半导体集成电路。但是应当知道到，本发明具有更加广泛的应用范围。也就是说，本发明能够应用于平板显示器、微机电系统(通常称为MEMS)、纳米器件等等。
集成电路已从在单个硅片上制作的少量互连器件发展到上百万个器件。传统的集成电路提供了远远超出最初想象的性能和复杂度。为了改善复杂度和电路密度(即在给定芯片面积上能够容纳的器件的数量)，最小器件特征尺寸(也称为器件“几何形状”)随着每一代集成电路而变得更小。
越来越大的电路密度不但改进了集成电路的复杂度和性能，而且还向用户提供了成本更低的部件。集成电路或芯片制作设施可能花费数亿美元甚至数十亿美元。每个制作设施具有特定的晶片吞吐量，在每个晶片上具有特定数量的集成电路。因此，通过使集成电路的各器件更小，可以在每个晶片上制作更多的器件，从而增加制作设施的输出。使器件更小极具挑战性，这是由于集成制作中使用的每个工艺都具有限制。也就是说，特定的工艺通常仅向下工作到特定的特征尺寸，然后需要改变工艺或器件布局。另外，由于器件需要越来越快的设计，所以特定传统工艺和材料存在工艺限制。
基于给定特征尺寸而具有限制的工艺的示例是形成用于动态随机存取存储器件的电容器结构的硅材料。通常形成这样的存储器件，用于具有90纳米或更小的设计准则的器件。通常形成硅材料，包括多晶硅，用于这些存储器件的电容器结构的电极。遗憾的是，使用传统技术往往难以形成高质量的纳米尺寸硅结构。也就是说，随着器件尺寸减小，制造这些电介质材料中的每个电介质材料的难度增大。在整个说明书中都能看到传统电介质结构的这些和其它限制，并且在下文中更具体。
根据以上所述内容，可见需要用于处理半导体器件的改进技术。
发明内容
根据本发明，提供了制造半导体器件的技术。更特别地，本发明提供一种用于在电介质材料膜上制造纳米晶硅结构的方法，以便制造半导体集成电路。但是应当知道到，本发明具有更加广泛的应用范围。也就是说，本发明能够应用于平板显示器、微机电系统(通常称为MEMS)、纳米器件等等。
在特定实施例中，本发明提供一种用制造集成电路器件的纳米晶硅结构的方法，所述集成电路器件例如为存储器、动态随机存取存储器、闪存、只读存储器、微处理器、数字信号处理器、专用集成电路。在特定实施例中，本发明包括提供包括表面区域的半导体衬底。根据特定实施例，该方法包括形成覆盖表面区域的绝缘层(例如，二氧化硅、氮化硅、氮氧化硅)。该方法包括形成预定厚度的覆盖绝缘层的非晶硅材料，该预定厚度小于20纳米。该方法包括使非晶硅材料经过热处理工艺，以促使从小于20纳米的厚度的非晶硅材料形成多个纳米晶硅结构。
在另一个特定实施例中，本发明提供一种制造集成电路器件的纳米晶硅结构的方法，所述集成电路器件例如为存储器、动态随机存取存储器、闪存、只读存储器、微处理器、数字信号处理器、专用集成电路。在特定实施例中，本发明包括形成包括表面区域的半导体衬底。根据特定实施例，该方法包括形成覆盖表面区域的绝缘层(例如，二氧化硅、氮化硅、氮氧化硅)，该绝缘层的特征在于高K介电常数。该方法包括形成预定厚度的覆盖绝缘层的非晶硅材料，该预定厚度小于20纳米。该方法包括使非晶硅材料经过热处理工艺，以促使从小于20纳米的厚度的非晶硅材料形成多个纳米晶硅结构。在优选实施例中，该方法包括在与形成非晶硅材料时，保持450～600摄氏度的温度。
相比传统技术，通过本发明可实现诸多益处。例如，本发明提供依赖传统技术的易用工艺。在有些实施例中，该方法能够在每个晶片裸片(die)数量方面提供更高的器件产量。另外，该方法提供一种与传统工艺技术兼容的工艺，而无需对传统设备和工艺进行实质性修改。优选地，根据特定实施例，本发明提供一种使用非晶硅材料和热处理来形成纳米尺寸晶体材料的方式。取决于实施例，可以实现这些益处中的一个或更多。这些和其它益处被更多地描述于整个说明书中，并且下面更加具体。
参照以下的具体描述和附图能够更加充分地理解本发明的各附加目的、特征和优点。
附图说明
图1是本发明形成纳米晶硅结构的具体实施方式流程图；
图2和图3示出本发明形成纳米晶硅结构的实施例示意图；
图4是本发明使用纳米晶硅结构形成电容器结构的具体实施方式流程图；
图5至图6示出根据本发明制造用于存储器件的电容器结构的实施例示意图；
图7是根据本发明非晶硅厚度与纳米晶硅结构尺寸的关系示图。
具体实施方式
根据本发明，提供了用于处理集成电路以便制造半导体器件的技术。更特别地，本发明提供一种用于在电介质材料膜上制造纳米尺寸硅材料的方法，以便制造半导体集成电路。但是应当知道到，本发明具有更加广泛的应用范围。也就是说，本发明能够应用于平板显示器、微机电系统(通常称为MEMS)、纳米器件等等。
参照图1，下面概述根据本发明的实施例的用于形成纳米晶体尺寸的硅的方法。
1.开始，步骤101；
2.提供具有表面区域的半导体衬底(例如，硅晶片、绝缘体上硅)(步骤103)，所述表面区域上形成有自然氧化层；
3.清洁表面区域(步骤105)，以从表面区域去除自然氧化层；
4.形成绝缘材料(步骤107)，所述形成方式为对表面区域进行氧化；；
5.形成非晶硅(步骤109)，其中，所述非晶硅覆盖绝缘层，厚度小于20纳米；
6.热处理非晶硅(步骤111)；
7.形成纳米晶硅结构(步骤113)，即对小于20纳米的厚度的非晶硅材料进行处理形成多个纳米晶硅结构；
8.执行其它步骤(步骤121)；
9.继续其它步骤(步骤123)；以及
10.停止，步骤125。
以上的步骤序列提供根据本发明的实施例的方法。如同示出的那样，该方法使用步骤组合，所述步骤组合包括形成集成电路器件(如动态随机存取存储器、专用集成电路、闪存、数字信号处理器、微处理器、微控制器等等)的方式。如同示出的那样，根据特定实施例，该方法包括对覆盖绝缘层的非晶硅材料使用热处理工艺。也可以提供其它的替代方式，其中可以在不脱离此处权利要求的范围的情况下增加步骤、去除一个或更多步骤、或者以不同顺序提供一个或更多步骤。本方法的更多细节能够被发现于整个说明书中，并且在下文中更具体。
图2和图3示出根据本发明的实施例的形成纳米晶体材料的简化方法。这些示图仅是示例，而不应该不适当地限制此处权利要求的范围。本领域技术人员应当知道很多改变、修改和替代方式。如图2所示，该方法以提供具有表面区域203的半导体衬底201开始，表面区域203具有自然氧化层。取决于实施例，表面区域可以是平的、不平的、以及其它形状。在特定实施例中，衬底可以是硅晶片、绝缘体上硅、外延生长薄片(epitaxial wafer)等等。当然，可以存在其它改变、修改和替代方式。
再次参照图2，用清洁工艺对表面区域进行处理。在特定实施例中，清洁工艺适于从表面区域去除自然氧化层。在特定实施例中，该方法包括使表面区域在氧化环境下以形成覆盖表面区域的绝缘层205。所述氧化环境可以包括氧、氧和氮的组合以及氮，以形成包括二氧化硅、氮化硅、氮氧化硅等的材料的绝缘层205。当然，可以存在其它改变、修改和替代方式。
在优选实施例中，本方法形成覆盖表面区域的高K电介质层。在优选实施例中，高K电介质减少栅极泄漏，同时保持晶体管性能。再次举例而言，二氧化硅(其为半导体器件的普通绝缘材料)的介电常数为大约3.9或更小。在特定实施例中，能够提供一个或更多氧-氮-氧(ONO)堆叠以增加介电常数。或者，根据特定实施例，高K电介质可以包括合适的氧化物(例如，ZrO2，HfO2)或者化合物(例如，BST，BaxSr1-xTiO3)。当然，可以存在其它改变、修改和替代方式。
形成预定厚度209的覆盖绝缘层的非晶硅材料207，该预定厚度209小于20纳米。在特定实施例中，该预定厚度可以是与纳米尺寸晶体结构的最终尺寸相关的任何合适的厚度。在特定实施例中，在预定环境中使用一个或更多合适的物质提供非晶硅。所述一个或更多物质可以包括使用化学气相沉积来提供的SiH4气体、Si2H6气体、Si3H4气体等等。在特定实施例中，化学气相沉积可以包括低压化学气相沉积、等离子体增强型化学气相沉积等等。在特定实施例中，通过溅射工艺提供非晶硅层。在一个或更多实施例中，非晶硅被保持在真空环境下。在特定实施例中，在低于大约600摄氏度或低于大约550摄氏度的温度下提供非晶硅材料，以产生非晶体特性。
参照图3，根据特定实施例，该方法包括使非晶硅材料经过热处理工艺301。在优选实施例中，热处理工艺促使从小于20纳米的厚度的非晶硅材料形成多个纳米晶硅结构303。在优选实施例中，纳米晶硅结构的特征在于与非晶硅层的厚度直接相关的尺寸。在特定实施例中，在非晶硅保持在惰性环境(例如，氩、氮)中的同时提供热处理。在特定实施例中，通过炉、快速热退火(thermal anneal)或其它合适的技术来提供热处理。还在高于大约650摄氏度的温度下在少于10分钟的时段期间提供热处理。当然，可以存在其它改变、修改和替代方式。
以上的步骤序列提供根据本发明的实施例的方法。如同示出的那样，该方法使用步骤组合，所述步骤组合包括形成集成电路器件(如动态随机存取存储器、专用集成电路、闪存、数字信号处理器、微处理器、微控制器等等)的元件的方式。如同示出的那样，根据特定实施例，该方法包括对覆盖绝缘层的非晶硅材料使用热处理工艺。也可以提供其它的替代方式，其中可以在不脱离此处权利要求的范围的情况下增加步骤、去除一个或更多步骤、或者以不同顺序提供一个或更多步骤。
参照图4，本发明的实施例提供一种形成用于电容器结构的纳米晶体尺寸的硅的方法，其概述如下。
1.开始，步骤401；
2.提供具有电容器类型表面区域的半导体衬底(步骤403)，该表面区域具有自然氧化层；
3.清洁表面区域(步骤405)，以从表面区域去除自然氧化层；
4.形成绝缘层(步骤407)，所述形成方式为对表面区域进行氧化；
5.形成非晶硅(步骤409)，所述非晶硅覆盖绝缘层，厚度小于20纳米；
6.热处理非晶硅(步骤411)；
7.将非晶硅材料保持在惰性环境(步骤412)，例如氦，或还原环境，例如氢、氯化氢，或其组合中；
8.形成纳米晶硅结构(步骤413)，即对小于20纳米的厚度的非晶硅材料进行处理形成多个纳米晶硅结构；
9.根据需要执行其它步骤(步骤421)；
10.继续其它步骤(步骤423)；以及
11.停止，步骤425。
以上的步骤序列提供根据本发明的实施例的用于形成纳米晶硅结构的方法。如同示出的那样，该方法使用步骤组合，所述步骤组合包括形成集成电路器件(如动态随机存取存储器、专用集成电路、闪存、数字信号处理器、微处理器、微控制器等等)的元件的方式。如同示出的那样，根据特定实施例，该方法包括对覆盖绝缘层的非晶硅材料使用热处理工艺。也可以提供其它的替代方式，其中可以在不脱离此处权利要求的范围的情况下增加步骤、去除一个或更多步骤、或者以不同顺序提供一个或更多步骤。本方法的更多细节能够被发现于整个说明书中，并且在下文中更具体。
图5至图6示出根据本发明的实施例的制造用于存储器件的电容器结构的简化方法。这些示图仅是示例，而不应该不适当地限制此处权利要求的范围。本领域技术人员应当知道很多改变、修改和替代方式。如同示出的那样，该方法以提供具有表面区域503的半导体衬底501开始，表面区域503具有自然氧化层。取决于实施例，表面区域可以是平的、不平的、以及其它形状。在特定实施例中，半导体衬底具有电容器类型表面区域。在特定实施例中，衬底可以是硅晶片、绝缘体上硅、外延生长薄片等等。当然，可以存在其它改变、修改和替代方式。
再次参照图5，该方法包括用清洁工艺对表面区域进行处理。在特定实施例中，清洁工艺适于从表面区域去除自然氧化层。在特定实施例中，该方法包括使表面区域经受氧化环境的影响以形成覆盖表面区域的绝缘层505。也就是说，氧化环境可以包括氧、氧和氮的组合以及氮，以形成包括二氧化硅、氮化硅、氮氧化硅等的材料。当然，可以存在其它改变、修改和替代方式。
在优选实施例中，本方法形成覆盖表面区域的高K电介质层。在优选实施例中，高K电介质减少栅极泄漏，同时保持晶体管性能。再次举例而言，二氧化硅(其为半导体器件的普通绝缘材料)的介电常数为大约3.9或更小。在特定实施例中，能够提供一个或更多氧-氮-氧(ONO)堆叠以增加介电常数。或者，根据特定实施例，高K电介质可以包括合适的氧化物(例如，ZrO2，HfO2)或者化合物(例如，BST，BaxSr1-xTiO3)。当然，可以存在其它改变、修改和替代方式。
在特定实施例中，该方法包括形成预定厚度509的覆盖绝缘层的非晶硅材料507，该预定厚度509小于20纳米。在特定实施例中，预定厚度可以是与纳米尺寸晶体结构的最终尺寸相关的任何合适的厚度。在特定实施例中，在预定环境中使用一个或更多合适的物质提供非晶硅。所述一个或更多物质可以包括使用化学气相沉积来提供的SiH4气体、Si2H6气体、Si3H4气体等等。在特定实施例中，化学气相沉积可以包括低压化学气相沉积、等离子体增强型化学气相沉积等等。在特定实施例中，通过溅射工艺提供非晶硅层。在一个或更多实施例中，非晶硅被保持在真空环境下。在特定实施例中，在低于大约600摄氏度或450～550摄氏度的温度下提供非晶硅材料，以产生非晶体特性。
参照图6，根据特定实施例，该方法包括使非晶硅材料经过热处理工艺601。在优选实施例中，热处理工艺促使从小于20纳米的厚度的非晶硅材料形成多个纳米晶硅结构603。在优选实施例中，纳米晶硅结构的特征在于与非晶硅层的厚度直接相关的尺寸。在特定实施例中，在非晶硅保持在惰性环境(例如，氩、氮)中的同时提供热处理工艺。在特定实施例中，通过炉、快速热退火(thermal anneal)或其它合适的技术来提供热处理。还在高于大约650摄氏度的温度下在少于10分钟的时段期间提供热处理。当然，可以存在其它改变、修改和替代方式。
以上的步骤序列提供根据本发明的实施例的方法。如同示出的那样，该方法使用步骤组合，所述步骤组合包括形成集成电路器件(如动态随机存取存储器、专用集成电路、闪存、数字信号处理器、微处理器、微控制器等等)的元件的方式。如同示出的那样，根据特定实施例，该方法包括对覆盖绝缘层的非晶硅材料使用热处理工艺。也可以提供其它的替代方式，其中可以在不脱离此处权利要求的范围的情况下增加步骤、去除一个或更多步骤、或者以不同顺序提供一个或更多步骤。
示例：
为了证明本方法的原理和操作，我们进行了实验。这些实验仅仅是示例，而不应该不适当地限制此处权利要求的范围。本领域技术人员应当知道到很多改变、修改和替代方式。在这些实施例中，我们使用硅衬底，如硅晶片。硅晶片包括涂覆有高质量二氧化硅的表面。也就是说，所述二氧化硅没有任何空穴等等。对这些硅晶片进行氧化。根据特定实施例，在二氧化硅的表面上提供大约2纳米的非晶硅的沉积。使用以下条件提供了非晶硅：
气体：20SCCM(standard-state cubic centimeter per minute，标况毫升每分)的、含1％Si2H6的氩气；
压力：1.1托；
温度：450摄氏度；以及
沉积速率：0.5埃/分钟。
在沉积了非晶硅后，该实验使非晶硅经过热处理工艺。在大约900摄氏度的温度下在大约1分钟期间提供热处理工艺。热处理工艺在氦气惰性环境中进行，但是，认为也可以使用其它气体。每分钟提供大约1标准公升的氦气。图7提供了在非晶硅层的厚度与纳米晶硅尺寸之间的关系。如图所示，非晶硅层厚度决定纳米晶硅的尺寸。当然，可能存在其它改变、修改和替代方式。
还应当理解，此处描述的示例和实施例仅用于说明性目的，本领域技术人员根据这些示例和实施例将受到启示做出多种修改或变化，并且这些修改或变化将包括在本申请的精神和范围内以及所附权利要求的范围内。

Claims (21)

1.一种制造半导体集成电路的纳米晶硅结构的方法，所述方法包括：
提供包括表面区域的半导体衬底；
形成覆盖所述表面区域的绝缘层；
形成预定厚度的覆盖所述绝缘层的非晶硅材料，所述预定厚度小于20纳米；
对非晶硅材料进行热处理工艺，使从小于20纳米厚度的非晶硅材料形成多个纳米晶硅结构。
2.如权利要求1所述的方法，其中，所述绝缘层是高K材料。
3.如权利要求1所述的方法，其中，通过SiH4气体形成所述非晶硅层。
4.如权利要求1所述的方法，其中，通过Si2H6气体形成所述非晶硅层。
5.如权利要求1所述的方法，其中，通过Si3H4气体形成所述非晶硅层。
6.如权利要求1所述的方法，其中，通过溅射工艺形成所述非晶硅层。
7.如权利要求1所述的方法，其中，所述非晶硅的形成被保持在真空环境下。
8.如权利要求1所述的方法，其中，在所述非晶硅被保持在惰性环境中的同时提供热处理工艺。
9.如权利要求1所述的方法，其中，所述多个纳米晶硅结构被设置在动态随机存取存储器电容器或闪存单元或电容器结构中。
10.如权利要求1所述的方法，其中，通过炉管提供所述热处理工艺。
11.如权利要求1所述的方法，其中，通过快速热退火提供所述热处理工艺。
12.如权利要求1所述的方法，其中，在高于650摄氏度的温度下在少于10分钟的时段期间提供所述热处理工艺。
13.如权利要求1所述的方法，其中，在低于600摄氏度的温度下提供所述非晶硅材料的形成。
14.一种制造半导体集成电路的纳米晶硅结构的方法，所述方法包括：
提供包括表面区域的半导体衬底；
形成覆盖所述表面区域的绝缘层，所述绝缘层的特征在于高K介电常数；形成预定厚度的覆盖所述绝缘层的非晶硅材料，该预定厚度小于20纳米，在形成非晶硅材料过程中，保持450～600摄氏度的温度；
对非晶硅材料进行热处理工艺，使从小于20纳米厚度的非晶硅材料形成多个纳米晶硅结构。
15.如权利要求14所述的方法，其中，通过SiH4气体形成所述非晶硅层。
16.如权利要求14所述的方法，其中，通过Si2H6气体形成所述非晶硅层。
17.如权利要求14所述的方法，其中，通过Si3H4气体形成所述非晶硅层。
18.如权利要求14所述的方法，其中，通过溅射工艺形成所述非晶硅层。
19.如权利要求14所述的方法，其中，所述非晶硅层的形成被保持在真空环境下。
20.如权利要求14所述的方法，其中，在还原环境中提供所述热处理工艺。
21.如权利要求20所述的方法，其中，所述还原环境包括氢气。
CN2009100567336A 2009-08-20 2009-08-20 制造半导体集成电路的纳米晶硅结构的方法 Pending CN101993037A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009100567336A CN101993037A (zh) 2009-08-20 2009-08-20 制造半导体集成电路的纳米晶硅结构的方法
US12/704,495 US8748260B2 (en) 2009-08-20 2010-02-11 Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100567336A CN101993037A (zh) 2009-08-20 2009-08-20 制造半导体集成电路的纳米晶硅结构的方法

Publications (1)

Publication Number Publication Date
CN101993037A true CN101993037A (zh) 2011-03-30

Family

ID=43605702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100567336A Pending CN101993037A (zh) 2009-08-20 2009-08-20 制造半导体集成电路的纳米晶硅结构的方法

Country Status (2)

Country Link
US (1) US8748260B2 (zh)
CN (1) CN101993037A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024756A (zh) * 2009-09-18 2011-04-20 中芯国际集成电路制造(上海)有限公司 形成用于制造集成电路器件的纳米晶态硅结构的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093243A (en) * 1992-04-30 2000-07-25 Kabushiki Kaisha Toshiba Semiconductor device and its fabricating method
US20040197943A1 (en) * 2003-03-27 2004-10-07 Tokai University Educational System Nanosilicon light-emitting element and manufacturing method thereof
US20060278580A1 (en) * 2005-04-29 2006-12-14 University Of Rochester Ultrathin porous nanoscale membranes, methods of making, and uses thereof
US20070123004A1 (en) * 2005-09-26 2007-05-31 Nissin Electric Co., Ltd. Method and apparatus for forming a crystalline silicon thin film
CN101399190A (zh) * 2007-09-30 2009-04-01 中芯国际集成电路制造(上海)有限公司 制作硅纳米点及非易失性存储器的方法
US20090161438A1 (en) * 2005-07-20 2009-06-25 Micron Technology, Inc. Methods of forming and programming floating-gate memory cells having carbon nanotubes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207502B1 (en) * 1999-10-25 2001-03-27 Advanced Micro Devices, Inc. Method of using source/drain nitride for periphery field oxide and bit-line oxide
JP2003023114A (ja) * 2001-07-05 2003-01-24 Fujitsu Ltd 半導体集積回路装置およびその製造方法
US6586797B2 (en) * 2001-08-30 2003-07-01 Micron Technology, Inc. Graded composition gate insulators to reduce tunneling barriers in flash memory devices
DE102004031950A1 (de) * 2003-06-26 2005-02-10 Kyocera Corp. Halbleiter/Elektroden-Kontaktstruktur und eine solche verwendendes Halbleiterbauteil
JP2005268621A (ja) * 2004-03-19 2005-09-29 Toshiba Corp 半導体集積回路装置
US7341907B2 (en) * 2005-04-05 2008-03-11 Applied Materials, Inc. Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
US20080000521A1 (en) * 2006-05-15 2008-01-03 Siva Sivoththaman Low-temperature doping processes for silicon wafer devices
US20100032639A1 (en) * 2008-08-07 2010-02-11 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093243A (en) * 1992-04-30 2000-07-25 Kabushiki Kaisha Toshiba Semiconductor device and its fabricating method
US20040197943A1 (en) * 2003-03-27 2004-10-07 Tokai University Educational System Nanosilicon light-emitting element and manufacturing method thereof
US20060278580A1 (en) * 2005-04-29 2006-12-14 University Of Rochester Ultrathin porous nanoscale membranes, methods of making, and uses thereof
US20090161438A1 (en) * 2005-07-20 2009-06-25 Micron Technology, Inc. Methods of forming and programming floating-gate memory cells having carbon nanotubes
US20070123004A1 (en) * 2005-09-26 2007-05-31 Nissin Electric Co., Ltd. Method and apparatus for forming a crystalline silicon thin film
CN101399190A (zh) * 2007-09-30 2009-04-01 中芯国际集成电路制造(上海)有限公司 制作硅纳米点及非易失性存储器的方法

Also Published As

Publication number Publication date
US20110045661A1 (en) 2011-02-24
US8748260B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
JP4047075B2 (ja) 半導体装置
US6544875B1 (en) Chemical vapor deposition of silicate high dielectric constant materials
CN101425457B (zh) 高介电常数栅极介电材料的形成方法与半导体元件
TWI524534B (zh) 半導體裝置及其形成方法
CN100561684C (zh) 基底绝缘膜的形成方法
US9831084B2 (en) Hydroxyl group termination for nucleation of a dielectric metallic oxide
US7662685B2 (en) Semiconductor device and manufacturing method thereof
US6277681B1 (en) Process to produce ultrathin crystalline silicon nitride on Si(111) for advanced gate dielectrics
TW200425470A (en) Capacitors of semiconductor devices including silicon-germanium and metallic electrodes and methods of fabricating the same
US9159779B2 (en) Method of fabricating semiconductor device
US9048307B2 (en) Method of manufacturing a semiconductor device having sequentially stacked high-k dielectric layers
US6420729B2 (en) Process to produce ultrathin crystalline silicon nitride on Si (111) for advanced gate dielectrics
CN101993037A (zh) 制造半导体集成电路的纳米晶硅结构的方法
US6777296B2 (en) Semiconductor device and manufacturing method thereof
WO2007010921A1 (ja) 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法
CN1689146B (zh) 半导体器件及其制造方法
KR100621542B1 (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
JP5256444B2 (ja) 絶縁膜の形成方法、半導体装置の製造方法および半導体装置の製造装置
JP2007251204A (ja) 絶縁膜の形成方法
US8685826B2 (en) Method for manufacturing nano-crystalline silicon material from chloride chemistries for the semiconductor integrated circuits
JP2008205136A (ja) 半導体装置及びその製造方法
JP4051063B2 (ja) 半導体装置の製造方法
US20140231893A1 (en) Capacitor and preparation method thereof
JP2004296876A (ja) 半導体装置の製造方法及び半導体装置及び半導体製造装置
WO2004012237A2 (en) Methods of forming interfacial layers for high-k gates by ozone oxidation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121108

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121108

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110330