KR20070107168A - 나노―결정 결정립―크기의 폴리실리콘 및 반구형 결정립실리콘을 위한 단일 웨이퍼 열적 화학기상증착 프로세스 - Google Patents

나노―결정 결정립―크기의 폴리실리콘 및 반구형 결정립실리콘을 위한 단일 웨이퍼 열적 화학기상증착 프로세스 Download PDF

Info

Publication number
KR20070107168A
KR20070107168A KR1020077022063A KR20077022063A KR20070107168A KR 20070107168 A KR20070107168 A KR 20070107168A KR 1020077022063 A KR1020077022063 A KR 1020077022063A KR 20077022063 A KR20077022063 A KR 20077022063A KR 20070107168 A KR20070107168 A KR 20070107168A
Authority
KR
South Korea
Prior art keywords
nano
silicon
crystal grain
polysilicon layer
grain
Prior art date
Application number
KR1020077022063A
Other languages
English (en)
Inventor
밍 리
케빈 쿤닝함
시바 파나일
광카이 징
알. 수르야나라야난 아이어
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20070107168A publication Critical patent/KR20070107168A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Silicon Compounds (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반구형 결정립 실리콘 층 및 나노―결정 결정립―크기의 폴리실리콘 층을 증착하는 방법이 제공된다. 반구형 결정립 실리콘 층 및 나노―결정 결정립―크기의 폴리실리콘 층은 단일 기판 화학기상증착 챔버내에서 증착된다. 반구형 결정립 실리콘 층 및 나노―결정 결정립―크기의 폴리실리콘 층은 반도체 소자내의 전극 층으로 이용될 수 있다. 일 측면에서, 조도가 감소된 나노―결정 결정립―크기의 폴리실리콘 층을 형성하기 위해 두 단계의 증착 프로세스가 제공된다.

Description

나노―결정 결정립―크기의 폴리실리콘 및 반구형 결정립 실리콘을 위한 단일 웨이퍼 열적 화학기상증착 프로세스{SINGLE WAFER THERMAL CVD PROCESSES FOR HEMISPHERICAL GRAINED SILICON AND NANO-CRYSTALLINE GRAIN―SIZED POLYSILICON}
본 발명은 개략적으로 실리콘 층을 형성하는 방법에 관한 것이다. 특히, 본 발명의 실시예는 반도체 소자내에서 나노―결정 결정립―크기의 폴리실리콘 층 및 반구형 결정립 실리콘 층을 형성하기 위한 방법에 관한 것이다.
반도체 소자의 기하학적 형상은 그러한 소자가 수십년 전에 도입된 이후로 그 크기가 급격하게 감소되어 있다. 이후에, 집적 회로는 매 2년마다 칩의 소자수가 두배가 된다는 것을 의미하는 2년/절반 크기 법칙(무어의 법칙이라고도 한다)를 대체적으로 따르고 있다. 반도체 소자 크기가 감소됨에 따라, 종래의 보다 큰 소자에 대비하여 소자의 성능이 개선되거나 유지되는 적절한 특성을 가지는 성분(component)을 제공하기 위해서, 반도체 소자의 성분을 구성하는 물질을 증착 또는 형성하는 새로운 방법들이 필요하게 되었다.
시릴콘이 반도체 소자 제조에 널리 이용됨에 따라, 실리콘 또는 실리콘-함유 층들을 부착하기 위한 많은 방법들이 개발되었다. 예를 들어, 다양한 결정립 크기를 가지는 실리콘 층을 부착하기 위한 방법이 개발되어 여러 가지 용도에 맞춰 실 리콘 층을 형성하였다. 하나의 예로서, DRAM 소자의 하부 전극을 위해 반구형 결정립 실리콘(HSG)을 형성하는 방법이 개발되었다. 반구형 결정립 실리콘은 매끄러운 표면 보다 상당히 큰 표면적을 제공하는 텍스쳐링된(textured) 표면을 제공하며, 그에 따라 반구형 결정립 실리콘 전극을 포함하는 DRAM 커패시터에 대해서 증대된 커패시턴스를 제공한다.
통상적으로, 반구형 결정립 실리콘을 형성하는 종래의 방법은 비정질 실리콘 층을 부착하고 시간이 소요되는 어닐링을 실시하여 상기 비정질 실리콘 층을 반구형 결정립 실리콘 층으로 변환시키는 단계를 포함한다. 종래 방법은 또한 형성하기가 어려운 좁은 범위의 프로세스 조건을 필요로 한다.
다른 장치에서 전극을 위한 실리콘 층을 형성하는 방법 역시 개발되었다. 예를 들어, 게이트 전극을 위한 실리콘 이중 층(bi-layer) 형성 방법이 개발되어 있다. 이러한 방법은 무작위(random) 결정립 조직을 가지는 하부(lower) 폴리실리콘 층 및 이어지는 주상(columnar) 결정립 조직을 가지는 상부 폴리실리콘 층을 부착(depositing)하는 단계를 포함한다. 주상 결정립 조직은 실리콘 이중 층내에서 상대적으로 적은 결정립 경계를 제공한다. 많은 수의, 즉 수천개의 결정립 경계는 게이트 구조물내에서의 증대된 캐리어 이동성(carrier mobility)와 같은 개선된 전기적 특성을 제공한다. 그러나, 후속하여 부착되는 층들이 폴리실리콘 층에 양호하게 부착되도록, 그리고 이어지는 반도체 프로세싱 단계들을 거친 후에도 결정립의 크기 및 조직이 유지될 수 있도록, 많은 결정립 경계, 균일한 결정립 조직 및 크기, 낮은 필름 조도(roughness)를 가지는 폴리실리콘 층을 형성하는 방법을 개발 하는 것이 곤란하다는 것이 증명되었다.
따라서, 반도체 소자에서 전극으로서 사용될 수 있는 실리콘 층을 형성하는 방법이 여전히 요구되고 있다.
본 발명의 실시예는 기판상에 실리콘 층 또는 도핑된(doped) 실리콘 층을 부착(증착; deposition)하는 방법을 제공한다. 일 실시예에서, 기판상에 반구형 결정립 실리콘 층을 형성하는 방법은 실리콘-함유 전구체(precursor) 및 캐리어 가스를 단일 기판 화학기상증착 챔버내로 도입하는 단계, 및 상기 실리콘-함유 전구체를 열적으로 분해하여 반구형 결정립 실리콘 층을 상기 챔버내의 기판 지지부상의 기판상에 증착하는 단계를 포함한다. 증착중에, 기판 지지부는 약 670℃ 내지 약 710℃ 사이의 온도에서 유지되고, 챔버의 압력은 약 100 Torr 내지 약 350 Torr 사이에서 유지된다. 캐리어 가스는 질소, 또는 질소 및 수소를 포함할 수 있다. 반구형 결정립 실리콘 층은 약 3.0 내지 약 3.7의 굴절율과 약 450 Å 내지 약 700 Å의 결정립 크기를 가진다.
다른 실시예에서, 나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법이 제공된다. 일 실시예에서, 상기 방법은 실리콘-함유 전구체 및 캐리어 가스를 단일 기판 화학기상증착 챔버내로 도입하는 단계, 및 상기 실리콘-함유 전구체를 열적으로 분해하여 나노―결정 결정립―크기의 폴리실리콘 층을 상기 챔버내의 기판 지지부상의 기판상에 증착하는 단계를 포함한다. 증착중에, 기판 지지부는 약 700℃ 내지 약 730℃ 사이의 온도에서 유지되고, 챔버의 압력은 약 150 Torr 내지 약 350 Torr 사이에서 유지된다. 나노―결정 결정립―크기의 폴리실리콘 층은 증착 후에 어닐링된다. 나노―결정 결정립―크기의 폴리실리콘 층은 두 부분의 프로세스로 증착될 수 있으며, 이때 나노―결정 결정립―크기의 폴리실리콘 층은 제 1 증착 속도로 증착되고 이어서 상기 제 1 증착 속도 보다 느린 제 2 증착 속도로 증착된다.
이하에서는, 전술한 본 발명의 특징들이 보다 상세하게 이해될 수 있도록, 첨부 도면에 일부가 도시된 실시예들을 참조하여 이상에서 간략히 설명한 본 발명을 보다 구체적으로 설명한다. 그러나, 첨부된 도면은 단지 본 발명의 통상적인 실시예를 도시한 것이고, 그에 따라 본 발명의 범위를 제한하는 것이 아니며, 결국 본원 발명은 다른 균등한 실시예도 포함할 것이다.
도 1은 본 발명의 일 실시예를 도시한 흐름도이다.
도 2는 본 발명의 실시예에 따라 증착된 층들의 굴절율 대 기판 지지부 온도의 관계를 도시한 그래프이다.
도 3은 본 발명의 일 실시예에 따른 반구형 결정립 실리콘 층을 포함하는 조직의 단면도이다.
도 4는 본 발명의 다른 실시예를 도시한 흐름도이다.
도 5는 본 발명의 실시예에 따라 증착된 층들의 단차 피복 대 증착 속도의 관계를 도시한 그래프이다.
도 6은 본 발명의 실시예에 따라 증착된 층들의 조도 대 수소(H2) 캐리어 가스 농도의 관계를 도시한 그래프이다.
도 7은 본 발명의 실시예에 따라 증착된 결정립 크기 대 증착 속도의 관계를 나타낸 그래프이다.
도 8a는 주상 폴리실리콘 층(종래 기술)의 XRD 스펙트럼을 도시한 그래프이다.
도 8b는 본 발명의 실시예에 따라 증착된 나노―결정 결정립―크기의 폴리실리콘 층의 XRD 스펙트럼을 도시한 그래프이다.
본 발명의 실시예는 반도체 소자에서 전극 층으로 이용될 수 있는 실리콘 층을 형성하는 방법을 제공한다. 일 실시예에서, 반구형 결정립 실리콘 층을 형성하는 방법이 제공된다. 다른 실시예에서, 나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법이 제공된다.
이하의 실시예들에서 제공되는 프로세싱 조건들은 300 mm 기판에 대한 것이다. 기판 크기에 따라 프로세싱 조건들이 달라질 수 있다는 것을 이해할 것이다.
이하에서는, 도 1을 참조하여 반구형 결정립 실리콘 층을 형성하는 방법의 실시예를 설명한다. 단계(100)에 도시된 바와 같이, 캐리어 가스가 챔버 압력을 안정화시킬 수 있는 시간 동안 기판 지지부상에 배치된 기판을 내부에 가지는 단일 기판 화학기상증착(CVD) 챔버내로 도입된다. 기판은 예를 들어 실리콘, 실리콘 산 화물, 또는 실리콘 질화물을 포함할 수 있다. 캐리어 가스는 질소(N2), 수소(H2)로 희석된, 예를 들어 약 20% 내지 100% 수소(H2)로 희석된 질소(N2)를 포함할 수 있다. 캐리어 가스는 약 3000 sccm 내지 약 20000 sccm의 유동 속도로 도입될 수 있다.
단일 기판 화학기상증착 챔버의 예를 들면, 미국 캘리포니아 산타클라라에 소재하는 Applied Materials Inc.가 제공하는 POLYgenTM 챔버가 사용될 수 있다. 그러나, 기판 지지부 위쪽에 샤워헤드를 포함하는 것과 같은 다른 화학기상증착 챔버도 이용될 수 있을 것이다. 기판 지지부는 약 670 ℃ 내지 약 710 ℃의 온도까지 가열되고, 챔버 압력은 약 100 Torr 내지 약 350 Torr 사이의 압력으로 안정화된다. 통상적으로, 기판 온도는 기판 지지부의 온도 보다 약 20 ℃ 내지 약 30 ℃ 낮다. 챔버 압력이 안정화된 후에, 단계(102)에 기재된 바와 같이, 실리콘-함유 전구체가 챔버내로 도입된다. 실리콘-함유 전구체의 예를 들면, 실란(SiH4) 및 디실란(Si2H6)이 이용될 수 있다. 챔버내로 유동하는 캐리어 가스가 약 3000 sccm 내지 약 20000 sccm의 유동 속도로 유지되는 동안, 실리콘-함유 전구체는 약 50 sccm 내지 약 400 sccm의 유동 속도로 챔버내로 도입될 수 있다.
실리콘-함유 전구체 및 캐리어 가스는 기판 지지부 위쪽의 샤워헤드를 통해 챔버내로 도입될 수 있다. 단계(104)에 기재된 바와 같이, 실리콘-함유 전구체는 챔버내에서 즉, 플라즈마 또는 광자가 존재하지 않는 분위기에서 실리콘 및 수소로 열분해되며, 기판 지지부가 약 670 ℃ 내지 약 710 ℃의 온도에서 유지되고 챔버의 압력이 약 100 Torr 내지 약 350 Torr로 유지되는 동안 반구형 결정립 실리콘 층이 기판상에 증착된다. 반구형 결정립 실리콘 층의 증착 중에, 기판 지지부는 실질적으로 일정한 온도에서 유지된다. 반응하지 않은 실리콘-함유 전구체 및 캐리어 가스(예를 들어, 질소, 또는 질소 및 수소)가 챔버로부터 배기된다.
통상적으로, 증착된 반구형 결정립 실리콘 층은 약 3.0 내지 3.7의 굴절율을 가진다. 낮은 굴절율은 HSG 층내의 실리콘의 반구형 결정립들 사이에 형성된 많은 수의 공극(void)으로 인한 것이다. 도 2에 도시된 바와 같이, 기판 지지부의 온도가 약 670 ℃ 내지 710 ℃인 상태에서 실란 및 질소를 이용하는 증착 프로세스는 굴절율이 약 3.0 내지 3.7인 반구형 결정립 실리콘 층을 제공하는 한편, 기판 지지부의 온도가 약 670 ℃ 미만인 경우에는 굴절율이 약 4.4 내지 약 4.5인 비정질 실리콘 필름이 제공되었으며, 기판 지지부의 온도가 710 ℃ 보다 높으면 굴절율이 약 3.9 내지 약 4.0인 다결정 실리콘 필름이 제공되었다. 그에 따라, 약 670 ℃ 내지 약 710 ℃ 사이의 기판 지지부 온도는 비정질 실리콘 층과 다결정 실리콘 층 사이의 상 전환 온도에 대응한다.
또한, 캐리어 가스로서 질소 대신에 수소-희석된 질소를 이용하면 반구형 결정립 실리콘 층을 얻는데 필요한 프로세스 조건에 영향을 미친다는 것을 발견하였다. 예를 들어, 캐리어로서 순수 질소를 이용할 때, 약 675 ℃ 내지 약 700 ℃의 기판 지지부 온도, 약 50 sccm 내지 약 300 sccm의 실란 유동 속도, 그리고 약 100 Torr 내지 약 350 Torr의 챔버 압력을 포함하는 프로세스 조건이 바람직하지만, 질 소내의 14% 수소를 캐리어 가스로 이용하는 경우에는 약 680 ℃ 내지 약 710 ℃의 기판 지지부 온도를 포함하는 프로세스 조건이 바람직하다.
본 발명의 실시예에 따라 질소 및 14% 이하의 수소를 포함하는 캐리어 가스를 이용할 때 반구형 결정립 실리콘 층을 증착하기 위해서는 670 ℃ 내지 710 ℃의 기판 지지부 온도가 바람직하지만, 보다 높은 농도의 수소가 캐리어 가스에 사용된다면 보다 높은 기판 지지부 온도에서 반구형 결정립 실리콘 층이 증착될 것임을 이해할 수 있을 것이다. 예를 들어, 3000 sccm의 수소 및 5000 sccm의 질소(37.5% 수소)로 구성된 캐리어 가스를 이용한다면, 반구형 결정립 실리콘 층은 715 ℃ 이하의 기판 지지부 온도에서 증착될 것이다. 4000 sccm의 수소 및 4000 sccm의 질소(50% 수소)로 구성된 캐리어 가스를 이용한다면, 반구형 결정립 실리콘 층은 720 ℃ 이하의 기판 지지부 온도에서 증착될 것이다.
캐리어 가스에 수소를 첨가함으로써 반구형 결정립 실리콘 층의 결정립 크기를 조절할 수 있다는 것이 추가로 발견되었다. 예를 들어, 질소를 캐리어 가스로 이용하는 경우에는 450 Å의 평균 결정립 크기가 얻어진 반면, 질소내의 14% 수소를 캐리어 가스로 이용하는 경우에는 700 Å의 평균 결정립 크기가 얻어졌다.
통상적으로, 반구형 결정립 실리콘 층이 증착된 후에, n-타입 또는 p-타입 도펀트(dopant)로 도핑된다. 예를 들어, 반구형 결정립 실리콘 층이 인, 붕소 또는 비소로 도핑될 수 있다. 도핑된 반구형 결정립 실리콘 층이 DRAM 소자내의 하부 전극과 같은 전극으로 이용될 수 있다. 도 3은 DRAM 소자의 기판(300)상에 증착된 도핑된 반구형 결정립 실리콘 층(302)의 예를 도시한다. 도핑된 반구형 결정 립 실리콘 층(302)은 하부 전극으로서 기능한다. 유전체 층(304)이 도핑된 반구형 결정립 실리콘 층(302)에 걸쳐 형성되고, 유전체 층(304)에 걸친 도핑된 폴리실리콘 층(306)이 상부 전극으로서 기능한다.
인을 이용하여 반구형 결정립 실리콘 층을 도핑하는 방법의 하나의 예가 이하에서 설명된다. 반구형 결정립 실리콘 층이 기판상에 도핑된 후에, 그 기판은 챔버로부터 잠깐 동안 제거될 수 있다. 예를 들어, 기판은 챔버로부터 제거되고 그 챔버도 복귀될 때까지 잠깐 동안 대기중에 노출될 수 있다. 기판이 챔버 외부에 있는 동안, 얇은 자연발생 산화물(native oxide)이 기판상에 형성될 것이다. 얇은 자연발생 산화물은 실리콘 원자의 정렬(arrangement)을 제한하며, 그에 따라 실리콘 층의 반구형 결정립 조직이 후속 프로세싱 중에도 유지된다. 이어서, 기판이 챔버로 복귀되고, 그 챔버는 약 50 Torr 내지 약 330 Torr의 압력까지 배기된다. 이어서, 약 50 sccm 내지 약 300 sccm의 유동 속도에서 그리고 약 5 내지 약 30 분 동안, 예를 들어 10 분 동안, 수소로 희석된 1% 인화수소(phospine)의 유동에 기판이 노출된다. 인화수소가 분해되고, 반구형 결정립 실리콘 층이 인으로 도핑된다. 도핑중의 기판 지지부 온도는 약 680 ℃ 내지 약 700 ℃일 수 있다.
특허청구범위에 기재된 본 발명의 범위를 제한하지 않는 이하의 예를 참조하여, 본 발명의 실시예들을 추가적으로 설명한다.
예
게이트 산화물 층을 가지는 300 mm 기판이 POLYgenTM 챔버내로 도입된다. 질소 캐리어 가스가 챔버내로 도입되어 챔버 압력을 안정화시키고, 기판 지지부가 700 ℃의 온도로 가열된다. 디실란 가스가 94 sccm의 유속으로 챔버로 도입되는 중에, 약 40 초의 시간 동안 질소 캐리어 가스가 12000 sccm의 유동 속도로 챔버내로 유동되며 수소 가스는 6000 sccm의 유동 속도로 챔버내로 유동된다. 디실란이 열적으로 분해되고, 두께가 약 1400 Å인 반구형 결정립 실리콘 층이 기판상에 증착된다. 상기 층의 반구형 결정립 조직은 SEM에 의해 확인되었고, 층의 평균 결정립 크기는 약 350 Å 이었다. 반구형 결정립 실리콘 층의 굴절율은 3.15 이었다.
본 발명의 실시예에 따라 증착된 층들의 SEM으로부터, 증착된 층들이 반구형 결정립 조직을 가진다는 것을 알 수 있다. 따라서, 반구형 결정립 실리콘 층을 형성하는 종래의 방법과 달리, 층이 증착된 후에 반구형 결정립 조직을 형성하기 위한 별도의 어닐링 단계를 필요로 하지 않는다.
이하에서는 도 4를 참조하여 나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법의 실시예를 설명한다. 단계(400)에 기재된 바와 같이, 캐리어 가스가 POLYgenTM 챔버와 같은 단일 기판 화학기상증착 챔버내로 도입되며, 이때 기판이 상기 챔버내의 기판 지지부상에 배치되어 챔버 압력을 안정화하는 시간 동안 유지된다. 챔버가 약 50 내지 약 350 Torr의 압력으로 배기되고, 기판 지지부가 약 700 ℃ 내지 약 730 ℃, 예를 들어 약 710 ℃ 내지 약 720 ℃의 온도로 가열된다. 기판은 예를 들어 실리콘, 실리콘 산화물, 또는 실리콘 질화물 층을 포함할 수 있다. 캐리어 가스는 질소(N2), 아르곤(Ar), 헬륨(He) 또는 그 조합과 같은 불활성 가스를 포함할 수 있다. 본 명세서에 기재된 바와 같이, 불활성 가스는 층을 증착하기 위해 이용되는 반응에 의해 소모되지 않거나 그 반응에 참여하지 않으며 층 증착 중에 챔버 부품과 반응하지 않는 가스이다. 캐리어 가스는 또한 수소(H2)를 포함할 수 있다. 예를 들어, 캐리어 가스는 20% 내지 약 100% 수소(H2)와 같은 약 0% 내지 약 100% 수소(H2)로 희석된, 바람직하게는 약 20% 내지 약 40% 수소(H2)로 희석된 불활성 가스를 포함할 수 있다. 일 측면에서, 후속하여 증착되는 폴리실리콘 층이 <220> 결정 방향 보다 주로(predominantly) <111> 결정 방향을 가지도록, 캐리어 가스는 충분한 수소(H2)/불활성 가스 농도 비율을 가진다. 또한, 바람직하게, 후속하여 증착되는 폴리실리콘 층이 X-선 회절을 이용하여 측정된 평균 결정립 크기가 약 70 Å 내지 약 120 Å인 무작위(random) 결정립 조직을 가지도록, 캐리어 가스는 충분한 수소(H2)/불활성 가스 농도 비율을 가진다.
캐리어 가스는 약 2 slm 내지 약 12 slm의 유동 속도로 챔버내로 도입된다. 캐리어 가스는 챔버내의 기판 지지부 위쪽의 챔버의 덮개(lid)내의 샤워헤드를 통해 챔버내로 도입된다. 캐리어 가스는 또한 챔버 하부의 부품상에 폴리실리콘 층이 증착되는 것을 방지하는데 도움이 되도록 기판 지지부 아래쪽에서 챔버 하부내로 도입될 수 있다.
캐리어 가스 유동, 챔버 압력, 및 기판 지지부 온도가 안정화된 후에, 단계(402)에 기재된 바와 같이, 캐리어 가스의 유동이 유지되는 동안, 실리콘-함유 전구체가 챔버내로 도입된다. 바람직하게, 실리콘-함유 전구체는 약 750 ℃ 미만의 기판 지지부 온도에서 약 1 eV 미만의 활성화 에너지를 가진다. 낮은 활성화 에너지, 즉 약 1 eV 미만의 활성화 에너지는 층의 증착 속도가 기판 온도에 크게 의존하지 않게 하며, 그에 따라, 기판에 걸친 온도 변동(fluctuations) 또는 변화에 크게 민감하지 않게 한다. 이용될 수 있는 실리콘-함유 전구체의 예를 들면, 디실란(Si2H6) 및 트리실란(Si3H8)을 포함한다. 바람직하게 실리콘-함유 전구체는 디실란(Si2H6)이다. 실리콘-함유 전구체는, 챔버내로의 캐리어 가스 유동이 약 2 slm 내지 약 15slm에서 유지되고 챔버 압력이 약 150 내지 약 350 Torr에서 유지되고 기판 지지부가 약 700 ℃ 내지 약 730 ℃에서 유지되는 동안, 약 30 sccm 내지 약 150 sccm, 바람직하게는 약 40 sccm 내지 약 90 sccm의 유동 속도로 챔버내로 도입된다. 통상적으로, 기판 온도는 기판 지지부의 온도 보다 약 20 ℃ 내지 약 30 ℃ 낮다. 일 실시예에서, 실리콘-함유 전구체가 캐리어 가스 유동에 첨가되고 캐리어 가스와 함께 챔버내로 도입된다.
단계(404)에 기재된 바와 같이, 실리콘-함유 전구체는 열적으로 분해되며, 다시 말해 플라즈마 또는 광자에 의한 촉진(enhancement)이 없는 상태에서 실리콘 및 수소로 분해되고, 나노―결정 결정립―크기의 폴리실리콘 층이 기판상에 증착된다. 수소가 실리콘-함유 전구체의 열분해의 부산물이기 때문에, 실리콘-함유 전구체의 분해 속도는 캐리어 가스에 수소(H2)를 첨가함에 따라 감소될 것이며, 이는 다시 작고 불규칙적인(random) 결정립을 가지는 폴리실리콘 층의 형성을 촉진할 것이 다.
반구형 결정립 실리콘 층을 증착하는 실시예와 관련하여 전술한 바와 같이, 질소 대신에 수소로 희석된 질소를 캐리어 가스로 이용하는 것은 나노―결정 결정립―크기의 폴리실리콘 층을 획득하는데 있어서 필요한 프로세스 조건에 영향을 미친다는 것을 발견하였다. 예를 들어, 50% 수소, 50% 질소 캐리어 가스의 경우에, 나노―결정 결정립―크기의 폴리실리콘 층을 증착하는데 있어서 약 720 ℃ 이상의 기판 지지부 온도가 바람직하며, 반면 순수 질소가스를 캐리어 가스로서 이용하는 경우에, 약 700 ℃ 이상의 기판 지지부 온도를 이용하여 나노―결정 결정립―크기의 폴리실리콘 층을 증착할 것이다. 바람직한 실시예에서, 약 700 ℃ 내지 약 730 ℃의 기판 지지부 온도가 질소 및 약 0% 내지 약 50%의 수소를 포함하는 캐리어 가스와 함께 이용된다.
또한, 수소(H2)를 캐리어 가스에 첨가하는 것은 기판상의 나노―결정 결정립―크기의 폴리실리콘 층의 단차 피복(step coverage)에 영향을 미친다는 것을 발견하였다. 도 5에 도시된 바와 같이, 수소(H2)(22% H2)를 포함하는 캐리어 가스를 이용하여 증착된 나노―결정 결정립―크기의 폴리실리콘 층은 수소(H2)를 포함하지 않는 캐리어 가스를 이용하여 증착된 나노―결정 결정립―크기의 폴리실리콘 층 보다 양호한 단차 피복을 가진다. 또한, 개선된 단차 피복이 낮은 증착 속도에서 얻어진다는 것이 관찰되었다.
도 6은 캐리어 가스내의 수소(H2)의 농도가 증착된 층의 조도에 영향을 미친 다는 것을 보여준다. 도 6에 도시된 바와 같이, 캐리어 가스내의 약 20% 이상의 H2 를 이용하여 710 ℃ 및 720 ℃의 기판 지지부 온도에서 증착된 폴리실리콘 층이 개선되며, 다시 말해 조도(rms)가 감소된다.
나노―결정 결정립―크기의 폴리실리콘 층은 실리콘-함유 전구체에 더하여 챔버내로 n- 또는 p-타입 도펀트를 도입함으로써 도핑될 것이다. 예를 들어, 1% 희석된 수소화비소 또는 인화수소의 약 25 sccm 내지 약 100 sccm 의 유동을 이용하여 n-타입 도펀트를 제공할 수 있고, 또는 1% 희석된 디보란(diborane)의 약 25 sccm 내지 약 100 sccm 의 유동을 이용하여 p-타입 도펀트를 제공할 수 있다.
나노―결정 결정립―크기의 폴리실리콘 층은 분당 약 1000 Å 내지 3000 Å, 바람직하게는 분당 약 1500 Å 내지 2500 Å의 속도로 증착될 수 있다. 그러한 증착 속도는 실현 가능한데, 이는 배치식 로(batch furnace) 대신에 단일 기판 화학기상증착 챔버가 이용되었기 때문이다. 단일 기판 화학기상증착 챔버에서 사용된 높은 전구체 가스 유동 속도는 높은 증착 속도에 기여한다. 높은 증착 속도는 바람직한 작은 결정립의 형성을 촉진하는데, 이때 작은 결정립이 바람직한 이유는 대형 결정립을 포함하는 폴리실리콘 층이 후속 프로세싱 단계들에서 에칭되었을 때 날카로운 모서리를 가지는 경향을 가져 큰 전류 누설을 초래하기 때문이다. 도 7은 결정립 크기와 증착 속도 사이의 관계를 도시한 그래프이다.
나노―결정 결정립―크기의 폴리실리콘 층은 층의 용도에 따라 다양한 두께로 증착될 수 있다. 예를 들어, 보론과 같이 후속하여 주입되는 도펀트가 전극을 통과하여 하부 게이트 유전체로 유입되는 것을 방지하기 위한 확산 방지층으로서 게이트 전극에 이용하기 위해, 나노―결정 결정립―크기의 폴리실리콘 층을 충분한 두께, 예를 들어 약 200 Å 내지 약 2000 Å으로 증착함으로써, 도펀트를 활성화시키기 위해 이용되는 후속 어닐링 단계 중에 도펀트가 층을 통해 확산되어 게이트 유전체내로 유입되는 것을 실질적으로 방지한다.
바람직한 실시예에서, 나노―결정 결정립―크기의 폴리실리콘 층이 두 부분으로 이루어진 방법으로 증착된다. 도 4의 단계(402) 및 단계(404)에 기재된 바와 같이, 제 1 부분에서, 실리콘-함유 전구체가 약 80 sccm 내지 약 200 sccm의 유량으로 챔버내로 도입되고, 열적으로 분해되어 나노―결정 결정립―크기의 폴리실리콘 층을 형성한다. 증착 중에 챔버 압력은 약 150 Torr 내지 약 350 Torr가 될 것이다. 제 2 부분 중에, 챔버내로의 실리콘-함유 전구체의 유동 속도가 예를 들어 약 10 sccm 내지 약 70 sccm의 유동 속도로 감소되고, 이전에 증착된 나노―결정 결정립―크기의 폴리실리콘 층 보다 느린 증착 속도로 제 2 나노―결정 결정립―크기의 폴리실리콘 층이 이전에 증착된 나노―결정 결정립―크기의 폴리실리콘 층위에 증착된다. 증착 중에 챔버 압력은 약 150 Torr 내지 약 350 Torr가 될 것이다. 표 1은 나노―결정 결정립―크기의 폴리실리콘 층이 제 1 부분 방법(프로세스 1) 중에 증착되고 나노―결정 결정립―크기의 폴리실리콘 층이 제 2 부분 방법(프로세스 2) 중에 증착되는 프로세스들의 결과를 비교하여 기재하고 있다. 프로세스 1 및 2 모두는 720 ℃의 기판 지지부 온도 및 275 Torr의 챔버 압력에서 실시되었다. 프로세스 1 및 2에 대한 캐리어 가스는 질소 및 수소를 포함하였다.
단계 Si2H6 sccm 증착 시간 초 두께 Å 두께 균일도 % R# 결정립 크기 Å 조도 Å
프로세스 1 증착 60 28.2 990 1.47 0.64 88 36
프로세스 2 증착 1 90 5 982 1.33 0.62 86 27
증착 2 40 30
표 1에 기재된 바와 같이, 원자힘 현미경(atomic force microscopy)을 이용하여 측정하였을 때, 두 부분으로 구성된 나노―결정 결정립―크기의 폴리실리콘 층 증착 방법은 하나의 부분으로 구성된 방법 보다 개선된 낮은 표면 조도(27 Å 대 36 Å)를 제공하였다. 상기 방법의 제 1 부분의 높은 증착 속도는 결정립이 작은 무작위 결정립 구조의 제 1 또는 시드(seed) 나노―결정 결정립―크기의 폴리실리콘 층을 제공하는 반면, 상기 방법의 제 2 부분의 낮은 증착 속도는 제 1 및 제 2 층을 포함하는 나노―결정 결정립―크기의 폴리실리콘 층에 대해 매끄러운 표면을 제공하는 제 2 나노―결정 결정립―크기의 폴리실리콘 층을 제공한다. 낮은 표면 조도는 바람직한데, 이는 후속하여 증착되는 층의 균일한 증착을 촉진하는 매끄러운 표면을 제공하기 때문이다. 또한, 낮은 표면 조도는 불균일한 표면을 가지는 층에 의해서 유발되는 리쏘그래피 또는 패터닝 불량을 회피하는데 있어서 바람직하다. 바람직하게, 나노―결정 결정립―크기의 폴리실리콘 층은 약 3 nm 미만의 제곱평균(root mean square; rms) 조도를 갖는다. 조도는 원자힘 현미경(atomic force microscopy; AFM)에 의해 평가될 수 있다.
나노―결정 결정립―크기의 폴리실리콘 층이 바람직한 소자의 예를 들면, 플로팅 게이트(floating gate)라고도 알려져 있는 플래시 메모리 소자의 게이트 전극이 있다. 그러한 소자에서, 나노―결정 결정립―크기의 폴리실리콘 층은 산화물 게이트 유전체상에 증착되고, 산화물 질화물 산화물 층(oxide nitride oxide) 층이 매끄러운 나노―결정 결정립―크기의 폴리실리콘 층상에 증착될 수 있다. 컨트롤 게이트라고도 알려져 있는 다른 폴리실리콘 층이 산화물 질화물 산화물상에 증착되어 게이트 전극을 완성할 수 있다.
또한, 표 1은 두 부분으로 이루어진 방법에 의해 증착된 나노―결정 결정립―크기의 폴리실리콘 층의 무작위도(randomness)의 측정치인 R-수(number)가 하나의 부분으로 이루어진 방법에 의해 증착된 나노―결정 결정립―크기의 폴리실리콘 층의 무작위도와 본질적으로 동일하다는 것을 보여 준다. R-수는 층의 X-선 회절(XRD) 스펙트럼내의 <111> 피크(peak)로 나눈 <220>의 반폭치(FWHM : full width at half maximum)의 비율로서 규정된다. 높은 무작위 필름의 경우에, R-수가 높다. 본 명세서에 기재된 바와 같이, 나노―결정 결정립―크기의 폴리실리콘 층이 되기에 충분한 정도로 무작위한 것으로 간주되는 층이 되려면, R-수는 0.65 보다 클 것이 요구된다.
<220> 피크로 나눈 <111> 피크의 피크 높이 비율은 또한 무작위도의 측정치가 된다. 그 비율은 높아야 하며, 예를 들어 약 2가 되어야 한다. 도 8a 및 8b에 도시된 바와 같이, 주상 조직을 가지는 폴리실리콘 필름은 <220> 및 <111> 피크와 유사한 XRD 스펙트럼을 가지는 반면, 무작위 조직을 가지는 폴리실리콘 필름은 보다 높은 <111> 피크의 XRD 스펙트럼을 가진다. 도 8a 및 도 8b는 또한, 주상 조직을 가지는 폴리실리콘 필름이 27도의 회절 각도(2θ)에서 비대칭 피크를 가진다는 것을 나타낼 수 있으며, 이는 적층 결함(stacking fault)을 나타내며, 다시 말해 결정 격자의 변형을 나타내는 반면, 무작위 폴리실리콘 필름은 그러한 피크를 가지지 않는다. 27도의 회절 각도(2θ)에서 피크가 없다는 것을 이용하여, 폴리실리콘 필름이 나노―결정 결정립―크기의 폴리실리콘 층이라는 초기 결정(initial determination)을 제공할 수 있다. 실리콘 필름이 비정질이 아니고 결정이라는 초기 결정은 XRD 스펙트럼에서 <220> 및 <111> 피크를 관찰함으로써 이루어질 수 있는데, 이는 비정질 실리콘 필름이 통상적으로 잘 규정된 <220> 및 <111> 피크를 가지지 않기 때문이다.
또한, XRD를 이용하여 결정립 크기를 결정할 수 있을 것이다. 셰러 방정식(Scherrer Equation)을 이용하여,
Figure 112007069453828-PCT00001
공식에 따라 나노―결정 결정립―크기의 폴리실리콘 층내의 결정립 크기를 측정할 수 있으며, 이때 B는 최대 높이의 절반에서 XRD 피크의 폭이고 t는 결정립 크기이다. 통상적으로, 어닐링 이전의 나노―결정 결정립―크기의 폴리실리콘 층의 최대 결정립 크기는 XRD로 측정하였을 때 약 15 nm이고 TEM 단면 현미경을 이용하여 측정하였을 때 약 30 nm 이다. 통상적으로, XRD 측정은 결정립의 크기를 과소 평가하는 반면, TEM 측정은 결정립의 크기를 과대 평가한다. 실제 결정립 크기는 XRD에 의해 측정한 값과 TEM에 의해 측정한 값의 사이가 된다.
전술한 본 발명의 실시예에 따라 나노―결정 결정립―크기의 폴리실리콘 층이 증착된 후에, 도 4의 단계(406)에 기재된 바와 같이, 나노―결정 결정립―크기의 폴리실리콘 층이 어닐링 될 수 있다. 어닐링은 나노―결정 결정립―크기의 폴리실리콘 층내의 도펀트를 활성화시키기 위해 이용된다. 나노―결정 결정립―크기의 폴리실리콘 층은 급속 열처리 챔버를 이용하여 30초 동안 약 1050 ℃ 온도의 기판 지지부에서 어닐링되거나, 로(furnace)내에서 약 900 ℃의 온도에서 30분 동안 어닐링된다. 어닐링 후에, 나노―결정 결정립―크기의 폴리실리콘 층은 그 결정립의 크기, 무작위적인 결정립 조직, 필름 조도, 필름 두께 균일성, 및 필름 등방성(conformality)을 유지한다. 바람직하게, 기판에 걸친 나노―결정 결정립―크기의 폴리실리콘 층의 굴절율 편차는 0.1 미만이다.
이상에서 본 발명의 실시예들을 설명하였지만, 본 발명의 기본적인 범위내에서도 본 발명의 다른 또는 추가적인 실시예들을 이해할 수 있을 것이며, 그에 따라 본 발명의 범위는 이하의 특허청구범위에 의해 결정된다는 것을 이해할 것이다.

Claims (20)

  1. 반구형 결정립 실리콘 층을 기판상에 형성하는 방법으로서:
    실리콘-함유 전구체 및 캐리어 가스를 단일 기판 화학기상증착 챔버내로 도입하는 단계; 및
    상기 실리콘-함유 전구체를 열적으로 분해하여 반구형 결정립 실리콘 층을 기판상에 증착하는 단계를 포함하며,
    상기 기판은 상기 챔버내의 기판 지지부상에서 지지되고, 상기 기판 지지부는 약 670℃ 내지 약 710℃ 사이의 온도에서 유지되고, 상기 챔버는 증착 중에 약 100 Torr 내지 약 350 Torr의 압력으로 유지되는
    반구형 결정립 실리콘 층 형성 방법.
  2. 제 1 항에 있어서,
    상기 실리콘-함유 전구체가 약 50 sccm 내지 약 400 sccm의 속도로 상기 챔버내로 도입되고, 상기 캐리어 가스는 약 3000 sccm 내지 약 20000 sccm의 속도로 상기 챔버내로 도입되는
    반구형 결정립 실리콘 층 형성 방법.
  3. 제 1 항에 있어서,
    상기 실리콘-함유 전구체가 실란 또는 디실란인
    반구형 결정립 실리콘 층 형성 방법.
  4. 제 1 항에 있어서,
    상기 캐리어 가스가 질소(N2)를 포함하는
    반구형 결정립 실리콘 층 형성 방법.
  5. 제 4 항에 있어서,
    상기 캐리어 가스가 수소(H2)를 더 포함하는
    반구형 결정립 실리콘 층 형성 방법.
  6. 제 1 항에 있어서,
    상기 반구형 결정립 실리콘 층의 굴절율이 약 3.0 내지 약 3.7인
    반구형 결정립 실리콘 층 형성 방법.
  7. 제 1 항에 있어서,
    상기 반구형 결정립 실리콘 층은 결정립의 크기가 약 450 Å 내지 약 700 Å인 실리콘을 포함하는
    반구형 결정립 실리콘 층 형성 방법.
  8. 제 1 항에 있어서,
    상기 반구형 결정립 실리콘 층을 도핑하는 단계를 더 포함하는
    반구형 결정립 실리콘 층 형성 방법.
  9. 나노―결정 결정립―크기의 폴리실리콘 층을 기판상에 형성하는 방법으로서:
    실리콘-함유 전구체 및 캐리어 가스를 단일 기판 화학기상증착 챔버내로 도입하는 단계;
    상기 실리콘-함유 전구체를 열적으로 분해하여 나노―결정 결정립―크기의 폴리실리콘 층을 기판상에 증착하는 단계; 및
    상기 나노―결정 결정립―크기의 폴리실리콘 층을 어닐링하는 단계를 포함하며,
    상기 기판은 상기 챔버내의 기판 지지부상에서 지지되고, 상기 기판 지지부 는 약 700℃ 내지 약 730℃ 사이의 온도에서 유지되고, 상기 챔버는 증착중에 약 150 Torr 내지 약 350 Torr의 압력으로 유지되는
    나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법.
  10. 제 9 항에 있어서,
    상기 나노―결정 결정립―크기의 폴리실리콘 층의 증착 중에 또는 증착 후에 상기 나노―결정 결정립―크기의 폴리실리콘 층을 도핑하는 단계를 더 포함하는
    나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법.
  11. 제 9 항에 있어서,
    상기 실리콘-함유 전구체가 약 750 ℃ 미만의 기판 지지부 온도에서 약 1 eV 미만의 반응 활성화 에너지를 가지는
    나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법.
  12. 제 9 항에 있어서,
    상기 실리콘-함유 전구체가 디실란이고, 상기 캐리어 가스가 질소(N2) 및 수 소(H2)를 포함하는
    나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법.
  13. 제 9 항에 있어서,
    상기 나노―결정 결정립―크기의 폴리실리콘 층은 결정립의 크기가 약 70 Å 내지 약 120 Å인 실리콘을 포함하는
    나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법.
  14. 나노―결정 결정립―크기의 폴리실리콘 층을 기판상에 형성하는 방법으로서:
    실리콘-함유 전구체 및 캐리어 가스를 단일 기판 화학기상증착 챔버내로 도입하는 단계로서, 상기 실리콘-함유 전구체가 제 1 유동 속도로 상기 챔버내로 도입되는 단계;
    상기 실리콘-함유 전구체를 열적으로 분해하여 제 1 나노―결정 결정립―크기의 폴리실리콘 층을 기판상에 증착하는 단계로서, 상기 기판은 상기 챔버내의 기판 지지부상에서 지지되고, 상기 기판 지지부는 약 700℃ 내지 약 730℃ 사이의 온도에서 유지되고, 상기 챔버는 증착중에 약 150 Torr 내지 약 350 Torr의 압력으로 유지되는 열적 분해 단계; 및
    상기 단일 기판 화학기상증착 챔버로 유동하는 상기 실리콘-함유 전구체의 유동 속도를 감소시키고, 그리고 상기 제 1 나노―결정 결정립―크기의 폴리실리콘 층상에 제 2 나노―결정 결정립―크기의 폴리실리콘 층을 증착하는 단계를 포함하는
    나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법.
  15. 제 14 항에 있어서,
    상기 제 1 및 제 2 나노―결정 결정립―크기의 폴리실리콘 층을 어닐링하는 단계를 더 포함하는
    나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법.
  16. 제 14 항에 있어서,
    상기 층들의 증착 중에 또는 증착 후에 상기 제 1 및 제 2 나노―결정 결정립―크기의 폴리실리콘 층을 도핑하는 단계를 더 포함하는
    나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법.
  17. 제 14 항에 있어서,
    상기 제 2 나노―결정 결정립―크기의 폴리실리콘 층의 표면 조도가 약 3 nm 미만인
    나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법.
  18. 제 14 항에 있어서,
    상기 실리콘-함유 전구체의 제 1 유동 속도가 약 80 sccm 내지 약 200 sccm이고, 상기 실리콘-함유 전구체의 유동 속도가 약 10 sccm 내지 약 70 sccm으로 감소되는
    나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법.
  19. 제 14 항에 있어서,
    상기 나노―결정 결정립―크기의 폴리실리콘 층들은 결정립의 크기가 약 70 Å 내지 약 120 Å인 실리콘을 포함하는
    나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법.
  20. 제 14 항에 있어서,
    상기 실리콘-함유 전구체가 디실란인
    나노―결정 결정립―크기의 폴리실리콘 층을 형성하는 방법.
KR1020077022063A 2005-04-05 2006-03-14 나노―결정 결정립―크기의 폴리실리콘 및 반구형 결정립실리콘을 위한 단일 웨이퍼 열적 화학기상증착 프로세스 KR20070107168A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/099,081 US7341907B2 (en) 2005-04-05 2005-04-05 Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
US11/099,081 2005-04-05

Publications (1)

Publication Number Publication Date
KR20070107168A true KR20070107168A (ko) 2007-11-06

Family

ID=37071140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077022063A KR20070107168A (ko) 2005-04-05 2006-03-14 나노―결정 결정립―크기의 폴리실리콘 및 반구형 결정립실리콘을 위한 단일 웨이퍼 열적 화학기상증착 프로세스

Country Status (6)

Country Link
US (1) US7341907B2 (ko)
EP (1) EP1866956A4 (ko)
JP (1) JP2008537765A (ko)
KR (1) KR20070107168A (ko)
CN (1) CN101467239A (ko)
WO (1) WO2006107532A2 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010126237A2 (ko) * 2009-04-28 2010-11-04 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
US8048783B2 (en) 2009-03-05 2011-11-01 Samsung Mobile Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US8409887B2 (en) 2009-03-03 2013-04-02 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5090690B2 (ja) * 2006-08-28 2012-12-05 三菱電機株式会社 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
US20080067568A1 (en) * 2006-09-15 2008-03-20 Qimonda Ag Capacitor with hemispherical silicon-germanium grains and a method for making the same
JP4854591B2 (ja) * 2007-05-14 2012-01-18 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US20090163033A1 (en) * 2007-12-21 2009-06-25 Guowen Ding Methods for extending chamber component life time
SG156537A1 (en) * 2008-04-09 2009-11-26 Toshiba Matsushita Display Tec Methods of laser annealing a semiconductor layer and semiconductor devices produced thereby
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
CN101993037A (zh) * 2009-08-20 2011-03-30 中芯国际集成电路制造(上海)有限公司 制造半导体集成电路的纳米晶硅结构的方法
US8912083B2 (en) 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes
JP2013065698A (ja) * 2011-09-16 2013-04-11 Ricoh Co Ltd 電気−機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置
US20130105806A1 (en) * 2011-11-01 2013-05-02 Guojun Liu Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods
US9728777B2 (en) 2013-07-26 2017-08-08 Nanoteck Instruments, Inc. Methods for mass-producing silicon nano powder and graphene-doped silicon nano powder
US10460932B2 (en) * 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
CN109950166B (zh) * 2019-03-11 2021-04-23 武汉新芯集成电路制造有限公司 晶粒尺寸的检测方法
CN110284117A (zh) * 2019-06-05 2019-09-27 瑞声科技(新加坡)有限公司 多晶硅薄膜的制造方法、多晶硅薄膜以及声学传感器
WO2024059012A1 (en) * 2022-09-15 2024-03-21 Lam Research Corporation Backside layer for a semiconductor substrate

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833545B2 (ja) * 1995-03-06 1998-12-09 日本電気株式会社 半導体装置の製造方法
US5658381A (en) 1995-05-11 1997-08-19 Micron Technology, Inc. Method to form hemispherical grain (HSG) silicon by implant seeding followed by vacuum anneal
US5663090A (en) 1995-06-29 1997-09-02 Micron Technology, Inc. Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMs
US5634974A (en) 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
US5753559A (en) 1996-01-16 1998-05-19 United Microelectronics Corporation Method for growing hemispherical grain silicon
US5691228A (en) 1996-01-18 1997-11-25 Micron Technology, Inc. Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer
KR100219482B1 (ko) 1996-05-23 1999-09-01 윤종용 반도체 메모리 장치의 커패시터 제조 방법
US5770500A (en) 1996-11-15 1998-06-23 Micron Technology, Inc. Process for improving roughness of conductive layer
US5798280A (en) 1996-12-02 1998-08-25 Micron Technology, Inc. Process for doping hemispherical grain silicon
JP3269531B2 (ja) 1998-01-30 2002-03-25 日本電気株式会社 半導体装置の製造方法
EP1208002A4 (en) * 1999-06-03 2006-08-02 Penn State Res Found MATERIALS WITH NETWORK OF SURFACE POROSITY COLUMNS DEPOSITED IN THIN FILM
KR100379331B1 (ko) 2000-01-25 2003-04-10 주식회사 하이닉스반도체 커패시터 하부 전극 및 그 제조 방법
US6559039B2 (en) 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
US7512380B2 (en) * 2001-08-17 2009-03-31 Intel Corporation Apparatus and methods for finding and using available transmission frequencies
US6991999B2 (en) 2001-09-07 2006-01-31 Applied Materials, Inc. Bi-layer silicon film and method of fabrication
US20030124818A1 (en) 2001-12-28 2003-07-03 Applied Materials, Inc. Method and apparatus for forming silicon containing films
US6782239B2 (en) * 2002-06-21 2004-08-24 Neuros Audio L.L.C. Wireless output input device player
US6982214B2 (en) 2002-10-01 2006-01-03 Applied Materials, Inc. Method of forming a controlled and uniform lightly phosphorous doped silicon film
US8666524B2 (en) * 2003-01-02 2014-03-04 Catch Media, Inc. Portable music player and transmitter
KR100485386B1 (ko) * 2003-04-08 2005-04-27 삼성전자주식회사 금속막 증착용 조성물 및 이를 이용한 금속막 형성 방법
KR100575963B1 (ko) * 2003-12-31 2006-05-02 삼성전자주식회사 외부음향기기를 통해 음성신호와 알림음을 출력하는휴대폰 제어방법
US7396743B2 (en) * 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409887B2 (en) 2009-03-03 2013-04-02 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9035311B2 (en) 2009-03-03 2015-05-19 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US8048783B2 (en) 2009-03-05 2011-11-01 Samsung Mobile Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US8546248B2 (en) 2009-03-05 2013-10-01 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
WO2010126237A2 (ko) * 2009-04-28 2010-11-04 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
WO2010126237A3 (ko) * 2009-04-28 2011-02-17 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
KR101110079B1 (ko) * 2009-04-28 2012-02-24 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same

Also Published As

Publication number Publication date
WO2006107532A2 (en) 2006-10-12
US7341907B2 (en) 2008-03-11
US20060223333A1 (en) 2006-10-05
WO2006107532A3 (en) 2009-02-12
CN101467239A (zh) 2009-06-24
EP1866956A4 (en) 2010-10-27
JP2008537765A (ja) 2008-09-25
EP1866956A2 (en) 2007-12-19

Similar Documents

Publication Publication Date Title
KR20070107168A (ko) 나노―결정 결정립―크기의 폴리실리콘 및 반구형 결정립실리콘을 위한 단일 웨이퍼 열적 화학기상증착 프로세스
US6962859B2 (en) Thin films and method of making them
US7370848B2 (en) Bubbler for substrate processing
US20030185980A1 (en) Thin film forming method and a semiconductor device manufacturing method
JP4728953B2 (ja) 多結晶Ｓｉ含有膜の堆積方法
JP2004529489A (ja) 高誘電率ゲート絶縁層の形成方法
JP2005536054A (ja) アモルファスケイ素含有膜の堆積
WO2011159691A2 (en) Chemical vapor deposition of ruthenium films containing oxygen or carbon
EP1312697A1 (en) CVD of dielectric films
Hartmann et al. Cyclic Deposition/Etch processes for the formation of Si raised sources and drains in advanced MOSFETs
TW201301399A (zh) 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉
Papadatos et al. Characterization of ruthenium and ruthenium oxide thin films deposited by chemical vapor deposition for CMOS gate electrode applications
US6444265B1 (en) Method for producing a titanium monophosphide layer and its use
Lee et al. Investigation of microstructure and grain growth of polycrystalline silicon deposited using silane and disilane
Byun et al. Formation of High Conductivity WSi x Layer and its Characterization as a Gate Electrode
Manke et al. Growth of Ru/RuO2 layers with atomic vapor deposition on plain wafers and into trench structures
Fillot et al. Study of metal gate work function modulation using plasma and SiH4 treated TiN thin films
Xu et al. Effects of oxygen doping on properties of microcrystalline silicon film grown using rapid thermal chemical vapor deposition
KR101046757B1 (ko) 반도체소자의 캐패시터 및 그 제조 방법
Lin et al. Rugged Surface Polycrystalline Silicon Film Formed by Rapid Thermal Chemical Vapor Deposition for Dynamic Random Access Memory Stacked Capacitor Aplication
Xu et al. Characterization of oxygen-doped and non-oxygen-doped polysilicon films prepared by rapid thermal chemical vapor deposition
KR20090031193A (ko) 저온 실리콘 질화물 형성방법 및 이 방법으로 형성된결정질 나노 도트를 포함하는 전하 트랩형 메모리 소자 및그 제조방법
Li et al. Nano-Crystalline Grained Silicon Formed by Rapid Thermal Chemical Vapor Deposition for Advanced Gate Electrode Application
Teixeira et al. Structural and surface properties of Si1− xGex thin films obtained by reduced pressure CVD
JWH et al. COMPARATIVE STUDY OF CRYSTALLINITY AND SURFACE ROUGHNESS OF RTCVD VERSUS LPCVD DEPOSITED POLYSILICON

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application