CN101467239A - 用于半球形晶粒硅和纳米晶粒尺寸多晶硅的单晶片热cvd处理 - Google Patents

用于半球形晶粒硅和纳米晶粒尺寸多晶硅的单晶片热cvd处理 Download PDF

Info

Publication number
CN101467239A
CN101467239A CNA2006800108185A CN200680010818A CN101467239A CN 101467239 A CN101467239 A CN 101467239A CN A2006800108185 A CNA2006800108185 A CN A2006800108185A CN 200680010818 A CN200680010818 A CN 200680010818A CN 101467239 A CN101467239 A CN 101467239A
Authority
CN
China
Prior art keywords
polysilicon layer
substrate
grain size
silicon
silicon precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800108185A
Other languages
English (en)
Inventor
李明
凯文·坎宁安
石巴·帕纳意尔
邢广财
R·苏亚那拉亚南·耶尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101467239A publication Critical patent/CN101467239A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Silicon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了用于沉积半球形晶粒硅层和纳米晶粒尺寸多晶硅层的方法。在单衬底化学汽相沉积室中沉积半球形晶粒硅层和纳米晶粒尺寸多晶硅层。半球形晶粒硅层和纳米晶粒尺寸多晶硅层可以用作半导体期间中的电极层。在一个方面，提供了两步沉积处理来形成具有减小的粗糙度的纳米晶粒尺寸多晶硅层。

Description

用于半球形晶粒硅和纳米晶粒尺寸多晶硅的单晶片热CVD处理
技术领域
本发明的实施例一般地涉及形成硅层的方法。更具体而言，本发明的实施例涉及形成用于半导体器件中的电极的半球形晶粒硅层和纳米晶粒尺寸多晶硅层的方法。
背景技术
从数十年前引入半导体器件开始，这些器件的几何形状已经显著地减小。从那时起，集成电路通常遵循两年尺寸减半规则(通常也称为“摩尔定律”)，其表示芯片上器件的数量每两年就会加倍。随着半导体器件尺寸的减小，需要新的沉积或形成半导体器件的部件的材料的方法，来提供具有合适特性的部件，以与现有更大的器件相比能够保持或增强该器件的性能。
因为硅被广泛应用于半导体器件制造工业，所以已经开发了许多沉积硅层或含硅层的方法。例如，已经开发了沉积具有不同晶粒尺寸的硅层的方法，以形成适用于不同用途的硅层。在一个示例中，已经开发出形成用于DRAM器件的底部电极的半球形晶粒硅层的方法。半球形晶粒硅具有纹理表面，相对于平滑表面，该纹理表面能够提供更大的表面积，由此为包含半球形晶粒硅电极的DRAM电容器提供增大的电容。
现有的形成半球形晶粒硅的方法通常包括沉积非晶硅层，并接着进行耗时的退火步骤以将非晶硅层转换为半球形晶粒硅层。现有方法还需要难以实现的较严格范围的处理条件。
还已经开发出形成用于其它器件中电极的硅层的方法。例如，已经开发出形成用于栅电极的双层硅。此方法包括沉积具有随机晶粒结构的下多晶硅层，随后沉积具有柱状晶粒结构的上多晶硅层。柱状晶粒结构在双层硅中提供相对较少的晶粒边界。已经发现，较大数量(即，数千个)晶粒边界提供了增强的电性能，诸如提高栅极结构中的载流子的迁移率。但是，其已经证明开发具有这样结构的多晶硅层存在挑战性，该多晶硅层具有许多晶粒边界、均匀晶粒结构和尺寸和较低膜粗糙度，使得后续沉积层能够很好地粘附到多晶硅层，并且在后续半导体处理步骤中保持其晶粒尺寸和结构。
因此，需要形成可以用作半导体器件中的电极的硅层的方法。
发明内容
本发明的实施例一般的提供了在衬底上沉积硅或对硅层进行掺杂的方法。在一个实施例中，在衬底上形成半球形晶粒硅层的方法包括：将含硅前驱体和载气引入单衬底化学汽相沉积室；和使含硅前驱体热分解以在室中的衬底支撑上的衬底上沉积半球形晶粒硅层。在沉积期间，衬底支撑保持在约670℃和约710℃之间的温度，并且室保持在约100Torr和约350Torr之间的压力。载气可以包括氮气或者氮气和氢气。半球形晶粒硅层具有在约3.0和约3.7之间的折射率和在约450
Figure A200680010818D0005101908QIETU
和约700
Figure A200680010818D0005101908QIETU
之间的晶粒尺寸。
在其他实施例中，提供了形成纳米晶粒尺寸多晶硅层的方法。在一个实施例中，该方法包括：将含硅前驱体和载气引入单衬底化学汽相沉积室；和使含硅前驱体热分解以在室中的衬底支撑上的衬底上沉积纳米晶粒尺寸多晶硅层。在沉积期间，衬底支撑保持在约700℃和约730℃之间的温度，并且室保持在约150Torr和约350Torr之间的压力。将所述纳米晶粒尺寸多晶硅层在其沉积之后进行退火。纳米晶粒尺寸多晶硅层可以用两步处理沉积，其中以第一沉积速率，并接着以低于第一沉积速率的第二沉积速率沉积纳米晶粒尺寸多晶硅层。
附图说明
因此，通过参考实施例(其中一些图示在附图中)，能够以详细理解本发明的上述特征的方式对以上简短总结的本发明进行更详细说明。但是，注意，附图仅图示了本发明的典型实施例，而因此不应当被认为是对其范围的限制，而本发明可以包括其他等同效果的实施例。
图1是描述本发明一个实施例的流程图。
图2是根据本发明的实施例沉积的层的折射率对衬底支撑温度的曲线图。
图3是根据本发明实施例的包括半球形晶粒硅层的结构的剖视图。
图4是描述本发明另一个实施例的流程图。
图5是示出根据本发明的实施例沉积的层的阶梯覆盖(stepcoverage)对沉积速率的曲线图。
图6是示出根据本发明的实施例沉积的层的粗糙度对氢(H2)载气浓度的曲线图。
图7是示出根据本发明的实施例沉积的层的晶粒尺寸对沉积速率的曲线图。
图8A是柱形多晶硅层的XRD光谱(现有技术)。
图8B是根据本发明的实施例沉积的纳米晶粒尺寸多晶硅层的XRD光谱。
具体实施方式
本发明的实施例提供了形成硅层的方法，该硅层可以在半导体器件中用作电极层。在一个实施例中，提供了形成半球形晶粒硅层的方法。在另一个实施例中，提供了形成纳米晶粒尺寸多晶硅层的方法。
以下实施例中提供的处理条件是针对300mm衬底提供的。应该认识到处理条件可以根据衬底尺寸进行修改。
以下将根据图1描述形成半球形晶粒硅层的方法的实施例。如步骤100所示，将载气引入单衬底化学汽相沉积(CVD)室(在该室中，衬底布置在衬底支撑上)达一定的时段以稳定室压力。衬底可以例如包括硅、氧化硅或氮化硅层。载气可以包括氮气(N2)或用氢气(H2)稀释的氮气(N2)(例如约20％至约100％的氢气(H2))。可以用约3000sccm和约20000sccm之间的流率引入载气。
可以使用的单衬底化学汽相沉积室的示例是可从加州圣塔克拉劳的应用材料有限公司获取的POLYgenTM室。但是，可以使用其他沉积室，例如包括位于衬底支撑上方的喷头的化学汽相沉积室。在将室压力稳定在约100Torr和约350Torr之间的压力的同时将衬底支撑加热到约670℃和约710℃之间的温度。通常，衬底温度比衬底支撑的温度低约20℃到约30℃。如步骤102所示，在室压力稳定之后，将含硅前驱体引入到室中。可以使用的含硅前驱体包括甲硅烷(SiH4)和乙硅烷(Si2H6)。可以在将引入到室中载气流保持在约3000sccm和约20000sccm之间的流率的同时，将含硅前驱体以约50sccm和约400sccm之间的流率引入室。
可以将含硅前驱体和载气通过衬底支撑上方的喷头引入室。如步骤104所示，在将衬底支撑保持在约670℃和约710℃之间的温度并且将室保持在约100Torr和约350Torr之间的压力的同时，含硅前驱体在室内热分解为硅和氢(即，在不存在等离子体或光子增强的情况下)，并且在衬底上沉积半球形晶粒硅层。在半球形晶粒硅层的沉积期间，衬底支撑可以保持在基本恒定温度。未反应的含硅前驱体和载气(例如，氮气或者氮气和氢气)从室排出。
通常，所沉积的半球形晶粒硅层具有约3.0和3.7之间的折射率。该低折射率是在HSG层中半球形的硅晶粒之间形成的大量空洞的结果。如图2所示，以约670℃到710℃的衬底支撑温度使用硅烷和氮气进行的沉积处理提供了具有约3.0到3.7折射率的半球形晶粒硅层，而低于670℃的衬底支撑温度提供了具有约4.4到约4.5折射率的非晶硅膜，高于710℃的衬底支撑温度提供了具有约3.9到约4.0折射率的多晶硅膜。因此，在约670℃和约710℃之间的衬底支撑温度对应于非晶硅层和多晶硅层之间的相转变温度。
还发现，相比氮气，将氢气稀释的氮气用作载气将影响为获得半球形晶粒硅层所需的处理条件。例如，使用纯氮气作为载气，优选的是包括约675℃到约700℃的衬底支撑温度、约50sccm到约300sccm的硅烷流率和约100Torr到约350Torr的室压力的处理条件，而在使用氮气中含14％氢气作为载气时，优选的是包括约680℃到约710℃的衬底支撑温度的处理条件。
虽然根据本发明的实施例，对于使用包含高至约14％氢气的氮气作为载气来沉积半球形晶粒硅层而言，670℃到约710℃的衬底支撑温度范围是优选的，但是应该认识到，如果在载气中使用更高的氢气浓度，可以以更高的衬底支撑温度沉积半球形晶粒硅层。例如，使用3000sccm氢气和5000sccm氮气(37.5％氢气)作为载气，可以在高至715℃的衬底支撑温度的情况下沉积半球形晶粒硅层。使用4000sccm的氢气和4000sccm的氮气(50％氢气)作为载气，可以在高至720℃的衬底支撑温度的情况下沉积半球形晶粒硅层。
还发现，通过将氢气增加到载气，可以控制半球形晶粒硅层的晶粒尺寸。例如，当使用氮气作为载气时获得450
Figure A200680010818D0005101908QIETU
的平均晶粒尺寸，而当使用氮气中14％氢气作为载气时获得700
Figure A200680010818D0005101908QIETU
的平均晶粒尺寸。
通常，在沉积了半球形晶粒硅层之后，将其掺杂n型或p型掺杂物。例如，半球形晶粒硅层可以掺杂有磷、硼或砷。掺杂的半球形晶粒硅层可以用作电极，例如DRAM器件中的下电极。图3示出了沉积在DRAM器件的衬底300上的掺杂半球形晶粒硅层302的示例。掺杂的半球形晶粒硅层302用作下电极。电介质层304形成在掺杂半球形晶粒硅层302上，并且电介质层304上的掺杂多晶硅层306用作上电极。
以下提供用磷掺杂半球形晶粒硅层的方法。在半球形晶粒硅层沉积在衬底上之后，可以简单的从室移除衬底。例如，可以从室移除衬底并在返回到室之前简单地将其暴露于大气。在衬底处于室外部时可以在衬底上形成薄的天然氧化物。该薄的天然氧化物限制了硅原子的布置，使得在后续的处理器件保持硅层的半球形晶粒结构。接着将衬底返回到室，该室被排空到约50Torr和约330Torr之间的压力。接着将衬底暴露于处于约50sccm和约300sccm的流率下用氢气稀释的1％磷化氢的气流中达约5至约30分钟(例如约10分钟)。磷化氢分解，使半球形晶粒硅层掺杂有磷。在掺杂期间的衬底支撑温度可以在约680℃和约700℃之间。
还通过以下示例描述本发明的实施例，该示例并非意图限制所要求权利的本发明的范围。
示例
将其上具有栅极氧化物层的300mm衬底引入POLYgenTM室。将氮载气引入室以稳定室压力，并将衬底支撑加热到700℃的温度。在约40秒的时段内在以12000sccm的流率将氮载气流入室并以6000sccm的流率将氢载气流入室的同时，以94sccm将乙硅烷气体引入室。乙硅烷热分解，并在衬底上沉积具有约1400
Figure A200680010818D0005101908QIETU
厚度的半球形晶粒硅层。通过SEM确定该层的半球形晶粒结构，并且该层的平均晶粒尺寸是约350
Figure A200680010818D0005101908QIETU
。半球形晶粒硅层具有3.15的折射率。
根据本发明的实施例沉积的层的SEM表示所沉积的层具有半球形晶粒结构。因此，不同于现有技术的形成半球形晶粒硅层的方法，在沉积了层之后不需要单独的退火步骤来形成半球形晶粒结构。
现在将参考图4描述形成纳米晶粒尺寸多晶硅层的方法的实施例。如步骤400所示，将载气引入例如POLYgenTM室之类的单衬底化学汽相沉积室(在该室中，衬底布置在衬底支撑上)达一定的时段以稳定室压力。将室排空到约50和约350Torr之间的压力，并将衬底支撑加热到约700℃和约730℃之间的温度，例如约710℃和约720℃之间。衬底可以例如包括硅、氧化硅或氮化硅层。载气可以包括惰性气体，例如氮气(N2)、氩气(Ar)、氦气(He)或其组合。如此处所界定的，惰性气体是在用于沉积层的反应中不被消耗或不参与该反应、并且在层沉积期间不与室部件互相作用的气体。载气还可以包括氢气(H2)。例如，载气可以包括以约0％到约100％氢气(H2)稀释(例如20％到约100％的氢气(H2)，优选地，以约20％到约40％的氢气(H2)稀释)的惰性气体。在一个方面，载气具有足够的氢气(H2)/惰性气体浓度比率，使得随后沉积的多晶硅层主要具有<111>晶体取向，而不是<220>晶体取向。此外，载气优选地具有足够的氢气(H2)/惰性气体浓度比率，使得根据X射线衍射测量，随后沉积的多晶硅层具有平均晶粒尺寸为约70
Figure A200680010818D0005101908QIETU
到约120
Figure A200680010818D0005101908QIETU
的随机晶粒结构。
可以将载气以约2slm和约12slm之间的流率引入室。将载气通过室中衬底支撑上方的室盖中的喷头引入室。还可以将载气引入室的处于衬底支撑下方的下部，以帮助防止多晶硅层沉积在室下部中的部件上。
在载气气流、室压力和衬底支撑温度稳定之后，在保持载气流的同时，如步骤402所示，将含硅前驱体引入室。优选地，在低于750℃的衬底支撑温度的情况下，含硅前驱体具有低于1eV的活化能。低活化能(即，低于1eV)使得层沉积率不会高度依赖于衬底温度，因此，不会对衬底上的温度波动或变化高度敏感。可以使用的含硅前驱体的示例包括乙硅烷(Si2H6)和丙硅烷(Si3H8)。优选地，含硅前驱体是乙硅烷(Si2H6)。可以在将引入室的载气流保持在约2slm和约15slm之间的流率、将室压力保持在约150和350Torr之间并将衬底温度保持在约700℃和约730℃之间的温度的同时，将含硅前驱体以约30sccm和约150sccm之间(优选地在约40sccm和约90sccm之间)的流率引入室。通常，衬底温度比衬底支撑的温度低约20℃到约30℃。在一个实施例中，将含硅前驱体增加到载气气流中并与载气一起引入室。
如步骤404所示，含硅前驱体热分解为硅和氢(即，在不存在等离子体或光子增强的情况下)，并在衬底上沉积纳米晶粒尺寸多晶硅层。因为氢气是含硅前驱体热分解的副产物，所以通过将氢气(H2)增加到载气可以降低含硅前驱体的分解速率，其接着促进了具有较小和随机晶粒的多晶硅层的形成。
如上针对沉积半球形晶粒硅层的实施例所讨论的，还发现将氢气稀释的氮气而不是氮气用作载气将影响为获得纳米晶粒尺寸多晶硅层所需的处理条件。例如，对于50％氢气、50％氮气的载气，优选至少约720℃的衬底支撑温度用于沉积纳米晶粒尺寸多晶硅层，而对于将纯氮气作为载气的情况，可以使用至少约700℃的衬底支撑温度以沉积纳米晶粒尺寸多晶硅层。在优选实施例中，对于包括氮气和在约0％至约50％之间氢气的载气，使用在约700℃和约730℃之间的衬底支撑温度。
还观察到，将氢气(H2)增加到载气影响衬底上纳米晶粒尺寸多晶硅层的阶梯覆盖。如图5所示，与使用不包含氢气(H2)的载气所沉积的纳米晶粒尺寸多晶硅层相比，使用包括氢气(H2)(22％ H2)的载气所沉积的纳米晶粒尺寸多晶硅层具有更好的阶梯覆盖。还观察到以更低的沉积速率获得改善的阶梯覆盖。
图6示出了载气中氢气(H2)的浓度影响所沉积层的粗糙度的情况。如图6所示，在载气中具有至少约20％的H2的情况下，以710℃和720℃的衬底支撑温度所沉积的多晶硅层具有改善(即，减小)的粗糙度(rms)。
可以通过在含硅前驱体之外将n或p型掺杂物引入处理室来对纳米晶粒尺寸尺寸多晶硅层进行掺杂。例如，可以使用1％稀释的砷化氢或磷化氢在约25sccm和约100sccm之间的气流来提供n型掺杂物，或者可以使用1％稀释的乙硼烷在约25sccm和约100sccm之间的气流来提供p型掺杂物。
可以以每分钟约1000
Figure A200680010818D0005101908QIETU
和约3000
Figure A200680010818D0005101908QIETU
之间的速率，优选地以每分钟约1500
Figure A200680010818D0005101908QIETU
和约2500
Figure A200680010818D0005101908QIETU
之间的速率来沉积纳米晶粒尺寸多晶硅层。因为使用单衬底化学汽相沉积室而不是批处理炉，所以这样的沉积速率是可能的。在单衬底化学汽相沉积室中使用的高前驱体流率有助于高沉积速率。高沉积速率增强了小晶粒的形成，小晶粒是优选的，这是因为包含大晶粒的多晶硅层在随后的处理步骤中被刻蚀时趋于具有锐利的角部，导致高电流泄漏。图7是图示晶粒尺寸和沉积速率之间关系的曲线图。
纳米晶粒尺寸多晶硅层可以根据层的使用而沉积为不同厚度。例如，对于在栅电极中用作防止随后植入的掺杂物(例如硼)穿过电极到下方的栅极电介质的扩散阻挡层，纳米晶粒尺寸多晶硅层沉积为足够的厚度，例如在约200
Figure A200680010818D0005101908QIETU
和约2000
Figure A200680010818D0005101908QIETU
之间，以基本防止在随后用于活化掺杂物的退火步骤中掺杂物通过该层扩散到栅极电介质中。
在优选实施例中，以两步方法来沉积纳米晶粒尺寸多晶硅层。在第一步，如图4的步骤402和404所述，含硅前驱体以低流率(例如约80sccm和约200sccm之间的流率)引入室，并热分解以沉积纳米晶粒尺寸多晶硅层。在沉积期间，室压力可以在约150Torr和约350Torr之间。在第二步，将引入室的含硅前驱体的流率降低，例如在约10sccm和约70sccm之间的流率，并以比先前沉积的纳米晶粒尺寸多晶硅层更低的沉积速率在先前沉积的纳米晶粒尺寸多晶硅层上沉积第二纳米晶粒尺寸多晶硅层。在沉积期间，室压力可以在约150Torr和约350Torr之间。表1对比了其中以一步法沉积纳米晶粒尺寸多晶硅层的处理(处理1)与其中以两步法沉积纳米晶粒尺寸多晶硅层的处理(处理2)的结果。处理1和2两者都以720℃的衬底支撑温度和275Torr的室压力进行。用于处理1和2的载气包括氮气和氢气。
表1
Figure A200680010818D00121
如表1所示，根据原子力显微镜的测量，用于沉积纳米晶粒尺寸多晶硅层的两步法比一步法提供了改善的低表面粗糙度(27
Figure A200680010818D0005101908QIETU
对36
Figure A200680010818D0005101908QIETU
)。方法的第一步的高沉积速率提供了具有小晶粒的随机晶粒结构的第一或籽晶纳米晶粒尺寸多晶硅层，而方法的第二步的低沉积速率提供了具有平滑表面第二纳米晶粒尺寸多晶硅层，以形成包括第一和第二层的纳米晶粒尺寸多晶硅层。低表面粗糙度是所期望的，这是因为其提供了光滑的表面，促进了在其上随后沉积的层的均匀沉积。为了避免由具有不均匀表面的层引起的光刻或图案化错误，低表面粗糙度也是所期望的。优选地，纳米晶粒尺寸多晶硅层具有小于3nm的均方根(rms)粗糙度。可以通过原子力显微镜(AFM)来获得对粗糙度的估计。
其中光滑的纳米晶粒尺寸多晶硅层是所期望的器件的示例是闪存器件的栅电极，其也被公知为浮动栅极。在这种器件中，纳米晶粒尺寸多晶硅层可以沉积在氧化物栅极电介质上，并且氧化物氮化物氧化物层可以沉积在光滑的纳米晶粒尺寸多晶硅层上。另一种多晶硅层，也被公知为控制栅极，可以沉积在氧化物氮化物氧化物层上以实现栅电极。
表1还示出了由两步法沉积的纳米晶粒尺寸多晶硅层的R数(其是随机度)与通过一步法沉积的纳米晶粒尺寸多晶硅层的随机度基本相同。R数被定义为在层的X射线衍射(XRD)光谱中<220>的半高峰宽(FWHM)除以<111>峰值的比率。对于高度随机的膜，R数较高。如此处界定的，对于被认为足够随机以称为纳米晶粒尺寸多晶硅层的层而言，需要>0.65的R数。
<111>峰值除以<220>峰值得到的峰值高度比率也是随机度的一种度量。此比率应该较高，例如约2。如图8A和8B所示，具有柱形结构的多晶硅膜的XRD光谱具有相似的<220>和<111>峰值，而具有随机结构的多晶硅膜的XRD光谱具有更高的<111>峰值。图8A和8B还示出了具有柱形结构的多晶硅膜可以在27度的折射角2θ处具有不对称峰值，其表示层积缺陷，即晶格的变形，而随机多晶硅膜不具有这种峰值。在27度的折射角2θ处不具有峰值可以用于提供多晶硅膜是纳米晶粒尺寸多晶硅层的初始判定。可以通过观察XRD光谱中<220>和<111>峰值来进行硅膜是晶体而不是非晶体的初始判定，因为非晶硅膜通常不具有良好界定的<220>和<111>峰值。
XRD也可以用于确定晶粒尺寸。Scherrer方程可以用于根据等式： t = 0.9 &lambda; B cos &theta; 来测量纳米晶粒尺寸多晶硅层中的晶粒尺寸，其中B是在半高XRD峰宽，并且t是晶粒尺寸。通常，在退火之前，纳米晶粒尺寸多晶硅层的最大晶粒尺寸是由XRD测量的约15nm和由TEM横截面显微镜测量的约30nm。XRD测量通常低估了晶粒尺寸，而TEM测量高估了晶粒尺寸。实际晶粒尺寸在由XRD和TEM测量的值之间。
在如上所述根据本发明的实施例沉积了纳米晶粒尺寸多晶硅层之后，如图4的步骤406所示，可以将纳米晶粒尺寸多晶硅层进行退火。退火可以用于活化纳米晶粒尺寸多晶硅层中的掺杂物。纳米晶粒尺寸多晶硅层可以使用快速热退火室在约1050℃的衬底支撑温度的情况下退火30秒，或者在炉中约900℃的温度的情况下退火30分钟。在退火之后，纳米晶粒尺寸多晶硅层保持其晶粒尺寸、随机晶粒结构、膜粗糙度、膜厚度均匀度和膜正形度。优选地，在衬底上纳米晶粒尺寸多晶硅层的折射率的波动小于0.1。
虽然前述针对本发明的实施例，但是在步偏离本发明基本范围的情况下可以设计本发明的其他和进一步的实施例，并且本发明的范围由所附权利要求界定。

Claims (20)

1.一种在衬底上形成半球形晶粒硅层的方法，包括：
将含硅前驱体和载气引入单衬底化学汽相沉积室；和
使所述含硅前驱体热分解以在所述衬底上沉积半球形晶粒硅层，其中所述衬底支撑在所述室中的衬底支撑上，在沉积期间，所述衬底支撑保持在约670℃和约710℃之间的温度，并且所述室保持在约100Torr和约350Torr之间的压力。
2.根据权利要求1所述的方法，其中将所述含硅前驱体以约50sccm和约400sccm之间的流率引入所述室，并将所述载气以约3000sccm和约20000sccm之间的流率引入所述室。
3.根据权利要求1所述的方法，其中所述含硅前驱体是甲硅烷或乙硅烷。
4.根据权利要求1所述的方法，其中所述载气包括氮气(N2)。
5.根据权利要求4所述的方法，其中所述载气还包括氢气(H2)。
6.根据权利要求1所述的方法，其中所述半球形晶粒硅层具有在约3.0和约3.7之间的折射率。
7.根据权利要求1所述的方法，其中所述半球形晶粒硅层包括具有在约450
Figure A200680010818C0002152216QIETU
和约700
Figure A200680010818C0002152216QIETU
之间的晶粒尺寸。
8.根据权利要求1所述的方法，还包括对所述半球形晶粒硅层进行掺杂。
9.一种在衬底上形成纳米晶粒尺寸多晶硅层的方法，包括：
将含硅前驱体和载气引入单衬底化学汽相沉积室；
使所述含硅前驱体热分解以在所述衬底上沉积纳米晶粒尺寸多晶硅层，其中所述衬底支撑在所述室中的衬底支撑上，在沉积期间，所述衬底支撑保持在约700℃和约730℃之间的温度，并且所述室保持在约150Torr和约350Torr之间的压力；和
将所述纳米晶粒尺寸多晶硅层进行退火。
10.根据权利要求9所述的方法，还包括在所述纳米晶粒尺寸多晶硅层的沉积期间或之后对所述纳米晶粒尺寸多晶硅层进行掺杂。
11.根据权利要求9所述的方法，其中在低于约750℃的衬底支撑温度下，所述含硅前驱体具有小于1eV的反应活化能。
12.根据权利要求9所述的方法，其中所述含硅前驱体是乙硅烷，并且所述载气包括氮气(N2)和氢气(H2)。
13.根据权利要求9所述的方法，其中所述纳米晶粒尺寸多晶硅层包括具有在约70
Figure A200680010818C0003152229QIETU
和约120
Figure A200680010818C0003152229QIETU
之间的晶粒尺寸的硅。
14.一种在衬底上形成纳米晶粒尺寸多晶硅层的方法，包括：
将含硅前驱体和载气引入单衬底化学汽相沉积室，其中将所述含硅前驱体以第一流率引入所述室；
使所述含硅前驱体热分解以在所述衬底上沉积第一纳米晶粒尺寸多晶硅层，其中所述衬底支撑在所述室中的衬底支撑上，在沉积期间，所述衬底支撑保持在约700℃和约730℃之间的温度，并且所述室保持在约150Torr和约350Torr之间的压力；和
降低引入所述单衬底化学汽相沉积室的所述含硅前驱体的流率，并在所述第一纳米晶粒尺寸多晶硅层上沉积第二纳米晶格尺寸多晶硅层。
15.根据权利要求14所述的方法，还包括对所述第一和第二纳米晶粒尺寸多晶硅层进行退火。
16.根据权利要求14所述的方法，还包括在所述层的沉积期间或之后对所述第一和第二纳米晶粒尺寸多晶硅层进行掺杂。
17.根据权利要求14所述的方法，其中所述第二纳米晶粒尺寸多晶硅层具有小于约3nm的表面粗糙度。
18.根据权利要求14所述的方法，其中所述含硅前驱体的所述第一流率在约80sccm和约200sccm之间，并且所述含硅前驱体的流率降低到约10sccm和约70sccm之间。
19.根据权利要求14所述的方法，其中所述纳米晶粒尺寸多晶硅层包括具有在约
Figure A200680010818C00031
和约
Figure A200680010818C00032
之间的晶粒尺寸的硅。
20.根据权利要求14所述的方法，其中所述含硅前驱体是乙硅烷。
CNA2006800108185A 2005-04-05 2006-03-14 用于半球形晶粒硅和纳米晶粒尺寸多晶硅的单晶片热cvd处理 Pending CN101467239A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/099,081 US7341907B2 (en) 2005-04-05 2005-04-05 Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
US11/099,081 2005-04-05

Publications (1)

Publication Number Publication Date
CN101467239A true CN101467239A (zh) 2009-06-24

Family

ID=37071140

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800108185A Pending CN101467239A (zh) 2005-04-05 2006-03-14 用于半球形晶粒硅和纳米晶粒尺寸多晶硅的单晶片热cvd处理

Country Status (6)

Country Link
US (1) US7341907B2 (zh)
EP (1) EP1866956A4 (zh)
JP (1) JP2008537765A (zh)
KR (1) KR20070107168A (zh)
CN (1) CN101467239A (zh)
WO (1) WO2006107532A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950166A (zh) * 2019-03-11 2019-06-28 武汉新芯集成电路制造有限公司 晶粒尺寸的检测方法
CN110284117A (zh) * 2019-06-05 2019-09-27 瑞声科技(新加坡)有限公司 多晶硅薄膜的制造方法、多晶硅薄膜以及声学传感器
CN113838794A (zh) * 2020-06-24 2021-12-24 Asm Ip私人控股有限公司 用于形成设置有硅的层的方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5090690B2 (ja) * 2006-08-28 2012-12-05 三菱電機株式会社 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
US20080067568A1 (en) * 2006-09-15 2008-03-20 Qimonda Ag Capacitor with hemispherical silicon-germanium grains and a method for making the same
JP4854591B2 (ja) * 2007-05-14 2012-01-18 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US20090163033A1 (en) * 2007-12-21 2009-06-25 Guowen Ding Methods for extending chamber component life time
SG156537A1 (en) * 2008-04-09 2009-11-26 Toshiba Matsushita Display Tec Methods of laser annealing a semiconductor layer and semiconductor devices produced thereby
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101041141B1 (ko) * 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049801B1 (ko) * 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR101056428B1 (ko) * 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101110079B1 (ko) * 2009-04-28 2012-02-24 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
CN101993037A (zh) * 2009-08-20 2011-03-30 中芯国际集成电路制造(上海)有限公司 制造半导体集成电路的纳米晶硅结构的方法
KR101094295B1 (ko) * 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
US8912083B2 (en) 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes
JP2013065698A (ja) * 2011-09-16 2013-04-11 Ricoh Co Ltd 電気−機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置
US20130105806A1 (en) * 2011-11-01 2013-05-02 Guojun Liu Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods
US9728777B2 (en) 2013-07-26 2017-08-08 Nanoteck Instruments, Inc. Methods for mass-producing silicon nano powder and graphene-doped silicon nano powder
US10460932B2 (en) * 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
WO2024059012A1 (en) * 2022-09-15 2024-03-21 Lam Research Corporation Backside layer for a semiconductor substrate

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833545B2 (ja) * 1995-03-06 1998-12-09 日本電気株式会社 半導体装置の製造方法
US5658381A (en) * 1995-05-11 1997-08-19 Micron Technology, Inc. Method to form hemispherical grain (HSG) silicon by implant seeding followed by vacuum anneal
US5663090A (en) * 1995-06-29 1997-09-02 Micron Technology, Inc. Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMs
US5634974A (en) * 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
US5753559A (en) * 1996-01-16 1998-05-19 United Microelectronics Corporation Method for growing hemispherical grain silicon
US5691228A (en) * 1996-01-18 1997-11-25 Micron Technology, Inc. Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer
KR100219482B1 (ko) * 1996-05-23 1999-09-01 윤종용 반도체 메모리 장치의 커패시터 제조 방법
US5770500A (en) * 1996-11-15 1998-06-23 Micron Technology, Inc. Process for improving roughness of conductive layer
US5798280A (en) * 1996-12-02 1998-08-25 Micron Technology, Inc. Process for doping hemispherical grain silicon
JP3269531B2 (ja) * 1998-01-30 2002-03-25 日本電気株式会社 半導体装置の製造方法
US6399177B1 (en) * 1999-06-03 2002-06-04 The Penn State Research Foundation Deposited thin film void-column network materials
KR100379331B1 (ko) * 2000-01-25 2003-04-10 주식회사 하이닉스반도체 커패시터 하부 전극 및 그 제조 방법
US6559039B2 (en) * 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
US7512380B2 (en) * 2001-08-17 2009-03-31 Intel Corporation Apparatus and methods for finding and using available transmission frequencies
US6991999B2 (en) * 2001-09-07 2006-01-31 Applied Materials, Inc. Bi-layer silicon film and method of fabrication
US20030124818A1 (en) * 2001-12-28 2003-07-03 Applied Materials, Inc. Method and apparatus for forming silicon containing films
US6782239B2 (en) * 2002-06-21 2004-08-24 Neuros Audio L.L.C. Wireless output input device player
US6982214B2 (en) * 2002-10-01 2006-01-03 Applied Materials, Inc. Method of forming a controlled and uniform lightly phosphorous doped silicon film
US8666524B2 (en) * 2003-01-02 2014-03-04 Catch Media, Inc. Portable music player and transmitter
KR100485386B1 (ko) * 2003-04-08 2005-04-27 삼성전자주식회사 금속막 증착용 조성물 및 이를 이용한 금속막 형성 방법
KR100575963B1 (ko) * 2003-12-31 2006-05-02 삼성전자주식회사 외부음향기기를 통해 음성신호와 알림음을 출력하는휴대폰 제어방법
US7396743B2 (en) * 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950166A (zh) * 2019-03-11 2019-06-28 武汉新芯集成电路制造有限公司 晶粒尺寸的检测方法
CN109950166B (zh) * 2019-03-11 2021-04-23 武汉新芯集成电路制造有限公司 晶粒尺寸的检测方法
CN110284117A (zh) * 2019-06-05 2019-09-27 瑞声科技(新加坡)有限公司 多晶硅薄膜的制造方法、多晶硅薄膜以及声学传感器
CN113838794A (zh) * 2020-06-24 2021-12-24 Asm Ip私人控股有限公司 用于形成设置有硅的层的方法

Also Published As

Publication number Publication date
JP2008537765A (ja) 2008-09-25
KR20070107168A (ko) 2007-11-06
WO2006107532A2 (en) 2006-10-12
US7341907B2 (en) 2008-03-11
EP1866956A4 (en) 2010-10-27
US20060223333A1 (en) 2006-10-05
WO2006107532A3 (en) 2009-02-12
EP1866956A2 (en) 2007-12-19

Similar Documents

Publication Publication Date Title
CN101467239A (zh) 用于半球形晶粒硅和纳米晶粒尺寸多晶硅的单晶片热cvd处理
Matsumura Formation of silicon-based thin films prepared by catalytic chemical vapor deposition (Cat-CVD) method
US7370848B2 (en) Bubbler for substrate processing
JP5005170B2 (ja) 超高品質シリコン含有化合物層の形成方法
US20050250302A1 (en) Thin films and methods of making them
JP4728953B2 (ja) 多結晶Ｓｉ含有膜の堆積方法
KR20160128451A (ko) 원자층 퇴적
US20230127833A1 (en) Method of forming a doped polysilicon layer
Roozeboom et al. Atomic Layer Deposition Applications 10
TW440928B (en) Method for forming a silicon conductive layer by CVD
Lee et al. Deposition and Characterization of Polycrystalline Silicon Thin-Films by Reactive Thermal Chemical Vapour Deposition at 450° C
KR20090031193A (ko) 저온 실리콘 질화물 형성방법 및 이 방법으로 형성된결정질 나노 도트를 포함하는 전하 트랩형 메모리 소자 및그 제조방법
JPH045824A (ja) 半導体装置の製造方法
Aydil Monday Morning, October 28, 2013

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090624