JPH045824A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH045824A JPH045824A JP2105299A JP10529990A JPH045824A JP H045824 A JPH045824 A JP H045824A JP 2105299 A JP2105299 A JP 2105299A JP 10529990 A JP10529990 A JP 10529990A JP H045824 A JPH045824 A JP H045824A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- impurities
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 176
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 239000012535 impurity Substances 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 61
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 49
- 230000008021 deposition Effects 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000001947 vapour-phase growth Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 229910052787 antimony Inorganic materials 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 48
- 239000011574 phosphorus Substances 0.000 abstract description 48
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 21
- 238000006243 chemical reaction Methods 0.000 abstract description 12
- 238000000605 extraction Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 64
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 31
- 238000000151 deposition Methods 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 15
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 15
- 238000011065 in-situ storage Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000003003 phosphines Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H01L21/203—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「発明の１」的］
（産業上の利用分野）
本発明は、半導体装置およびその製造方法に係り、特に
半導体基板上の不純物を含んだ多結晶シリコン膜および
その形成方法に関する。
半導体基板上の不純物を含んだ多結晶シリコン膜および
その形成方法に関する。
（従来の技術）
従来の半導体装置においては、半導体基板（ウェーハ）
主表面上の絶縁膜上に多結晶シリコン膜を主成分とする
電極あるいは電極配線を形成し、さらに、その上に絶縁
膜を積層することが多い。この場合、通常は上記多結晶
シリコン膜にリン（Ｐ）等の不純物を添加してその抵抗
を下げて利用している。ここでは、リンのドーピングを
例にとって説明する。
主表面上の絶縁膜上に多結晶シリコン膜を主成分とする
電極あるいは電極配線を形成し、さらに、その上に絶縁
膜を積層することが多い。この場合、通常は上記多結晶
シリコン膜にリン（Ｐ）等の不純物を添加してその抵抗
を下げて利用している。ここでは、リンのドーピングを
例にとって説明する。
通常、半導体基板上に不純物を含んだ多結晶シリコン膜
を形成する際、まず、半導体基板上に不純物を含まない
多結晶シリコン膜を堆積させ、この後、６００℃以上の
温度で半導体基板を加熱し、多結晶シリコン膜表面を酸
化させながらリンを熱拡散させ、その後、多結晶シリコ
ン膜表面の酸化膜を弗酸等の薬液で除去する。
を形成する際、まず、半導体基板上に不純物を含まない
多結晶シリコン膜を堆積させ、この後、６００℃以上の
温度で半導体基板を加熱し、多結晶シリコン膜表面を酸
化させながらリンを熱拡散させ、その後、多結晶シリコ
ン膜表面の酸化膜を弗酸等の薬液で除去する。
しかし、この方法は、多結晶シリコン膜中のりン濃度の
基板面内（ウェーハ面内）でのばらつきが大きく、今後
の半導体基板の大口径化に向かないこと、また、リンを
拡散した後に多結晶シリコン膜上にできた酸化膜を薬液
を使って除去するので、今後の素子の微細化に伴って多
結晶シリコン膜が薄膜化した時に薬液が多結晶シリコン
膜の結晶粒界を通って下地の層にダメージを与えるなど
の問題がある。
基板面内（ウェーハ面内）でのばらつきが大きく、今後
の半導体基板の大口径化に向かないこと、また、リンを
拡散した後に多結晶シリコン膜上にできた酸化膜を薬液
を使って除去するので、今後の素子の微細化に伴って多
結晶シリコン膜が薄膜化した時に薬液が多結晶シリコン
膜の結晶粒界を通って下地の層にダメージを与えるなど
の問題がある。
また、上記方法以外に、まず、半導体基板上に不純物を
含まない多結晶シリコン膜を堆積させ、この後、イオン
注入により多結晶シリコン膜にリンを添加する方法があ
る。
含まない多結晶シリコン膜を堆積させ、この後、イオン
注入により多結晶シリコン膜にリンを添加する方法があ
る。
さらに、上記方法以外に、工程を短縮するために、多結
晶シリコン膜の堆積と同時に不純物を添加するイン・シ
チュ・ドーピング（ｉｎ−ｓｉｔｕ ｄｏｐｉｎｇ）
方法も検討されている。
晶シリコン膜の堆積と同時に不純物を添加するイン・シ
チュ・ドーピング（ｉｎ−ｓｉｔｕ ｄｏｐｉｎｇ）
方法も検討されている。
第９図は、イン・シチュ・ドーピングを行う際に使用さ
れる減圧（：ＶＤ （気相成長）装置の一般的構成を概
略的に示しており、９１は減圧ＣＶＤ炉、９２・・・は
ＣＶＤ炉内に配置された半導体基板（ウェーハ）、９３
は半導体基板群を水平状態に搭載する試料台（ボート）
、９４はＣＶＤ炉内に下方からシラン（ＳＩＨ４）ガ
スを導入するためのガス供給口、９５はＣＶＤ炉内に下
方からホスフィン（ＰＨ３）ガスを導入するためのガス
供給口、９６はＣＶＤ炉の上部に設けられた排気口であ
る。
れる減圧（：ＶＤ （気相成長）装置の一般的構成を概
略的に示しており、９１は減圧ＣＶＤ炉、９２・・・は
ＣＶＤ炉内に配置された半導体基板（ウェーハ）、９３
は半導体基板群を水平状態に搭載する試料台（ボート）
、９４はＣＶＤ炉内に下方からシラン（ＳＩＨ４）ガ
スを導入するためのガス供給口、９５はＣＶＤ炉内に下
方からホスフィン（ＰＨ３）ガスを導入するためのガス
供給口、９６はＣＶＤ炉の上部に設けられた排気口であ
る。
従来のイン・シチュ・ドーピング方法は、ＳＨ４ガスと
ＰＨ３ガスとを同時にＣＶＤ炉中に導入し、多結晶シリ
コン膜の堆積と同時にリンを添加している。
ＰＨ３ガスとを同時にＣＶＤ炉中に導入し、多結晶シリ
コン膜の堆積と同時にリンを添加している。
しかし、従来のイン・シチュ・ドーピング方法では、多
結晶シリコン膜中のリン濃度の基板面内での均一性はあ
る程度改善されるが、それには、半導体基板を搭載する
特別の試料台や、ガスの流れを工夫しなければならず、
通常の試料台を用いた場合には、やはり、基板面内での
多結晶シリコン膜の膜厚のばらつき、多結晶シリコン膜
中のリン濃度のばらつきが大きくなるという問題がある
。
結晶シリコン膜中のリン濃度の基板面内での均一性はあ
る程度改善されるが、それには、半導体基板を搭載する
特別の試料台や、ガスの流れを工夫しなければならず、
通常の試料台を用いた場合には、やはり、基板面内での
多結晶シリコン膜の膜厚のばらつき、多結晶シリコン膜
中のリン濃度のばらつきが大きくなるという問題がある
。
しかも、特別の試料台を用いたとしても、ＣＶＤ炉内部
での堆積位置（ガス供給口からの距離）による堆積速度
、リン濃度の不均一性が生じてしまう。
での堆積位置（ガス供給口からの距離）による堆積速度
、リン濃度の不均一性が生じてしまう。
ここで、第１０図は、上記多結晶シリコン膜の基板市内
での膜厚のばらつき、多結晶シリコン膜中のリン濃度の
基板面内でのばらつきの一例を示している。
での膜厚のばらつき、多結晶シリコン膜中のリン濃度の
基板面内でのばらつきの一例を示している。
また、第１１図は、上記多結晶シリコン膜の堆積速度お
よび多結晶シリコン膜中のリン濃度が、減圧ＣＶＤ炉内
部の半導体基板の位置（ガス供給口からの距離）によっ
て不均一になる様子、つまり、半導体基板間の不均一性
の傾向の一例を示している。この現象は、リンが表面に
吸着している際の半導体原子（本例ではＳｉ）の付着確
率が小さくなることにより堆積速度が落ちることと、不
純物を供給するＰＨ３ガスの分解速度とシリコンを堆積
するＳ、Ｈ，ガスの分解速度とが異なるためにリンの濃
度分布が生じることに起因すると考えられている。多結
晶シリコン膜の堆積速度や多結晶シリコン膜中のリン濃
度が、減圧ＣＶＤ炉内部の半導体基板の位置によって不
均一になるまた、前記したように、多結晶シリコン膜表
面を酸化させながらリンを熱拡散させる方法は、後で多
結晶シリコン膜上に形成される熱酸化膜の電気的耐圧が
リン濃度に大きく依存することが知られている。このこ
とは、ＥＰＲＯＭ （紫外線消去・再書込み可能な読み
出し専用メモリ）、スタック構造のメモリセルを採用し
たＤＲＡＭ （ダイナミック型ランダムアクセスメモリ
）などの積層構造を持つ素子において特に重要な問題で
あるので、多結晶シリコン膜中のリン濃度の基板面内で
のばらつきは極力少なくなくてはならない。また、基板
面内での多結晶シリコン膜のシート抵抗、エツチング時
の加工マージンについても、上記と同様に、リン濃度に
大きく依存するので、多結晶シリコン膜中のリン濃度の
基板面内でのばらつきは極力少なくなくてはならない。
よび多結晶シリコン膜中のリン濃度が、減圧ＣＶＤ炉内
部の半導体基板の位置（ガス供給口からの距離）によっ
て不均一になる様子、つまり、半導体基板間の不均一性
の傾向の一例を示している。この現象は、リンが表面に
吸着している際の半導体原子（本例ではＳｉ）の付着確
率が小さくなることにより堆積速度が落ちることと、不
純物を供給するＰＨ３ガスの分解速度とシリコンを堆積
するＳ、Ｈ，ガスの分解速度とが異なるためにリンの濃
度分布が生じることに起因すると考えられている。多結
晶シリコン膜の堆積速度や多結晶シリコン膜中のリン濃
度が、減圧ＣＶＤ炉内部の半導体基板の位置によって不
均一になるまた、前記したように、多結晶シリコン膜表
面を酸化させながらリンを熱拡散させる方法は、後で多
結晶シリコン膜上に形成される熱酸化膜の電気的耐圧が
リン濃度に大きく依存することが知られている。このこ
とは、ＥＰＲＯＭ （紫外線消去・再書込み可能な読み
出し専用メモリ）、スタック構造のメモリセルを採用し
たＤＲＡＭ （ダイナミック型ランダムアクセスメモリ
）などの積層構造を持つ素子において特に重要な問題で
あるので、多結晶シリコン膜中のリン濃度の基板面内で
のばらつきは極力少なくなくてはならない。また、基板
面内での多結晶シリコン膜のシート抵抗、エツチング時
の加工マージンについても、上記と同様に、リン濃度に
大きく依存するので、多結晶シリコン膜中のリン濃度の
基板面内でのばらつきは極力少なくなくてはならない。
ここで、第１２図は、上記熱酸化膜の基板面内での電気
的耐圧のばらつき、多結晶シリコン膜中のリン濃度の基
板面内でのばらつきの一例を示している。
的耐圧のばらつき、多結晶シリコン膜中のリン濃度の基
板面内でのばらつきの一例を示している。
（発明が解決しようとする課題）
上記したように従来の半導体装置の製造方法は、主表面
の全面あるいは一部が絶縁膜で覆われた状態の半導体基
板上に不純物を含んだ多結晶シリコン膜を形成する際に
、多結晶シリコン膜中の不純物濃度の基板面内でのばら
つきが大きくなるので、基板上の絶縁膜の一部に開口さ
れたコンタクトホールの内部とか基板の一部に掘られた
トレンチ（溝）の内部に形成される多結晶シリコン膜の
コンタクトホール内あるいはトレンチ内の深さ方向にお
ける不純物濃度のプロファイルが不均一になるという問
題とか、後で多結晶シリコン膜上に形成される絶縁膜の
電気的耐圧のばらつきが大きくなるという問題がある。
の全面あるいは一部が絶縁膜で覆われた状態の半導体基
板上に不純物を含んだ多結晶シリコン膜を形成する際に
、多結晶シリコン膜中の不純物濃度の基板面内でのばら
つきが大きくなるので、基板上の絶縁膜の一部に開口さ
れたコンタクトホールの内部とか基板の一部に掘られた
トレンチ（溝）の内部に形成される多結晶シリコン膜の
コンタクトホール内あるいはトレンチ内の深さ方向にお
ける不純物濃度のプロファイルが不均一になるという問
題とか、後で多結晶シリコン膜上に形成される絶縁膜の
電気的耐圧のばらつきが大きくなるという問題がある。
また、従来のイン・シチュ・ドーピング方法を用いた半
導体装置の製造方法は、多結晶シリコン膜の堆積速度や
多結晶シリコン膜中のリン濃度が、減圧ＣＶＤ炉内部の
半導体基板の位置によって不均一になるという問題があ
る。
導体装置の製造方法は、多結晶シリコン膜の堆積速度や
多結晶シリコン膜中のリン濃度が、減圧ＣＶＤ炉内部の
半導体基板の位置によって不均一になるという問題があ
る。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、主表面の少なくとも一部が絶縁膜で覆われた
状態の半導体基板上に形成された多結晶シリコン膜中の
不純物濃度の基板面内でのばらつきが改善された半導体
装置を提供することにある。
の目的は、主表面の少なくとも一部が絶縁膜で覆われた
状態の半導体基板上に形成された多結晶シリコン膜中の
不純物濃度の基板面内でのばらつきが改善された半導体
装置を提供することにある。
また、本発明の他の目的は、減圧ＣＶＤ装置内において
主表面の少なくとも一部が絶縁膜で覆われた状態の半導
体基板上に不純物を含んだ多結晶シリコン膜を形成する
際、特別の炉構造、ガス流の制御を必要とせずに、多結
晶シリコン膜中の不純物濃度を基板市内で均一化するこ
とが可能になる半導体装置の製造方法を提供することに
ある。
主表面の少なくとも一部が絶縁膜で覆われた状態の半導
体基板上に不純物を含んだ多結晶シリコン膜を形成する
際、特別の炉構造、ガス流の制御を必要とせずに、多結
晶シリコン膜中の不純物濃度を基板市内で均一化するこ
とが可能になる半導体装置の製造方法を提供することに
ある。
また、本発明のさらに他の目的は、減圧ＣＶＤ装置内に
おいて主表面の少なくとも一部が絶縁膜で覆われた状態
の半導体基板上に不純物を含んだ多結晶シリコン膜を形
成する際、多結晶シリコン膜の堆積速度や多結晶シリコ
ン膜中の不純物濃度が、減圧ＣＶＤ炉内部の半導体基板
の位置によって不均一になることを防止し得る半導体装
置の製造方法を提供することにある。
おいて主表面の少なくとも一部が絶縁膜で覆われた状態
の半導体基板上に不純物を含んだ多結晶シリコン膜を形
成する際、多結晶シリコン膜の堆積速度や多結晶シリコ
ン膜中の不純物濃度が、減圧ＣＶＤ炉内部の半導体基板
の位置によって不均一になることを防止し得る半導体装
置の製造方法を提供することにある。
［発明の構成］
（課題を解決するための手段）
第１の発明に係る半導体装置は、基板上の絶縁膜の一部
に開口されたコンタクトホールの内部とか基板の一部に
掘られたトレンチの内部に形成される多結晶シリコン膜
のコンタクトホール内あるいはトレンチ内の深さ方向に
おける不純物濃度のプロファイルがほぼ均一であること
を特徴とする。
に開口されたコンタクトホールの内部とか基板の一部に
掘られたトレンチの内部に形成される多結晶シリコン膜
のコンタクトホール内あるいはトレンチ内の深さ方向に
おける不純物濃度のプロファイルがほぼ均一であること
を特徴とする。
また、第２の発明に係る半導体装置の製造方法は、減圧
ＣＶＤ装置内において主表面の少なくとも一部が絶縁膜
で覆われた状態の半導体基板上に不純物を含んだ多結晶
シリコン膜を形成する際、不純物を含まない多結晶シリ
コン膜を形成する第１の工程と、引き続き、所望の不純
物を含むガスを半導体基板上に流すことにより上記多結
晶シリコン膜の表面近傍に不純物を吸着・拡散させる第
２の工程とを具備することを特徴とする。
ＣＶＤ装置内において主表面の少なくとも一部が絶縁膜
で覆われた状態の半導体基板上に不純物を含んだ多結晶
シリコン膜を形成する際、不純物を含まない多結晶シリ
コン膜を形成する第１の工程と、引き続き、所望の不純
物を含むガスを半導体基板上に流すことにより上記多結
晶シリコン膜の表面近傍に不純物を吸着・拡散させる第
２の工程とを具備することを特徴とする。
また、第３の発明に係る半導体装置の製造方法は、減圧
ＣＶＤ装置内において主表面の少なくとも一部が絶縁膜
で覆われた状態の半導体基板上に不純物を含んだ多結晶
シリコン膜を形成する際、不純物を含まない多結晶シリ
コン膜を形成する第１の工程と、この第１の工程の前あ
るいは後で半導体基板を外気に晒すことなく、多結晶シ
リコン膜の堆積と同時に所望の不純物をドーピングする
第２の工程と、上記２つの工程の間でまたは後で半導体
基板を外気に晒すことなく、所望の不純物を含むガスを
半導体基板上に流すことにより上記多結晶シリコン膜の
表面近傍に不純物を吸着・拡散させる第３の工程とを具
備することを特徴とする。
ＣＶＤ装置内において主表面の少なくとも一部が絶縁膜
で覆われた状態の半導体基板上に不純物を含んだ多結晶
シリコン膜を形成する際、不純物を含まない多結晶シリ
コン膜を形成する第１の工程と、この第１の工程の前あ
るいは後で半導体基板を外気に晒すことなく、多結晶シ
リコン膜の堆積と同時に所望の不純物をドーピングする
第２の工程と、上記２つの工程の間でまたは後で半導体
基板を外気に晒すことなく、所望の不純物を含むガスを
半導体基板上に流すことにより上記多結晶シリコン膜の
表面近傍に不純物を吸着・拡散させる第３の工程とを具
備することを特徴とする。
（作 用）
第１の発明の半導体装置によれば、基板表面上の絶縁膜
の一部に開口された形成されたコンタクトホールの内部
とか基板の一部に掘られたトレンチの内部に形成される
多結晶シリコン膜のコンタクトホール内あるいはトレン
チ内の深さ方向における不純物濃度のプロファイルがほ
ぼ均一であるので、素子の特性が向上する。
の一部に開口された形成されたコンタクトホールの内部
とか基板の一部に掘られたトレンチの内部に形成される
多結晶シリコン膜のコンタクトホール内あるいはトレン
チ内の深さ方向における不純物濃度のプロファイルがほ
ぼ均一であるので、素子の特性が向上する。
また、第２の発明の半導体装置の製造方法によれば、特
別の炉構造、ガス流の制御を必要としないでも、半導体
基板上の絶縁膜上に形成される多結晶シリコン膜中の不
純物濃度を基板面内で均一化させることが可能になる。
別の炉構造、ガス流の制御を必要としないでも、半導体
基板上の絶縁膜上に形成される多結晶シリコン膜中の不
純物濃度を基板面内で均一化させることが可能になる。
これにより、後で多結晶シリコン膜上に形成される絶縁
膜の電気的耐圧のばらつきを少なくすると共に向上させ
ることが可能になり、しかも、基板面内での多結晶シリ
コン膜の抵抗、エツチング時の加工特性のばらつきが少
なくなるので、素子の歩留まりを向上させることか可能
になる。また、基板上の絶縁膜の一部に開口されたコン
タクトホールの内部とか基板の一部に掘られたトレンチ
の内部に多結晶シリコン膜を形成する場合には、この多
結晶シリコン膜のコンタクトホール内あるいはトレンチ
内の深さ方向における不純物濃度のプロファイルを均一
化させ、素子の特性を向上させることが可能になる。
膜の電気的耐圧のばらつきを少なくすると共に向上させ
ることが可能になり、しかも、基板面内での多結晶シリ
コン膜の抵抗、エツチング時の加工特性のばらつきが少
なくなるので、素子の歩留まりを向上させることか可能
になる。また、基板上の絶縁膜の一部に開口されたコン
タクトホールの内部とか基板の一部に掘られたトレンチ
の内部に多結晶シリコン膜を形成する場合には、この多
結晶シリコン膜のコンタクトホール内あるいはトレンチ
内の深さ方向における不純物濃度のプロファイルを均一
化させ、素子の特性を向上させることが可能になる。
また、第３の発明の半導体装置の製造方法によれば、シ
リコンを堆積するガスと不純物を供給するガスとを別々
に導入して多結晶シリコン膜を堆積する方法と、従来例
の方法のようにシリコンを堆積するガスと不純物を供給
するガスとを同時に導入して多結晶シリコン膜を堆積す
るイン・シチュ・ドーピング方法とを組み合わせて最適
な膜厚を得ることにより、多結晶シリコン膜中の不純物
濃度が、減圧ＣＶＤ炉内部の半導体基板の位置に関係な
くほぼ均一に分布するようになり、膜厚の均一性も向上
させることが可能になる。
リコンを堆積するガスと不純物を供給するガスとを別々
に導入して多結晶シリコン膜を堆積する方法と、従来例
の方法のようにシリコンを堆積するガスと不純物を供給
するガスとを同時に導入して多結晶シリコン膜を堆積す
るイン・シチュ・ドーピング方法とを組み合わせて最適
な膜厚を得ることにより、多結晶シリコン膜中の不純物
濃度が、減圧ＣＶＤ炉内部の半導体基板の位置に関係な
くほぼ均一に分布するようになり、膜厚の均一性も向上
させることが可能になる。
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、半導体基板主表面上に形成されたキャパシタ
の構造の一例を示しており、以下、このキャパシタの形
成方法の一例を説明する。
の構造の一例を示しており、以下、このキャパシタの形
成方法の一例を説明する。
まず、シリコン基板１１の主表面の全面に厚さ５００人
の第１の絶縁膜（熱酸化膜）１２を形成する。次に、上
記シリコン基板を、第９図に示したように減圧ＣＶＤ装
置内に水平状態に配置し、反応温度を６１０℃にし、真
空ポンプで上方から排気した。このときの圧力は０．
００１ ＴＯＲＲから１００ＴＯＲＲの範囲で設定が可
能であり、本実施例では０．５ＴＯＲＲの状態にし、下
方からＳＨ４ガスを導入して上記第１の絶縁膜１２上で
熱分解させ、この第１の絶縁膜１２上に不純物を含まな
い多結晶シリコン膜１３を少なくとも１００人の厚さと
なるように堆積させる。この場合、第１の絶縁膜１２の
表面は、−様な面密度の多結晶シリコン膜１３で被覆さ
れる必要があり、上記多結晶シリコン膜１３の厚さを少
なくとも１００人程変色することが望ましい。
の第１の絶縁膜（熱酸化膜）１２を形成する。次に、上
記シリコン基板を、第９図に示したように減圧ＣＶＤ装
置内に水平状態に配置し、反応温度を６１０℃にし、真
空ポンプで上方から排気した。このときの圧力は０．
００１ ＴＯＲＲから１００ＴＯＲＲの範囲で設定が可
能であり、本実施例では０．５ＴＯＲＲの状態にし、下
方からＳＨ４ガスを導入して上記第１の絶縁膜１２上で
熱分解させ、この第１の絶縁膜１２上に不純物を含まな
い多結晶シリコン膜１３を少なくとも１００人の厚さと
なるように堆積させる。この場合、第１の絶縁膜１２の
表面は、−様な面密度の多結晶シリコン膜１３で被覆さ
れる必要があり、上記多結晶シリコン膜１３の厚さを少
なくとも１００人程変色することが望ましい。
引き続き、上記工程に連続して、即ち、基板を外気に晒
すことなく、反応圧力０．５ＴＯＲＲ下でＰＨ３ガスを
流して上記多結晶シリコン膜１３上で熱分解させ、多結
晶シリコン膜表面近傍にリンを吸着・拡散させてリンを
被覆させる。
すことなく、反応圧力０．５ＴＯＲＲ下でＰＨ３ガスを
流して上記多結晶シリコン膜１３上で熱分解させ、多結
晶シリコン膜表面近傍にリンを吸着・拡散させてリンを
被覆させる。
引き続き、上記工程に連続して、即ち、基板を外気に晒
すことなく、反応温度６１０℃でＳ、Ｈ，ガスを上記多
結晶シリコン膜１３上で熱分解させ、多結晶シリコン膜
１４を堆積させる。
すことなく、反応温度６１０℃でＳ、Ｈ，ガスを上記多
結晶シリコン膜１３上で熱分解させ、多結晶シリコン膜
１４を堆積させる。
これにより、多結晶シリコン膜１３および１４が積層さ
れ、この積層膜（第１の多結晶シリコン膜１５）はキャ
パシタの一方の電極となる。この場合、第１の多結晶シ
リコン膜１５の厚さは２００人、この第１の多結晶シリ
コン膜１５中のリンの平均濃度は５ Ｘ １０２０ｃ
ｍ−３となった。
れ、この積層膜（第１の多結晶シリコン膜１５）はキャ
パシタの一方の電極となる。この場合、第１の多結晶シ
リコン膜１５の厚さは２００人、この第１の多結晶シリ
コン膜１５中のリンの平均濃度は５ Ｘ １０２０ｃ
ｍ−３となった。
次に、約１０００°Ｃで上記第１の多結晶シリコン膜１
５を熱酸化し、その表面に厚さ３００人程変色第２の絶
縁膜（熱酸化膜）１６を形成する。
５を熱酸化し、その表面に厚さ３００人程変色第２の絶
縁膜（熱酸化膜）１６を形成する。
この第２の絶縁膜１６はキャパシタの誘電体層となる。
次に、上記第２の絶縁膜１６上に、キャパシタの他方の
電極となる厚さ３５００人程度１面抵抗２０Ω程度の第
２の多結晶シリコン膜１７を堆積させる。
電極となる厚さ３５００人程度１面抵抗２０Ω程度の第
２の多結晶シリコン膜１７を堆積させる。
次に、写真蝕刻法て上記第２の多結晶シリコン膜１７、
第２の絶縁膜１６および第１の多結晶シリコン膜１５を
エツチングしてキャパシタを形成する。
第２の絶縁膜１６および第１の多結晶シリコン膜１５を
エツチングしてキャパシタを形成する。
第２図は、上記のように形成されたキャパシタの第１の
多結晶シリコン膜１５の膜厚の基板面内でのばらつき、
第１の多結晶シリコン膜１５中のリン濃度の基板面内で
のばらつきをそれぞれ測定した結果の一例を示している
。この図から、従来例の方法のようにＳ、Ｈ４ガスとＰ
Ｈ，ガスとを同時に導入するイン・シチュ・ドーピング
方法で形成された多結晶シリコン膜と比べて、上記ばら
つきが大幅に改善されていることが分る。
多結晶シリコン膜１５の膜厚の基板面内でのばらつき、
第１の多結晶シリコン膜１５中のリン濃度の基板面内で
のばらつきをそれぞれ測定した結果の一例を示している
。この図から、従来例の方法のようにＳ、Ｈ４ガスとＰ
Ｈ，ガスとを同時に導入するイン・シチュ・ドーピング
方法で形成された多結晶シリコン膜と比べて、上記ばら
つきが大幅に改善されていることが分る。
また、第３図は、上記のように形成されたキャパシタと
従来例の方法で形成されたキャパシタとの保持耐圧を比
較測定した結果を示している。ここで、縦軸は第１の多
結晶シリコン膜１５と第２の多結晶シリコン膜１７との
間に電圧を印加した時の第２の絶縁膜１６の耐圧値を電
界強度で表わし、横軸は基板面内の位置を表わしている
。
従来例の方法で形成されたキャパシタとの保持耐圧を比
較測定した結果を示している。ここで、縦軸は第１の多
結晶シリコン膜１５と第２の多結晶シリコン膜１７との
間に電圧を印加した時の第２の絶縁膜１６の耐圧値を電
界強度で表わし、横軸は基板面内の位置を表わしている
。
この第３図から明らかなように、上記実施例の方法で形
成されたキャパシタの耐圧は、従来例の方法で形成され
たキャパシタの耐圧と比べて向上している。
成されたキャパシタの耐圧は、従来例の方法で形成され
たキャパシタの耐圧と比べて向上している。
なお、上記第１実施例では、主表面の少なくとも一部が
絶縁膜で覆われた状態の半導体基板上に不純物を含まな
い多結晶シリコン膜１３を形成する第１の工程と、引き
続き、所望の不純物を含むガスを半導体基板上に流すこ
とにより上記多結晶シリコン膜１３の表面近傍に不純物
を吸着・拡散させる第２の工程と、さらに、前記第１の
工程を繰り返したが、必要に応じて、前記第１の工程と
第２の工程とを所要の回数繰り返し、多結晶シリコン膜
１５が所望の厚さとなるように形成することも可能であ
る。この場合、前記不純物を吸着・拡散させた後の多結
晶シリコン膜１５中の不純物の平均濃度が所望の値とな
るように、多結晶シリコン膜１５の厚さを決めればよい
。
絶縁膜で覆われた状態の半導体基板上に不純物を含まな
い多結晶シリコン膜１３を形成する第１の工程と、引き
続き、所望の不純物を含むガスを半導体基板上に流すこ
とにより上記多結晶シリコン膜１３の表面近傍に不純物
を吸着・拡散させる第２の工程と、さらに、前記第１の
工程を繰り返したが、必要に応じて、前記第１の工程と
第２の工程とを所要の回数繰り返し、多結晶シリコン膜
１５が所望の厚さとなるように形成することも可能であ
る。この場合、前記不純物を吸着・拡散させた後の多結
晶シリコン膜１５中の不純物の平均濃度が所望の値とな
るように、多結晶シリコン膜１５の厚さを決めればよい
。
なお、上記第１実施例の方法は、主表面の全面に第１の
絶縁膜１２が形成されたシリコン基板上に多結晶シリコ
ン膜１５を形成する場合を示したが、第２実施例として
、上記第１の絶縁膜の一部が開口され、その開口下の基
板主表面に不純物拡散層領域か形成されている状態の半
導体基板上に多結晶シリコン膜を形成する方法の一例に
ついて、第４図を参照しながら説明する。
絶縁膜１２が形成されたシリコン基板上に多結晶シリコ
ン膜１５を形成する場合を示したが、第２実施例として
、上記第１の絶縁膜の一部が開口され、その開口下の基
板主表面に不純物拡散層領域か形成されている状態の半
導体基板上に多結晶シリコン膜を形成する方法の一例に
ついて、第４図を参照しながら説明する。
まず、Ｐ−型シリコン基板４１の主表面の全面に厚さ５
００人の第１の絶縁膜（熱酸化膜）４２を形成する。次
に、上記第１の絶縁膜１２を通してシリコン基板４１の
一部にＡｓイオンを注入する。この後、熱処理を行って
Ａｓイオンを拡散させ、シリコン基板４１の一部にＮ＋
型領領域４ｏ形成する。次に、上記Ｎ＋型領領域４ｏ上
第１の絶縁膜４２部にコンタクトホールを開孔する。次
に、減圧ＣＶＤ装置内で、反応温度６１０ ’Ｃ１反応
圧力０．５ＴｏＲＲ下で５ＩＨ４ガスを上記第１の絶縁
膜４２上で熱分解させ、この第１の絶縁膜４２上に不純
物を含まない多結晶シリコン膜４３を堆積させる。
００人の第１の絶縁膜（熱酸化膜）４２を形成する。次
に、上記第１の絶縁膜１２を通してシリコン基板４１の
一部にＡｓイオンを注入する。この後、熱処理を行って
Ａｓイオンを拡散させ、シリコン基板４１の一部にＮ＋
型領領域４ｏ形成する。次に、上記Ｎ＋型領領域４ｏ上
第１の絶縁膜４２部にコンタクトホールを開孔する。次
に、減圧ＣＶＤ装置内で、反応温度６１０ ’Ｃ１反応
圧力０．５ＴｏＲＲ下で５ＩＨ４ガスを上記第１の絶縁
膜４２上で熱分解させ、この第１の絶縁膜４２上に不純
物を含まない多結晶シリコン膜４３を堆積させる。
引き続き、減圧ＣＶＤ装置内で、反応圧力０．５ＴｏＲ
Ｒ下でＰＨ３ガスを上記多結晶シリコン膜４３上で熱分
解させ、多結晶シリコン膜表面にリンを被覆させる。
Ｒ下でＰＨ３ガスを上記多結晶シリコン膜４３上で熱分
解させ、多結晶シリコン膜表面にリンを被覆させる。
引き続き、減圧ＣＶＤ装置内で、反応湿度６１０℃でＳ
、Ｈ４ガスを上記多結晶シリコン膜４３上で熱分解させ
、多結晶シリコン膜４４を堆積させる。これにより、多
結晶シリコン膜４３および４４が積層され、この多結晶
シリコン積層膜４５は電極引き出し配線となる。
、Ｈ４ガスを上記多結晶シリコン膜４３上で熱分解させ
、多結晶シリコン膜４４を堆積させる。これにより、多
結晶シリコン膜４３および４４が積層され、この多結晶
シリコン積層膜４５は電極引き出し配線となる。
次に、基板上の全面にパッシベーション膜（例えばリン
・シリケート・ガラス膜、ＰＳＧ膜）４６を形成し、こ
れを選択的にエツチングしてコンタクトホールを開孔し
、さらに、基板上の全面にアルミニウム・シリコン膜を
形成した後にそれをパターニングして電極４７を形成す
る。
・シリケート・ガラス膜、ＰＳＧ膜）４６を形成し、こ
れを選択的にエツチングしてコンタクトホールを開孔し
、さらに、基板上の全面にアルミニウム・シリコン膜を
形成した後にそれをパターニングして電極４７を形成す
る。
第５図は、上記のように形成された素子の多結晶シリコ
ン積層膜４５の電気抵抗を測定した結果の一例を示して
いる。この図から、上記第１実施例の方法で形成された
多結晶シリコン積層膜４５は、従来例の方法で形成され
た多結晶シリコン膜と比べて、電気抵抗の基板面内での
ばらつきが少なく、良好な素子特性が得られることが分
る。このことは、第２図に示したものと同様に、上記多
結晶シリコン積層膜４５中にはリンが均一にドピングさ
れていることによるものと思われる。
ン積層膜４５の電気抵抗を測定した結果の一例を示して
いる。この図から、上記第１実施例の方法で形成された
多結晶シリコン積層膜４５は、従来例の方法で形成され
た多結晶シリコン膜と比べて、電気抵抗の基板面内での
ばらつきが少なく、良好な素子特性が得られることが分
る。このことは、第２図に示したものと同様に、上記多
結晶シリコン積層膜４５中にはリンが均一にドピングさ
れていることによるものと思われる。
さらに、第３実施例の方法として、第６図に示すように
、主表面の一部が第１の絶縁膜で覆われ、その他の部分
に導電層が露出している状態の半導体基板上に第２の多
結晶シリコン積層膜を形成する場合でも、上記第１、第
２実施例の方法と同様の効果が得られる。なお、第６図
において、６１はシリコン基板、６０はシリコン基板表
面の一部に形成されたＮ＋＋散層領域、６２は基板表面
上に形成されて一部が開口された第１の絶縁膜、６３は
この第１の絶縁膜６２上に形成された第１の多結晶シリ
コン積層膜であり、この第１の多結晶シリコン積層膜６
３上に導電層（例えばＭｏ５ｉ）６４が形成され、この
導電層６４上に第２の絶縁膜６５が形成されてその一部
が開口しており、この状態の基板上に第２の多結晶シリ
コン積層膜６６が形成される。
、主表面の一部が第１の絶縁膜で覆われ、その他の部分
に導電層が露出している状態の半導体基板上に第２の多
結晶シリコン積層膜を形成する場合でも、上記第１、第
２実施例の方法と同様の効果が得られる。なお、第６図
において、６１はシリコン基板、６０はシリコン基板表
面の一部に形成されたＮ＋＋散層領域、６２は基板表面
上に形成されて一部が開口された第１の絶縁膜、６３は
この第１の絶縁膜６２上に形成された第１の多結晶シリ
コン積層膜であり、この第１の多結晶シリコン積層膜６
３上に導電層（例えばＭｏ５ｉ）６４が形成され、この
導電層６４上に第２の絶縁膜６５が形成されてその一部
が開口しており、この状態の基板上に第２の多結晶シリ
コン積層膜６６が形成される。
なお、上記導電層６４としては、半導体あるいは金属あ
るいは金属硅化物あるいは金属窒化物のうちの少なくと
も１つであってもよい。
るいは金属硅化物あるいは金属窒化物のうちの少なくと
も１つであってもよい。
次に、第４実施例の方法を説明する。この第４実施例の
方法は、減圧ＣＶＤ装置内において主表面の少なくとも
一部が絶縁膜で覆われた状態の半導体基板上に不純物を
含んだ多結晶シリコン膜を形成する際、不純物を含まな
い多結晶シリコン膜を形成する工程と、多結晶シリコン
膜の堆積と同時に所望の不純物をドーピングする工程と
、所望の不純物を含むガスを半導体基板上に流すことに
より上記多結晶シリコン膜の表面近傍に不純物を吸着・
拡散させる工程とを任意の順序で組み合わせ、必要に応
じて上記３つの工程を所要の回数繰り返し、多結晶シリ
コン膜が所望の厚さとなるように形成する。
方法は、減圧ＣＶＤ装置内において主表面の少なくとも
一部が絶縁膜で覆われた状態の半導体基板上に不純物を
含んだ多結晶シリコン膜を形成する際、不純物を含まな
い多結晶シリコン膜を形成する工程と、多結晶シリコン
膜の堆積と同時に所望の不純物をドーピングする工程と
、所望の不純物を含むガスを半導体基板上に流すことに
より上記多結晶シリコン膜の表面近傍に不純物を吸着・
拡散させる工程とを任意の順序で組み合わせ、必要に応
じて上記３つの工程を所要の回数繰り返し、多結晶シリ
コン膜が所望の厚さとなるように形成する。
即ち、まず、シリコン基板の主表面の全面に厚さ５００
人の第１の絶縁膜（熱酸化膜）を形成する。次に、上記
シリコン基板を、第９図に示したように減圧ＣＶＤ装置
内に水平状態に配置し、反応温度を６１０℃にし、真空
ポンプで上方から排気して圧力０．５７ＯＲＨの状態に
し、下方から５ＩＨ４ガスを１０１００５ｅ、ＰＨ３ガ
スをＱ、ｌｃｃ流し、第１の絶縁膜上にリンを含む多結
晶シリコン膜を２５０人堆積させる。
人の第１の絶縁膜（熱酸化膜）を形成する。次に、上記
シリコン基板を、第９図に示したように減圧ＣＶＤ装置
内に水平状態に配置し、反応温度を６１０℃にし、真空
ポンプで上方から排気して圧力０．５７ＯＲＨの状態に
し、下方から５ＩＨ４ガスを１０１００５ｅ、ＰＨ３ガ
スをＱ、ｌｃｃ流し、第１の絶縁膜上にリンを含む多結
晶シリコン膜を２５０人堆積させる。
引き続き、上記工程に連続して、即ち、基板を外気に晒
すことなく、反応温度６１０℃、圧力ＩＴ ＯＲＲ下で
ＰＨ３ガスを１０１０５ｅ流し、上記多結晶シリコン膜
上で熱分解させ、この多結晶シリコン膜の表面近傍にリ
ンを吸着・拡散させてリンを被覆させる。このＰＨ３ガ
スを１０分間流した後にＰＨ３ガスの導入を停止する。
すことなく、反応温度６１０℃、圧力ＩＴ ＯＲＲ下で
ＰＨ３ガスを１０１０５ｅ流し、上記多結晶シリコン膜
上で熱分解させ、この多結晶シリコン膜の表面近傍にリ
ンを吸着・拡散させてリンを被覆させる。このＰＨ３ガ
スを１０分間流した後にＰＨ３ガスの導入を停止する。
引き続き、上記工程に連続して、即ち、基板を外気に晒
すことなく、反応温度６１０°Ｃ１圧力０．５ＴＯＲＲ
下でＳ、Ｈ４ガスをｌＱＱｓｃｃｍ流し、上記多結晶シ
リコン股上にさらに多結晶シリコン膜を５００人堆積さ
せることにより、多結晶シリコンの積層膜を形成させる
。
すことなく、反応温度６１０°Ｃ１圧力０．５ＴＯＲＲ
下でＳ、Ｈ４ガスをｌＱＱｓｃｃｍ流し、上記多結晶シ
リコン股上にさらに多結晶シリコン膜を５００人堆積さ
せることにより、多結晶シリコンの積層膜を形成させる
。
そして、上記した３つの工程を４回繰り返すことにより
、厚さ３０００人程度０多結晶シリコン積層膜を堆積さ
せる。
、厚さ３０００人程度０多結晶シリコン積層膜を堆積さ
せる。
第７図は、上記のように形成された多結晶シリコン積層
膜を高温でアニールし、多結晶シリコン積層膜中のリン
濃度を測定した結果の一例を示している。この図から、
多結晶シリコン積層膜中のリン濃度か、減圧ＣＶＤ炉内
部の半導体基板の位置に関係なくほぼ均一に分布してい
ることが分る。
膜を高温でアニールし、多結晶シリコン積層膜中のリン
濃度を測定した結果の一例を示している。この図から、
多結晶シリコン積層膜中のリン濃度か、減圧ＣＶＤ炉内
部の半導体基板の位置に関係なくほぼ均一に分布してい
ることが分る。
この理由は、次のように説明できる。即ち、上記したよ
うにＳＩＨ，ガスとＰＨ３ガスとを交互に流した時に形
成される多結晶シリコン膜は、その膜中のリン濃度が、
減圧ＣＶＤ炉内部の半導体基板の位置によって第８図に
示すように分布し、ガス供給口からの距離が遠い方がリ
ン濃度が高くなる傾向がある。この原因は明確ではない
が、Ｐ Ｈ３ガスの導入を停止した後の状態において膜
表面に吸着しているリンが、Ｓ ＩＨ４ガスを再度流し
た時に再説着し、ＰＨ，がガス流の下流に輸送されるの
ではないかと思われる。
うにＳＩＨ，ガスとＰＨ３ガスとを交互に流した時に形
成される多結晶シリコン膜は、その膜中のリン濃度が、
減圧ＣＶＤ炉内部の半導体基板の位置によって第８図に
示すように分布し、ガス供給口からの距離が遠い方がリ
ン濃度が高くなる傾向がある。この原因は明確ではない
が、Ｐ Ｈ３ガスの導入を停止した後の状態において膜
表面に吸着しているリンが、Ｓ ＩＨ４ガスを再度流し
た時に再説着し、ＰＨ，がガス流の下流に輸送されるの
ではないかと思われる。
従って、上記したように５ＫＩ（４ガスとＰＨ３ガスと
を別々に導入して多結晶シリコン膜を堆積する方法と、
従来例の方法のように５ＩＨ４ガスとＰＨ３ガスとを同
時に導入して多結晶シリコン膜を堆積するイン・シチュ
・ドーピング方法とを組み合わせて最適な膜厚を得るこ
とにより、リン濃度の分布の均一性および膜厚の均一性
を向上させることが可能になる。
を別々に導入して多結晶シリコン膜を堆積する方法と、
従来例の方法のように５ＩＨ４ガスとＰＨ３ガスとを同
時に導入して多結晶シリコン膜を堆積するイン・シチュ
・ドーピング方法とを組み合わせて最適な膜厚を得るこ
とにより、リン濃度の分布の均一性および膜厚の均一性
を向上させることが可能になる。
なお、５ＩＨ４ガスおよびＰＨ，ガスを同時に流してリ
ンを含む多結晶シリコン膜を堆積させるイン・シチュ・
ドーピング工程は、５ＩＨ４ガスを流して多結晶シリコ
ン膜を堆積させる工程と比べて、堆積速度が半分以下で
ある。従って、ＳＨ４ガスを流して多結晶シリコン膜を
堆積させる工程の時間と、ＰＨ３ガスを流して多結晶シ
リコン膜の表面近傍にリンを吸着・拡散させる工程の時
間とを合わせても、同じ膜厚を堆積するために要するイ
ン・シチュ・ドーピング工程の時間とほぼ同じであり、
上記第４実施例の方法は堆積時間が長くなるというよう
な問題が生じることはない。
ンを含む多結晶シリコン膜を堆積させるイン・シチュ・
ドーピング工程は、５ＩＨ４ガスを流して多結晶シリコ
ン膜を堆積させる工程と比べて、堆積速度が半分以下で
ある。従って、ＳＨ４ガスを流して多結晶シリコン膜を
堆積させる工程の時間と、ＰＨ３ガスを流して多結晶シ
リコン膜の表面近傍にリンを吸着・拡散させる工程の時
間とを合わせても、同じ膜厚を堆積するために要するイ
ン・シチュ・ドーピング工程の時間とほぼ同じであり、
上記第４実施例の方法は堆積時間が長くなるというよう
な問題が生じることはない。
また、上記第４実施例の方法において、最初にＳ＋Ｈ，
＋ガスを流して多結晶シリコン膜を堆積させ、引き続き
、ＰＨ３ガスを流して多結晶シリコン膜の表面近傍にリ
ンを吸着・拡散させ、引き続き、５ＩＨ４ガスおよびＰ
Ｈ，ガスを同時に流してリンを含む多結晶シリコン膜を
堆積させるように工程の順序を変更してもよい。即ち、
第４図実施例の方法としては、減圧ＣＶＤ装置内におい
て主表面の少なくとも一部が絶縁膜で覆われた状態の半
導体基板上に不純物を含んだ多結晶シリコン膜を形成す
る際、不純物を含まない多結晶シリコン膜を形成する第
１の工程と、この第１の工程の前あるいは後で半導体基
板を外気に晒すことなく、多結晶シリコン膜の堆積と同
時に所望の不純物をドーピングする第２の工程と、上記
２つの工程の間でまたは後で半導体基板を外気に晒すこ
となく、所望の不純物を含むガスを半導体基板上に流す
ことにより上記多結晶シリコン膜の表面近傍に不純物を
吸着・拡散させる第３の工程とを具備すればよく、さら
に、必要に応じて、上記３つの工程を所要の回数繰り返
し、多結晶シリコン膜が所望の厚さとなるように形成す
ればよい。
＋ガスを流して多結晶シリコン膜を堆積させ、引き続き
、ＰＨ３ガスを流して多結晶シリコン膜の表面近傍にリ
ンを吸着・拡散させ、引き続き、５ＩＨ４ガスおよびＰ
Ｈ，ガスを同時に流してリンを含む多結晶シリコン膜を
堆積させるように工程の順序を変更してもよい。即ち、
第４図実施例の方法としては、減圧ＣＶＤ装置内におい
て主表面の少なくとも一部が絶縁膜で覆われた状態の半
導体基板上に不純物を含んだ多結晶シリコン膜を形成す
る際、不純物を含まない多結晶シリコン膜を形成する第
１の工程と、この第１の工程の前あるいは後で半導体基
板を外気に晒すことなく、多結晶シリコン膜の堆積と同
時に所望の不純物をドーピングする第２の工程と、上記
２つの工程の間でまたは後で半導体基板を外気に晒すこ
となく、所望の不純物を含むガスを半導体基板上に流す
ことにより上記多結晶シリコン膜の表面近傍に不純物を
吸着・拡散させる第３の工程とを具備すればよく、さら
に、必要に応じて、上記３つの工程を所要の回数繰り返
し、多結晶シリコン膜が所望の厚さとなるように形成す
ればよい。
なお、上記各実施例の方法では、ＰＨ３ガスを用いてリ
ンをドーピングしたが、これに限らず、その他のドーパ
ント（例えば、Ｂ５Ａｓ。
ンをドーピングしたが、これに限らず、その他のドーパ
ント（例えば、Ｂ５Ａｓ。
５ｂＳＡ、１２、Ｇａのうちの少なくとも１つ）を用い
てもよく、ドーパントがＢの場合には例えばＢ２Ｈ６ガ
ス、ドーパントがＡｓの場合には例えばＡｓＨ３ガスを
用いればよい。
てもよく、ドーパントがＢの場合には例えばＢ２Ｈ６ガ
ス、ドーパントがＡｓの場合には例えばＡｓＨ３ガスを
用いればよい。
また、上記各実施例の方法では、多結晶シリコン膜を堆
積させるためにＳ、Ｈ，ガスを用いたが、その他のガス
、例えばＳ１□Ｈ６ガスを用いてもよい。
積させるためにＳ、Ｈ，ガスを用いたが、その他のガス
、例えばＳ１□Ｈ６ガスを用いてもよい。
また、上記各実施例の方法では、多結晶シリコン膜の堆
積を反応温度６１０℃で行ったが、反応温度を６００℃
以下にして非晶質の多結晶シリコン膜を堆積させた場合
でも、上記各実施例と同様にドーピングを行うことが可
能である。
積を反応温度６１０℃で行ったが、反応温度を６００℃
以下にして非晶質の多結晶シリコン膜を堆積させた場合
でも、上記各実施例と同様にドーピングを行うことが可
能である。
また、上記各実施例の方法では、多結晶シリコン膜の堆
積および不純物のドーピングを圧力０．５ Ｔ ＯＲＲ
〜ＩＴＯＩＩＲ下で行ったが、０．００１ＴｏＲＲ〜１
００ＴＯＲＲの減圧下で行うことが可能である。
積および不純物のドーピングを圧力０．５ Ｔ ＯＲＲ
〜ＩＴＯＩＩＲ下で行ったが、０．００１ＴｏＲＲ〜１
００ＴＯＲＲの減圧下で行うことが可能である。
［発明の効果］
上述したように本発明によれば、主表面の少なくとも一
部が絶縁膜で覆われた状態の半導体基板上に形成された
多結晶シリコン膜中の不純物濃度の基板面内でのばらつ
きが改善された半導体装置を実現できる。
部が絶縁膜で覆われた状態の半導体基板上に形成された
多結晶シリコン膜中の不純物濃度の基板面内でのばらつ
きが改善された半導体装置を実現できる。
また、本発明によれば、減圧ＣＶＤ装置内において主表
面の少なくとも一部が絶縁膜で覆われた状態の半導体基
板上に不純物を含んだ多結晶シリコン膜を形成する際、
特別の炉構造、ガス流の制御を必要とせずに、多結晶シ
リコン膜中の不純物濃度を基板面内で均一化することが
可能になる半導体装置の製造方法を実現できる。
面の少なくとも一部が絶縁膜で覆われた状態の半導体基
板上に不純物を含んだ多結晶シリコン膜を形成する際、
特別の炉構造、ガス流の制御を必要とせずに、多結晶シ
リコン膜中の不純物濃度を基板面内で均一化することが
可能になる半導体装置の製造方法を実現できる。
さらに、本発明によれば、減圧ＣＶＤ装置内において主
表面の少なくとも一部が絶縁膜で覆われた状態の半導体
基板上に不純物を含んだ多結晶シリコン膜を形成する際
、多結晶シリコン膜の堆積速度や多結晶シリコン膜中の
不純物濃度が、減圧ＣＶＤ炉内部の半導体基板の位置に
よって不均一になることを防止し得る半導体装置の製造
方法を実現できる。
表面の少なくとも一部が絶縁膜で覆われた状態の半導体
基板上に不純物を含んだ多結晶シリコン膜を形成する際
、多結晶シリコン膜の堆積速度や多結晶シリコン膜中の
不純物濃度が、減圧ＣＶＤ炉内部の半導体基板の位置に
よって不均一になることを防止し得る半導体装置の製造
方法を実現できる。
第１図は本発明の半導体装置の製造方法の第１実施例に
より形成されたキャパシタの構造の一例を示す断面図、
第２図は第１図に示したキャパシタの第１の多結晶シリ
コン膜の膜厚の基板面内でのばらつきおよび第１の多結
晶シリコン膜中のリン濃度の基板面内でのばらつきをそ
れぞれ測定した結果の一例を示す特性図、第３図は第１
図に示したキャパシタと従来例の方法で形成されたキャ
パシタとの保持耐圧を比較測定した結果を示す特性図、
第４図は本発明の半導体装置の製造方法の第２実施例に
より形成された多結晶シリコン膜の一例を示す断面図、
第５図は第４図に示した多結晶シリコン積層膜の電気抵
抗を測定した結果の一例を示す特性図、第６図は本発明
の半導体装置の製造方法の第３実施例により形成された
多結晶シリコン膜の一例を示す断面図、第７図は本発明
の半導体装置の製造方法の第４実施例により形成された
多結晶シリコン膜を高温でアニールした後の多結晶シリ
コン膜中のリン濃度を１ｌｌｌ＋定した結果の一例を示
す特性図、第８図は本発明の半導体装置の製造方法の第
４実施例においてＳ＋Ｈ，＋ガスとＰＨ３ガスとを交互
に流した時に形成される多結晶シリコン膜中のリン濃度
が減圧ＣＶＤ炉内部の半導体基板の位置によって分布す
る様子の一例を示す図、第９図はイン・シチュ・ドーピ
ングを行う際に使用される減圧ＣＶＤ装置の一般的構成
を概略的に示す図、第１０図は従来のイン・シチュ・ド
ーピング方法により形成された多結晶シリコン膜の基板
面内での膜厚のばらつきおよび多結晶シリコン膜中のリ
ン濃度の基板面内でのばらつきの一例を示す特性図、第
１１図は従来のイン・シチュ・ドーピング方法により形
成された多結晶シリコン膜の堆積速度および多結晶シリ
コン膜中のリン濃度が減圧ＣＶＤ炉内部の半導体基板の
位置によって不均一になる傾向の一例を示す特性図、第
１２図は従来の熱拡散法により形成された多結晶シリコ
ン膜上の熱酸化膜の基板面内での電気的耐圧のばらつき
および多結晶シリコン膜中のリン濃度の基板面内でのば
らつきの一例を示す特性図である。 １１・・・シリコン基板、１２・・・第１の絶縁膜、１
３．１４・・・多結晶シリコン膜、１５・・・第１の多
結晶シリコン膜（積層膜）、１６・・・第２の絶縁膜、
１７・・・第２の多結晶シリコン膜、４０・・・Ｎ＋拡
散層領域、４１・・・シリコン基板、４２・・・第１の
絶縁膜、４３．４４・・・多結晶シリコン膜、４５・・
・多結晶シリコン積層膜、４６・・・パッシベーション
膜、４７・・・アルミニウム・シリコン電極、６０・・
・Ｎ４拡散層領域、６１・・・シリコン基板、６２・・
・第１の絶縁膜、６３・・・第１の多結晶シリコン積層
膜、６４・・・導電層、６５・・・第２の絶縁膜、６６
・・・第２の多結晶シリコン積層膜。 出願人代理人 弁理士 鈴江武彦 Ｕ） ｐ （Ｎ ｒ ψ劃４０ｒ的智界６６ （，４り。、ｏｔｘ） 黍ｉ（転）＠す （０１ｏ）Ｑこ９阜ω曾漱 ）ｊレクｃｒ、／Ｓ菅呈垢 （、！ｌｉＪ口。、０ｔＸ） ηを蘭留セ １蔓１ｒ町 （ｃ！Ｌ１つ。、０ｔＸ） ｖｌ皐誉玄 第 図
より形成されたキャパシタの構造の一例を示す断面図、
第２図は第１図に示したキャパシタの第１の多結晶シリ
コン膜の膜厚の基板面内でのばらつきおよび第１の多結
晶シリコン膜中のリン濃度の基板面内でのばらつきをそ
れぞれ測定した結果の一例を示す特性図、第３図は第１
図に示したキャパシタと従来例の方法で形成されたキャ
パシタとの保持耐圧を比較測定した結果を示す特性図、
第４図は本発明の半導体装置の製造方法の第２実施例に
より形成された多結晶シリコン膜の一例を示す断面図、
第５図は第４図に示した多結晶シリコン積層膜の電気抵
抗を測定した結果の一例を示す特性図、第６図は本発明
の半導体装置の製造方法の第３実施例により形成された
多結晶シリコン膜の一例を示す断面図、第７図は本発明
の半導体装置の製造方法の第４実施例により形成された
多結晶シリコン膜を高温でアニールした後の多結晶シリ
コン膜中のリン濃度を１ｌｌｌ＋定した結果の一例を示
す特性図、第８図は本発明の半導体装置の製造方法の第
４実施例においてＳ＋Ｈ，＋ガスとＰＨ３ガスとを交互
に流した時に形成される多結晶シリコン膜中のリン濃度
が減圧ＣＶＤ炉内部の半導体基板の位置によって分布す
る様子の一例を示す図、第９図はイン・シチュ・ドーピ
ングを行う際に使用される減圧ＣＶＤ装置の一般的構成
を概略的に示す図、第１０図は従来のイン・シチュ・ド
ーピング方法により形成された多結晶シリコン膜の基板
面内での膜厚のばらつきおよび多結晶シリコン膜中のリ
ン濃度の基板面内でのばらつきの一例を示す特性図、第
１１図は従来のイン・シチュ・ドーピング方法により形
成された多結晶シリコン膜の堆積速度および多結晶シリ
コン膜中のリン濃度が減圧ＣＶＤ炉内部の半導体基板の
位置によって不均一になる傾向の一例を示す特性図、第
１２図は従来の熱拡散法により形成された多結晶シリコ
ン膜上の熱酸化膜の基板面内での電気的耐圧のばらつき
および多結晶シリコン膜中のリン濃度の基板面内でのば
らつきの一例を示す特性図である。 １１・・・シリコン基板、１２・・・第１の絶縁膜、１
３．１４・・・多結晶シリコン膜、１５・・・第１の多
結晶シリコン膜（積層膜）、１６・・・第２の絶縁膜、
１７・・・第２の多結晶シリコン膜、４０・・・Ｎ＋拡
散層領域、４１・・・シリコン基板、４２・・・第１の
絶縁膜、４３．４４・・・多結晶シリコン膜、４５・・
・多結晶シリコン積層膜、４６・・・パッシベーション
膜、４７・・・アルミニウム・シリコン電極、６０・・
・Ｎ４拡散層領域、６１・・・シリコン基板、６２・・
・第１の絶縁膜、６３・・・第１の多結晶シリコン積層
膜、６４・・・導電層、６５・・・第２の絶縁膜、６６
・・・第２の多結晶シリコン積層膜。 出願人代理人 弁理士 鈴江武彦 Ｕ） ｐ （Ｎ ｒ ψ劃４０ｒ的智界６６ （，４り。、ｏｔｘ） 黍ｉ（転）＠す （０１ｏ）Ｑこ９阜ω曾漱 ）ｊレクｃｒ、／Ｓ菅呈垢 （、！ｌｉＪ口。、０ｔＸ） ηを蘭留セ １蔓１ｒ町 （ｃ！Ｌ１つ。、０ｔＸ） ｖｌ皐誉玄 第 図
Claims (8)
- （１）基板上の絶縁膜の一部に開口されたコンタクトホ
ールの内部とか基板の一部に掘られたトレンチの内部に
形成される多結晶シリコン膜のコンタクトホール内ある
いはトレンチ内の深さ方向における不純物濃度のプロフ
ァイルがほぼ均一であることを特徴とする半導体装置。 - （２）減圧気相成長装置内において主表面の少なくとも
一部が絶縁膜で覆われた状態の半導体基板上に不純物を
含んだ多結晶シリコン膜を形成する際、 不純物を含まない多結晶シリコン膜を形成する第１の工
程と、 引き続き、所望の不純物を含むガスを半導体基板上に流
すことにより上記多結晶シリコン膜の表面近傍に不純物
を吸着・拡散させる第２の工程とを具備することを特徴
とする半導体装置の製造方法。 - （３）さらに、前記第１の工程を行う、または、前記第
１の工程と第２の工程とを所要の回数繰り返し、多結晶
シリコン膜が所望の厚さとなるように形成することを特
徴とする請求項２記載の半導体装置の製造方法。 - （４）減圧気相成長装置内において主表面の少なくとも
一部が絶縁膜で覆われた状態の半導体基板上に不純物を
含んだ多結晶シリコン膜を形成する際、 不純物を含まない多結晶シリコン膜を形成する第１の工
程と、 この第１の工程の前あるいは後で半導体基板を外気に晒
すことなく、多結晶シリコン膜の堆積と同時に所望の不
純物をドーピングする第２の工程と、 上記２つの工程の間でまたは後で半導体基板を外気に晒
すことなく、所望の不純物を含むガスを半導体基板上に
流すことにより上記多結晶シリコン膜の表面近傍に不純
物を吸着・拡散させる第３の工程 とを具備することを特徴とする半導体装置の製造方法。 - （５）前記３つの工程を所要の回数繰り返し、多結晶シ
リコン膜が所望の厚さとなるように形成することを特徴
とする請求項４記載の半導体装置の製造方法。 - （６）前記不純物は、Ｐ、Ｂ、Ａｓ、Ｓｂ、Ａｌ、Ｇａ
のうちの少なくとも１つを含むことを特徴とする請求項
２乃至５のいずれか１項記載の半導体装置の製造方法。 - （７）前記不純物を吸着・拡散させた後の多結晶シリコ
ン膜中の不純物の平均濃度が所望の値となるように、多
結晶シリコン膜の厚さを決めることを特徴とする請求項
２乃至５のいずれか１項記載の半導体装置の製造方法。 - （８）主表面の一部が絶縁膜で覆われ、その他の部分に
半導体あるいは金属あるいは金属硅化物あるいは金属窒
化物のうちの少なくとも１つが露出している状態の半導
体基板上に多結晶シリコン膜を形成することを特徴とす
る請求項２乃至５のいずれか１項記載の半導体装置の製
造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105299A JP2558917B2 (ja) | 1990-04-23 | 1990-04-23 | 半導体装置の製造方法 |
| KR1019910006566A KR960016220B1 (ko) | 1990-04-23 | 1991-04-23 | 반도체 장치의 제조 방법 |
| EP91106512A EP0454055B1 (en) | 1990-04-23 | 1991-04-23 | Semiconductor device and method for manufacturing the same |
| DE69123282T DE69123282T2 (de) | 1990-04-23 | 1991-04-23 | Halbleiteranordnung und Verfahren zur Herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105299A JP2558917B2 (ja) | 1990-04-23 | 1990-04-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH045824A true JPH045824A (ja) | 1992-01-09 |
| JP2558917B2 JP2558917B2 (ja) | 1996-11-27 |
Family
ID=14403816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2105299A Expired - Lifetime JP2558917B2 (ja) | 1990-04-23 | 1990-04-23 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0454055B1 (ja) |
| JP (1) | JP2558917B2 (ja) |
| KR (1) | KR960016220B1 (ja) |
| DE (1) | DE69123282T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0505877A2 (en) * | 1991-03-27 | 1992-09-30 | Seiko Instruments Inc. | Impurity doping method with adsorbed diffusion source |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4976478A (ja) * | 1972-11-14 | 1974-07-23 | ||
| JPS5138870A (ja) * | 1974-09-27 | 1976-03-31 | Sharp Kk | Handotaiseizosochi |
| JPS59138332A (ja) * | 1983-01-28 | 1984-08-08 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JPS615526A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 処理装置 |
| JPS62130522A (ja) * | 1985-12-02 | 1987-06-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63153860A (ja) * | 1986-12-17 | 1988-06-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63182838A (ja) * | 1987-01-26 | 1988-07-28 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JPS6422026A (en) * | 1987-07-17 | 1989-01-25 | Sony Corp | Manufacture of semiconductor device |
| JPH01170019A (ja) * | 1987-12-25 | 1989-07-05 | Mitsubishi Metal Corp | 不純物拡散方法 |
| JPH0234917A (ja) * | 1988-07-25 | 1990-02-05 | Kokusai Electric Co Ltd | 低濃度リンドープポリシリコン膜形成法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS606108B2 (ja) * | 1976-07-07 | 1985-02-15 | 株式会社東芝 | 半導体装置の製造方法 |
| EP0410390A3 (en) * | 1989-07-27 | 1993-02-24 | Seiko Instruments Inc. | Method of producing semiconductor device |
| EP0430166A3 (en) * | 1989-12-01 | 1993-05-12 | Seiko Instruments Inc. | Method of doping impurity into semiconductor films and patterned semiconductor strip |
-
1990
- 1990-04-23 JP JP2105299A patent/JP2558917B2/ja not_active Expired - Lifetime
-
1991
- 1991-04-23 DE DE69123282T patent/DE69123282T2/de not_active Expired - Fee Related
- 1991-04-23 EP EP91106512A patent/EP0454055B1/en not_active Expired - Lifetime
- 1991-04-23 KR KR1019910006566A patent/KR960016220B1/ko not_active IP Right Cessation
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4976478A (ja) * | 1972-11-14 | 1974-07-23 | ||
| JPS5138870A (ja) * | 1974-09-27 | 1976-03-31 | Sharp Kk | Handotaiseizosochi |
| JPS59138332A (ja) * | 1983-01-28 | 1984-08-08 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JPS615526A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 処理装置 |
| JPS62130522A (ja) * | 1985-12-02 | 1987-06-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63153860A (ja) * | 1986-12-17 | 1988-06-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63182838A (ja) * | 1987-01-26 | 1988-07-28 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JPS6422026A (en) * | 1987-07-17 | 1989-01-25 | Sony Corp | Manufacture of semiconductor device |
| JPH01170019A (ja) * | 1987-12-25 | 1989-07-05 | Mitsubishi Metal Corp | 不純物拡散方法 |
| JPH0234917A (ja) * | 1988-07-25 | 1990-02-05 | Kokusai Electric Co Ltd | 低濃度リンドープポリシリコン膜形成法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2558917B2 (ja) | 1996-11-27 |
| DE69123282D1 (de) | 1997-01-09 |
| KR910019124A (ko) | 1991-11-30 |
| EP0454055B1 (en) | 1996-11-27 |
| EP0454055A2 (en) | 1991-10-30 |
| KR960016220B1 (ko) | 1996-12-07 |
| EP0454055A3 (en) | 1993-05-05 |
| DE69123282T2 (de) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6258690B1 (en) | Method of manufacturing semiconductor device | |
| KR100287985B1 (ko) | 레이저장치의출력제어장치 | |
| JP2636755B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7238613B2 (en) | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness | |
| US20060148269A1 (en) | Semiconductor devices and methods for depositing a dielectric film | |
| JPH0969496A (ja) | 集積回路構造体上に形成されたポリシリコン／珪化タングステン多層コンポジット及び製造方法 | |
| US20050048766A1 (en) | Method for fabricating a conductive plug in integrated circuit | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| JP2685028B2 (ja) | 半導体装置の製造方法 | |
| TW201900914A (zh) | 用於沉積低介電常數膜的方法與設備 | |
| JPH04348557A (ja) | 半導体装置の製造方法 | |
| US5250463A (en) | Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate | |
| JPS63175418A (ja) | 半導体装置用のドープされた多結晶質シリコン層 | |
| JPH0645521A (ja) | 半導体素子の製造方法 | |
| JPH045824A (ja) | 半導体装置の製造方法 | |
| KR100292218B1 (ko) | 반도체소자제조방법 | |
| US6198167B1 (en) | Semiconductor structure exhibiting reduced contact resistance and method for fabrication | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| KR100268124B1 (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| US6784117B2 (en) | Method for manufacturing a semiconductor device | |
| JP2833338B2 (ja) | 半導体装置の製造方法 | |
| KR101046757B1 (ko) | 반도체소자의 캐패시터 및 그 제조 방법 | |
| KR100744107B1 (ko) | 캐패시터 제조 방법 | |
| JPH0778991A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |