JPS615526A - 処理装置 - Google Patents

処理装置

Info

Publication number
JPS615526A
JPS615526A JP12515684A JP12515684A JPS615526A JP S615526 A JPS615526 A JP S615526A JP 12515684 A JP12515684 A JP 12515684A JP 12515684 A JP12515684 A JP 12515684A JP S615526 A JPS615526 A JP S615526A
Authority
JP
Japan
Prior art keywords
tube
film
gas
processing
processing section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12515684A
Other languages
English (en)
Inventor
Shogo Kiyota
清田 省吾
Takashi Aoyanagi
隆 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12515684A priority Critical patent/JPS615526A/ja
Publication of JPS615526A publication Critical patent/JPS615526A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置の製造に有効な処理装置に関し、特
に二層以上の薄膜形成に有効な処理装置に関するもので
ある。
〔背景技術〕
半導体装置の製造工程では半導体ウェーハ表面に薄膜を
形成する工程が必要のものとされている(工業調査会発
行電子材料1981年11月号別冊、p?2〜p84)
。場合によっては二種類の膜を重ねて(二層構造)形成
することが要求されることがある。例えば、MOS)ラ
ンジスタのゲート部誘電体としての絶縁膜をSiO2膜
とSi、N。
膜の二層構造で形成することがダイナミックRAM(D
−RAM)を中心に多用され七いる。
このため、この種の膜形成では、最初にシリコンウェー
ハな酸化炉内で熱処理して5int膜を形成し、次いで
これをデポジション装置内にセットしてSi3N4膜を
堆積形成する方法が用いられている。しかしながら、こ
れまでのこの膜形成にあっては、前記酸化炉とデポジシ
ョン装置とを夫々独立して工場内(クリーンルーム内)
に設置しているため、5ide膜の形成後にシリコンウ
ェーハな酸化炉から取出し、次にこれをデポジション装
置まで搬送して装置内にセットした上でSi3N4膜の
形成を行なっている。
したがって、SiO2膜の形成とSi3N4膜の形成と
の間に人間が介在しかつ処理の停滞が生じることになり
、この間にSiO2膜上に吸着膜が形成されてしまった
り、5ide膜上に異物が付着される等の不具合が生じ
、膜特性の低下や欠陥が発生して歩留の低下を招くとい
う問題がある。
〔発明の目的〕 本発明の目的は先の処理と後の処理との間における人間
の介在防止と停滞時間の短縮化を図り、これにより処理
間に発生し易い種々の不具合を抑制ないし防止し、歩留
の高い処理を行なうことのできる処理装置を提供するこ
とにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかKなるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、先の工程9処理部と、後に続く工程の処理部
とを外気と遮断したチャンバ内に設置し、このチャンバ
内において先の処理と後の処理を連続的に行ない得るよ
うに構成することにより、先の処理と後の処理の間の停
滞時間を短縮して膜特性上の不具合を解消し、かつ人間
の介在をなくして異物の付着を防止し、これにより歩留
の向上を達成することができる。
〔実施例1〕 第1図は本発明の第1実施例を示す。ヒータ等の加熱手
段2を備える炉体1内に石英管からなるφ プロセスチューブ3を横設し、内部を加熱できる   
   )ようKする。プロセスチューブ3の細径部には
SiO2膜形成用ガスとしてのO,ガス源4、Si、N
膜形成用ガスとしてのNH3ガス源5を夫々コントロー
ルパルプ6.7を介して接続し、コントロールパルプ6
.7の制御によりプロセスチューブ3内にいずれかのガ
スを供給できる。また、プロセスチューブ3の大径側開
口部からは被処理物である半導体ウェーハWをチューブ
内に出入れできる。この大径側開口部にはキャップ8が
嵌合され、かつ必要に応じてこの近傍に真空用ポンプ(
図示せず)が連設される。
この構成によれば、プロセスチューブ3内にシリコンウ
ェーハWをセットした状態でコントロールパルプ6を開
いて0.ガスをチューブ3内に導入しかつ加熱手段2に
て加熱を行なえば、シリコンウェーハWは酸化雰囲気条
件下におかれ表面に5int膜が形成される。次いで、
シリコンウェーハWをチューブ3内に置いたままでコン
トロールパルプ6を閉じ今度はパルプ7を開けばチュー
ブ3内にNH,ガスが導入される。したがって、この条
件下ではSi、Naの堆積が開始され、S t Ot膜
上ttc S t s Na Mが形成サレ結局S t
 Ot 、S s sNaNミノ構造が形成される。
したがって、先の処理としてのSiO2膜の形成部と、
後の処理としての81 s Naの形成部とを一つのプ
ロセスチューブ3内に構成したことになり、シリコンウ
ェーハWをこの外気と遮断されたチャンバ(チューブ)
内において連続的に膜形成処理しているので、SiQ、
膜の形成とSi3N4膜の形成との間の停滞時間が短縮
でき、例えばSin’、膜上に吸着膜が形成される等の
膜特性上の不具合が生じることはない。また、SiO2
膜とSi3N、膜の形成間にウェーハWが外気に触れず
かつ人間が介在することがないために異物がウェーハW
表面に付着することもない。これらにより、歩留の向上
を達成できる。
〔実施例2〕 第2図は本発明の第2実施例を示す。加熱手段12を一
体に有する炉体11には2本のプロセスチューブ13.
14を上下平行に支持し、上のチューブ13には0.ガ
ス源15を、下のチューブ14にはNH,ガス源16を
夫々コントロールノくルプ17.18を介して接続する
。また、各チューブ13.14の大径側開口部前には上
下に移動可能なローダ機構19を配設し、シリコンウェ
ーハWを上、下の各チューブ13.14内に夫々出入れ
することができる。そして、前記プロセスチューブ13
.14やローダ機構19を含むようにチャンバ20を構
成し、内部を外気と遮断できるよう圧している。このチ
ャンバ20に°はゲーレ(ルプ20aを設ケ、ウエーノ
・Wのチャンノ(20内への出入れを可能にしている。
この構成によれば、ウェー/%Wは先に上側のチューブ
13内にセットされ、0.ガス源15から供給されるO
、ガス雰囲気のチューブ内酸化条件により、その表面に
SiO2膜が形成される。次いで、ローダ機構19によ
りチューブ13内から取出されたウェーハWはローダ機
構19により下動されて今度は下側のチューブ14内に
セントされる。そして、このチューブ14内ではNH3
ガス源16からのNHsガス雰囲気により前記S i 
Ot腹膜上5isN、膜がデポジション形成され、この
結果これらの二層構造が形成される。
したがって、本例においても5int膜を形成した後は
、ウェーハは外気に触れることな(直ちにSj3N4膜
が形成されるので、S iOt膜上の吸着膜や異物の付
着等の種々の問題が解消でき、歩留の向上を図ることが
できる。本例では各チューブ13.14における処理を
専用化しているので、処理の安定化が期待できる。
〔実施例3〕 第3図は不発明の第3実施例を示す。横方向に延設した
レール21上ではシリコンウェーハWが1枚づつ移動さ
れ、このレール21の途中に酸化部22とデポジション
部23とを配置している。
酸化部22は内部を高温のO,ガス雰囲気に保ち、デボ
2737部23は内部を所要温度のNH3ガス雰囲気に
保っている。そして、これらの酸化部22とデポジショ
ン部23を含むようにチャンバ24を構成し、内部を外
気と遮断している。チャンバ24の両端にはゲートパル
プ24a、24bを形成してウェーハWのチャンバ24
内外の移動を可能としている。
この構成によれば、レール21上を移動されてきた各ウ
ェーハWは順次チャンバ24内に入り、ここで先ず酸化
部22において表面に5int膜が形成され、次いでデ
ポジション部23においてS(0,膜上に5ilN、膜
が形成されることになる。
この場合においても、5in2膜が形成されたつニー7
・Wは外気に触れることなく直ちにSi3N4膜が形成
されることになり、歩留の良い成膜が完成される。
〔効果〕
fl)  5ift膜を形成する酸化処理部と、S i
3 N4膜を形成するデポジション部とを外気と遮断し
たチャンバ内に構成し、Sin!膜の形成後に外気に接
触させることなく直ちにSi3N4膜を形成しているの
で、画成膜間の停滞時間を短縮し、SiO2膜上べの吸
着膜の発生や異物の付着を防止して歩留の向上を図るこ
とができる。
(2)  酸化処理部とデポジション部を一つのプロセ
スチューブへの導入ガスの切換により構成しているので
、ウェーハをチューブ内外へ移動させることなく両工程
を連続して行なうことができ、停滞時間を更に短かくか
つ外気に全く接触させることはない。
(3)チャンバ内に夫々酸化処理部とデポジション部を
独立して近接配置しているので、各部での処理を安定し
て行なうことができる。
(4) ウェーハを一枚づつチャンバ内に導入し、かつ
チャンバ内において順序的に各部での処理を行なってい
るので、ウェーハの枚葉処理を行なって連続かつ自動処
理を実現できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな(、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、SiO2膜
とSi3N4膜の二層構造以外の種々の二層構造ないし
三層構造以上の成膜であってもよい。また、各処理部は
縦型の炉であってもよく、かつウェーハの出入れを上下
方向に、移動を水平方向に行なうようKしてもよい。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の成膜技
術に適用した場合について説明したが、それに限定され
るものではなく、不純物拡散やその他の熱処理と成膜と
の組合せ等の処理においても適用することができる。
【図面の簡単な説明】
第1図は本発明の第1実施例の概略立面構成図、第2図
は第2実施例の概略立面構成図、第3図は第3実施例の
概略平面構成図である。

Claims (1)

  1. 【特許請求の範囲】 1、先の工程の処理部と、後の工程の処理部とを外気と
    遮断されたチャンバ内に設置し、このチャンバ内で前記
    先の工程と後の工程処理を連続的に行ない得るように構
    成したことを特徴とする処理装置。 2、チャンバは1つのプロセスチューブであり、このチ
    ューブ内に導入するガスを切換えることにより先工程処
    理部と後工程処理部とを構成してなる特許請求の範囲第
    1項記載の処理装置。 3、先工程処理部としてのプロセスチューブと、後工程
    処理部としてのプロセスチューブとを近接して1つのチ
    ャンバ内に配設し、被処理物をこれらチューブ間で移動
    できるように構成してなる特許請求の範囲第1項記載の
    処理装置。 4、先工程処理部が酸化処理部、後工程処理部がデポジ
    ション処理部であり、前者でSiO_2膜を形成し、後
    者でSi_3N_4膜を形成してなる特許請求の範囲第
    1項ないし第3項のいずれかに記載の処理装置。
JP12515684A 1984-06-20 1984-06-20 処理装置 Pending JPS615526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12515684A JPS615526A (ja) 1984-06-20 1984-06-20 処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12515684A JPS615526A (ja) 1984-06-20 1984-06-20 処理装置

Publications (1)

Publication Number Publication Date
JPS615526A true JPS615526A (ja) 1986-01-11

Family

ID=14903258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12515684A Pending JPS615526A (ja) 1984-06-20 1984-06-20 処理装置

Country Status (1)

Country Link
JP (1) JPS615526A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045824A (ja) * 1990-04-23 1992-01-09 Toshiba Corp 半導体装置の製造方法
JPH04213829A (ja) * 1990-02-02 1992-08-04 Applied Materials Inc 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法
JP2001085636A (ja) * 1999-08-25 2001-03-30 Samsung Electronics Co Ltd 高容量を有するキャパシタ製造方法およびこれを利用した半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04213829A (ja) * 1990-02-02 1992-08-04 Applied Materials Inc 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法
JPH045824A (ja) * 1990-04-23 1992-01-09 Toshiba Corp 半導体装置の製造方法
JP2001085636A (ja) * 1999-08-25 2001-03-30 Samsung Electronics Co Ltd 高容量を有するキャパシタ製造方法およびこれを利用した半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4871416A (en) Method and device for cleaning substrates
JP2000077397A (ja) 反応チャンバ及びこれを用いた誘電膜の形成方法
WO1996025760A1 (fr) Procede et machine de fabrication de semiconducteurs
DE69014421T2 (de) Methode zur Erzeugung einer isolierten Schicht.
JPS63172431A (ja) 3−5族の材料基板上への電気絶縁層の堆積方法およびこれを利用したmis構造の製造方法
US6461437B1 (en) Apparatus used for fabricating liquid crystal device and method of fabricating the same
JP4503095B2 (ja) 半導体素子の製造方法
JPS615526A (ja) 処理装置
JP3233281B2 (ja) ゲート酸化膜の形成方法
JPH1167757A (ja) 酸化薄膜形成方法
JP3250996B2 (ja) 表面に絶縁膜を有するシリコン基板およびその製造方法および装置
JP2795691B2 (ja) 半導体装置の製造方法
JPH04113621A (ja) 膜形成方法
JPH01297827A (ja) 半導体基板の酸化方法及びその装置
JPH05152229A (ja) 熱処理炉
JPS62166527A (ja) シリコン酸化膜の形成方法
JPH0353530A (ja) 半導体装置の製造方法
JPH03263320A (ja) 減圧処理装置
JP2000232077A (ja) 半導体製造装置
JPS62152529A (ja) 処理装置
JPH04276621A (ja) 絶縁薄膜の形成方法および形成装置
JPH02183527A (ja) 半導体のエッチング方法と半導体の加工装置
JPS63241936A (ja) 酸化、cvd用炉
JPH042127A (ja) 絶縁膜形成方法
JPS6131613B2 (ja)