JPH03263320A - 減圧処理装置 - Google Patents

減圧処理装置

Info

Publication number
JPH03263320A
JPH03263320A JP2062403A JP6240390A JPH03263320A JP H03263320 A JPH03263320 A JP H03263320A JP 2062403 A JP2062403 A JP 2062403A JP 6240390 A JP6240390 A JP 6240390A JP H03263320 A JPH03263320 A JP H03263320A
Authority
JP
Japan
Prior art keywords
film
wafer
chamber
etching
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2062403A
Other languages
English (en)
Other versions
JP2799471B2 (ja
Inventor
Kimihiro Matsuse
公裕 松瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Tel Varian Ltd
Original Assignee
Tokyo Electron Ltd
Tel Varian Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Tel Varian Ltd filed Critical Tokyo Electron Ltd
Priority to JP6240390A priority Critical patent/JP2799471B2/ja
Publication of JPH03263320A publication Critical patent/JPH03263320A/ja
Application granted granted Critical
Publication of JP2799471B2 publication Critical patent/JP2799471B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、成膜装置に関する。
(従来の技術) 近年、超LSI等、集積回路の高集積化、高速度化、高
密度化に伴い、ゲート電極やコンタクトホールやスルー
ホール等の形成のために、多結晶シリコン(ポリシリコ
ン)に較べ、抵抗が1桁以上低いタングステン(W)等
の高融点金属の金属薄膜を形成する技術が重要となりつ
つある。
すなわち、例えばシリコン(Sl)からなる半導体ウェ
ハ上のコンタクトホールを考えた場合、5i02膜の形
成されていない部位に例えばタングステンを堆積して金
属薄膜を形成し、その上にアルミニウム配線を施す。
このように、バターニングされた半導体ウェハの所望成
膜部位のみに金属薄膜層を形成する方法としては、従来
から半導体ウェハ全面に金属薄膜を形成し、この後エッ
チバックする方法があるが、最近では、所望成膜部位の
みに選択的に金属薄膜を形成することにより、エッチバ
ック工程を省略することのできる成膜方法が開発されて
いる。つまり、この成膜方法では、5i02とStの反
応性の違いを利用して、Si上にのみタングステン等を
化学気相成長させて金属薄膜を形成するものである。
また、このような選択的な成膜を行う際には、Si表面
(成膜部位)に自然酸化膜(Si02膜)が形成されて
いると成膜が阻害されてしまう。このため、最近では成
膜前にエツチングによりSi表面の自然酸化膜を除去す
るプリエッチを行う方法も採用されている。
(発明が解決しようとする課題) しかしながら、上述した成膜、例えば選択的にタングス
テン等の金属薄膜を形成する成膜においても、不所望部
位(Si02膜の形成されている部位)にタングステン
か成膜され、選択性か低下してしまる、処理工程が増し
て装置のスループットが低下する等の問題がある。この
ため、高スループツトで、選択性の良好な膜を形成する
ことのできる成膜装置の開発が望まれている。
本発明は、かかる従来の事情に対処してなされたもので
、高スループツトで、選択性の良好な膜を形成すること
のできる成膜装置を提供しようとするものである。
[発明の構成] (課題を解決するための手段) すなわち本発明は、被処理物に成膜するための処理チャ
ンバと、この処理チャンバへ前記被処理物を搬送するた
めの搬送路であって、内部を減圧雰囲気とされる真空搬
送路とを具備した成膜装置において、前記真空搬送路内
に紫外線照射用手段を設け、成膜前に前記被処理物に紫
外線を照射するよう構成したことを特徴とする。
(作 用) 例えば選択的にタングステン等の金属薄膜を形成する成
膜において、例えば5i02膜の形成されている部位等
の不所望部位にタングステンが成膜され、選択性が低下
する原因の一つとして、プリエッチ工程において用いた
ガス成分等が、例えば5i02膜に吸着されて残留し、
この残留成分を核として例えばタングステンが異常成長
してしまうことが挙げられる。
そこで、本発明の成膜装置では、真空搬送路内の例えば
被処理物を一時載置するためのバッフ7ステーシヨンに
、紫外線照射手段を設は成膜前に被処理物に紫外線を照
射し、このような残留成分を除去することにより、不所
望部位に成膜されることを防止し、選択性の向上を図る
。さらに、Si上の自然酸化膜を除去するために用いた
ガスがSi上に残留している場合にも効果を発揮する。
また、このような紫外線照射手段を真空搬送路内に設け
るため、別の真空チャンバ(紫外線照射用)を設ける必
要もなく、また、例えば搬送中あるいはバッファーステ
ーションでの待機中に、被処理物に紫外線を線照するの
で、スループットの低下を招くことなく、高スループツ
トで処理を行うことができる。
(実施例) 以下、本発明を半導体ウェハにタングステン膜を選択的
に形成する成膜装置に適用した一実施例を、図面を参照
して説明する。
第1図に示すように、成膜装置1には、2つの成膜用チ
ャンバ2.3と、 1つのプリエッチ用チャンバ4が、
真空搬送路を構成する搬送室5の周囲を囲む如く設けら
れている。また、この搬送室5と、成膜用チャンバ2.
3およびプリエッチ用チャンバ4との間には、それぞれ
ゲートバルブ6.7.8が設けられており、これらのチ
ャンバ間を気密に閉塞および解放可能に構成されている
。また、これらの成膜用チャンバ2.3、プリエッチ用
チャンバ4、搬送室5は、それぞれ図示しない真空ポン
プに接続されており、処理中は、チャンバ内が所望の減
圧雰囲気に設定される。
上記成膜用チャンバ2.3、プリエッチ用チャンバ4は
、例えば円筒状に形成されたアルミ製チャンバ等から構
成されている。そして、成膜用チャンバ2.3は、CV
Dにより半導体ウェハ9に選択的にタングステン等の金
属薄膜を形成するための周知の機器類、例えば加熱機構
、ウェハ保持機構(いずれも図示せず)等が設けられて
いる。
また、プリエッチ用チャンバ4内には、例えば高周波電
場とエツチングガスを用いたドライエツチングにより半
導体ウェハ9に形成された自然酸化膜を除去するための
周知の機器類、例えば電極、ウェハ保持機構(いずれも
図示せず)等が設けられている。なお、上記成膜および
プリエッチを行う機器類は、共に半導体ウエノX9の処
理面が同じ向き例えば下向き(フェイスダウン)で処理
されるよう構成されている。
上記搬送室5の前部側方には、左右にそれぞれウェハ収
容室10.11が設けられており、これらのウェハ収容
室10,11と搬送室5との間にはそれぞれゲートバル
ブ12.13が設けられている。そして、ウェハ収容室
10.11内には、それぞれ複数枚例えば25枚程度の
半導体ウエノ\9を収容可能に構成されたウェハカセッ
ト14が配置される。
また、上記搬送室5内には、ウエノ\収容室]0、]1
へ半導体ウェハ9を出し入れするための第1のウェハ搬
送機構15と、成膜用チャンバ2.3、プリエッチ用チ
ャンバ4に半導体ウェハ9をロード・アンロードするた
めの第2のウエノ\搬送機構16が設けられている。さ
らに、これらのウエノ\搬送機構15.16の間には、
半導体ウェハ9を一時載置するためのバッファーステー
ション17が設けられている。
このバッファーステーション17は、例えば第2図およ
び第3図に示すように、対向する如く設けられた支持体
20,21の内側に形成された支持溝22.23によっ
て半導体ウェハ9の周縁部を係止し、複数枚例えば2枚
の半導体ウェハ9を棚積みする如(支持可能に構成され
ている。なお、この実施例の場合、半導体ウェハ9はバ
ッファステーション17に下向きに載置される。
そして、このバッファーステーション17に半導体ウェ
ハ9を一旦載置して、第1のウェハ搬送機構15と第2
の搬送機構16との間で半導体ウェハ9の受は渡しを行
うことにより、搬送機構同士での待機時間をなくし、効
率的な搬送が行えるよう構成されている。
さらに、この実施例では、上記支持体20.21の間の
下部に、例えば紫外線ランプ、反射鏡等からなる紫外線
照射機構24が設けられており、バッファーステーショ
ン17に下向きに載置された半導体ウェハ9の成膜面(
下側面)に紫外線を照射することができるよう構成され
ている。
次に上記構成のこの実施例の成膜装置1の動作を説明す
る。
ウェハ収容室10.11内には、例えば表面に所望パタ
ーンの5i02膜が形成され、5IO2膜の間にシリコ
ンが露出したコンタクトホールが形成されたシリコン製
の半導体ウェハ9を収容したウェハカセット14が配置
される。なお、このような半導体ウェハ9のコンタクト
ホール(シリコン露出部)には、例えば搬送中等に空気
と接触することにより、例えば厚さ 1〜]、、5nm
程度の自然酸化膜が形成されている。
そして、ます、ゲートバルブ12(あるいはゲトバルブ
13)を開として、第1の搬送機構15により、ウェハ
収容室10(あるいはウエノ\収容室11)内のウェハ
カセット14から所定の半導体ウェハ9を取り出し、バ
ッファーステーション17に載置する。なお、このよう
な未処理の半導体ウェハ9の取り出しは逐次行われる。
次に、バッファーステーション17に載置した未処理の
半導体ウェハ9を、第2の搬送81構16で保持し、ゲ
ートバルブ8を開として、この半導体ウェハ9をプリエ
ッチ用チャンバ4内に収容する。
そして、第2の搬送機構16をプリエッチ用チャンバ4
から引き抜いた後、ゲートバルブ8を閉じ、エツチング
ガス例えばNF3ガスと希釈用ガス例えばN2ガスを用
いたプラズマエツチング等により、半導体ウェハ9の成
膜部位(コンタクトホール)に形成された自然酸化膜を
除去するプリエッチを行う。
なお、上記プリエッチの間に、必要であれば次の未処理
の半導体ウェハ9を第1の搬送機構15により取り出し
、バッファーステーション17に載置しておく。
上記プリエッチが終了すると、第2の搬送機構16によ
り、プリエッチ用チャンバ4から半導体ウェハ9を取り
出し、バッファーステーション10 7に載置し、既にバッファーステーション17に載置さ
れている次の未処理の半導体ウニ/19をプリエッチ用
チャンバ4内に収容する。
この時、バッファーステーション17の紫外線照射機構
24の紫外線ランプを点灯しておき、第2の搬送機構1
6が次の未処理の半導体ウエノ\9をプリエッチ用チャ
ンバ4内に収容している間にプリエッチの終了した半導
体ウエノ\9に紫外線(波長例えば150〜300nm
 )を照射する。
なお、このような紫外線の照射は、半導体ウェハ9の5
i02膜およびSi表面に残留したガス(上記プリエッ
チ工程において用いたガス)成分等を除去するため′の
ものである。このため、半導体ウェハ9に照射する紫外
線の波長、照射量、照射時間および真空チャンバ内の真
空度等は、例えばプリエッチの条件(プリエッチに用い
たガスの種類等)等により、適宜選択する。
この後、成膜用チャンバ2または成膜用チャンバ3に、
プリエッチおよび紫外線照射が終了した半導体ウェハ9
を収容し、この半導体ウエノ\9を1 所定温度に加熱、例えば赤外線ランプを照射して加熱す
るとともに、所定の膜成長ガス、例えば、WF6および
SiH4と、キャリアガス例えば、H2およびArを供
給し、CVDにより選択的にタングステン膜を形成する
。すなわち、半導体ウェハ9上のコンタクトホール内の
みに選択的にタングステンを化学気相成長させてこの部
位のみにタングステン膜を形成する。
また、上記成膜中にプリエッチが終了した次の半導体ウ
ェハ9を同様な手順でプリエッチ用チャンバ4から取り
出し、バッファーステーション17で紫外線を照射した
後、他方の成膜用チャンバ3または成膜用チャンバ2に
収容して同様に成膜を実施する。
そして、成膜が終了すると、第2の搬送機構16により
、半導体ウェハ9を成膜用チャンバ2.3から取り出し
てバッファーステーション17に載置し、第1の搬送機
構15により、ウェハ収容室10.11のウェハカセッ
ト内に収容する。
このような手順を繰り返すことにより、次々と2 連続的に半導体ウェハ9に選択的にタングステン膜を形
成する。
なお、上記シーフェンスは、例えば成膜処理に要する時
間とプリエッチに要する時間との差等により、適宜変更
可能であり、例えばプリエッチ終了後、−旦半導体つエ
バ9をウェハカセット14に戻し、ウェハカセット14
から再度成膜用チャンバ2.3にロードする等のシーフ
ェンスも可能である。
すなわち、この実施例では、半導体ウェハ9表面の成膜
部位に形成された自然酸化膜をプリエッチ工程で除去し
た後、この半導体ウェハ9に減圧雰囲気下で紫外線を照
射し、半導体ウェハ9の非成膜部位である5i02膜お
よびSi表面に残留したガス成分を除去し、この後、タ
ングステンを選択的に化学気相成長させる。
したがって、5i02膜表面に残留したガス成分等を核
として、5IO2膜表面にタングステンが化学気相成長
することを防止することができ、従来に較べて大幅に選
択性の向上を囚ることかで3 きる。また、Si表面に残留したガス成分を除去するこ
とで良好な電気特性を得ることができる。
また、真空搬送路中のバッファーステーション17で半
導体ウェハ9に紫外線を照射するので、搬送途中の待ち
時間を利用して紫外線を照射することができ、スループ
ットの低下を招くこともない。
さらに、紫外線照射処理用の真空チャンバ等を別途設け
る必要もないので、装置の製造コストの大幅な上昇を招
いたり、装置の大型化を招いたりすることもない。また
、プリエッチの後、半導体ウェハ9を空気中で搬送した
り、空気中に長時間放置したりすることなく、連続して
成膜処理を行うことができるので、プリエッチ後に再度
自然酸化膜が形成されてしまうことも防止することがで
きる。
なお、上記実施例では、半導体ウェハ9を下向きにして
搬送、プリエッチ、成膜処理する例について説明したが
、半導体ウェハ9を上向きにして搬送、プリエッチ、成
膜処理する場合でも同様に 4 して適用することができる。ただし、この場合、紫外線
照射機構24をバッファーステーション17の上部に設
け、上部から半導体ウェハ9に紫外線を照射するよう構
成する必要がある。
また、例えば成膜用チャンバ2.3およびプリエッチ用
チャンバ4の数等は、適宜設定可能であり、さらに、バ
ッファーステーション17の構造および数や、紫外線照
射機構24の構造および数等も適宜変更可能である。
[発明の効果] 以上説明したように、本発明の成膜装置によれば、高ス
ループツトで、選択性の良好な膜を形成することができ
る。
【図面の簡単な説明】
第1図は本発明の一実施例の成膜装置の構成を示す図、
第2図は第1図の成膜装置のバッファステーションの構
成を拡大して示す上面図、第3図は第2図に示すバッフ
ァーステーションの側面図である。 1・・・・・・成膜装置、2.3・・・・・・成膜用チ
ャンバ、5 4・・・・・・プリエッチ用チャンバ、5・・・・・・
搬送室、6〜8・・・・・・ゲートパルプ、9・・・・
・・半導体ウェハ、10.11・・・・・・ウェハ収容
室、12.13・・・・・・ゲトバルブ、14・・・・
・・ウェハカセット、15・・・・・・第1の搬送機構
、16・・・・・・第2の搬送機構、17・・・・・・
バッファーステーション、24・・・・・・紫外線照射
機構。

Claims (2)

    【特許請求の範囲】
  1. (1)被処理物に成膜するための処理チャンバと、この
    処理チャンバへ前記被処理物を搬送するための搬送路で
    あって、内部を減圧雰囲気とされる真空搬送路とを具備
    した成膜装置において、 前記真空搬送路内に紫外線照射手段を設け、成膜前に前
    記被処理物に紫外線を照射するよう構成したことを特徴
    とする成膜装置。
  2. (2)請求項1記載の成膜装置において、真空搬送路内
    に設けられ、被処理物を一時載置するためのバッファー
    ステーションに、紫外線照射手段を設けたことを特徴と
    する成膜装置。
JP6240390A 1990-03-13 1990-03-13 減圧処理装置 Expired - Fee Related JP2799471B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6240390A JP2799471B2 (ja) 1990-03-13 1990-03-13 減圧処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6240390A JP2799471B2 (ja) 1990-03-13 1990-03-13 減圧処理装置

Publications (2)

Publication Number Publication Date
JPH03263320A true JPH03263320A (ja) 1991-11-22
JP2799471B2 JP2799471B2 (ja) 1998-09-17

Family

ID=13199137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6240390A Expired - Fee Related JP2799471B2 (ja) 1990-03-13 1990-03-13 減圧処理装置

Country Status (1)

Country Link
JP (1) JP2799471B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288252A (ja) * 1994-04-18 1995-10-31 Hitachi Electron Eng Co Ltd Cvd装置
WO2000070666A1 (fr) * 1999-05-14 2000-11-23 Tokyo Electron Limited Technique de traitement et dispositif correspondant
JP2012049382A (ja) * 2010-08-27 2012-03-08 Sinfonia Technology Co Ltd ロードポート、efem

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380525A (ja) * 1986-09-24 1988-04-11 Semiconductor Energy Lab Co Ltd 被膜形成方法
JPH01251734A (ja) * 1988-03-31 1989-10-06 Teru Barian Kk マルチチャンバ型cvd装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380525A (ja) * 1986-09-24 1988-04-11 Semiconductor Energy Lab Co Ltd 被膜形成方法
JPH01251734A (ja) * 1988-03-31 1989-10-06 Teru Barian Kk マルチチャンバ型cvd装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288252A (ja) * 1994-04-18 1995-10-31 Hitachi Electron Eng Co Ltd Cvd装置
US6467491B1 (en) * 1999-05-04 2002-10-22 Tokyo Electron Limited Processing apparatus and processing method
WO2000070666A1 (fr) * 1999-05-14 2000-11-23 Tokyo Electron Limited Technique de traitement et dispositif correspondant
JP2012049382A (ja) * 2010-08-27 2012-03-08 Sinfonia Technology Co Ltd ロードポート、efem

Also Published As

Publication number Publication date
JP2799471B2 (ja) 1998-09-17

Similar Documents

Publication Publication Date Title
KR0139793B1 (ko) 막형성 방법
US8492287B2 (en) Substrate processing method
JP2022551922A (ja) 間隙充填堆積プロセス
JP2001345279A (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
JP2600399B2 (ja) 半導体ウエーハ処理装置
US11756828B2 (en) Cluster processing system for forming a transition metal material
US20010012667A1 (en) Clustered system and method for formation of integrated circuit devices
JPH07321046A (ja) 薄膜形成装置及び薄膜形成方法
JP2004235456A (ja) 成膜装置、成膜方法および半導体装置の製造方法
US6176936B1 (en) In-situ chamber cleaning method of CVD apparatus
JPH10149984A (ja) 多結晶シリコンの形成方法及び形成装置
JPH03263320A (ja) 減圧処理装置
JP2000068356A (ja) 半導体装置の製造方法および製造装置
JPS5858726A (ja) 半導体処理装置
JP2004193418A (ja) 半導体装置の製造方法
JPH09172081A (ja) 半導体装置の製造方法
JPH02298270A (ja) 成膜方法
TWI831815B (zh) 含氧被處理體之處理方法及處理裝置
JPH01120811A (ja) 半導体ウエハ処理装置
JP3531672B2 (ja) 金属酸化膜の形成方法
JP2007281518A (ja) 高融点金属窒化膜の形成方法
JP3393213B2 (ja) 成膜方法
JP2000021874A (ja) 金属酸化膜の形成方法及び成膜処理システム
JPH0471230A (ja) 半導体装置の製造方法
JP2761579B2 (ja) 基板処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees