JPH0471230A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0471230A
JPH0471230A JP18322390A JP18322390A JPH0471230A JP H0471230 A JPH0471230 A JP H0471230A JP 18322390 A JP18322390 A JP 18322390A JP 18322390 A JP18322390 A JP 18322390A JP H0471230 A JPH0471230 A JP H0471230A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
film
device substrate
conductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18322390A
Other languages
English (en)
Inventor
Masahiko Maruyama
昌彦 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP18322390A priority Critical patent/JPH0471230A/ja
Publication of JPH0471230A publication Critical patent/JPH0471230A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体装置
における成膜の前処理に関する。
〔従来の技術〕
半導体装置基板にコンタクト部分を設け、金属膜あるい
は半導体膜などの導体膜を成膜するとき、コンタクト部
分の自然酸化膜麦除去する方法として、従来、ウェット
式エツチングを採用していた。
また、ドライ式エツチングでこの前処理を行なうことも
あるが、前処理後、大気中に取り出し、しかる後導体膜
の成膜装置に入れていた。
あるいは、成膜装置に入れる前には前処理を行なわず、
成膜装置内においてエツチングガスを導入して前処理を
行ない、同一装置内で膜の形成を行なっていた。
〔発明が解決しようとする課題〕
従来の方法は前処理の段階で自然酸化膜がほぼ完全に除
去される。
しかし、ウェット式エツチングにおいては、エツチング
後の純水リンス過程において純水中の溶存酸素により数
人の自然酸化膜が再形成されるという問題がある。
また、ドライ式エツチングにおいては、純水中でのリン
ス過程が無いため、はぼ完全に自然酸化膜を除去するこ
とが可能である。しかしその後、成膜装置に導入する前
に大気中に晒されるため、その経過時間と共に自然酸化
膜が成長するという問題がある。
更に、成膜装置内に導入して成膜を行なう場合、200
℃程度以上の温度を必要とするため、装置に導入する際
の微量の酸素の持ち込みにより、コンタクト部分に簡単
に酸化膜が形成される。
あるいは、成膜装置内においてエツチングガスを導入し
て前処理を行いコンタクト部分の自然酸化膜を除去する
場合、エツチングガスが半導体装置基板等に吸着した形
で残存し、半導体装置基板と導体膜とのコンタクト界面
を汚染するという問題がある。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、 半導体装置基板上に導体膜を形成する半導体装置の製造
方法において、 半導体装置基板と導体膜とのコンタクト部分の自然酸化
膜を、ドライ式前処理装置により除去する工程と、 半導体装置基板を、真空中もしくは不活性ガス雰囲気中
にて搬送する工程と、 導体膜を形成する工程とを有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例に用いる半導体製造装置の断
面模式図である。
1は減圧CVD装置であり、金属膜あるいは半導体膜な
どの導体膜を減圧高温化で成膜する装置である。2はド
ライ式前処理装置であり、下方に位置するエツチングガ
ス叶出口3より例えば弗化水素ガスを導入し、表面が下
向きになっている半導体装置基板4の表面にエツチング
ガスが吹き付けられ、半導体装置基板4のコンタクト部
分の自然酸化膜がエツチング除去される。残存ガスは上
方に位置する排気口5より真空引きされる構造になって
いる。6はロードロック室であり、減圧CVD室1の前
室であり、かつ、ドライ式前処理装置2をその内部に有
し、ロードロック室排気ロアより真空排気される。
従って、カセット8に装填された状態での半導体装置基
板4は、ロードロック室6の人出部のシャッター9が開
くことにより、ロードロック室6内に入る。続いて、シ
ャッター9を閉じてロードロック室排気ロアより真空排
気することにより、ロードロック室6内は真空状態にな
る。その後、第1移載装置10により、半導体基板4は
ドライ式前処理装置2の内部に搬送される。ここで、ド
ライ式前処理装置2においては、チャンバー下部11が
昇降することにより、半導体装置基板4の出し入れが行
なわれる。
ドライ式前処理が完了した後、ドライ式前処理装置2の
内部は真空保持され、チャンバー下部11が下降し、減
圧CVD装置1の石英ボート13が下降した状態の時に
、半導体装置基板4は第2移載装W12により石英ボー
ト13に装填される。
全ての半導体装置基板4が石英ボート13に装填された
後、石英ボート13は上昇し、減圧CVD装置1は閉た
系となり、その内部で成膜が行なわれる。
成膜完了後、上述の順序と逆の順序でカセット8に半導
体装置基板4が全て収納され、ロードロック室6を常圧
に戻した後、シャッター9を開放し、カセット8を取り
出し、工程が終了する。
尚、アンロード時には、チャンバー11が下降状態を保
持し、ドライ式前処理装置2においては、エツチングは
行なわれない。
〔発明の効果〕
以上説明したように本発明は、ドライ式の前処理を用い
、更に、前処理後に、半導体装置基板を大気中に開放せ
ずに、これに導体膜を成膜することにより、半導体装置
基板のコンタクト部分において自然酸化膜がほとんど形
成されることなく、導体膜の成膜が行なわれる。
その結果、半導体装置基板と成膜された導体膜とのコン
タクト性が良くなるという効果がある。
更に、前処理および成膜時における大気中への開放が無
いため、コンタクト部分における半導体装置基板と導体
膜との界面の汚染は避けられ、成膜された導体膜自体も
非常に清浄な膜になるという利点がある。
また、従来の成膜装置内においてエツチングガスを導入
して自然酸化膜を除去し、その後、成膜を行なう方法で
は、エツチングガスが半導体装置基板に吸着されて清浄
な界面が得られないが、本発明による方法を用いて、ド
ライ式エッチンゲを枚葉式とすれば、前処理として弗化
水素ガスを使用した場合にはキセノンランプ照射が可能
となり、清浄な界面が得られるという利点もある。
基板、5・・・排気口、6・・・ロードロック室、7・
・・ロードロック室排気口、8・・・カセット、9・・
・シャッター 10・・・第1移載装置、11・・・第
2移載装置、13・・・石英ボート。

Claims (1)

  1. 【特許請求の範囲】 半導体装置基板上に導体膜を形成する半導体装置の製造
    方法において、 半導体装置基板と導体膜とのコンタクト部分の自然酸化
    膜を、ドライ式前処理装置により除去する工程と、 前記半導体装置基板を、真空中もしくは不活性ガス雰囲
    気中にて搬送する工程と、 前記導体膜を形成する工程とを有することを特徴とする
    半導体装置の製造方法。
JP18322390A 1990-07-11 1990-07-11 半導体装置の製造方法 Pending JPH0471230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18322390A JPH0471230A (ja) 1990-07-11 1990-07-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18322390A JPH0471230A (ja) 1990-07-11 1990-07-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0471230A true JPH0471230A (ja) 1992-03-05

Family

ID=16131947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18322390A Pending JPH0471230A (ja) 1990-07-11 1990-07-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0471230A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177073A (ja) * 1992-12-07 1994-06-24 Nippon Ee S M Kk エッチング装置
KR100345304B1 (ko) * 2000-10-12 2002-07-25 한국전자통신연구원 수직형 초고진공 화학증착장치
JP2008509818A (ja) * 2004-08-16 2008-04-03 フリト−レイ ノース アメリカ インコーポレイテッド シーターギャップ調整および油圧作動

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050162A (ja) * 1983-08-31 1985-03-19 Hitachi Ltd 薄膜形成装置
JPS6053013A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 薄膜形成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050162A (ja) * 1983-08-31 1985-03-19 Hitachi Ltd 薄膜形成装置
JPS6053013A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 薄膜形成装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177073A (ja) * 1992-12-07 1994-06-24 Nippon Ee S M Kk エッチング装置
KR100345304B1 (ko) * 2000-10-12 2002-07-25 한국전자통신연구원 수직형 초고진공 화학증착장치
JP2008509818A (ja) * 2004-08-16 2008-04-03 フリト−レイ ノース アメリカ インコーポレイテッド シーターギャップ調整および油圧作動

Similar Documents

Publication Publication Date Title
US8492287B2 (en) Substrate processing method
US5407867A (en) Method of forming a thin film on surface of semiconductor substrate
US6313042B1 (en) Cleaning contact with successive fluorine and hydrogen plasmas
US6346489B1 (en) Precleaning process for metal plug that minimizes damage to low-κ dielectric
KR100441637B1 (ko) 일체화된반도체웨이퍼처리시스템
US8232538B2 (en) Method and apparatus of halogen removal using optimal ozone and UV exposure
US6534412B1 (en) Method for removing native oxide
JPH034459B2 (ja)
JPH0471230A (ja) 半導体装置の製造方法
JPH04336426A (ja) 半導体装置の製造方法
KR20020081730A (ko) 흄제거를 위한 반도체 제조장치
JP2632293B2 (ja) シリコン自然酸化膜の選択的除去方法
JP3102826B2 (ja) 基板処理装置
JPH05217918A (ja) 成膜処理装置
JP3886621B2 (ja) レジスト除去方法
JP2799471B2 (ja) 減圧処理装置
JPS60150633A (ja) プラズマエツチング装置のロ−ドロツク室
JP3136615B2 (ja) マルチチャンバプロセス装置および半導体装置の製造方法
JPH0239523A (ja) 半導体基板への成膜方法
JPH04188721A (ja) 縦型熱処理装置
CN114420635A (zh) 外延片剥离装置
JPH0294631A (ja) 薄膜形成方法及び薄膜形成装置
JPH0382121A (ja) ドライエッチングの後処理方法
JPH0814032B2 (ja) ドライエッチング装置
JPH0485813A (ja) 真空処理装置