JPH0382121A - ドライエッチングの後処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体基板上に形成されたフォトレジスト膜を
マスクとするドライエツチングの後処理方法に関し、特
に、アルミニウム合金を使用した半導体基板上への配線
形成に好適のドライエツチングの後処理方法に関する。

［従来の技術］ 従来、この種のドライエツチングにおいては、例えば、
半導体基板上に０．５重量％の銅を含有するアルミニウ
ム合金（以下、ＡＪ−０，５％Ｃｕという）膜を被着し
た後に、このＡＪ−０，５％Ｃｕ１１ｉ上に所定のパタ
ーンのフォトレジスト膜を形成する。更に、このフォト
レジスト膜をマスクとして、塩素（ＣＩ）系ガスを主と
した混合ガスによってＡＪ−０，５％Ｃｕ膜をエツチン
グすることによりＡｊ−０，５％Ｃｕ配線を形成してい
る。

そして、このドライエツチングの後処理は、大気中にお
いて、この半導体基板をホットプレートにより加熱処理
した後に、純水でリンス洗浄することにより行なわれて
いる。また、半導体基板を大気中に曝すことなく、０２
プラズマアツシング処理する後処理方法もある。

このようなドライエツチングの後処理方法によって、半
導体基板上に残留するフォトレジスト膜及びエツチング
ガスが除去される。

［発明が解決しようとする課題］ しかしながら、上述した従来のドライエツチングの後処
理方法においては、加熱処理以前に半導体基板上のＡｊ
−０，５％Ｃｕ配線が大気に曝されるので、大気中の水
分がこの配線上に吸着されやすい。そうすると、前記配
線及びフォトレジスト膜の表面には、ドライエツチング
ガスの成分である０１分子が多量に残留しているので、
このＣｆ分子が前記水分と反応してＣノーイオンを含む
溶液が生成される。従って、このＣ１−イオンを含む溶
液中において、前記配線の成分であるＡｌとＣｕとを画
電極とする局部電池効果が発生し、配線が腐食するとい
う、所謂、アフターコロ−ジョンが発生してしまう。

また、ドライエツチング後に０２プラズマアツシングを
行なう場合には、エツチングにより形成されたＡＪ−０
，５％Ｃｕ配線が大気中の水分と接触する前に大部分の
Ｃ１分子がアッシングにより除去されるが、その一部の
０１分子が残留するために、大気中に放置されるとアフ
ターコロ−シロンが発生するという問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
半導体基板上の配線におけるアフターコローシロンの発
生を抑制することができるドライエツチングの後処理方
法を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るドライエツチングの後処理方法は、半導体
基板上に形成されたフォトレジスト膜をマスクとするド
ライエツチングの後処理方法において、ドライエツチン
グ後の半導体基板を真空中にて熱処理チャンバに移動さ
せて前記半導体基板を加熱処理する工程と、熱処理後の
前記半導体基板を真空中にてアッシングチャンバに移動
させてアッシング処理することにより前記フォトレジス
ト膜を除去する工程とを有することを特徴とする。

［作用コ 本発明においては、半導体基板にドライエツチングを行
なった後に、この半導体基板を大気中に曝すことなく真
空中で熱処理チャンバに移動させて加熱処理を行ない、
更に真空中でアッシングチャソバに移動させてアッシン
グ処理を行なう。これにより、ドライエツチング後にこ
の半導体基板上に残留するＣ１分子を著しく低減するこ
とができると共に、不要なフォトレジスト膜を除去する
ことができる。また、この半導体基板は、０１分子が除
去されるまで大気と接触することがないので、半導体基
板に発生するアフターコロ−ジョンを抑制することがで
きる。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の実施例方法にて使用するドライエツチ
ング及びその後処理装置を示す模式図である。

半導体ウェハ８はその表面に例えばＡｊ−０，５％Ｃｕ
膜が被着されており、更にこのＡｆ−０，５％Ｃｕ膜上
には所定のパターン形状のフォトレジスト膜が形成され
ている。ウェハカセット６は半導体ウェハ８の縁部を握
持して半導体ウェハ８を移動させることができる構造と
なっている。ウェハカセット６はこの半導体ウェハ８を
ウェハトランスファチャンバ４のウェハ導入部まで搬送
する。

このウェハトランスファチャンバ４のウェハ導入部の側
面には開閉可能なゲートバルブ６ａが設けられている。

また、ウェハトランスファチャンバ４の３側面には、エ
ツチングチャンバ１、熱処理チャンバ２及びアッシング
チャンバ３が夫々ゲートバルブｌａ、２ａ、３ａにより
仕切られて配設されている。そして、バッファカセット
７はウェハトランスファチャンバ４の導入部内に配設さ
れており、垂直方向に２５枚の半導体ウェハ８を水平に
重ねて相互間に適長間隔をおいて収納することができる
。また、ウェハトランスファチャンバ４の各チャンバ１
，２．３に面する中心部にはウェハ搬送ロボット５が設
置されており、ウェハトランスファチャンバ４内におい
て、半導体ウェハ８を各チャンバ１，２．３に向けて移
動させることができる。

これにより、ゲートバルブｌａ、２ａ、３ａを開いた状
態でウェハ搬送ロボット５は半導体装置ハ８を夫々エツ
チングチャンバ１、熱処理チャンバ２又はアッシングチ
ャンバ３に出し入れすることができる。

本実施例方法においては、先ず、ゲートバルブ６ａを開
いて、ウェハカセット６内の半導体ウェハ８を２５枚チ
ャンバ４内に移載し、これをバッファカセット７に収納
する。そして、ゲートバルブ６ａを閉じた後に、ウェハ
トランスファチャンバ４内を真空度が例えば５０ｍＴｏ
ｒｒになるように真空引きする。なお、各チャンバ１，
２．３内は予め所定の真空度に真空引きされている。

次に、ゲートバルブ１ａを開く。そして、バッファカセ
ット７に収納された半導体ウェハ８の１枚をウェハ搬送
ロボット５によりエツチングチャンバ１内に搬入した後
に、ゲートバルブ１ａを閉じる。その後、例えば、圧力
が３００ｍＴｏｒｒ、高周波電力（ＲＦパワー）が４０
０Ｗ１８Ｃ７ａ　、Ｃｒ２及びＣＣｌ４のガス流量が夫
々７０．４０及び１０ＳＣＣＭ。

エツチング時間が１８０秒というドライエツチング条件
にて、半導体ウェハ８上にＡｆ−０，５％Ｃｕ配線を形
成する。

次に、ゲートバルブ１ａ及び２ａを開き、ウェハ搬送ロ
ボット５によりエツチングチャンバ１内の半導体ウェハ
８を熱処理チャンバ２内に搬送し、ゲートバルブ２ａを
閉じる。その後、例えば、圧力ｔ１３Ｔｏｒｒ１Ｎ２ガ
Ｘ（７）流量が５００ＳＣＣＭ、赤外線ランプ温度が２
００℃、熱処理時間が１８０秒の熱処理条件にて、Ａｊ
−０，５％Ｃｕ配線が形成された半導体ウェハ８の熱処
理を行なう。

次に、ゲートバルブ２ａ及び３ａを開き、ウェハ搬送口
ホット５により熱処理チャンバ２内の半導体ウェハ８を
アッシングチャンバ３内に搬送し、ゲートバルブ３を閉
じる。その後、例えば、圧力が１．４Ｔｏｒｒ１マイク
ロ波パワーが１ｋＷ１０ｇガスの流量が４００ＳＣＣ１
ｌ！、サセプタ温度が２００　’Ｃ、アッシング時間が
１８０秒の条件にて、ＡＪ−０，５％Ｃｕ配線形成時の
マスク材であるフォトレジスト膜をアッシングする。

次に、ゲートバルブ３ａを開き、ウェハ搬送ロボット５
によりアッシングチャンバ３内の半導体ウェハ８を再び
バッファカセット７に搬送して真空状態で保管する。

このような操作を繰り返し、バッファカセット７内の２
５枚の半導体ウェハ８の処理が終了した後に、ウェハト
ランスファチャンバ４を大気状態にし、ゲートバルブ６
ａを開き、半導体ウェハ８をウェハカセット６に排出し
て、ドライエツチング及びその後処理が完了する。

次に、本実施例方法により実際に後処理を実施した試験
結果について第２図及び第３図を参照して説明する。

これらの図において、上述の各条件及び工程により得ら
れた半導体ウェハ８を実施例とした。

また、本実施例のエツチング条件と同一条件でドライエ
ツチングされた半導体ウェハを、ホットプレートにより
温度が１５０℃で１８０秒間加熱し、２５℃の純水で１
８０秒間リンス処理を行なって得られた半導体ウェハを
従来例１とし、本実施例のアッシング条件と同一条件の
０゜アッシング処理のみを行なって得られた半導体ウェ
ハを従来例２とした。

第２図は実施例の半導体ウェハ上の残留塩素量を基準と
して、実施例、従来例１，２及び未処理ウェハ上の残留
塩素量の相対値を示すグラフ図である。

第２図に示すように、従来例１及び２の半導体ウェハは
、その残留塩素量が未処理のウェハに比して、夫々的１
／１０００及び１／１００に減少している。

一方、本実施例の半導体ウェハは、その残留塩素量が従
来例１及び２に比して、更に１／１０乃至１／１００に
減少している。

第３図は実施例及び従来例１，２の半導体ウェハを大気
中に放置して、その耐食性を調べた場合の腐食発生まで
の時間を示すグラフ図である。

第３図に示すように、従来例１の半導体ウェハは約１２
時間後に、従来例２の半導体ウェハは約３６時間後にア
フターコロ−シロンが発生した。一方、本実施例の半導
体ウェハは、１２０時間経過してもアフターコロ−シロ
ンが発生しなかった。

［発明の効果コ 以上説明したように本発明によれば、半導体基板上にア
ルミニウム合金を使用して配線を形成する場合に、エツ
チング後に半導体基板を大気中に曝すことなく、真空中
にて加熱処理を行ない、更にアッシング処理することに
よりドライエツチングの後処理を行なっている。このた
め、半導体基板上の配線に発生するアフターコロ−シロ
ンを著しく抑制することができ、耐食性が優れた長寿命
の半導体基板を製造することができる。

【図面の簡単な説明】

第１図は本発明の実施例方法にて使用するドライエツチ
ング及びその後処理装置を示す模式図、第２図は実施例
の半導体ウェハ上の残留塩素量を基準として、実施例、
従来例１，２及び未処理ウェハ上の残留塩素量の相対値
を示すグラフ図、第３図は実施例及び従来例１，２の半
導体ウェハにおける腐食発生までの時間を示すグラフ図
である。 工；エツチングチャンバＮ　　１　ａ＋　　２　ａｔ　
　３　ａ＊６ａ；ゲートバルブ、２；熱処理チャンバ、
３；アッシングチャンバ、４；ウェハトランスファチャ
ンバ、 ５　； ウェハ搬送口ボッ ト、 ６； ウェハ力 セット、 ；バッフアカセラ ト、 ；半導体ウニ

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に形成されたフォトレジスト膜をマ
   スクとするドライエッチングの後処理方法において、ド
   ライエッチング後の半導体基板を真空中にて熱処理チャ
   ンバに移動させて前記半導体基板を加熱処理する工程と
   、熱処理後の前記半導体基板を真空中にてアッシングチ
   ャンバに移動させてアッシング処理することにより前記
   フォトレジスト膜を除去する工程とを有することを特徴
   とするドライエッチングの後処理方法。