KR940000917B1 - 반도체기판의 매엽식 표면처리방식 - Google Patents

반도체기판의 매엽식 표면처리방식 Download PDF

Info

Publication number
KR940000917B1
KR940000917B1 KR1019910001532A KR910001532A KR940000917B1 KR 940000917 B1 KR940000917 B1 KR 940000917B1 KR 1019910001532 A KR1019910001532 A KR 1019910001532A KR 910001532 A KR910001532 A KR 910001532A KR 940000917 B1 KR940000917 B1 KR 940000917B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
etching
gas
treatment
purge
Prior art date
Application number
KR1019910001532A
Other languages
English (en)
Other versions
KR910015014A (ko
Inventor
미츠토시 고야마
고이치 다카하시
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910015014A publication Critical patent/KR910015014A/ko
Application granted granted Critical
Publication of KR940000917B1 publication Critical patent/KR940000917B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

내용 없음.

Description

반도체기판의 매엽식 표면처리방식
제1도는 기상처리의 전처리로서 건조오븐(oven)을 이용한 경우의 10용량%의 무수(無水)불산 처리후의 열산화막 에칭(Etching)량을 건조오븐 처리후의 방치시간 의존성으로서 본 그래프.
제2도는 기상처리의 전처리로서 산세정(酸洗淨)을 실시한 경우의 10용량%의 무수불산 처리후의 열산화막 에칭량을 산세성후의 방치시간 의존성으로서 표시하고, 동시에 재현성도 나타낸 그래프.
제3도는 본 발명의 웨이퍼로드(wafer load)실을 포함한 전체에 N-퍼지(purge)기구를 구비한 무수불산 처리장치의 종단면도.
제4도는 본 발명에서 사용되는 반도체기판·로드(load)실에 N-퍼지(purge)기구를 설치한 무수불산 처리장치의 종단면도.
제5도는 본 발명에 이용되는 무수불산 처리장치에서의 2개의 다른 무수불산 처리조건에서 각각의 로트(lot)내 및 로트사이의 열산화막 에칭량의 균일성을 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
1,19 : 피처리 반도체기판
2,20 : 캐리어·카셋트(Carrier Cassette)
3,28 : 핸들러(Handler) 4,9,23 : 실린더(Cylinder)
5 : 프로세스 챔버(Process Chamber)상부 6 : 프로세스·가스공급라인
7 : 프로세스·가스배기라인
8 : 프로세스 챔버(Process Chamber)하부
10,22 : N퍼지(purge)실 11 : 도어(Door)
12,24 : 퍼지가스(Purge gas)도입구 13 : 가스분산판
14,25 : 퍼지가스(Purge gas)배출구
15,16 : 제1 및 제2매스·플로우·콘트롤러(Mass flow controller)
17 : 버블러(Bubbler) 18 : 밸브(Valve)
21 : 로드·언로드 스테이션(Load-Unload Station)
26 : 엘리베이터(elevator)
27 :로드·언로드(Load-Unload)위치
29 : 프로세스 챔버(Process Chamber)
[산업상의 이용분야]
본 발명은 기체상태중에서의 반도체기판 표면처리방식에 관한 것으로, 특히 기체상태중에서 불산가스를 이용하는 표면처리방식에 관한 것이다.
[종래의 기술 및 그 문제점]
반도체기판, 즉 실리콘 기판표면에 형성되는 자연산화막과, 열산화막 및, CVD(Chemical Vapour Deposistion)에 의한 산화규소, 예컨대 이산화규소, PSG(Phoshorous Silicate Glass), BPSG(Boron Phoshorous Silicate Glass)나, 그 외 다른 각종 불순물을 포함한 산화규소, 예컨데 이산화규소를 화학적으로 에칭(Etching)하는 방법으로서 주로 불화수소산의 에칭작용을 이용한 습식처리가 실시되고 있다.
그러나, 습식처리에 있어서는 에칭시 물에 의한 세정후의 자연산화막 재성장, 자연산화막 제거후 세정건조공정에서의 파티클(Particle) 부착이나, 산화막 에칭후 워터 마크(water mark)발생등의 문제가 충분하게 해결되지 않고 있다.
따라서, 액체상태에서의 산화규소, 예컨데 이산화규소의 에칭기술에 대해 불화수소가스를 사용한 기체상태에서의 에칭기술개발이 이루어져서 폭넓게 주목을 끌고 있다.
여기서, 산화규소의 습식에칭 또는 액상에칭이라는 것은 제거할 산화규소막이 형성된 기판을 적당한 에칭액(액체) 중에 담굼으로써 산화규소막을 부식시켜 제거하는 통상의 에칭을 의미하고 있는 것이다. 더욱이, 이에 대해 본원 발명이 대상으로 하는 것은 제거할 산화규소막이 형성된 기판을 불산가스(기체)중에 방치함으로써 산화규소막을 부식시켜 제거하는 기상에칭이다.
기체상태에서의 에칭 메카니즘((Etching Mechanism)은 아직 그다지 이해되고 있지 않지만, 워터 마크가 발생하지 않고, 열산화막에 대해 자연산화막을 선택적으로 에칭할 수 있으며 또 자연산화막의 제거후에 세정이 불필요하기 때문에 자연산화막의 재성장이 억제된다는 것등의 특성이 밝혀지고 있다. 따라서, 액체상태의 산화규소, 예컨데 이산화규소의 에칭시의 불가피하게 발생되는 워터 마크에 의한 불량을 제거하여 광범위한 디바이스에서 수율의 향상을 기대할 수 있게 된다. 또, 폴리사이드(Polycide)구조를 형성할 때, 실리사이드(Silicide)막 형성시의 이전처리로서 폴리실리콘(Polysilicon) 표면에 형성되는 자연산화막의 제거에 이용하게 되면 폴리실리콘과 실리사이드간의 확산 배리어(Barrier)로 되는 자연산화막이 습식에 비해 보다 완전하게 제거되기 때문에 실리사이드 조성의 안정화와 실리사이드막의 고착성(Adhesion)향상, 폴리사이드 구조의 안정화 및, 폴리사이드 저항의 절감에 대해 큰 효과를 기대할 수 있다. 따라서, MoSix, WSix, TiSix, TaSix등의 실리사이드를 사용한 폴리사이드 구조의 성능향상, 프로세스 마진(Process Margin)의 확대, 적용 디바이스(Device)의 확대에 효과적인 것으로 고려되고 있다.
더욱이, 콘택트(contact)내부의 실리콘반도체 기판표면에 형성된 자연산화막의 제거에 사용하면, 콘택트·메탈(Metal)막 형성후의 신터[sinter; 燒結]공정 없이 오믹(ohmic)접촉을 얻을 수 있다는 것도 보고되어 있는 바, 즉 신터공정의 생략 또는 신터온도의 저온화를 도모할 수가 있다.
신터공정의 생략 또는 신터온도의 저온화는 Al-Si계 합금에 의한 배선의 경우, 콘택트로의 실리콘 석출이 억제되므로 Al/Si콘택트에서의 콘택트저항 중대의 최대 요인을 배제할 수 있게 되고, 나아가서는 콘택트저항의 저하, 콘택트저항의 정밀콘트롤에 의해 디바이스 성능의 대폭적인 향상을 기대할 수 있게 된다.
그러나, 이 불화수소가스를 이용한 기체상태처리는 산화규소, 예컨대 이산화규소의 에칭특성이 이산화규소의 표면상태에 크게 좌우된다. 따라서, 안정된 처리특성을 얻기 위해서는 기체상태처리를 실시하기 전처리로서 산세정이나 건조오븐에 의한 표면건조처리를 실시하고 있는데, 이는 문제로 되는 표면상태가 통상의 프로세스의 안정성으로부터 초래되는 일반적인 표면오염상태의 차이가 아니라 피(被)처리기판의 표면흡착수분의 차이에 의한 것이므로, 이 표면흡착수분의 안정화를 주된 목적으로서 실시하기 때문이다.
이 때문에 기체상태처리의 전처리로서 매회 로트(lot)마다 산세정을 실행하여 수분의 흡착량이 매회 일정량을 유지하도록 하거나 매회 로트마다에 건조오븐으로 표면의 흡착수분이 일정량 이하로 낮아지도록 하고 있다.
건조오븐에 의한 전처리는 그 공정으로부터 기상처리시 사이에 클린·룸(clean room)분위기중의 수증기가 재흡착되어 산화규소, 예컨데 이산화규소의 에칭특성이 서서히 변화를 받게 된다. 이 때문에 25매(枚)의 웨이퍼(Wafer), 즉 반도체기판을 건조오븐에서 전처리하고 계속하여 기상처리를 할 경우, 1매째와 25매째에서는 산화규소, 예컨데 이산화규소의 에칭특성이 변화하게 된다. 그리고, 이 변화량은 반도체기판 1매당의 처리시간 및 처리조건과 이산화규소의 막의 질에 의해서도 다르게 되고, 또 공정에 의해서도 이산화규소의 프로세스 마진은 다르게 되는 바, 예컨데 100℃ 질소가스 중에서 5분의 전처리 후에 기상처리한 경우의 이산화규소의 에칭특성을 제1도에 도시해 놓았다. 즉, 불산가스 10%용액과 질소가스 90%용량에서 50초동안 기상처리를 한 경우, 열산화막의 에칭량은 전처리 직후의 1매째의 반도체기판에서는 5Å정도인 것에 대해 약 30분후에 기상처리한 25매째의 반도체기판에서는 40Å에서 60Å도 에칭된다.
이것은 열산화막보다 에칭레이트(rate)가 큰 CVD법으로 형성된 산화막이나 불순물을 도우핑(Doping)한 산화막등에서는 보다 큰 차이로 나타나기 때문에 양산면(量産面)에서는 적용 공정등에 커다란 제약을 받아 잇점이 작아지게 된다.
한편, 산세정을 기상처리의 이전처리로서 사용한 경우의 이산화규소 에칭특성을 제2도에 도시해 놓았는바, 여기서 기상처리 조건은 10%용량의 무수불산과 90용량%의 건조질소분위기에서 50초이다. 이때, 세정의 맨 마지막이 물에 의한 세정이고, 또 스핀(Spin)건조공정에서 종료되기 때문에 일정량 이상의 수분흡착이 이루어지게 된다. 이 때문에 이전 처리완료후로부터 기상처리시까지의 시간이 이산화규소의 에칭특성에 미치는 영향은 작고, 에칭량이 50Å 변화하는데 적어도 80분 이상이 필요하게 된다. 또, 25매의 반도체기판을 산세정한 후에 25매 연속으로 30분에 걸쳐서 기상처리를 실행하여도 1매째와 25매째에서의 에칭량의 차이는 최대 25Å정도로 되어 건조 오븐에 의한 가열처리를 행한 경우의 약 절반으로 된다.
그러나, 문제는 이산화규소의 에칭특성의 오차가 크고 재현성이 불충분하다는 점과, 일정량 이상의 수분이 흡착되어 있기 때문에, 약 20Å 이하의 미소에칭이 정밀제어에는 사용할 수 없다는 점 등이 있다. 예를들어 콘택트내의 자연산화막의 선택에칭에 사용할 경우등에서는 콘택트부 이외에서는 보다 에칭·레이트가 큰 CVD법에 의해 형성되는 산화막등이 사용될 경우가 많은데, 그 부분의 산화막은 크게 에칭되므로 에칭의 억제가 곤란하게 된다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 특히 20Å 이하 정도의 산화규소, 예컨대 이산화규소의 미소 에칭의 정밀제어도 포함한 에칭 특성을 1로트 25매의 반도체기판 사이 및 각 처리마다의 로트사이에서 정확하게 재현하는 방식을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명에 따른 반도체기판의 매엽식 표면처리방식은, 일정한 수증기 농도로 제어되는 질소와 산소 및 아르곤으로 이루어진 군으로부터 선정되는 한 종류 또는 복수의 가스분위기내에서 퍼지(purge)한 반도체기판을 적어도 불산가스가 포함된 기상분위기중에서 에칭하는 점에 그 특징이 있다.
[작용]
상기와 같이 이루어진 본 발명은, 본 발명에 따른 방식에 이용되는 기상처리 장치의 로드(load)실에 배치되는 반도체기판 자체를 일정한 수증기 농도로 제어한 질소가스로 퍼지하고, 더욱이 로드실에 배치한 후 기상처리를 실행할때까지의 시간이 1매째와 최종의 피처리 반도체기판에서 변하더라도 피처리 반도체기판의 흡착수분량이 일정하게 유지되도록 제어할 수 있게 된다. 즉, 피처리 반도체기판의 흡착수분량을 산화어닐(Anneal)처리 직후와 같은 흡착수분량이 상당히 적은 상태로부터 역으로 흡착량이 많은 상태까지 피처리 반도체기판, 예컨대 실리콘 반도체기판 표면의 흡착수분량을 재현성이 좋은 임의의 일정한 레벨로 제어할 수 있게 된다. 그 결과 기상처리조건과의 조합으로 보다 폭넓은 처리가 가능하게 됨과 더불어 처리특성의 안정성을 대폭 향상시킬 수 있게 된다.
[실시예]
[제1실시예]
이하, 본 발명에 따른 1실시예를 제3도를 참조하여 설명한다.
25매의 피처리 반도체기판(1)은 캐리어·카셋트(Carrier Cassette; 2)에 수납되어 로드/언로드(unload)위치에 수평으로 세트(set)된다. 또, 핸들러(Handler; 3)의 진공척(Chuck)부분(3')에 부착된 석영 커버에 의해 피처리 반도체기판(1)이 오염되지는 않게 된다.
이 핸들러(3)는 연직방향(鉛直方向), 즉 상하방향으로 이동 가능한 실린더의 샤프트(shaft; 4)에 설치되어 실린더의 가동에 의해 상하방향의 이동이 가능하도록 되어 있다. 또한, 핸들러로는 프록레그(Frog Leg)형 아암(Arm)을 채용하고 있다.
한편, 본체 프레임(Frame)에 고정된 프로세스·챔버(Process chamber)상부(5)에는 무수불산, 질소, 수증기용 가스공급라인(6) 및 배기라인(7)이 부착되어 있고, 프로세스·챔버 하부(8)는 제2실린더의 샤프트(9)에 접속되어 상하로 이동함으로써 프로세스·챔버의 개폐를 행하게 된다. 이와 같은 프로세스·챔버, 핸들러(3) 및 피처리 반도체기판용 캐리어 카셋트(2)가 배치되는 질소·퍼지실(10)에는 캐리어·카셋트(2)용 밀폐식 도어(11), 가스도입구(12), 가스분산판913) 및 가스배출구(14)가 설치되어 있고, 피처리 반도체기판을 퍼지하는 가스로서 여기서는 건조질소(N)와 수증기를 이용하게 된다. 건조질소(N2)는 제1매스 플로우 콘트롤러(Mass Flow Controller; 15)에 의해 그 유량은 제어되지만, 그대로 질소퍼어질(10)로 들어가는 라인과 상기와 동일한 건조질소가 제2매스·플로우·콘트롤러(16)에 의해 유량제어된 다음 온도제어된 순수버블리(Bubbler; 17)에 의해 가온(伽溫)된 후 상기 건조질소 라인과 합류하여 질소퍼지실(10)로 공급되는 라인의 2계통으로 구성되어 있다.
이 매스·플로우·콘트롤러(15,16)와 순수 버블러(17)의 사이등에 설치된 밸브(18)의 개폐와 각 계통의 매스·플로우·콘트롤러(15,16)에 의한 질소의 유량제어로 농도 0.5ppm에서 2000ppm까지의 수증기를 함유한 질소를 질소퍼지실(10)에 공급할 수가 있다. 그리고 질소퍼지실(10)의 직전에서 가스를 분기(分岐)하여 도입하고, 또한 이를 가스분산판(13)으로 분산시켜 질소퍼지실(10)내를 퍼지한 후 가스 배출구로 배출하게 된다.
이와 같이 상기 장치는 기본적으로 매엽식 무수 불산가스를 이용한 표면처리장치이고, 처리시퀀스(Sequence)는 먼저 개리어·카세트(2)를 세트(set)시키고, 그후에 원하는 수증기 농도의 질소로 전체 피처리 반도체기판의 처리가 완료될 때까지 챔버내를 퍼지하며, 이어서 무수 불산가스에 의한 표면처리전의 피처리 반도체기판의 표면흡착 수분상태를 일정하게 유지할 수 있게 된다.
여기서, 피처리 반도체기판의 흡착 수분량이 일정하게 유지되는 이유를 종래 기술과 비교하여 설명한다.
종래의 기상에칭의 전처리에는 종래 기술의 란에서 설명한 바와 같이 산을 이용해서 피처리 반도체기판을 세정하는 산세정과, 건조 오븐을 이용해서 피처리 반도체기판의 표면을 건조시키는 표면 건조처리가 있다.
산세정은 산성의 액체등으로 피처리 반도체기판을 세정한 후, 순수(純水)등으로 피처리 반도체기판을 세정하는 것이다. 따라서, 산세정이 종료된 직후의 피처리 반도체기판 표면의 흡착수분량은 상기한 순수에 의해 대단히 많아지게 된다. 그러나, 피처리 반도체기판은 서서히 건조되기 때문에 표면의 흡착수분량은 시간의 경과에 따라 적어지게 된다. 이 때문에 1로트를 구성하는 복수의 피처리 반도체기판을 동시에 산세정한후, 피처리 반도체기판을 1매씩 기상에칭하는 매엽식의 기상에칭에 있어서는 후에 기상에칭하는 피처리 반도체기판의 흡착 수분량이 먼저 기상에칭하는 피처리 반도체기판의 흡착수분량 보다 적어지게 되어 버린다. 이와 같이 산세정에서는 1로트를 구성하는 복수의 피처리 반도체기판의 사이에서 흡착수분량이 균일하게 되어 버리는 것이다.
표면건조처리에서는 건조 오븐을 이용해서 피처리 반도체기판의 표면을 건조시키기 때문에 표면 건조처리가 종료된 직후의 피처리 반도체기판 표면의 흡착수분량은 대단히 적어지게 된다. 그러나, 피처리 반도체기판은 대기중의 수증기에 쬐어지게 되어 있기 때문에 표면의 흡착수분량은 시간의 경과에 따라 많아지게 된다. 이 때문에 1로트를 구성하는 복수의 반도체기판을 동시에 표면건조처리한 후, 피처리 반도체기판을 1매씩 기상에칭하는 매엽식의 기상에칭에서는 후에 기상에칭하는 피처리 반도체기판의 흡착수분량이 먼저 기상에칭하는 피처리 반도체기판의 흡착수분량보다 많아지게 되어 버린다. 이와 같이 표면 건조처리에 있어서도 산세정과 동시에 1로트를 구성하는 복수의 피처리 반도체기판간에서 흡착수분량이 불균일하게 되어 버린다.
이에 대해 본원 발명의 전처리에서는 수증기 농도가 제어된 가스(질소가스, 산소가스, 아르곤가스등의 피처리 반도체기판에 대해 불활성인 가스)중에서 피처리 반도체기판을 퍼지(방치)하는 것이고, 이 직후에 복수의 피처리 반도체기판을 1매씩 기상에칭하고 있다. 따라서, 기상에칭 직전의 피처리 반도체기판 표면의 흡착수분량은 1로트를 구성하는 모든 피처리 반도체기판에 있어서 가스중의 수증기 농도에 의해 정해진 값으로 균일화 되는 것이다.
한편, 피처리 반도체기판의 표면을 원하는 수분흡착상태로 하기 위해서는 직전에 베이크(Bake)나 열처리를 행하거나 습식처리를 행하여 미리 흡착수분량을 제어하고 나서, 질소퍼지실(10)에서 그 흡착상태를 계속 유지하여도 된다. 또, 사전의 처리없이 피처리 반도체기판 표면이 원하는 수분흡착상태로 될때까지 퍼지를 계속하고, 그 후 무수불산가스에 의한 표면처리를 개시해도 된다. 이 경우 퍼지시간의 단축을 위해서 퍼지실소의 수증기농도를 연속적으로 변화시키는 것도 유효하다. 또, 각 피처리 반도체기판은 항상 수증기 농도가 제어된 질소에 의해 퍼지를 받으면서 한장 씩프로세스 챔버에 셋트되어 무수불산가스에 의한 표면처리를 받게 된다.
산화규소, 예컨데 이산화규소를 20Å정도 이하로 에칭하는 미소 에칭에서는 질소챔버의 퍼지·가스로서는 건조 질소만을 이용하고 수증기는 도입하지 않는다. 그리고 퍼지시간은 피처리 반도체기판은 그 이력(履歷), 프로세스마진 및 에칭조건에 의해서도 다르기 때문에 일률적으로 말할 수 없지만, 직전에 베이크(Bake)등을 거쳐 흡착수분을 적게한 것이나, 열처리직후의 수분흡착에 거의 없는 피처리 반도체기판에서는 캐리어·카세트(2)를 세트하여 퍼지 개시와 동시에 에칭을 개시하여도 좋고, 또 산화규소, 예컨데 이산화규소를 100Å정도이상 에칭하기 위해서는 퍼지가스중의 수증기농도를 1000ppm이상으로 한 쪽이 효과적이다.
[제2실시예]
상기 제1실시예에서는 피처리 반도체기판용 로드/언로드 스테이션(load/unload Station) 및 프로세스 챔버도 전부 퍼지실(10)에 배치되어 있기 때문에 피처리 반도체기판이 프로세스 챔버에 셋트되어 있을 때 이외에는 완전히 퍼지분위기에서 제에되게 되지만, 처리 반도체기판을 가셋트로부터 프로세스 챔버로 로드할때까지의 시간은 약 2초로 짧기 때문에, 이 사이의 분위기가 일반적으로 클린·룸의 분위기인 경우에도 피처리 반도체기판 표면의 흡착수분상태에 그다지 영향을 주지 않아 대부분의 프로세스에 영향을 미치지 않게 된다. 그래서, 로드/언로드 스테이션만을 퍼지실내에 배치하여 퍼지실을 콘팩트(Compact)화 함으로써 퍼지특성을 향상시키고, 동시에 장치의 소형화와 저(底)코스트화[Cost化]를 도모한 것을 제4도에 도시해 놓았는 바, 여기서는 피처리 반도체기판(19)이 셋트되는 카셋트(20)는 로드/언로드 스테이션(21)에 셋트된다. 그리고, 카셋트(20)에 피처리 반도체기판(19)을 셋트시킬때에는 퍼지실을 개방하게 되고, 이어 퍼지실이 닫힌 후 가스도입구(24)로부터 수증기농도가 제어된 N2가 도입되어, 소정 시간동안 퍼지가 실행되며, 그후 웨이퍼 스테이션이 엘리베이터기구(26)에 의해 하강되어 피처리 반도체기판(19)이 로드/언로드위치(27)로 이동되게 된다. 이후, 퍼지실 상부는 약 8mm 상승되고, 슬릿트(slit; 도시하지 않음)를 통하여 상하, 신축(伸縮), 진공척기구가 부착된 핸들러(28)에 의해 피처리 반도체기판(19)은 프로세스 챔버(29)에 셋트되며, 여기서 무수불산가스에 의한 표면처리가 실시된다.
그 후 피처리 반도체기판(19)은 핸들러(28)에 의해 카세트의 원래의 위치로 이동하여 상기와 동일한 처리가 시행되고, 이것이 반복됨으로써 1로트(Lot)의 처리가 종료되게 되는데, 이 동안에도 퍼지처리가 계속되게 된다.
본 실시예에서는 주된 퍼지·가스로서 질소를 이용하였지만, 질소나 불활성가스(아르곤 또는 헬룸) 및 이것들의 혼합가스를 이용하여도 된다.
또, 퍼지실의 분위기 치환 특성을 개선하기 위해서는 퍼지실 전체를 진공상태로 배기할 수 있는 기구를 설치하여 반도체기판의 세트후의 진공배기를 실시하고, 그 후에 제어된 분위기가스로 퍼지하는 방식을 채용함으로써 정밀도가 높은 퍼지실의 분위기제어를 시행할 수 있게 된다.
[발명의 효과]
이상 설명한 바와 같이, 본 발명의 제1실시예에 따른 기상성장장치(氣相成長裝置)를 사용하여 얻은 열산화막의 에칭안정선을 제5도에 나타내었는 바, 이는 열산화막을 형성한 25매의 피처리 반도체기판 6로트를 이용하고, 기상성장전후의 산화막 두께를 엘립소·메터(Elypso Meter)로 측정한 차이로부터 에칭량을 구한 것이다. 이 실험에서는 모든 N2오븐에 의해 170℃, 240초의 가열처리를 배치(Batch)처리에서 행하고, 즉시 피처리 반도체기판을 로드/언로드 스테이션에 세트하여 소정의 수증기농도의 N2로 퍼지를 개시하였다. 제5도에 도시한 자료에서는 1회째~3회째까지는 피처리 반도체기판이 퍼지실에 세트되고, 퍼지개시와 동시에 1매째 피처리 반도체기판이 프로세스 챔버에 로드되어 무수불산가스에 의한 표면처리가 개시된다. 단, 퍼지N2는 수증기의 도입은 행해지지 않고 수증기농도는 1ppm 이하이다. 또 프로세스 챔버에서는 건조 N2퍼지 7초, 10용량% 무수불산에서 50초 에칭후 다시 질소 퍼지를 7초 실시한 것으로 1로트 25매 전부 동일조건이다.
로트내 및 로트사이의 에칭량의 오차는 상당히 작게 안정되어 있고, 모든 데이터가 6.5±1.5Å의 범위에 들어가 있다. 엘립소메타의 측정 재연정도를 고려하면 상당히 높은 에칭균일성 및 재현성이라고 말할 수 있다. 이것은 종래의 건조오븐에 의한 베이크 전처리를 실시하여 동일한 기상처리조건에서 처리했을 때의 제1도의 데이터와 비교할 때, 종래 베이크처리에서는 1로트사이에서 5Å에서 50Å까지 크게 변화되었다는 것으로부터도 본 발명의 우위성을 판단할 수 있다. 또, 기상처리의 전처리로서 산[희석염산을 이용함]처리를 실시한 경우인 제2도의 데이터와 비교해 보면, 100Å정도의 에칭에 대해 로트내는 약 ±10%의 오차가 있었는데 반해, 로트 사이에서는 ±25% 이상이나 오차가 있었는 바, 이는 에칭량에 비해 오차가 큰 것으로 판단된다. 이것은 본 실시예에서의 4~6회째의 데이터와 비교하면 잘 이해할 수 있다. 즉, 4~6회째의 기상처리조건은 가열처리 후에 1~3회째와 마찬가지로 퍼지실에서 수증기 농도 1ppm 이하의 건조 N2로 퍼지를 개시함과 동시에 프로세스 챔버로의 피처리 반도체기판의 로드를 개시하게 된다. 그리고, 프로세스 챔버에서는 수증기 농도 2%의 N2분위기에서 10초 처리하고, 10용량%의 무수불산과 0.1 수증기 및 89.9% 질소분위기에서 40초의 에칭을 실행하여 최후의 7초간의 질소퍼지를 실시한다.
그 결과 약 390Å의 에칭에 대해 모든 데이터가 ±1.5% 이하로 얻어지게 된다. 이것은 가열처리후 표면상태의 퍼지실에서 유지하면서 프로세스 챔버에 로드할 때마다 일정 농도의 수증기분위기에서 일정 온도로 일정 시간 노출시킴으로써 피처리 반도체기판 표면에 일정량의 수증기를 정확하게, 특히 재연성 좋게 흡착시킬 수 있기 때문이다. 이 때문에 에칭제어성은 극히 좋게 되고, 기상처리의 시퀀스(Sequence)를 적절하게 조합함으로써 다양한 에칭·레이트를 갖는 처리가 정확하면서 재현성 좋게 실행될 수 있게 된다.

Claims (1)

  1. 일정한 수증기 농도로 제어되는 질소와 산소 및 아르곤으로 이루어진 군으로부터 선정되는 한 종류 또는 복수의 가스 분위기내에서 퍼지한 반도체기판을 적어도 불산가스가 포함된 기상분위기중에서 에칭하는 것을 특징으로 하는 반도체기판의 매엽식 표면처리방식.
KR1019910001532A 1990-01-30 1991-01-30 반도체기판의 매엽식 표면처리방식 KR940000917B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP02-20068 1990-01-30
JP2020068A JP2504598B2 (ja) 1990-01-30 1990-01-30 半導体基板の枚葉式表面処理方法
JP02-020068 1990-01-30

Publications (2)

Publication Number Publication Date
KR910015014A KR910015014A (ko) 1991-08-31
KR940000917B1 true KR940000917B1 (ko) 1994-02-04

Family

ID=12016781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001532A KR940000917B1 (ko) 1990-01-30 1991-01-30 반도체기판의 매엽식 표면처리방식

Country Status (2)

Country Link
JP (1) JP2504598B2 (ko)
KR (1) KR940000917B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189291B2 (en) 2003-06-02 2007-03-13 Entegris, Inc. Method for the removal of airborne molecular contaminants using oxygen gas mixtures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60150633A (ja) * 1984-01-18 1985-08-08 Kokusai Electric Co Ltd プラズマエツチング装置のロ−ドロツク室
JPS61148820A (ja) * 1984-12-24 1986-07-07 Hitachi Ltd 処理方法

Also Published As

Publication number Publication date
KR910015014A (ko) 1991-08-31
JP2504598B2 (ja) 1996-06-05
JPH03225824A (ja) 1991-10-04

Similar Documents

Publication Publication Date Title
KR100236500B1 (ko) 전기 전도성 장벽층과 전도성 비아를 형성하는 방법 및 장치
US4985372A (en) Method of forming conductive layer including removal of native oxide
US8623765B2 (en) Processed object processing apparatus, processed object processing method, pressure control method, processed object transfer method, and transfer apparatus
KR100456105B1 (ko) 반도체 제조방법, 기판 처리방법 및 반도체 제조장치
EP0335313A2 (en) Method of manufacturing semiconductor device and apparatus for use in practicing the method
US8123858B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
WO2006049199A1 (ja) 絶縁膜形成方法および基板処理方法
US20120178263A1 (en) Substrate processing apparatus
KR102640002B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 기록매체, 및 프로그램
JP3297291B2 (ja) 半導体装置の製造方法
JPH06267933A (ja) 処理装置
KR20010088429A (ko) 처리 장치의 클리닝 방법 및 처리 장치
WO2017141773A1 (ja) 基板処理方法
KR100709801B1 (ko) 프리코트막의 형성방법, 성막장치의 아이들링 방법,재치대 구조, 성막장치 및 성막방법
JP3667038B2 (ja) Ｃｖｄ成膜方法
KR101232970B1 (ko) 반도체 처리용 열처리 방법 및 장치와, 컴퓨터로 판독 가능한 매체
JP4914536B2 (ja) 酸化膜形成方法
KR940000917B1 (ko) 반도체기판의 매엽식 표면처리방식
JP2023138317A (ja) ガスクリーニング方法、半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
KR102553420B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP3582784B2 (ja) 基板処理装置および基板処理方法
KR20090119724A (ko) 웨이퍼의 처리 방법 및 장치
JPH04188721A (ja) 縦型熱処理装置
JPH0684865A (ja) 半導体装置の乾式清浄化方法
JP2524530B2 (ja) 金属薄膜の堆積方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee