JPS60150633A - プラズマエツチング装置のロ−ドロツク室 - Google Patents

プラズマエツチング装置のロ−ドロツク室

Info

Publication number
JPS60150633A
JPS60150633A JP580984A JP580984A JPS60150633A JP S60150633 A JPS60150633 A JP S60150633A JP 580984 A JP580984 A JP 580984A JP 580984 A JP580984 A JP 580984A JP S60150633 A JPS60150633 A JP S60150633A
Authority
JP
Japan
Prior art keywords
etching
chamber
substrate
cassette
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP580984A
Other languages
English (en)
Inventor
Yoshihide Endo
遠藤 好英
Kenji Daidouji
大導寺 健二
Hideo Komatsu
英雄 小松
Masatoshi Abe
阿部 雅敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP580984A priority Critical patent/JPS60150633A/ja
Publication of JPS60150633A publication Critical patent/JPS60150633A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造プロセスの1つであルエッチ
ングに使用されるプラズマエツチング装置を一般に構成
するエツチング部とエツチング前後の試料すなわち基板
をハンドリングする部(以下この部をロードロック室と
いう)のうちロードロック室の改良に関するものである
さらに詳しく説明すれば半導体装置の製造プロセスにお
いて、反応性ガスのプラズマを利用した基板のエツチン
グは汚染が少く、異方性エツチングが可能であるため微
細パターンの形成にはM要な工程である。しかしアルミ
ニウムと数チの銅とのAt合金等の膜を塩素を含む反応
性ガス、たとえば0C14,BCl、、BIC14,O
12などのプラズマでエツチングした場合、蒸気圧の低
いOu CZ 2等が形成され、それらが基板上のホト
レジストその他の表面に吸着する。そのためエツチング
後基板をそのまま取出して大気に触れさせると、空気中
の水分を吸収し、A、を合金のパターンを腐食させ、そ
の結果基板上の配線を断線させるという破滅的な欠陥を
招くことになる。本発明はエツチング後大気中に取り出
しても腐食しないようにする後処理を前記ロードロック
室で行う手段に関するものである。
次に従来の技術について説明′1−る。AA合金暎のエ
ツチング装置は一般にエツチング部と基板をハンドリン
グするロードロック室をもっている。
そして前記の基板腐食防止のためには、ロードロック室
を乾燥望素(N2)ガスで大気圧にした後、大気に触れ
ることなくN2雰囲気中を水洗室まで運び水洗するよう
に構成した装置が用いられていた。しかしこの方法は水
洗室の水蒸気がロードロック室に徐々に拡散し、装置そ
のものを腐食する原因となるという欠点があった。
本発明はこのような欠点を除くために行ったもので、以
下図面を用いて詳細に説明するが、その要点はエツチン
グ部より取出したエツチング済の基板をロードロック室
にて室夕iに設けた加熱ランプによる上面加熱を行うこ
とによって、吸着分子の蒸気圧を制め基板表面より除去
する方法である。
この方法はロードロック室の真空を破らず高真空の下で
行えるため、一旦離脱した吸着分子が基板表面に再付着
することはなく、腐食の原因である吸着分子を速かに除
去できる。またこの方法では加熱源となるランプは外部
に置くので、ロードロック室内部が複雑になることが避
けられるという大きな利点がある。なぜなら加熱源かロ
ードロック室内にあれは少くとも熱に弱いベルトの保護
のための熱遮蔽が必要となるからである。
第1図は本発明によるロードロック室の構成例を示す上
面図、第2図は同じく側面図で、両図共析面図にて示し
である。これらの図において図中の記号は共通であって
、1はエツチング部(エツチングチャンバ)、2はロー
ドロック室、6はゲートバルブ、4は後記のように真空
にしたロードロック室に流される1(2ガス注入口、5
は未処理基板を一枚ずつ積上げ保管するカセツ)A、1
0は処理済基板を保管するカセツ)B、6は基板搬入用
フォーク、7は基板搬出用フォーク、8は一時保管用の
バッファカセット、9は基板受台、11は石英製ガラス
窓、12は加熱用ラング、13゜14.15はカセット
内の基板(ウェハ)を上下させてベルトにのせまたはベ
ルトから取出して積上げるメカニズムの制御器、16は
基板受台9を上下させるメカニズムの制御器、1ノ、1
8はストッパ制御器で、基板を停止させろストッパを上
下させる。19は排気口である。なお6.7および13
〜18はたとえば別な位置に設けた制御ボード力・ら送
られる開側1信号によってノーケンス制御される駆動用
モータを含むものもある。またイ、口、ハ、二で示した
ベルトの駆動部分は表示を省略しである。
第1図および第2図においてエツチングされた基板はエ
ツチングチャンバ1より基板取出用フォーク7によって
1枚ずつロードロック室2に取出され、ベルト@によっ
てバッファカセット8に順に一旦装填される。バッファ
カセット8の次には基板受台9があり、ストッパ17の
操作によってカセット8内の基板は1枚ずつ受台9土に
搬送される。受台9は上下移動可動であり、受台の真上
には放射熱を通過させる石英ガラス窓を介して加熱用ラ
ンプ12がある。さらに受台9より加熱して吸着分子を
除去済の基板をカセツ)(B)10に搬送し順に装填す
る搬送ベルトOおよびカセット装填機構15がある。ま
たロードロック室にはたとえばN2ガスのような不活性
ガスの吹出口4が設けられている。
次に本装置の動作についてさらに詳しく説明する。たと
えは前記のように基板−ヒのAt合金膜のエツチングは
atを含む反応ガスのプラズマによって行うので、基板
の表面にはatを含む多くの成分が吸着している。第1
図および第2図においてエツチングの終った基板はエツ
チングチャンバから1枚ずつフォーク7によって取り出
され、バッファカセット8に一旦装填される。これと同
時に未処理の新しい基板はカセツ) (A) 5よりエ
ツチング室へフォーク6によって送られる。これらの操
作が終ればエツチング部1とロードロック室2の間のゲ
ートバルブを閉じエツチングを開始する。
他方エツチングを終了したバッファカセット8内の基板
は1枚ずつカ七ツト装填と取出機構14と搬送ヘルドO
によって基板受台9に運はれ停止される。(この搬送開
始や停止はストッパ制御器17.48のシーケンス制御
卸によって行われる。)受台9は次に加熱用ランプ12
0近くまで上昇させられ、その上の基板は120℃〜1
50℃に加熱される。この間注入[」4からN2ガスを
微M庄人し、ロードロック室2内を10−1〜数TOr
rに保ちながら、矢印のように抽気口19に向って排気
する、このとき基板表面に吸着した分子は蒸発離脱しN
2ガスと共に排気される。加熱処理の終了した基板は受
台9をもとに復帰させた後カセット(B110に搬送格
納する。このようにバソファカセノ1−8にエツチング
部より取り出され一旦蓄積された基板は1枚ずつ取り出
され加熱処理されるが、加熱時間は1枚につき1〜2分
で、加熱温度は120〜200℃が適当であった。また
上記の加熱処理の結果At合金膜のエツチング後はパタ
ーンを形成したAt合金膜が腐食されることは防止され
ることが確められた。
本発明の効果を改めて述べると、A4−Cuなとのプラ
ズマエツチングにおいてエツチング終了後大気中て取り
出しても腐食を発生1−ることはなくなり、パターン付
けされた配線の断線事故は全く防止された。またこの方
法はAA以外にチタン(T1)やチタン合金をCtを含
む反応性ガスによってエツチングする場合にも有効であ
る。
【図面の簡単な説明】
第1図および第2図は本発明によるロードロック室の構
成例を示す上面図およγg側面図をそれぞh断面図〆表
わしている。 1・・・エッチノブチャンバ、2・・・ロー ドロック
室、6・・・ゲートバルブ、4・・・ガス注入口、5,
10・・・カセット、6,7・・・基板出入れ用フォー
ク、8・・・バッファカセット、?・・・基板受台、1
1・・・石英ガラス窓、12・・・加熱ランプ、15、
14.15.16・・・制御器、+7.18川ストッパ
、19・・・排気n、 イ+ロ、ノ1.二・・・ベルト
コンベア。 特許出願人 国際電気株式会社 代理人 犬塚 学 !A1名

Claims (1)

    【特許請求の範囲】
  1. エツチングチャンバとの間をゲートバルブにて開閉され
    る大気を遮断したロードロック室に、室内に発生したガ
    スを排出するための不活性カスを流通させるガスt+人
    、排出手段と、未処理基板を蓄積しておく第1のカセッ
    ト(A)より基板を取出しエツチングチャンバに送り込
    む手段と、基板をエツチングチャンバより1枚ずつ取出
    しバッフアカセントに一時収納する手段と、バッファカ
    セットより1枚ずつ取出し受台に載置する・手段と、該
    受台を上下に移動させる手段と、上昇された受台上の基
    板をロードロック室に設けられた耐熱ガラスを通じて加
    熱するロードロック室外部の加熱用ランプと、加熱処理
    済の基板を第2のカセツ) (B)に移送し順に収納す
    る手段とを具備したことを特徴トスるプラズマエツチン
    グ装置のロードロック室。
JP580984A 1984-01-18 1984-01-18 プラズマエツチング装置のロ−ドロツク室 Pending JPS60150633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP580984A JPS60150633A (ja) 1984-01-18 1984-01-18 プラズマエツチング装置のロ−ドロツク室

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP580984A JPS60150633A (ja) 1984-01-18 1984-01-18 プラズマエツチング装置のロ−ドロツク室

Publications (1)

Publication Number Publication Date
JPS60150633A true JPS60150633A (ja) 1985-08-08

Family

ID=11621407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP580984A Pending JPS60150633A (ja) 1984-01-18 1984-01-18 プラズマエツチング装置のロ−ドロツク室

Country Status (1)

Country Link
JP (1) JPS60150633A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243522A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd ドライエッチング装置
JPH01294880A (ja) * 1988-05-19 1989-11-28 Mitsubishi Electric Corp ドライエッチング装置
JPH03225824A (ja) * 1990-01-30 1991-10-04 Toshiba Corp 半導体基板の枚葉式表面処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5561026A (en) * 1978-10-30 1980-05-08 Chiyou Lsi Gijutsu Kenkyu Kumiai Gas plasma etching device
JPS57149748A (en) * 1981-03-12 1982-09-16 Anelva Corp Treating device for substrate
JPS593927A (ja) * 1982-06-29 1984-01-10 Fujitsu Ltd 薄膜のエツチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5561026A (en) * 1978-10-30 1980-05-08 Chiyou Lsi Gijutsu Kenkyu Kumiai Gas plasma etching device
JPS57149748A (en) * 1981-03-12 1982-09-16 Anelva Corp Treating device for substrate
JPS593927A (ja) * 1982-06-29 1984-01-10 Fujitsu Ltd 薄膜のエツチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01243522A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd ドライエッチング装置
JPH01294880A (ja) * 1988-05-19 1989-11-28 Mitsubishi Electric Corp ドライエッチング装置
JPH03225824A (ja) * 1990-01-30 1991-10-04 Toshiba Corp 半導体基板の枚葉式表面処理方法

Similar Documents

Publication Publication Date Title
EP0473594B1 (en) Method for depositing a layer on a substrate and also a processing system for that purpose
US6869500B2 (en) Method for processing a wafer and apparatus for performing the same
US8525139B2 (en) Method and apparatus of halogen removal
KR101100466B1 (ko) 기판 처리 장치
JP2600399B2 (ja) 半導体ウエーハ処理装置
JPH0522379B2 (ja)
US6534412B1 (en) Method for removing native oxide
JP3268394B2 (ja) 処理方法
JPH034459B2 (ja)
JPS60150633A (ja) プラズマエツチング装置のロ−ドロツク室
JP3207402B2 (ja) 半導体用熱処理装置および半導体基板の熱処理方法
JPH0344058A (ja) 半導体装置の製造方法および製造装置
JP3102826B2 (ja) 基板処理装置
JP2002100574A (ja) 基板処理装置
JPH05217918A (ja) 成膜処理装置
JP4083306B2 (ja) プラズマ処理後におけるリンス方法
JPH04254349A (ja) マルチチャンバプロセス装置
JPH05217919A (ja) 自然酸化膜除去装置
JPS6399533A (ja) シリコン窒化膜のドライエツチング方法及びドライエツチング装置
JP2799471B2 (ja) 減圧処理装置
JP2626782B2 (ja) 真空処理装置
JPH0239523A (ja) 半導体基板への成膜方法
JPH0471230A (ja) 半導体装置の製造方法
JPH028379A (ja) ドライエッチング装置
JP4503713B2 (ja) 真空成膜法の基板冷却方法