KR101100466B1 - 기판 처리 장치 - Google Patents

기판 처리 장치 Download PDF

Info

Publication number
KR101100466B1
KR101100466B1 KR1020077023337A KR20077023337A KR101100466B1 KR 101100466 B1 KR101100466 B1 KR 101100466B1 KR 1020077023337 A KR1020077023337 A KR 1020077023337A KR 20077023337 A KR20077023337 A KR 20077023337A KR 101100466 B1 KR101100466 B1 KR 101100466B1
Authority
KR
South Korea
Prior art keywords
chamber
hydrogen fluoride
wafer
processing
processing apparatus
Prior art date
Application number
KR1020077023337A
Other languages
English (en)
Other versions
KR20080084565A (ko
Inventor
시게키 도자와
유스케 무라키
다다시 이이노
다이스케 하야시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38188489&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101100466(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080084565A publication Critical patent/KR20080084565A/ko
Application granted granted Critical
Publication of KR101100466B1 publication Critical patent/KR101100466B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

챔버의 내면 등에 불화수소가 부착되는 것을 방지할 수 있는 기판 처리 장치를 제공한다.
기판(W)을 챔버 내에 수납하여 처리하는 장치에 있어서, 챔버(40) 내에 불화수소 가스를 공급하는 불화수소 가스 공급로(61)를 구비하고, 챔버(40) 내면의 일부 또는 전부는 표면 산화 처리가 실시되지 않은 Al 또는 Al 합금에 의해 형성되는 구성으로 하였다. 챔버(40)는 챔버 본체(51)의 상부 개구를 폐색하는 덮개(52)를 구비하고, 적어도 덮개(52)의 내면은 알루마이트 처리가 실시되지 않은 Al 또는 Al 합금에 의해 형성되는 구성으로 하였다.

Description

기판 처리 장치{SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판 처리 장치에 관한 것이다.
예컨대 반도체 디바이스의 제조 프로세스에 있어서, 반도체 웨이퍼(이하, 「웨이퍼」라고 함)의 표면에 존재하는 산화막[이산화실리콘(SiO2)]을 제거하는 처리가 알려져 있다(특허 문헌 1, 2, 3 참조.). 이러한 처리는, 웨이퍼가 수납된 챔버 내를 진공 상태에 가까운 저압 상태로 하고, 웨이퍼를 소정 온도로 온도 조절하면서, 챔버 내에 불화수소 가스(HF)와 암모니아 가스(NH3)의 혼합 가스를 공급하여, 산화막을 반응 생성물로 변질시킨 후, 이 반응 생성물을 가열하여 기화(승화)시킴으로써 웨이퍼로부터 제거하는 것이다.
통상, 이러한 처리를 행하는 기판 처리 장치의 챔버는 Al(알루미늄)에 의해 형성되고, 챔버의 내면에는 표면 산화 처리가 실시된다. 즉, 챔버의 표면을 강제적으로 산화시켜 산화피막[산화알루미늄(알루미나(Al2O3))의 피막(Anodized aluminum)]을 형성하고, 챔버의 내면을 산화피막으로 덮음으로써, 내면의 경도, 내식성 및 내구성을 향상시켜 챔버를 구성하는 Al을 부식 등으로부터 보호하고 있다.
[특허 문헌 1] 미국 특허 출원 공개 제2004/0182417호 명세서
[특허 문헌 2] 미국 특허 출원 공개 제2004/0184792호 명세서
[특허 문헌 3] 일본 특허 공개 제2005-39185호 공보
그러나, 종래의 기판 처리 장치에 있어서는, 불화수소 가스가 액화되어 챔버의 내면 등에 부착된 채로 잔류하기 쉬운 문제가 있었다. 이 때문에 불화수소가 챔버의 내면 등에 흡착됨으로써, 챔버 내의 불화수소의 농도나 압력이 저하되고, 반대로 불화수소가 챔버의 내면 등으로부터 방출됨으로써, 챔버 내의 불화수소의 농도나 압력이 상승하는 현상이 있었다. 이 경우, 챔버 내의 불화수소의 농도나 압력을 목표값으로 안정시킬 수 없어, 웨이퍼의 처리시에 얼룩이 발생하는 원인이 되었다.
또한, 불화수소는 부식성이 강하고 인체에 대해서도 유해하기 때문에, 챔버 외부에 누출시키지 않도록 해야 한다. 이 때문에 웨이퍼의 처리가 종료한 후는, 챔버 안을 강제 배기하고, 챔버 내에서 불화수소를 철저히 회수해야 하지만, 불화수소의 성분이 챔버의 내면 등에 부착되어 있으면, 챔버에 잔류되어 버리는 문제가 있었다. 이 부착된 불화수소를 챔버로부터 배출시키고자 하면, 강제 배기를 장시간 행해야 하기 때문에 비효율적이었다.
본 발명은 상기한 점에 감안하여 이루어진 것으로, 챔버의 내면 등에 불화수소가 부착되는 것을 방지할 수 있는 기판 처리 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에 의하면 기판을 챔버 내에 수납하여 처리하는 장치로서, 챔버 내에 불화수소 가스를 공급하는 불화수소 가스 공급로를 포함하고, 상기 챔버 내면의 일부 또는 전부가, 표면 산화 처리가 실시되지 않은 Al 또는 Al 합금에 의해 형성되는 것을 특징으로 하는 기판 처리 장치가 제공된다.
상기 챔버는 챔버 본체와, 상기 챔버 본체의 상부 개구를 폐색하는 덮개를 포함하고, 적어도 상기 덮개의 내면이, 상기 표면 산화 처리가 실시되지 않은 Al 또는 Al 합금에 의해 형성되는 구성으로 하여도 좋다. 또한, 상기 챔버 내에 대하여 기판을 반입 및 반출하기 위한 반입출구와, 상기 반입출구를 개폐하는 개폐 기구가 설치되고, 상기 개폐 기구는, 상기 챔버 내에 대향하는 내면이 상기 표면 산화 처리가 실시되지 않은 Al 또는 Al 합금에 의해 형성되는 구성으로 하여도 좋다. 또한, 상기 Al 또는 Al 합금에 의해 형성되는 지점의 표면 조도 Ra를 6.4 ㎛ 이하로 하여도 좋다. 보다 바람직하게는, 상기 Al 또는 Al 합금에 의해 형성되는 지점의 표면 조도 Ra를 1 ㎛ 이하로 하여도 좋다.
상기 챔버 내에 암모니아 가스를 공급하는 암모니아 가스 공급로를 설치하여도 좋다. 상기 챔버 안을 강제적으로 배기하는 배기로를 포함하여도 좋다.
상기 챔버 내에서 행해지는 처리는 기판 표면에 존재하는 이산화실리콘을 가열에 의해 기화시킬 수 있는 반응 생성물로 변질시키는 것이어도 좋다. 여기서, 기판 표면에 존재하는 이산화실리콘을 반응 생성물로 변질시키는 처리란, 예컨대 COR(Chemical Oxide Removal) 처리(화학적 산화물 제거 처리)이다. COR 처리는, 할로겐 원소를 함유하는 가스와 염기성 가스를 처리 가스로서 기판에 공급함으로써, 기판 상(上)의 산화막과 처리 가스의 가스 분자를 화학 반응시켜 반응 생성물을 생성시키는 것이다. 할로겐 원소를 함유하는 가스란 예컨대 불화수소 가스(HF)이고, 염기성 가스란 예컨대 암모니아 가스(NH3)이며, 이 경우, 주로 플루오로규산암모늄[(NH4)2SiF6]이나 수분(H2O)을 포함하는 반응 생성물이 생성된다.
본 발명에 의하면, 챔버 내에 불화수소가 부착된 채로 잔류하는 것을 방지할 수 있다. 챔버 내의 불화수소의 농도나 압력을 목표값으로 안정시킬 수 있다. 웨이퍼의 처리시에 얼룩이 발생하는 것을 방지할 수 있다. 챔버 내의 불화수소를 신속히 배출할 수 있다.
도 1은 Si층을 에칭 처리하기 전의 웨이퍼의 표면 구조를 도시한 개략 종단면도이다.
도 2는 Si층을 에칭 처리한 후의 웨이퍼 표면의 구조를 도시한 개략 종단면도이다.
도 3은 처리 시스템의 개략 평면도이다.
도 4는 PHT 처리 장치의 구성을 도시한 개략 종단면도이다.
도 5는 COR 처리 장치의 구성을 도시한 설명도이다.
도 6은 COR 처리 장치의 챔버의 구성을 도시한 개략 종단면도이다.
도 7은 COR 처리 후의 웨이퍼의 표면 상태를 도시한 개략 종단면도이다.
도 8은 PHT 처리 후의 웨이퍼의 표면 상태를 도시한 개략 종단면도이다.
도 9는 SiGe층 성막 처리 후의 웨이퍼의 표면의 상태를 도시한 개략 종단면도이다.
도 10은 다른 실시형태에 따른 처리 시스템의 개략 평면도이다.
도 11은 공통 반송실 주위에 6대의 처리 장치를 설치한 처리 시스템의 설명도이다.
도 12는 실험 1의 실험 결과를 나타낸 그래프이다.
도 13은 실험 2의 시험체 A에 관한 실험 결과를 나타낸 그래프이다.
도 14는 실험 2의 시험체 C에 관한 실험 결과를 나타낸 그래프이다.
도 15는 실험 3의 실험 결과를 나타낸 그래프이다.
도 16은 실험 4의 시험체 A에 관한 실험 결과를 나타낸 그래프이다.
도 17은 실험 4의 시험체 C에 관한 실험 결과를 나타낸 그래프이다.
도 18은 황산경질알루마이트로 이루어지는 시험편 1, OGF 알루마이트로 이루어지는 시험편 2, 경면 가공(OMCP)을 실시한 Al으로 이루어지는 시험편 3, 절삭 Al으로 이루어지는 시험편 4에서, 불화수소의 흡착량을 비교한 표 1이다.
부호의 설명
W: 웨이퍼
1: 처리 시스템
5: COR 처리 장치
40: 챔버
41: 처리실
51: 챔버 본체
52: 덮개
61: 불화수소 가스 공급로
62: 암모니아 가스 공급로
85: 배기로
이하, 본 발명의 적합한 실시형태를 설명한다. 우선, 본 실시형태에 따른 처리 방법에 의해 처리되는 기판인 웨이퍼의 구조에 대해서 설명한다. 도 1은 에칭 처리 전의 웨이퍼(W)의 개략 단면도이고, 웨이퍼(W) 표면(디바이스 형성면)의 일부분을 도시하고 있다. 웨이퍼(W)는, 예컨대 대략 원반형으로 형성된 박판형을 이루는 실리콘 웨이퍼이고, 그 표면에는 웨이퍼(W)의 기재인 Si(실리콘)층(150), 층간 절연층으로서 이용되는 산화층(이산화실리콘: SiO2)(151), 게이트 전극으로서 이용되는 Poly-Si(다결정 실리콘)층(152), 및 절연체로 이루어지는 측벽부(사이드월)로서 예컨대 TEOS[테트라에틸오르토실리케이트: Si(OC2H5)4]층(153)으로 이루어지는 구조가 형성되어 있다. Si층(150)의 표면(상면)은 대략 평탄면으로 되어 있고, 산화층(151)은 Si층(150)의 표면을 덮도록 적층되어 있다. 또한 이 산화층(151)은, 예컨대 확산로에 의해 열 CVD 반응으로 성막된다. Poly-Si층(152)은 산화층(151)의 표면상에 형성되어 있고, 또한 Poly-Si층(152)은 소정의 패턴 형상을 따라 에칭되어 있다. 산화층(151)은 일부분이 Poly-Si층(152)에 의해서 덮이고, 다른 일부분은 노출된 상태로 되어 있다. TEOS층(153)은 Poly-Si층(152)의 양 측면을 덮도록 형성되어 있다. 도시한 예에서는, Poly-Si층(152)은 대략 직사각형의 단면 형상을 가지며, 도 1에 있어서 앞쪽으로부터 안쪽을 향하는 방향으로 연장되어 설치된 가늘고 긴 각주형으로 형성되어 있고, TEOS층(153)은, Poly-Si층(152)의 좌우 양측면에 있어서, 각각 앞쪽으로부터 안쪽을 향하는 방향을 따라, 또한 Poly-Si층(152)의 하측 가장자리로부터 상측 가장자리까지 덮도록 설치되어 있다. 그리고 Poly-Si층(152)과 TEOS층(153)의 좌우 양측에 있어서, 산화층(151)의 표면이 노출된 상태로 되어 있다.
도 2는 에칭 처리 후의 웨이퍼(W)의 상태를 도시하고 있다. 웨이퍼(W)는 도 1에 도시한 바와 같이 Si층(150) 상에 산화층(151), Poly-Si층(152), TEOS층(153) 등이 형성된 후, 예컨대 드라이 에칭이 실시된다. 이에 따라, 도 2에 도시하는 바와 같이, 웨이퍼(W) 표면에서는, Poly-Si층(152)과 TEOS층(153)의 좌우 양측에 있어서 노출되어 있던 산화층(151), 및 그 산화층(151)에 의해 덮여 있던 Si층(150)의 일부가 제거된다. 즉, Poly-Si층(152)과 TEOS층(153)의 좌우 양쪽 외측에, 에칭에 의해 생긴 오목부(155)가 각각 형성된다. 오목부(155)는 산화층(151)의 하면의 높이로부터 Si층(150) 안까지 함몰하도록 형성되고, 오목부(155)의 내면에 있어서는, Si층(150)이 노출된 상태가 된다. Si층(150)은 산화되기 쉽기 때문에, 이와 같이 오목부(155)에 있어서 노출된 Si층(150) 표면에 대기중의 산소가 부착되면, 오목부(155)의 내면에 자연 산화막(이산화실리콘: SiO2)(156)이 형성된다.
다음에, 에칭 후의 웨이퍼(W)에 대하여 COR 처리와 PHT(Post Heat Treatment) 처리를 행하는 처리 시스템에 대해서 설명한다. 또한 COR 처리는, 할로겐 원소를 함유하는 가스와 염기성 가스를 처리 가스로서 웨이퍼에 공급함으로써, 웨이퍼(W) 상에 부착된 자연 산화막과 처리 가스의 가스 분자를 화학 반응시켜, 반응 생성물을 생성시키는 것이다. 할로겐 원소를 함유하는 가스란 예컨대 불화수소 가스이고, 염기성 가스란 예컨대 암모니아 가스이며, 이 경우 주로 플루오로규산암모늄을 함유하는 반응 생성물이 생성된다. PHT 처리는, COR 처리가 실시된 후의 웨이퍼를 가열하여 COR 처리에 의한 반응 생성물을 기화시키는 처리이다.
도 3에 도시하는 처리 시스템(1)은, 웨이퍼(W)를 처리 시스템(1)에 대하여 반입 및 반출시키는 반입출부(2), 반입출부(2)에 인접하게 설치된 2개의 로드록실(3), 각 로드록실(3)에 각각 인접하게 설치되고, 웨이퍼(W)에 대하여 PHT 처리를 행하는 PHT 처리 장치(4), 각 PHT 처리 장치(4)에 각각 인접하게 설치되며, 웨이퍼(W)에 대하여 COR 처리를 행하는 본 실시형태에 따른 기판 처리 장치(진공 처리 장치)로서의 COR 처리 장치(5)를 구비하고 있다. 각 로드록실(3)에 대하여 각각 연결된 PHT 처리 장치(4), COR 처리 장치(5)는 로드록실(3)측으로부터 이 순서대로 일직선상에 나열하여 설치되어 있다.
반입출부(2)는, 예컨대 대략 원반 형상을 이루는 웨이퍼(W)를 반송하는 제1 웨이퍼 반송 기구(11)가 내부에 설치된 반송실(12)을 갖고 있다. 웨이퍼 반송 기구(11)는, 웨이퍼(W)를 대략 수평으로 유지하는 2개의 반송 아암(11a, 11b)을 갖고 있다. 반송실(12)의 측방에는 웨이퍼(W)를 복수매 나열하여 수용 가능한 캐리어(C) 를 적재하는 적재대(13)가 예컨대 3개 구비되어 있다. 또한 웨이퍼(W)를 회전시켜 편심량을 광학적으로 구하여 정렬하는 오리엔터(14)가 설치되어 있다.
이러한 반입출부(2)에 있어서, 웨이퍼(W)는, 반송 아암(11a, 11b)에 의해 유지되고, 웨이퍼 반송 장치(11)의 구동에 의해 대략 수평면 내에서 회전 및 직진 이동, 또한 승강됨으로써, 원하는 위치에 반송된다. 그리고 적재대(10) 상의 캐리어(C), 오리엔터(14), 로드록실(3)에 대하여 각각 반송 아암(11a, 11b)이 진퇴됨으로써, 반입출되도록 되어 있다.
각 로드록실(3)은 반송실(12)과의 사이에 각각 게이트 밸브(16)가 구비된 상태로 반송실(12)에 각각 연결되어 있다. 각 로드록실(3) 내에는, 웨이퍼(W)를 반송하는 제2 웨이퍼 반송 기구(17)가 설치되어 있다. 웨이퍼 반송 기구(17)는 웨이퍼(W)를 대략 수평으로 유지하는 반송 아암(17a)을 갖고 있다. 또한, 로드록실(3)은 탈기 가능하게 되어 있다.
이러한 로드록실(3)에 있어서, 웨이퍼(W)는 반송 아암(17a)에 의해 유지되고, 웨이퍼 반송 기구(17)의 구동에 의해 대략 수평면 내에서 회전 및 직진 이동, 또한 승강됨으로써 반송된다. 그리고 각 로드록실(3)에 대하여 종렬로 연결된 PHT 처리 장치(4)에 대하여 반송 아암(17a)이 진퇴됨으로써, PHT 처리 장치(4)에 대하여 웨이퍼(W)가 반입출된다. 또한 각 PHT 처리 장치(4)를 통해 COR 처리 장치(5)에 대하여, 반송 아암(17a)이 진퇴됨으로써, COR 처리 장치(5)에 대하여 웨이퍼(W)가 반입출되도록 되어 있다.
PHT 처리 장치(4)는 웨이퍼(W)를 수납하는 밀폐 구조의 처리실(처리 공 간)(21)을 구비하고 있다. 또한, 도시하지는 않지만, 웨이퍼(W)를 처리실(21) 내에 반입 및 반출시키기 위한 반입출구가 마련되어 있고, 이 반입출구를 개폐하는 게이트 밸브(22)가 설치되어 있다. 처리실(21)은 로드록실(3)과의 사이에 각각 게이트 밸브(22)가 구비된 상태로, 로드록실(3)에 연결되어 있다.
도 4에 도시하는 바와 같이, PHT 처리 장치(4)의 처리실(21) 내에는, 웨이퍼(W)를 대략 수평으로 하여 적재시키는 적재대(23)가 설치되어 있다. 또한 처리실(21)에 예컨대 질소 가스(N2) 등의 불활성 가스를 가열하여 공급하는 공급로(25)를 구비한 공급 기구(26), 처리실(21)을 배기하는 배기로(27)를 구비한 배기 기구(28)가 구비되어 있다. 공급로(25)는 질소 가스의 공급원(30)에 접속되어 있다. 또한, 공급로(25)에는 공급로(25)의 개폐 동작 및 질소 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(31)가 설치되어 있다. 배기로(27)에는, 개폐 밸브(32), 강제 배기를 행하기 위한 배기 펌프(33)가 설치되어 있다.
도 5 및 도 6에 도시하는 바와 같이, COR 처리 장치(5)는 밀폐 구조의 챔버(40)를 구비하고 있고, 챔버(40)의 내부는, 웨이퍼(W)를 수납하는 처리실(처리 공간)(41)로 되어 있다. 챔버(40) 내부에는 웨이퍼(W)를 대략 수평으로 한 상태로 적재시키는 적재대(42)가 설치되어 있다. 또한, COR 처리 장치(5)에는 처리실(41)에 가스를 공급하는 공급 기구(43), 처리실(41) 안을 배기하는 배기 기구(44)가 설치되어 있다.
챔버(40)는 챔버 본체(51)와 덮개(52)에 의해 구성되어 있다. 챔버 본체(51) 는 바닥부(51a) 및 대략 원통 형상의 측벽부(51b)를 구비하고 있다. 측벽부(51b)의 하부는 바닥부(51a)에 의해서 폐색되고, 측벽부(51b)의 상부는 개구로 되어 있다. 이 상부 개구는 덮개(52)에 의해 폐색되도록 되어 있다.
도 6에 도시하는 바와 같이, 측벽부(51b)에는 웨이퍼(W)를 처리실(41) 내에 반입 및 반출시키기 위한 반입출구(53)가 마련되어 있고, 이 반입출구(53)를 개폐하는 개폐 기구로서의 게이트 밸브(54)가 설치되어 있다. 처리실(41)은 PHT 처리 장치(4)의 처리실(21)과의 사이에 게이트 밸브(54)가 구비된 상태로, 처리실(21)에 연결되어 있다.
덮개(52)는 덮개 본체(52a)와, 처리 가스를 토출시키는 샤워 헤드(52b)를 구비하고 있다. 샤워 헤드(52b)는 덮개 본체(52a)의 하부에 부착되어 있고, 샤워 헤드(52b)의 하면은 덮개(52)의 내면(하면)으로 되어 있다. 또한, 샤워 헤드(52b)는 챔버(40)의 천장부를 구성하고, 적재대(42)의 위쪽에 설치되어 있으며, 적재대(42) 상의 웨이퍼(W)에 대하여 위쪽으로부터 각종 가스를 공급하도록 되어 있다. 샤워 헤드(52b)의 하면에는 가스를 토출하는 복수의 토출구(52c)가 하면 전체에 개구되어 있다.
적재대(42)는 평면에서 봤을 때 대략 원형을 이루고 있고, 바닥부(51a)에 고정되어 있다. 적재대(42)의 내부에는, 적재대(42)의 온도를 조절하는 온도 조절기(55)가 설치되어 있다. 온도 조절기(55)는, 예컨대 온도 조절용 액체(예컨대 물 등)가 순환되는 관로를 구비하고 있고, 이러한 관로 내에 흐르는 액체와 열 교환이 행해짐으로써, 적재대(42)의 온도가 조절되어 적재대(42) 상의 웨이퍼(W)의 온도가 조절되고 있다.
도 5에 도시하는 바와 같이, 공급 기구(43)는 전술한 샤워 헤드(52b), 처리실(41)에 할로겐 원소를 함유하는 처리 가스로서 불화수소 가스(HF)를 공급하는 불화수소 가스 공급로(61), 처리실(41)에 염기성 가스로서 암모니아 가스(NH3)를 공급하는 암모니아 가스 공급로(62), 처리실(41)에 불활성 가스로서 아르곤 가스(Ar)를 공급하는 아르곤 가스 공급로(63), 처리실(41)에 불활성 가스로서 질소 가스(N2)를 공급하는 질소 가스 공급로(64)를 구비하고 있다. 불화수소 가스 공급로(61), 암모니아 가스 공급로(62), 아르곤 가스 공급로(63), 질소 가스 공급로(64)는 샤워 헤드(52b)에 접속되어 있고, 처리실(41)에는 샤워 헤드(52b)를 통해 불화수소 가스, 암모니아 가스, 아르곤 가스, 질소 가스가 확산되도록 토출되어 있다.
불화수소 가스 공급로(61)는 불화수소 가스의 공급원(71)에 접속되어 있다. 또한, 불화수소 가스 공급로(61)에는, 불화수소 가스 공급로(61)의 개폐 동작 및 불화수소 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(72)가 설치되어 있다. 암모니아 가스 공급로(62)는 암모니아 가스의 공급원(73)에 접속되어 있다. 또한, 암모니아 가스 공급로(62)에는 암모니아 가스 공급로(62)의 개폐 동작 및 암모니아 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(74)가 개재 설치되어 있다. 아르곤 가스 공급로(63)는 아르곤 가스의 공급원(75)에 접속되어 있다. 또한, 아르곤 가스 공급로(63)에는 아르곤 가스 공급로(63)의 개폐 동작 및 아르곤 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(76)가 개재 설치되어 있다. 질소 가스 공급 로(64)는 질소 가스의 공급원(77)에 접속되어 있다. 또한, 질소 가스 공급로(64)에는, 질소 가스 공급로(64)의 개폐 동작 및 질소 가스의 공급 유량의 조절이 가능한 유량 조정 밸브(78)가 개재 설치되어 있다.
배기 기구(44)는 개폐 밸브(82), 강제 배기를 행하기 위한 배기 펌프(83)가 설치된 배기로(85)를 구비하고 있다. 배기로(85)의 단부 개구는 바닥부(51a)에 개구되어 있다.
COR 처리 장치(5)를 구성하는 챔버(40), 적재대(42) 등의 각종 구성 부품의 재질로서는, Al이 이용되고 있다. 통상, 챔버(40)의 내면[챔버 본체(51)의 내면, 샤워 헤드(52b)의 하면 등]에는 표면 산화 처리가 실시되지만, 본 실시형태에 있어서는 표면 산화 처리가 실시되지 않고, 순 Al이 그대로 노출된 상태로 되어 있다. 즉, 불화수소를 흡착하기 쉬운 산화피막이 없는 상태로 되어 있다. 이 경우, 챔버(40) 내에 공급된 불화수소 가스가 챔버(40) 내면에 부착된 채로 잔류하는 것을 방지할 수 있다. 또한, 표면 산화 처리에 의해 형성된 산화피막은 표면에 무수한 작은 구멍이 존재하는 다공성형으로 되어 있고, 이 작은 구멍에 불화수소 가스의 성분이 부착된 채 잔류하기 때문에, 산화피막에 불화수소가 흡착되기 쉽다고 생각된다. 이에 대하여, 순 Al의 표면은 원활한 면으로 되어 있기 때문에, 불화수소가 잘 잔류하지 않는다고 생각된다. 또한, 이와 같은 불화수소의 잔류는, Al이 그대로 노출되어 있는 챔버(40) 내면[챔버 본체(51)의 내면, 샤워 헤드(52b)의 하면 등에서 Al으로 구성한 부분의 내면]의 표면 조도 Ra를 작게 함으로써, 더 억제할 수 있다. 이 경우, 표면 조도 Ra는 챔버(40) 내면(Al으로 구성한 부분의 내면)의 산술 평균 거칠기 Ra(Ra=(1/L)∫O L｜f(x)｜dx)로 정의된다. 이러한 표면 조도 Ra를 예컨대 6.4 ㎛ 이하, 보다 바람직하게는 1 ㎛ 이하로 함으로써, 불화수소의 잔류를 보다 확실하게 억제할 수 있게 된다.
한편, 적재대(42)를 구성하는 Al 표면에 있어서는, 웨이퍼(W)가 적재되는 것 등에 의해 마찰이나 충격을 받을 우려가 있기 때문에, 표면 산화 처리를 실시하는 것이 바람직하다. 즉, 적재대(42)의 표면을 강제적으로 산화시킴으로써 산화피막(Al2O3)을 형성하고, 이 산화피막에 의해 Al의 외면을 덮는 것이 바람직하다. 이와 같이 하면, 적재대(42)의 외면의 경도, 내식성 및 내구성을 향상시켜, 적재대(42)를 구성하는 Al을 부식이나 충격 등으로부터 보호할 수 있다.
다음에, 이상과 같이 구성된 처리 시스템(1)에 있어서의 웨이퍼(W)의 처리 방법에 대해서 설명한다. 우선, 도 1에 도시한 바와 같이 Si층(150), 산화층(151), Poly-Si층(152), TEOS층(153)을 갖는 웨이퍼(W)가 드라이 에칭 장치 등에 의해 에칭 처리되고, 도 2에 도시하는 바와 같이, Si층(150)이 노출된 오목부가 형성된다. 이러한 드라이 에칭 처리 후의 웨이퍼(W)가 캐리어(C) 내에 수납되어 처리 시스템(1)에 반송된다.
처리 시스템(1)에 있어서는, 도 3에 도시하는 바와 같이, 복수매의 웨이퍼(W)가 수납된 캐리어(C)가 적재대(13) 상에 적재되고, 웨이퍼 반송 기구(11)에 의해 캐리어(C)로부터 1장의 웨이퍼(W)가 취출되어 로드록실(3)에 반입된다. 로드록실(3)에 웨이퍼(W)가 반입되면 로드록실(3)이 밀폐되고 감압된다. 그 후, 게이트 밸브(22, 54)가 개방되고, 로드록실(3)과, 대기압에 대하여 각각 감압된 PHT 처리 장치(4)의 처리실(21), COR 처리 장치(5)의 처리실(41)이 서로 연통된다. 웨이퍼(W)는, 웨이퍼 반송 기구(17)에 의해 로드록실(3)로부터 반출되고, 처리실(21)의 반입출구(도시 생략), 처리실(21), 반입출구(53) 안을 이 순서대로 통과하도록 직진 이동되어 처리실(41)에 반입된다.
처리실(41)에 있어서, 웨이퍼(W)는 표면(디바이스 형성면)을 상면으로 한 상태로, 웨이퍼 반송 기구(17)의 반송 아암(17a)으로부터 적재대(42)에 전달된다. 웨이퍼(W)가 반입되면 반입출구(53)가 폐쇄되고 처리실(41)이 밀폐된다.
처리실(41)이 밀폐된 후, 처리실(41)에는 암모니아 가스 공급로(62), 아르곤 가스 공급로(63), 질소 가스 공급로(64)로부터 각각 암모니아 가스, 아르곤 가스, 질소 가스가 공급된다. 또한, 온도 조절기(55)에 의해서 웨이퍼(W)의 온도가 소정의 목표값(예컨대 약 25℃ 정도)으로 조절된다.
그 후, 불화수소 가스 공급로(61)로부터 처리실(41)에 불화수소 가스가 공급된다. 여기서 처리실(41)에는, 미리 암모니아 가스가 공급되어 있기 때문에, 불화수소 가스를 공급함으로써, 처리실(41)의 분위기는 불화수소 가스와 암모니아 가스를 함유하는 처리 분위기가 되고, 웨이퍼(W)에 대하여 COR 처리가 시작된다.
또한, 불화수소 가스를 공급하기 전에, 처리실(41)의 압력을 감압하여 소정의 압력으로 안정시켜 두면, 처리 분위기의 압력을 안정시키기 쉽고, 또한 처리 분위기중의 불화수소 가스나 암모니아 가스의 농도의 균일성을 양호하게 할 수 있다. 따라서, 웨이퍼(W)의 처리시에 얼룩을 방지할 수 있다. 또한, 불화수소 가스는 액 화하기 쉬운 챔버(40)의 내면 등에 부착하기 쉽다고 하는 성질이 있지만, COR 처리 직전에 공급함으로써, 이와 같은 문제가 발생하는 것을 억제할 수 있다.
처리실(41) 내의 저압 상태의 처리 분위기에 의해서, 웨이퍼(W)의 오목부(155) 표면에 존재하는 자연 산화막(156)은, 불화수소 가스의 분자 및 암모니아 가스의 분자와 화학 반응하여, 반응 생성물로 변질된다(도 7 참조). COR 처리중에는 처리실(41)의 분위기가 대기압보다 감압된 일정한 압력[예컨대 약 0.1 Torr(약 13.3 Pa) 정도]으로 유지되도록 한다.
반응 생성물로서는, 플루오로규산암모늄이나 수분 등이 생성되지만, 생성된 수분은 웨이퍼(W)의 표면으로부터 확산되지 않고, 반응 생성물[반응 생성물로 변질된 자연 산화막(156)] 중에 가둬지며, 웨이퍼(W) 표면에 유지된 상태가 된다. 또한, 챔버(40)의 내면은, 표면 산화 처리가 실시되지 않고, Al이 노출된 상태로 되어 있지만, 반응에 의해 생긴 수분은 반응 생성물[반응 생성물로 변질된 자연 산화막(156)]로부터 확산되지 않기 때문에 챔버(40) 내면에 접촉하지 않는다. 따라서 Al이 노출된 상태에서도 수분에 의해 챔버(40) 내면을 구성하는 Al이 부식될 우려는 없다.
또한, 챔버(40)의 내면에는, 불화수소를 흡착하기 쉬운 다공성형의 산화피막이 실질적으로 존재하지 않기 때문에, 처리실(41)의 처리 분위기중의 불화수소가 챔버(40) 내면에 흡착되는 것을 방지할 수 있다. 따라서 처리 분위기중의 불화수소 가스의 농도나 압력이 저하되는 것을 방지할 수 있다. 또한, 챔버(40)의 내면에 불화수소가 잘 축적되지 않기 때문에, 불화수소가 챔버(40)의 내면으로부터 처리 분 위기중에 방출되지도 않는다. 따라서 처리 분위기중의 불화수소 가스의 농도나 압력이 상승하는 것을 방지할 수 있다. 즉, 처리실(41)의 불화수소 가스의 농도나 압력이 증감하거나 불균일하게 되는 것을 방지할 수 있고, 처리 분위기를 양호하게 안정시킬 수 있다. 따라서 웨이퍼(W)의 처리시에 얼룩이 발생하는 것을 방지할 수 있고, 웨이퍼(W)를 확실하게 처리할 수 있다.
COR 처리가 종료되면, 처리실(41)이 강제 배기되어 감압된다. 이에 따라, 불화수소 가스나 암모니아 가스가 처리실(41)로부터 강제적으로 배출된다. 이 때, 챔버(40)의 내면은 순 Al으로 되어 있고, 불화수소가 챔버(40)의 내면에 잘 잔류하지 않기 때문에, 불화수소의 성분을 처리실(41)로부터 원활하면서 신속하게 배출시킬 수 있다. 따라서 불화수소가 챔버(40)의 외부에 누출되는 것을 확실하게 방지할 수 있어 안전하다. 또한 COR 처리 후의 강제 배기에 필요한 시간이 짧아 작업 처리량의 향상을 도모할 수 있다.
강제 배기가 종료되면, 반입출구(53)가 개구되고, 웨이퍼(W)는 웨이퍼 반송 기구(17)에 의해 처리실(41)로부터 반출되며, PHT 처리 장치(4)의 처리실(21)에 반입된다.
PHT 처리 장치(4)에 있어서, 웨이퍼(W)는 표면을 상면으로 한 상태로 처리실(21) 내에 적재된다. 웨이퍼(W)가 반입되면 처리실(21)이 밀폐되고, PHT 처리가 시작된다. PHT 처리에서는, 처리실(21) 안이 배기되면서, 고온의 가열 가스가 처리실(21) 내에 공급되고, 처리실(21) 안이 승온된다. 이에 따라, 상기 COR 처리에 의해서 생긴 반응 생성물[반응 생성물로 변질된 자연 산화막(156)]이 가열되어 기화되고, 오목부(155)의 내면으로부터 제거되며, Si층(150) 표면이 노출된다(도 8 참조). 이와 같이, COR 처리 후, PHT 처리를 행함으로써, 웨이퍼(W)를 드라이 세정할 수 있고, 자연 산화막(156)을 드라이 에칭하도록 하여 Si층(150)의 표면으로부터 제거할 수 있다.
PHT 처리가 종료되면, 가열 가스의 공급이 정지되고, PHT 처리 장치(4)의 반입출구가 개방된다. 그 후 웨이퍼(W)는 웨이퍼 반송 기구(17)에 의해 처리실(21)로부터 반출되고, 로드록실(3)에 복귀된다.
그리고, 로드록실(3)이 밀폐된 후, 로드록실(3)과 반송실(12)이 연통된다. 그리고 웨이퍼 반송 기구(11)에 의해서, 웨이퍼(W)가 로드록실(3)로부터 반출되고, 적재대(13) 상의 캐리어(C)에 복귀된다. 이상과 같이 하여, 처리 시스템(1)에 있어서의 일련의 공정이 종료한다.
또한, 처리 시스템(1)에 있어서 COR 처리, PHT 처리가 종료한 후의 웨이퍼(W)는 다른 처리 시스템에 있어서, 에피텍셜 성장 장치에 반입되고, SiGe의 성막 처리가 행해진다. 성막 처리에 있어서는, 처리실(34) 내에 공급되는 반응 가스와 웨이퍼(W)의 오목부(155)에 있어서 노출된 Si층(150)이 화학 반응함으로써, 오목부(155)에 SiGe층(157)이 에피텍셜 성장한다(도 9 참조). 여기서, 전술한 COR 처리와 PHT 처리에 의해 오목부(155)에 있어서 노출되어 있는 Si층(150)의 표면으로부터는 자연 산화막(156)이 제거되어 있기 때문에, SiGe층(157)은 Si층(150)의 표면을 베이스로 하여 적합하게 성장된다. 이와 같이 하여, 양측 오목부(155)에 SiGe층(157)이 각각 형성되면, Si층(150)으로서는, SiGe층(157)에 의해 끼워진 부분이 양측으로부터 압축 응력을 받는다. 즉, Poly-Si층(152) 및 산화층(151)의 아래쪽에 있어서, SiGe층(157)에 의해 끼워진 부분에, 압축 왜곡을 갖는 왜곡 Si층(158)이 형성된다.
이러한 처리 시스템(1)의 COR 처리 장치(5)에 의하면, 챔버(40) 내면에 표면 산화 처리에 의한 산화피막이 형성되지 않기 때문에, 챔버(40) 내면에 불화수소가 부착된 채로 잔류하는 것을 방지할 수 있다. 이 경우, 챔버(40) 내면(표면 산화 처리를 실시하지 않고 Al인 채로 하는 부분)의 표면 조도 Ra를 6.4 ㎛ 이하, 보다 바람직하게는, 1 ㎛ 이하로 함으로써, 불화수소의 잔류를 보다 확실하게 억제할 수 있게 된다. 이에 따라, 챔버(40) 내의 불화수소의 농도나 압력을 목표값으로 안정시킬 수 있고, 웨이퍼(W)의 처리시에 얼룩을 방지할 수 있다. 따라서, 웨이퍼(W) 처리의 신뢰성을 향상시킬 수 있다. 또한 챔버(40) 내면에 불화수소가 잔류하지 않고, 처리실(41)로부터 불화수소를 신속히 배출할 수 있기 때문에, 작업 처리량이 향상한다. 또한 불화수소의 배출을 확실하게 행할 수 있기 때문에, 안전성이 높다.
이상, 본 발명의 적합한 실시형태에 대해서 설명하였지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자이면, 특허청구범위에 기재된 기술적 사상의 범주 내에서 각종 변경예 또는 수정예로 예상할 수 있는 것은 명백하고, 이들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
예컨대 이상의 실시형태에서는, 불화수소를 공급하여 기판을 처리하는 기판 처리 장치로서, COR 처리 장치(5)를 예시하였지만, 본 발명은 이러한 장치에 한정되지 않고, 다른 기판 처리 장치, 예컨대 기판에 대하여 산화막의 에칭 처리 등을 행하는 기판 처리 장치에 적용할 수도 있다. 또한 기판은 반도체 웨이퍼에 한정되지 않고, 예컨대 LCD 기판용 유리, CD 기판, 프린트 기판, 세라믹 기판 등이어도 좋다.
챔버(40)에 있어서 표면 산화 처리를 실시하지 않고 순 Al인 채로 하는 부분은 이상의 실시형태에 나타낸 지점에 한정되지 않는다. 예컨대 게이트 밸브(54)의 내면[챔버(40)의 내측에 대향하는 면]을 순 Al으로 하여도 좋다. 또한, 예컨대 덮개(52)의 하면[샤워 헤드(52b)의 하면]만을 순 Al으로 하고, 챔버 본체(51)의 내면에는 표면 산화 처리를 실시하여도 좋다. 또는 챔버 본체(51)의 내면을 순 Al으로 하고, 덮개(52)의 하면에는 표면 산화 처리를 실시하여도 좋다. 이 경우도 챔버(40)의 내면 전체에 표면 산화 처리를 실시한 경우보다, 불화수소의 흡착량을 저감할 수 있어 효과적이다.
또한, 챔버(40)를 구성하는 재질은 Al으로 하였지만, Al을 주성분으로 하는 Al 합금이어도 좋다. 표면 산화 처리를 실시하지 않는 순 Al 합금의 표면은, 원활한 면으로 되어 있고, 불화수소가 잘 잔류하지 않는다고 생각된다. 따라서 이 경우도, 챔버(40) 내면의 일부 또는 전부를 표면 산화 처리를 실시하지 않는 순 Al 합금으로 함으로써, 불화수소의 흡착량을 저감할 수 있다.
불화수소 외에 처리실(41)에 공급되는 가스의 종류는, 이상의 실시형태에 나타낸 조합에는 한정되지 않는다. 예컨대 처리실(41)에 공급되는 불활성 가스는 아르곤 가스뿐이어도 좋다. 또한 이러한 불활성 가스는, 그 외의 불활성 가스, 예컨대 헬륨 가스(He), 크세논 가스(Xe) 중 어느 것이라도 좋고, 또는 아르곤 가스, 질 소 가스, 헬륨 가스, 크세논 가스 중 2 종류 이상의 가스를 혼합한 것이어도 좋다.
또한, 처리 시스템(1)의 구조도, 이상의 실시형태에 나타낸 것에는 한정되지 않는다. 예컨대, COR 처리 장치, PHT 처리 장치 외에, 에피텍셜 성장 장치를 구비한 처리 시스템이어도 좋다. 예컨대 도 10에 도시하는 처리 시스템(90)과 같이, 웨이퍼 반송 기구(91)를 구비한 공통 반송실(92)을, 반송실(12)에 대하여 로드록실(93)을 통해 연결시키고, 이 공통 반송실(92) 주위에, COR 처리 장치(95), PHT 처리 장치(96), 에피텍셜 성장 장치(97)를 배치한 구성으로 하여도 좋다. 이 처리 시스템(90)에 있어서는, 웨이퍼 반송 기구(91)에 의해서, 로드록실(92), COR 처리 장치(95), PHT 처리 장치(96), 에피텍셜 성장 장치(97)에 대하여 웨이퍼(W)를 각각 반입 및 반출시키도록 되어 있다. 공통 반송실(92) 안은 탈기 가능하게 되어 있다. 즉, 공통 반송실(92) 안을 진공 상태로 함으로써, PHT 처리 장치(96)로부터 반출된 웨이퍼(W)를 대기중의 산소에 접촉시키지 않고, 에피텍셜 성장 장치(97)에 반입할 수 있다. 따라서 PHT 처리 후의 웨이퍼(W)에 자연 산화막이 재부착되는 것을 방지할 수 있고, 에피텍셜 성장을 적합하게 행할 수 있다. 또한 예컨대, 도 11에 도시하는 바와 같이, 공통 반송실(트랜스퍼 챔버)(99) 주위에 6대의 처리 장치(100 내지 105)를 설치한 처리 시스템(106)에 대해서 본 발명을 적용하는 것도 가능하다. 처리 시스템에 설치하는 처리 장치의 대수, 배치는 임의적이다.
실시예
(실험 1)
본 발명자들은, 이하와 같은 챔버(40)의 3개의 시험체 A, B, C에 대해서, 불화수소 가스를 공급하였을 때의 처리실(41) 내의 압력 변화를 조사하는 실험을 하였다. 시험체 A는 Al제 챔버(40)의 내면 전체에 표면 산화 처리가 실시된 챔버(40)이며 사용하지 않은 것으로 하였다. 시험체 B는 챔버 본체(51)의 내면에 표면 산화 처리가 실시되고, 덮개(52)의 하면[샤워 헤드(52b)의 하면]은 순 Al 그대로인 챔버(40)이며 사용하지 않은 것으로 하였다. 시험체 C는 챔버(40)의 내면 전체를 순 Al으로 한 챔버(40)이고 사용하지 않은 것으로 하였다. 상기와 같은 각 시험체 내에 있어서, 처리실(41) 내의 압력을 조정하면서 처리실(41)에 불화수소 가스를 공급하고, 처리실(41) 내의 압력을 약 5 Torr(약 6.67×102 Pa)로 하여, 불화수소 가스의 공급을 정지시켜, 처리실(41) 안을 밀폐 상태로 하며, 그대로 수분간 방치하고, 처리실(41) 내의 압력 변화를 측정하였다. 그 결과를 도 12의 그래프에 도시한다. 도 12에 도시되어 있는 바와 같이, 시험체 A, B, C의 순으로 압력 저하량이 작다는 결과를 얻었다. 이것은, 처리실(41) 내의 불화수소가 챔버(40)의 내면 등에 대하여 흡착되는 흡착량이 이 순으로 작기 때문이라고 생각된다. 이 결과로부터, 챔버(40) 내면의 일부 또는 전부를 순 Al인 채로 함으로써, 불화수소의 흡착을 효과적으로 방지할 수 있고, 처리실(41) 내의 압력 저하를 방지할 수 있는 것을 알 수 있다. 또한 순 Al 부분을 많게 할수록 불화수소의 흡착량을 감소시켜 처리실(41) 내의 압력 저하를 방지할 수 있는 것을 알 수 있다.
(실험 2)
상기 2 종류의 시험체 A, C에 대해서, 처리실(41) 내에 불화수소 가스를 공급한 후에 감압할 때의, 처리실(41) 내의 압력 변화를 비교하는 실험 2를 하였다. 구체적으로는, 우선 처리실(41) 내에 불화수소 가스를 일정한 유량[약 80 sccm(약 1.35×10-1m3/s)]으로 공급하면서, 일정한 배기량으로 강제 배기하고, 처리실(41) 내의 압력을 소정의 값[약 2.5 mTorr(약 0.33 Pa)]으로 하였다. 이 상태에 있어서, 불화수소 가스의 공급을 정지시키고, 강제 배기만을 지속시킴으로써 처리실(41) 안을 감압시켰다. 그리고 그 동안의 처리실(41) 내의 압력 변화를 측정하였다. 그 결과를 도 13 및 도 14의 그래프에 도시한다. 도 13에 나타낸 바와 같이, 시험체 A에 있어서는 배기를 시작한 후 처리실(41) 내의 압력이 약 0 mTorr로 감압될 때까지, 약 60초가 소요되었다. 이에 대하여, 도 14에 나타낸 바와 같이, 시험체 C에서는 배기를 시작한 후 처리실(41) 내의 압력이 약 0 mTorr로 감압될 때까지 소요된 시간은 약 15초이며, 시험체 A에서의 소요 시간의 약 1/4이었다. 시험체 A에서 감압에 장시간이 소요된 원인으로서는, 배기중, 챔버(40) 내의 산화피막에 흡착된 불화수소가 다시 기화하고, 처리실(41) 내에 방출됨으로써, 처리실(41) 내의 기체량이 증가하여, 압력의 강하가 저해되는 것을 생각할 수 있다. 한편, 시험체 C에서는, 챔버(40) 내면에 불화수소가 흡착되어 있지 않기 때문에, 배기중, 챔버(40)의 내면으로부터 불화수소가 방출되지 않고, 배기가 신속히 행해진다고 생각된다. 따라서, 챔버(40)의 내면을 순 Al으로 하여 불화수소의 흡착을 방지함으로써, 처리실(41) 내의 배기를 효율적으로 행할 수 있고, 배기에 소요되는 시간을 대폭 단축할 수 있는 것이 확인되었다.
(실험 3)
상기 2 종류의 시험체 A, C에 관해서, 처리실(41)에 소정의 설정 유량으로 불화수소 가스를 공급했을 때, 처리실(41) 내에서 측정되는 불화수소 가스의 실제의 공급 유량(측정 유량)을 여러 가지 설정 유량에 대해서 조사하는 실험 3을 하였다. 이 실험 3의 결과를 도 15의 그래프에 나타낸다. 도 15에 나타내는 바와 같이, 시험체 A보다 시험체 C가 설정값(이상값)과 측정값과의 차가 작았다. 이것은 시험체 A에 있어서는, 처리실(41)에 공급한 불화수소 가스의 일부가 산화피막에 흡착되어 버리기 때문에, 처리실(41)의 분위기중에 실제로 존재하는 불화수소 가스의 체적이 적어지기 때문이라고 생각된다. 이상의 결과로부터, 시험체 C가 불화수소의 흡착을 방지할 수 있고, 처리실(41) 내의 불화수소의 농도나 압력을, 설정된 공급 유량으로 정확하면서 효율적으로 조정할 수 있다고 할 수 있다.
(실험 4)
본 발명자들은, 2 종류의 시험체 A, C에 대해서, 100장의 웨이퍼(W)를 연속적으로 처리하였을 때의, 각 웨이퍼(W)에 실시된 에칭량이나 에칭의 균일성을 조사하는 실험 4를 하였다. 각 웨이퍼(W)에 대해서는 웨이퍼(W) 상의 복수 지점에 있어서 에칭량을 각각 측정하고, 이것으로부터 에칭량의 평균값[nm], 에칭량의 면내 균일성(Etch Amount Uniformity)[웨이퍼(W)의 면 내에서의 에칭량의 차이][±%], 및 3σ[nm](σ: 표준 편차)를 산출하였다. 또한 에칭량의 목표값은 10 nm로 하였다. 이러한 실험 4의 결과를 도 16 및 도 17의 그래프로 나타낸다. 도 16과 도 17의 비교로부터 명백한 바와 같이, 시험체 A보다 시험체 C가 목표의 에칭량을 달성할 수 있고, 또한 각 웨이퍼(W)에서의 에칭량의 변동도 적어 균일성이 양호하였다. 따라서 시험체 C가 에칭 처리의 신뢰성이 높은 것이 확인되었다. 또한 시험체 A에서는 1장째의 웨이퍼(W)에서의 에칭량이 목표값보다 적지만, 이것은 처리실(41) 내에 공급된 불화수소 가스의 일부가 산화피막에 흡착되어 버리기 때문에, 처리실(41) 내의 불화수소의 농도나 압력이 저하되고, 처리 성능이 저하되었기 때문이라고 생각된다. 또한 시험체 A에서는 2장째 이후의 웨이퍼(W)에서의 에칭량이 목표값보다 대폭 많지만, 이것은 2장째 이후의 처리중에는, 산화피막에서의 불화수소의 흡착 성능이 이미 포화 상태, 즉 그 이상 흡착을 행할 수 없는 상태가 되고, 또한 산화피막에 축적된 불화수소가 산화피막으로부터 방출되며, 처리실(41) 내의 불화수소의 농도나 압력이 상승하고, 에칭의 처리 성능이 너무 향상되었기 때문이라고 생각된다. 이에 대하여, 시험체 C에서는 1장째의 웨이퍼(W)에서의 에칭량은 거의 목표값이고, 2장째 이후의 웨이퍼(W)에서의 에칭량도 거의 목표값을 달성할 수 있었다. 이것은 챔버(40) 내면에 산화피막이 형성되지 않기 때문에, 불화수소의 흡착이나 방출이 행해지지 않고, 처리실(41) 내의 불화수소의 농도나 압력이 거의 목표값으로 유지되며, 에칭의 처리 성능이 안정되기 때문이라고 생각된다. 이상의 결과로부터 챔버(40) 내면에 산화피막을 형성하지 않음으로써, 처리실(41) 내의 불화수소의 농도나 압력을 안정시키고, 에칭의 처리 성능을 적합하게 제어할 수 있는 것을 알 수 있다.
(실험 5)
황산경질알루마이트로 이루어지는 시험편 1, OGF 알루마이트로 이루어지는 시험편 2, Al(순 Al)으로 이루어지는 시험편 3, 4에 대해서, 불화수소의 흡착량을 비교하였다. 또한 시험편 2의 OGF 알루마이트란, 고진공용의 OUT GAS FREE(OGF) 표면 처리를 한 피막으로부터의 가스 방출량이 매우 낮은 재료이다. 「OGF」는 미츠비시알루미늄(주)의 등록 상표이다. Al으로 이루어지는 시험편 3의 표면에 대해서는 경면 가공(OMCP)을 실시하고, 표면 조도 Ra를 약 0.1 내지 1.0 ㎛로 하였다. 한편 Al으로 이루어지는 시험편 4의 표면에 대해서는 특별한 표면 처리를 하지 않고, 절삭 Al(Bare)으로 하였다. 이 시험편 4의 표면 조도 Ra는 약 3.2 내지 6.4 ㎛이다. 이들 각 시험편 1 내지 4를 불화수소 가스의 분위기 하에 두고, 그 후 각 시험편 1 내지 4에 있어서의 단위 면적당의 불소 추출량을 이온크로마트에 의해 측정하였다. 그 결과 도 18에 도시하는 표 1을 얻었다.
각 시험편 1 내지 4로부터 측정된 불소 추출량은 각 시험편 1 내지 4에 대한 불화수소의 흡착량에 비례한다고 생각된다. 시험편 1과 시험편 4의 비교로부터, 절삭 Al(시험편 4)은 특별한 표면 처리를 하지 않아도, 황산경질알루마이트(시험편 1)보다 불화수소의 흡착량이 낮아져 있다. 또한 절삭 Al(시험편 4)은 황산경질알루마이트(시험편 1)에 비해 처리실 내의 압력 저하를 방지할 수 있고(실험 1), 배기 시간도 대폭 단축할 수 있으며(실험 2), 공급 유량을 정확히 조정할 수 있고(실험 3), 에칭 균일성에 우수하다(실험 4). 또한, 시험편 2와 시험편 4의 비교로부터, 절삭 Al(시험편 4)은 특별한 표면 처리를 하지 않아도 가스 방출량을 저하시키기 위한 OGF 표면 처리를 행한 OGF 알루마이트(시험편 2)와 거의 같은 정도까지 불화수소의 흡착량이 낮아져 있다. 또한 시험편 3과 시험편 4의 비교로부터, 경면 가공을 실시한 표면 조도 Ra가 약 0.1 내지 1.0 ㎛인 Al(시험편 3)은 경면 가공을 실시하지 않은 표면 조도 Ra가 약 3.2 내지 6.4 ㎛인 절삭 Al(시험편 4)보다 불화수소의 흡착량이 낮고, 불화수소의 흡착량은 표면 조도 Ra에 반비례한다.
본 발명은 기판 처리 장치에 적용할 수 있다.

Claims (8)

  1. 기판을 챔버 내에 수납하여 처리하는 기판 처리 장치에 있어서,
    챔버 내에 불화수소 가스를 공급하는 불화수소 가스 공급로를 포함하고,
    상기 챔버 내면의 일부 또는 전부는 표면 산화 처리가 실시되지 않은 Al 또는 Al 합금에 의해 형성되며,
    상기 Al 또는 Al 합금에 의해 형성되는 지점의 표면 조도 Ra는 6.4 ㎛ 이하인 것을 특징으로 하는 기판 처리 장치.
  2. 제1항에 있어서, 상기 챔버는 챔버 본체와, 상기 챔버 본체의 상부 개구를 폐색하는 덮개를 포함하고,
    적어도 상기 덮개의 내면은 상기 표면 산화 처리가 실시되지 않은 Al 또는 Al 합금에 의해 형성되는 것을 특징으로 하는 기판 처리 장치.
  3. 제1항에 있어서, 상기 챔버 내에 대하여 기판을 반입 및 반출하기 위한 반입출구와, 상기 반입출구를 개폐하는 개폐 기구가 설치되고,
    상기 개폐 기구는 상기 챔버 내에 대향하는 내면이, 상기 표면 산화 처리가 실시되지 않은 Al 또는 Al 합금에 의해 형성되는 것을 특징으로 하는 기판 처리 장치.
  4. 삭제
  5. 제1항에 있어서, 상기 Al 또는 Al 합금에 의해 형성되는 지점의 표면 조도 Ra는 1 ㎛ 이하인 것을 특징으로 하는 기판 처리 장치.
  6. 제1항에 있어서, 상기 챔버 안에 암모니아 가스를 공급하는 암모니아 가스 공급로가 설치되는 것을 특징으로 하는 기판 처리 장치.
  7. 제1항에 있어서, 상기 챔버 안을 강제적으로 배기하는 배기로를 포함하는 것을 특징으로 하는 기판 처리 장치.
  8. 제1항에 있어서, 상기 챔버 안에서 행해지는 처리는 기판 표면에 존재하는 이산화실리콘을, 가열에 의해 기화시킬 수 있는 반응 생성물로 변질시키는 것을 특징으로 하는 기판 처리 장치.
KR1020077023337A 2005-12-22 2006-12-12 기판 처리 장치 KR101100466B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00369754 2005-12-22
JP2005369754 2005-12-22
PCT/JP2006/324747 WO2007072708A1 (ja) 2005-12-22 2006-12-12 基板処理装置

Publications (2)

Publication Number Publication Date
KR20080084565A KR20080084565A (ko) 2008-09-19
KR101100466B1 true KR101100466B1 (ko) 2011-12-29

Family

ID=38188489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023337A KR101100466B1 (ko) 2005-12-22 2006-12-12 기판 처리 장치

Country Status (5)

Country Link
US (2) US20100163179A1 (ko)
JP (1) JP4805948B2 (ko)
KR (1) KR101100466B1 (ko)
TW (1) TW200731395A (ko)
WO (1) WO2007072708A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
KR101882531B1 (ko) * 2010-08-03 2018-07-26 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
JP5885404B2 (ja) * 2010-08-04 2016-03-15 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP5975747B2 (ja) * 2012-06-12 2016-08-23 太陽誘電ケミカルテクノロジー株式会社 真空チャンバー構成部品
US10290553B2 (en) * 2015-06-24 2019-05-14 Tokyo Electron Limited System and method of determining process completion of post heat treatment of a dry etch process
JP6854611B2 (ja) * 2016-01-13 2021-04-07 東京エレクトロン株式会社 基板処理方法、基板処理装置及び基板処理システム
KR20200063242A (ko) * 2017-10-23 2020-06-04 램 리서치 아게 고 종횡비 구조체들의 정지 마찰을 방지하고 그리고/또는 고 종횡비 구조체들을 복구하기 위한 시스템들 및 방법들
JP7296613B2 (ja) * 2018-09-29 2023-06-23 株式会社フジキン 活性ガス反応量評価方法及びこれに用いる評価装置
JP7113507B2 (ja) * 2018-09-29 2022-08-05 株式会社フジキン 活性ガス供給システムとそれを用いた半導体製造装置
TW202107528A (zh) * 2019-04-30 2021-02-16 美商得昇科技股份有限公司 氫氣輔助的大氣自由基氧化
JP7379993B2 (ja) 2019-09-20 2023-11-15 東京エレクトロン株式会社 エッチング装置及びエッチング方法
US20240249956A1 (en) 2021-06-04 2024-07-25 Tokyo Electron Limited Substrate processing apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299289A (ja) * 1999-01-12 2000-10-24 Central Glass Co Ltd クリーニングガス及び真空処理装置のクリーニング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2259111A (en) * 1940-08-14 1941-10-14 Westinghouse Electric & Mfg Co Double bimetallic gaseous relay
US5282925A (en) * 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
US6432255B1 (en) * 2000-01-31 2002-08-13 Applied Materials, Inc. Method and apparatus for enhancing chamber cleaning
US6951821B2 (en) * 2003-03-17 2005-10-04 Tokyo Electron Limited Processing system and method for chemically treating a substrate
US7079760B2 (en) * 2003-03-17 2006-07-18 Tokyo Electron Limited Processing system and method for thermally treating a substrate
US20060090773A1 (en) * 2004-11-04 2006-05-04 Applied Materials, Inc. Sulfur hexafluoride remote plasma source clean

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299289A (ja) * 1999-01-12 2000-10-24 Central Glass Co Ltd クリーニングガス及び真空処理装置のクリーニング方法

Also Published As

Publication number Publication date
US20120178263A1 (en) 2012-07-12
JP4805948B2 (ja) 2011-11-02
TW200731395A (en) 2007-08-16
KR20080084565A (ko) 2008-09-19
WO2007072708A1 (ja) 2007-06-28
TWI361460B (ko) 2012-04-01
JPWO2007072708A1 (ja) 2009-05-28
US20100163179A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
KR101100466B1 (ko) 기판 처리 장치
KR101432327B1 (ko) 가스 처리 장치, 및 가스 처리 방법, 그리고 기억 매체
CN108352309B (zh) 基板处理方法和基板处理装置
US20190378724A1 (en) Etching method and etching apparatus
US11127597B2 (en) Etching method
KR102030232B1 (ko) 기판 처리 방법 및 기판 처리 장치
US20080223399A1 (en) Substrate processing apparatus, substrate processing method and storage medium
US10923358B2 (en) Substrate processing method
US9691630B2 (en) Etching method
TWI431692B (zh) 基板處理方法及基板處理系統
KR102606417B1 (ko) 에칭 방법, 대미지층의 제거 방법, 및 기억 매체
JP7294999B2 (ja) エッチング方法
JP4976002B2 (ja) 基板処理装置，基板処理方法及び記録媒体
US11548804B2 (en) Method and apparatus for processing oxygen-containing workpiece
KR102553420B1 (ko) 기판 처리 방법 및 기판 처리 장치
WO2023112423A1 (ja) ガス処理方法およびガス処理装置
KR101150268B1 (ko) 열처리 장치 및 처리 시스템
KR20220085722A (ko) 에칭 방법 및 에칭 장치
JP2012124529A (ja) 基板処理装置，基板処理方法及び記録媒体
TW202113966A (zh) 蝕刻方法及蝕刻裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20120328

Effective date: 20131125

EXTG Ip right invalidated