KR910001190B1 - 화학적 기상성장법과 그 장치 - Google Patents

화학적 기상성장법과 그 장치 Download PDF

Info

Publication number
KR910001190B1
KR910001190B1 KR1019870008955A KR870008955A KR910001190B1 KR 910001190 B1 KR910001190 B1 KR 910001190B1 KR 1019870008955 A KR1019870008955 A KR 1019870008955A KR 870008955 A KR870008955 A KR 870008955A KR 910001190 B1 KR910001190 B1 KR 910001190B1
Authority
KR
South Korea
Prior art keywords
substrate
aluminum
heating block
temperature
deposition
Prior art date
Application number
KR1019870008955A
Other languages
English (en)
Other versions
KR880003403A (ko
Inventor
다카오 아마자와
히로아키 나카무라
Original Assignee
니폰덴신데와 가부시키가이샤
신토 히사시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61190494A external-priority patent/JPS6347364A/ja
Priority claimed from JP62118147A external-priority patent/JPH0765179B2/ja
Application filed by 니폰덴신데와 가부시키가이샤, 신토 히사시 filed Critical 니폰덴신데와 가부시키가이샤
Publication of KR880003403A publication Critical patent/KR880003403A/ko
Application granted granted Critical
Publication of KR910001190B1 publication Critical patent/KR910001190B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/203—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using physical deposition, e.g. vacuum deposition, sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Abstract

내용 없음.

Description

화학적 기상성장법과 그 장치
제1도는 본 발명의 한가지 실시예에 따른 화학적 기상성장(CVD)장치의 개략도.
제2도는 본 발명의 다른 실시예로서 기판의 배면에 가열기를 가지는 CVD장치의 일부를 나타낸 개략도.
제3a 내지 3e도는 본 발명의 한가지 실시예를 나타낸 공정도.
제4도는 본 발병에 따른 CVD법을 사용하여 실리콘기판상에 증착시킨 알루미늄막의 금속조직을 촬영한 사진.
제5도는 제1도의 CVD장치에 있어서 가열블록과 웨이퍼기판사이의 온도관계를 도시한 그래프.
제6도는 관통공(via holes)에 선택적으로 증착시킨 알루미늄막의 금속조직을 촬영한 사진.
제7도는 본 발명에 따라 증착시킨 알루미늄막에 있어서 막두께에 대한 저항율의 의존성을 나타낸 그래프.
제8도는 장벽층(barrier layer)위에 알루미늄을 선택적으로 성장시켰을때 얻어진 관통공의 단면도.
제9a 내지 9j도는 본 발명의 다른 실시예에 따른 제조공정을 나타낸 단면도.
제10a 내지 10e도는 본 발명의 또다른 실시예를 나타낸 공정도.
제11도는 종래의 CVD방법에 따라 실리콘기판위에 증착시킨 알루미늄막의 금속조직을 촬영한 사진.
제12도는 본 발명의 다른 실시예에 따른 CVD장치의 개략도.
제13도는 본 발명의 또다른 실시예에 따른 CVD장치에 대한 주요부의 배치도.
제14도는 제13도에 있어서의 CVD장치에 대한 상세도.
제15a 내지 15d도는 제14도의 장치에 있어서 반응실의 작동형태를 나타낸 개략도.
제16도는 본 발명에 따른 CVD방법에 있어서 알루미늄 증착공정을 나타낸 그래프.
제17도는 본 발명에 따라 실리콘기판에 증착시킨 알루미늄막의 금속조직을 촬영한 사진.
제18a 내지 18d도 및 19a 내지 19d도는 알루미늄막의 성장초기에 이를 촬영한 금속조직사진이다.
* 도면의 주요 부분에 대한 부호의 설명
21 : 증착실 22 : 웨이프(wafer)출입실
23 : 원료실 24, 25, 133 : 밸브
26 : 가변밸브 27 : 기판호울더(holder)
28 : 웨이퍼기판 29 : 가열기
30 : 가열블록(block) 31 : 원통관
32 : 구금 33 : 교반모우터(motor)
34 : 기판가열기 35 : 트리이소부틸알루미늄
41, 51, 71, 101 : 실리콘기판 42, 52, 78, 108 : 실리콘산화막
43, 82, 113 : 관통공 44 : 자연산화막층
45, 54 : 선택성장 알루미늄 46, 55 : 스펏터(sputter) 알루미늄막
53 : 장벽층 72 : 소자간분리영역
73 : 게이트(gate) 산화막 74, 76 : 다결정실리콘박막
75 : 게이트 전극 77 : 소스/드레인(drain)
79 : 측벽 81, 112 : 절연막
80, 110 : 제1 선택 성장알루미늄 83, 114 : 제2 선택 성장알루미늄
84, 115 : 알루미늄배선 102 : 격리산화막
103 : N+매입층 104 : 콜렉터(collector)
105 : 베이스(base) 106 : 이미터(emitter)
107 : 다결정 실리콘 전극패턴(pattern) 109 : 레지스트(resist) 형성용마스크
111 : 다결정 실리콘 저항체 121 : 메인챔버(main chamber)
122, 123, 124 : 반응실 125 : 로드록(load lock)실
126 : 회전디스크 127 : 모우터
128 : 웨이퍼지지판 129 : 고리판
130 : 하부도움(dome) 131 : 진공격벽
132 : 진공펌프 134 : 누출밸브
135 : 상부정합회로(matching box) 136 : 하부정합회로
137 : 스프링(spring) 137 : 상부도움
본 발명은 기판인에 박막(薄膜)을 형성하는 화학적 기상성장법(化學的 氣相成長法)과 그에 사용되는 장치에 관한 것이다.
화학적 기상성장(Chemical Vapor Deposition; 이하, CVD라함)이라함은 화학반응을 이용하여 기판위에다 박막을 증착시키는 방법으로서, 이는 종래부터 진공증착이나 스펏터링)(sputtering)등으로 알려져 있는 박막형성방법중의 하나라로 할 수 있는데, 특히 반도체 집적회로장치를 제조할때 실리콘 산화막이나 다결정 실리콘박막을 형성시키는데 널리 이용되고 있다.
이러한 CVD는 그의 가열방법이나 기체압력, 또는 화학반응등에 따라 여러가지 형태로 구분되는데, 종래에 알려져 있는 CVD방법으로는 화학반응이 일어나도록 하기 위하여 열을 가해주는 통상적인 CVD이외에도 예컨대, 증착기판만 가열 시켜주는 냉벽식(cold wall type), 반응실 전체를 가열하는 온벽식(hot wall type), 대기압하에서 반응을 일으키는 상압 CVD, 감압상태에서 반응을 일으키는 감압 CVD, 플라즈마(plasma) CVD, 광(photo) CVD등이 있다.
이와 같은 CVD가 박막형성수단으로서 갖는 특성은 요철이 있는 기판위에도 단차피복성(step coverage)이 우수한 박막을 형성할 수 있고, 박막의 조성비율을 임의로 조절할 수 있으며, 또한 기판을 손상시키거나 오염시키지 않고서도 그 기판위에다 박막을 형성할 수가 있다는 것이다. 그러나, CVD는 진공증착이나 스펏터링과 비교해 볼때 다음과 같은 단점을 가지고 있는 바, CVD의 첫번째 결점은 박막증착기판의 온도가 기체의 반응온도로 제한되며, 따라서 기판의 온도를 마음대로 변화시킬 수 없다는 것이다. 이렇게 되면 CVD, 특히 열을 사용하는 종래의 CVD에서는 여러가지 문제가 발생하게 된다.
원래, CVD에 있어서 원료기체의 화학반응에 의해서 증착이 충분히 높은 속도로 진행될 때의 온도가 반드시 박막의 결정성장에 가장 적합한 온도인 것은 아니다. 일반적으로 CVD에 있어서의 원료기체 반응온도는 다른방법, 예컨대 진공증착이나 스펏터링에서의 기판온도보다 훨씬 높은 것이 보통이다. 그런데 반도체IC의 제조공정에서는 기판의 온도가 고온인 상태에서 기판위에 박막을 증착시키게 되면 증착막과 기판사이, 또는 기판의 서로다른 원료사이에서 확산이나 반응이 일어나게되고, 이는 소자의 특성을 심각하게 손상시키는 원인이 되기도 한다.
또한, 열(熱) CVD에서는 기판의 표면재료들 사이의 차이점을 이용한 선택성장, 즉 기판표면의 특정한 재질의 패턴(pattern)상에만 박막이 증착되어지도록 하고 다른 재질상에는 박막이 증착되지 않도록 할 수가 있다. 그러나, 기판의 온도가 증가하게 되면, 다음에 설명하게 될 이유에 의해선 선택성이 낮아지게 되기때문에 양호한 선택성장이 불가능하게 된다.
또한, 서로 반응온도가 크게 다른 기체, 예컨대, 트리이소부틸 알루미늄기체와 실리콘기체등의 두가지 이상의 원료기체를 이용하여 알루미늄과 실리콘의 합금막을 증착시키는 경우, 지금까지의 통상적인 열 CVD로서는 증착막의 표면이 평활하게되는 낮은 반응온도에서 알루미늄중에다 실리콘을 혼입시키는 것이 매우 어렵게 된다.
이와 같은 문제점을 해결하기 위한 하나의 방법으로서, 플라즈마나 광(光)등과 같이 열 이외의 다른 에너지를 사용하여 반응을 촉진시키는 플라즈마 CVD법이나 광 CVD법등이 주목을 받고 있다. 이러한 CVD법에서는 기판온도를 진공증착이나 스펏터링등과 같은 방법과 거의 비슷한 온도까지 낮출 수가 있기는 하지만, 막의 물성이 낮아지거나 막이 손상되어 CVD법의 많은 특성을 잃게된다. 또한,상술한 선택성장은 선택성의 메니즘이 막증착에 있어서의 열적에너지의 차이만을 이용하기 때문에 플라즈마의 다른 에너지를이용하는 경우에는 이러한 선택성장이 어렵다.
CVD의 두번째 결점은 표면의 요철상태가 크게되기 쉽다는 점을 들 수 있다. 이러한 문제점은 열 CVD에 의해서 특히, 금속등과 같은 결정성 박막을 증착시킬때 나타나는데, 요철의 정도는 일반적으로 박막재료의 표면자유에너지가 높고, 기관의 온도도 역시 높을때 증가하려는 경향이 있다. 여기에 대해서는 볼머(Volmer)의 "표면자유에너지모형을 이용한 핵성장이론"에 의하면 다음과 같이 설명되어 있다. [참고문헌 : "J. P. Hirth and G. M. Pound; Condensation and Evaporation(Macmillan, Now York, 1963)"]
기판상에 도달한 원자는 충돌과 재증발을 되풀이하는 사이에 어느정도 이상의 갯수의 원자가 결합된 클러스터(cluster)라 불리는 집합체로 된다. 이때 하나의 클러스터에 대한 총 자유에너지 G는 기체로부터 응축이 일어나는 동안에 생긴 자유에너지의 변화와 형성된 클러스터의 포면자유에너지의 합으로서 다음식으로 표시된다.
G=(
Figure kpo00001
0·4πr2+gv·4πr3/3)·f(θ)………………………………………………(1)
여기서, r은 클러스터의 곡율반경, θ는 기판에 대한 클러스터의 접촉각, f(θ)=(2-3cosθ+cos3"θ)/4는 클러스터의 증착인자,
Figure kpo00002
0는 기상과 클러스터사이의 단위면적당 표면자유에너지, gv는 기체에서 액상으로 변할때의 단위체적당 자유에너지의 변화로서, 통상 음의값을 갖는다. 과포화상태의 증기가 생성될 경우, 평형상태에서의 증기압을 Pe, 실제의 증기압을 P, 증발원자의 체적을
Figure kpo00003
, 볼쯔만상수를 k, 그리고 절대온도를 T라 하면 gv=-(kT/
Figure kpo00004
)1n(P/Pe)로 표시된다. 여기서 P/Pe는 과포화도이다.
이때, G가 최대값을 갖도록 하는 r들 r*라 하고, dG/dr=0라 하면 다음 방정식(2)와 (3) 얻어진다.
r*=-2
Figure kpo00005
0/gv………………………………………………………………………(2)
G*=(16π
Figure kpo00006
0 3/3g0 3)·f(θ)………………………………………………………(3)
따라서, 클러스터의 반경이 r*보다 크면 클러스터의 성장에 따라 G가 감소하게 되므로서 평균적으로 클러스터의 성장이 계속된다. 반대로 클러스터의 반경이 r*보다 적게되면 평균적으로 성장은 일어나지 않는다.
또한, 상기 r*의 값을 임계반경, r=r*인 클러스터를 임계핵이라 하고, 임계핵보다 큰 핵을 안정책이라한다. 이때, G*는 안정핵을 생성하기 위해 필요한 활성화에너지가 할 수 있다.
한편, 단위면적당의 흡착위치수를 no라 하면 기판상에 형성된 임계핵의 수밀도 n*는 볼쯔만 방정식으로 주어진다.
n*=n0exp(-G*/kT)………………………………………………………………(4)
상기식(2), (3) 및 (4)로부터 알 수 있는 바와 같이, 박막재료의 표면에너지
Figure kpo00007
0가 커지거나, 또는 클러스터가 생성되는 동안의 체적에너지 변화 │gv│가 작아지면 임계반경 r*은 커지고 임계핵의 수밀도 n*은 작아진다. 임계핵의 수밀도 n*은 박막재료의 표면에너지나 과포화도 이외에 접촉각 θ에 의해서도 영향을 받는다.
다시말해 기판재료의 표면자유에너지는 작고 박막재료의 표면에너지는 클 경우에는 θ, 즉 f(θ)가 증가하게 되고, 임계핵의 수밀도 n*은 작아지게 된다. 이와같이 하여 기판상에 확율적으로 발생한 임계핵은 계속해서 안정핵으로 성장하고, 이들 핵이 서로 합해져서 박막을 형성하게 되는 것이다. 그러므로, 기판상에 최초로 발생한 안정책의 밀도가 적으면 합해지는 핵의 반경이 커지게 되고 결과적으로 박막표면의 요철이 크게 되는 것이다.
이상의 이론을 정리하면, 표면자유에너지가 작은 기판상에 표면자유에너지가 큰 박막재료를 과포화도가 적은 상태에서 증착시키면 반경이 큰 핵의 발생율이 희박하게 되어 박막표면의 요철은 심하게 된다.
일반적으로 표면자유에너지는 산화물과 같은 절연체에서는 적게되고, 알루미늄과 같은 금속이나 실리콘등에서 크게 되려는 경향이 있는 바, 그렇기 때문에 절연체기판상에 금속박막을 형성할 경우에는 상기와 같은 경향이 가장 두드러지게 나타난다.
통상적인 진공증착이나 스펏터링에 있어서는 과포화도가 1010내지 1020으로 매우 크기 때문에 임계반경은 수A 이하로 적고, 또한 임계핵의 밀도는 흡착위치의 수와 거의 일치할 정도로 크다. 따라서 이러한 증착법으로 증착된 박막표면의 요철정도는 문제가 되지 않을만큼 충분히 작게 된다.
그러나 CVD의 경우에는 과포화도가 그렇게 크지 않아서 [참고문헌 : W. A. P. Claassen and J. Bloom; J. Electrochem. Soc. : Solid-St. Sci. ＆ Tech. 127(1980) 194.]임계핵의 수밀도가 표면의 요철에 영향을 미칠 정도로 감소한다.
실제로, 금속박막의 CVD에 있어서는 표면의 요철이 구체적인 문제점으로 대두된다. 예컨대, 진공증착이나 스펏터링에 의해서 고융점금속박막인 몰리브덴이나 텅스텐막을 증착시킬 경우에는 표면이 평활하고 수백Å정도로 작은 결정입자를 가진 박막이 되기 쉬운데 비하여, CVD방법을 이용한 경우에는 입경이 1000Å 이상인 돌담형의 결정입자로 되어 표면에 요철이 심하게 나타난다. 이것은 금속박막의 증착이나 스펏터링에 있어서는 기판온도가 통상 300 내지 400℃인데 비하여, CVD에서는 원자기체의 분해온도인 500 내지 600℃ 이상의 높은 기판온도가 필요하게 되어 결정의 성장을 촉진하는 것 이외에도, CVD에서의 작은 과포화도에 기인하는 임계핵의 낮은 수밀도가 주된 요인으로 작용하고 있는 것으로 추측된다.
이와 같이 CVD로 형성시킨 알루미늄박막에 있어서는 표면의 요철이 특히 중요한 문제로 나타나는 바, 즉 기판의 온도가 250 내지 300℃로서 진공증착등와 비교하여 그리 높지않은 온도에서는 막두께의 약 10%정도에 대하여 요철이 나타나기 때문에 이러한 방법은 실제로 거의 사용할 수 없는 상황이다. 이러한 경우에도 표면 요철의 원인은 핵성장과정에 있는 것으로 설명되고 있다.　[참고문헌 : R. A. Revy, M. L. Green and P. K. Grllagher; J. Electrochem. Soc. ; Solid-st. sci ＆ Tech. 131(1984) 2175]
첨부한 도면 제11도는 CVD로 형성시킨 대표적인 알루미늄 금속조직의 사진을 나타낸 것으로서, 결정입자에 의한 요철이 있고, 결정입자사이에 부분적으로 간극이 형성되어 있다.
이와 같이 박막표면에 큰 요철이 있게되면 사진식각법(photolithography)을 이용하여 미세한 패턴을 정밀하게 형성할 수가 없고, 전기저항등과 같은 박막특성에 변화가 생기게 될 뿐아니라, 이러한 박막상에 다른 박막을 증착시켜 다층구조를 형성할 경우에는 요철부에 부분적인 두께 변화가 생기게 되므로서 이상적인 다층구조를 얻을 수가 없다. 따라서 이를 반도체 IC등의 구성재료로 사용하게 되면 심각한 장애가 생기게 되며, 특히, 서브미크론(submicron)소자나 나노메타(nano meter)소자에서는 박막의 요철을 감소시키는 것이 가장 중요한 문제점으로 남아있다.
지금까지 설명한 종래 CVD의 문제점을 요약해 보면 다음과 같다.
(1) 표면요철이 적고 평활한 박막, 특히 금속박막을 형성하기가 매우 곤란하다.
(2) 박막증착시의 기판온도가 높기때문에 박막의 선택성장이 곤란하고, 더구나 막증착시에 기판과 증착막의 물리적, 화학적 상태변화에 의한 반도체 소자의 열화 및 손상을 피할 수 없다.
(3) 반응온도가 서로다른 두가지 이상의 서로다른 원료기체를 사용하여 합금막을 증착시키는 것이 어렵다. 예를 들면, 실란과 같은 실리콘원료기체는 약 600℃의 온도에서 증착되는데 비하여, 알루미늄박막은 200 내지 300℃의 온도에서 도포하여야만 평탄한 표면을 형성할 수 있기 때문에 표면이 평탄한 알루미늄-실리콘합금막을 형성시킨다고 하는 것은 거의 불가능한 일이다.
본 발명의 목적은 종래의 방법과 비교하여 개선된 CVD방법과 그 장치를 제공하는데 있다.
본 발명의 다른 목적은 기판위에 평활하고 양질의 박막을 증착할 수 있는 CVD방법 및 그 장치를 제공하에 있다.
본 발명의 또다른 목적은 평활한 표면을 형성하기 위하여 미세관통공을 채울 수 있도록 된 CVD방법 및 그 장치를 제공하는데 있다.
이하, 본 발명을 상세히 설명하면 다음과 같다.
본 발명에 따른 CVD방법은 밀폐된 공간내에다 가열블록과 기판의 박막증착면이 일정 간격을 두고 서로 마주보도록 배치시키고, 상기 밀폐공간속으로 원료기체를 도입시키므로서 상기 기판의 박막증착면에 박막이증착되도록 하는 것을 특징으로 한다.
또한, 본 발명에 따른 CVD장치는 밀폐된 공간내에 배열된 가열블록과, 이 가열블록과 기판의 박막증착면이 일정 간격을 두고 서로 마주보면서 배열되도록 기판을 지지해주는 기판 호울더, 그리고 상기 밀폐공간으로 원료기체를 유도해주는 유도장치로 이루어지되, 상기 유도장치에 의해서 밀폐공간으로 유도된 원료기체가 가열블록과 기판사이로 공급되도록 하므로서 기판의 박막증착면위에 박막이 증착되도록 되어진 것을 특징으로 한다.
이하, 바람직한 실시예를 들어 본 발명을 더욱 상세히 설명하면 다음과 같다.
[실시예 1]
먼저, 본 발명에 따른 CVD장치를 간략하게 설명하면 다음과 같다.
예시도면 제1도는 CVD장치의 전체배열을 나타낸 것으로서, 세부부품, 배기시스템 및 제어시스템은 생략되어 있다. 여기서, 진공실은 대체적으로 3개의 방, 즉 증착실(21), 웨이퍼출입실(22) 및 원료실(23)로 구성되어 있으며, 이들 모두는 독립적으로 진공배기된다.
각 진공실의 최종압력은 약 10-6토르(Torr)의 고진공이 바람직하나, 로터리 펌프를 사용하여 배기시킨 저진공이라 할지라도 본 발명을 실시하는데 아무런 지장이 없다.
증착실(21)은 원료실(23) 및 웨이퍼출입실(22)과 각각 밸브(25, 24)를 통해서 접속되고, 거기에는 최고500℃까지 가열될 수 있는 가열볼록(30)이 설치되어 있다. 여기서 부호 26은 가변성 유도밸브를 나타낸다.
한편, 기판호울더(27)는 웨이퍼출입실(22)로부터 도입되는 웨이퍼기판(28)을 가열블록(30)과 미리 정해진 간격으로 분리되어 서로 마주보도록 고정시킬 수 있게 되어있되 가열블록의 열원은 일반적인 방법, 즉 저항체에 전류를 통해 주었을때 발생되는 열을 이용하여 가열블록을 가열시키는 방법인 저항가열법을 사용하게된다. 그러나, 상기 저항가열법 이외에도 적외선등의 광선, 과전류등의 전기 및 기타 화학반응에 의한 반응열등을 사용하여 가열블록을 가열시켜도 좋다. 이때, 웨이퍼의 증착면은 일정한 간격상태로 가열블록(30)과 마주하게 된다. 여기서 웨이퍼기판(28)과 가열블록(30)간의 간격 D는 약 2mm 내지 15mm의 범위에서 변화될 수 있도록 구성되어 있다. 원료실(23)은 그의 벽주위에 가열기(29)가 감겨져 있어서, 원료의 액체온도를 미리 정해진 온도까지 가열제어 할 수 있다. 또한, 원료실(23)에는 액체온도를 균일하게 유지해주는 교반모우터(33)가 설치되어 있다. 원료실(23) 윗쪽부분의 측벽에서 수평으로 돌출된 원통관(31)은 밸브(25)를 통해서 증착실(21)로 도입되고, 그 확장단부는 가열블록(30)에 압착되어져 있다.
확장된 원통관(31)측면에는 미세한 구금(32)이 형성되어 있어서 증착실(21)의 압력이 0.01토르 이하로 감압되어진 상태라 할지라도 작동배기에 의해 원통관(31)내부압력을 원료실(23)과 가까운 압력으로 유지시킬수 있도록 되어 있다. 원료실(23)으로부터 증착실(21)에 이르는 원료기체의 경로는 일단 기화된 원료가 다시 액화되지 않도록 원료실(23)의 온도와 동일한 온도까지 가열될 수 있는 구조로 되어 있다.
제1도에 표시된 장치구조에서 웨이퍼기판(28)의 가열은 가열블록(30)에 의하여 승온된 원료기체의 열전도에 의해 이루어지게 되며, 이때 특수한 기판가열용 공구는 설치되어 있지 않다. 기체의 온도와 기판의 온도를 독립적으로 제어해야 할 필요가 있는 경우에는 제2도에 표시된 바와 같이 웨이퍼기판(28)의 배면에 기판가열기(34)를 설치하면 된다.
제2도는 웨이퍼기판(28), 가열블록(30) 및 가열기(34)의 배치관계를 나타낸 것이며, 제2도에 표시된 것을 제외한 부분은 제1도에 표시된 것과 동일하다.
다음은 이러한 CVD장치를 사용하여 알루미늄을 선택적으로 증착시키는 일예를 제3도에 따라 설명한 것이다.
먼저 CVD를 실시하기 전에 제3a도에 표시된 바와 같이 실리콘기판(41)위에 실리콘산화막(42)을 형성시킨다.
이 경우에 실리콘기판(41)으로는 P-형(100) 5
Figure kpo00008
·cm인 것을 사용하는 것이 좋지만, 면방위나 비저항이 다른 것을 사용하여도 본질적으로 큰 차이는 없다. 또한, 본 실시예에서는 실리콘을 열산화시켜서 실리콘산화막(42)을 형성하지만 다른 형성방법으로는 예를 들면, 화학증착법이나 스펏터링법으로 증착시켜도 좋고, 인산 또는 붕소를 첨가시킨 실리콘산화막, 또는 실리콘질화막등의 다른 재료를 사용한다 하더라도 절연성 박막이기만 하면 본 발명의 효과에는 아무런 변화가 없다.
다음으로 제3b도와 같이, 통상적인 사진식각법기술을 이용하여 레지스트마스크패턴을 형성시키고, 에칭기술을 이용하여 관통공(43)을 형성시킨다. 이러한 공정에 있어서, 사진식각법기술이나 실리콘산화막(42)의 에칭기술은 잘 알려져 있으며, 어떤 방법을 사용하여도 좋으나 실리콘산화막(42)을 에칭시킬때 소위, 기체 플라즈마를 사용한 건식에칭법으로 실시하게 되면 개구된 실리콘표면에 관찰하기에 극히 곤란하도록 얇은 중합막이나 변질층이 형성될 수도 있다.
이와 같이 미세한 표면상태의 변화는 후에 알루미늄증착공정에 커다란 영향을 주게되므로 이에 대한 주의깊은 배려가 요망된다.
또한, 건식에칭이 아니라 통상의 완충불소산용액에 의한 습식에칭을 사용하여 깨끗한 실리콘표면을 얻으려고 하는 경우에도, 에칭마스크로 사용된 레지스트패턴을 제거하는 공정이나 단순한 시간경과에 의해 실리콘 표면에 얇은 자연산화막이나 다른 오염현상이 발생하게 된다. 제3b도에 나타낸 자연산화박막층(44)은 상술한 바와 같은 자연산화막/변질오염층을 총칭한 것인다.
상술한 바와 같은 자연산화막층(44)를 제거하기 위해서는 제3c도에 나타낸 바와 같이 알루미늄을 증착시키기 이전에 실리콘표면을 세척하기 위한 전처리단계가 필요하게 되는 바, 본 공정의 주된 목적은 실리콘표면에 형성된 자연산화막층(44)을 제거하고, 다음 공정에서 선택적인 알루미늄증착의 재현성을 확보하는 동시에, 연속적이고 평활한 양질의 알루미늄막을 얻고자하는데 있다.
통상적인 전처리단계는 예를 들면, 실리콘기판(47)을 1.5%로 회석된 불소산수용액에 10초 내지 수분동안 침지시켜 실리콘 개구부에 소수성이 형성된 것을 확인한 후에 10 내지 20분 동안 실리콘기판(47)을 맑은 물로 세척하여 건조시키면 된다.
여기서 자연산화막(44)의 에칭속도는 불소산의 농도가 증가함에 따라 빨라지기 때문에 농도가 높아진 경우에는 소수성을 얻는데 필요한 시간이 단축되게 된다. 그러나. 개구부이외에 실리콘산화막(42)의 표면도 불소산수용액으로 에칭된 것이므로, 에칭조건은 경우에 따라 적당하게 선택할 필요가 있다.
또한, 물로 세척하는 시간이 길어지게 되면 다시 실리콘표면에 산화막이 형성되어 친수성을 보이게 되므로 이렇게 되기이전에 물로 세척하는 것을 중단한다. 자연산화막(44)을 에칭시켜도 소수성이 되지 않는 경우나, 소수성이 되었다 할지라도 알루미늄을 증착시켰을 때 정상적인 증착조건임에도 불구하고 평탄하고 연속적인 막이 얻어지지 않는 경우가 있다. 이는 상술한 바 있는 건식에칭이나 기타 다른것에 의해 실리콘표면에 오염이나 손상이 발생했을 때에 볼 수 있는 현상이다. 이러한 경우에는 관통공(43)을 개구시킨뒤 예를들면, 약 900℃의 산소분위기중에서 실리콘표면을 산화시키는 등의 방법으로 개구부에 수십 Å 내지 수백Å 두께의 실리콘산화막을 형성시키고, 이어서, 이 산화막을 희석된 불소산용액으로 제거하여, 소수성을 얻음으로서 양호한 알루미늄막을 형성할 수 있게 된다.
자연산화막(44)을 제거하는 방법으로는 상기 이외에도 알루미늄을 증착시키기 위한 CVD장치내에 웨이퍼기판(47)을 설치한 후, 증착공정을 실시하기 이전에 건식에칭이나 그 밖의 방법으로 상기 기판표면을 세척하는 방법이 유효하다.
만일 기판표면이 단결정실리콘인 경우에는 거의 문제가 발생하지 않지만, 다결정실리콘이나 알루미늄으로 된 기판에 알루미늄을 선택적으로 증착시킬 경우에는 희석된 불소산수용액등을 사용하여 자연산화막(44)을 제거한다 하더라도 매우 짧은 시간내에 다시 자연산화박막이 형성되기 때문에, 양질의 알루미늄을 증착시킬수 가 없다 .
이 경우에는 제13도 내지 15에 나타낸 바와 같이 RF플라즈마에칭메카니즘을 갖춘 CVD장치가 사용되게된다. 이때, RF플라즈마에칭 이외에도 ECR(Electron Cyclotron Resonance)에칭등이 부가적으로도 사용되어질 수 있는데, ECR의 경우, 프레온기채 중에서 가속전압 500V정도로 수분간 처리를 수행하므로서 양호한 알루미늄막을 얻을 수 있다.
또한 하부기판이 알루미늄으로 이루어진 경우에는, RF플라즈마등으로 에칭시킨 후에 진공하에서의 방치시간이 증가하게되면, 자연산화막이 형성되므로 양호한 알루미늄막이 증착되지 않는다.
양호한 막을 증착시키기 위한 방치시간의 범위는 기판온도가 250℃이고 압력이 10-4토르일때, 약 1 내지 2분이면 된다. 이때, 만일 기판을 3 내지 5분정도 방치하고 하게되면, 넓은 표면에 걸쳐 알루미늄막이 거칠게 증착되게 되고, 10분정도 방치하고 있게되면, 알루미늄막은 형성되지 않고 알루미늄핵만 형성되게 되며, 30분정도 방치하게되면, 증착이 전혀 이루어지지 않게 된다. 따라서, 예시도면 제3c도에 나타낸 바와 같은 자연산화막의 제거는 양호한 막을 증착시키는데 있어서 매우 중요한 단계이며, 자연산화막(44)이 제거된 후에는 즉시 증착을 실시하여야 한다는 것을 쉽게 알 수 있다.
한편, 진공상태하에서 형성된 자연산화막의 두께는 진공상태하에서 산소나 물의 분압, 기판온도, 정지시간에 의하여 결정되게되므로 증착이 시작될때까지의 시간이 오래지체될 경우에는 증착실내의 압력을 가능한한 낮게 유지한다. 여기서 "웨이퍼기판"은 예시도면 제3a도에서부터 제3e도에 나타낸 것들을 모두 포함하는 총칭이다.
이상과 같이 처리된 웨이퍼기판(47)을 반응실에 설치하여 알루미늄으로 증착시키는데, 이때 기판을 설치하기전에 CVD장치에서는 다음과 같은 준비가 필요하게 된다.
우선, 원료실(23), 증착실(21), 웨이퍼출입실(22)을 충분히 진공상태가 되도록 배기시키고, 원료실(23)내에 트리이소부틸 알루미늄의 액체(35)를 도입하여 교반모우터(33)로 온도를 균일하게 유지시키면서 소정의 온도까지 가열시킨다. 트리이소부틸알루미늄은 가열하지 않은 실온에서도 상당히 높은 증기압을 갖고 있으나, 가열하므로서 따라 보다 효율적으로 증기를 발생시킬 수가 있다.
그러나 가열온도가 50℃가 넘을 경우에는 증기압이 낮은 디이소부틸알루미늄할라이드로 변화하기 쉽게 되는 것으로 알려져 있으므로, 그 만큼의 고온으로는 할 수가 없고, 여기에서는 45℃로 설정한다.
원료기체의 공급능력에 관해서 알아보면, 원료실(23)의 형상이 직경 약 10cm, 높이 약 22cm의 원통형상으로 되어있어서 이 정도의 액체온도와 표면적이라면 원료기체의 증발속도가 충분히 높고, 따라서, 수십cc/min정도의 상용기체를 소비했다 하더라도 거의 원료기체에 가까운 증기압을 유지할 수가 있다. 또한, 원료실(23)이 원통형이라는 점에서 원료기체의 양이 변화한다고 할지라도 액체의 표면적은 변화하지 않으며, 증발속도는 항상 일정하게 된다.
원료기체의 유량은 원통형관의 측면쪽으로 열려져 있는 구금(32)의 전도성을 변화시키므로서 거의 압력을 일정하게 변화시킬 수가 있다. 이와 병행하여, 증착실(21)내의 가열블록(30)도 승온시켜 일정온도가 되도록 제어한다.
이상과 같은 준비작업후에는 제3c도에 표시한 바와 같이 상기의 전처리를 행한 웨이퍼기판(47)(제1도의부호 28에 해당함)을 웨이퍼출입실(22)에 설치하고, 충분히 배기시킨다.
계속해서, 웨이퍼기판(47, 28)을 증착실(21)로 이동시켜 웨이퍼기판(47, 28)의 피증착면이 가열블록(30)을 향하도록 한 상태에서 수분간 유지시키므로서 웨이퍼기판(47, 28)의 온도를 거의 정상상태로 만든다. 이때 웨이퍼주변에 아르곤기체와 같은 불활성기체를 흐르도록 하므로서 웨이퍼기판(47, 28)을 보다 효과적으로 가열할 수가 있다.
이어서, 원료실(23)과 증착실(21)과의 사이에 벨브(25)를 열고, 원료기체를 증착실(21)에 도입하여 알루미늄증착을 시작한다. 이때, 밸브(25)를 연 직후에 증착실(21)의 압력이 큰 폭으로 변화하지 않도록 하기위해 밸브(25)를 열때까지의 적당한 시간동안, 원료실(23)내부를 증착시킬때와 같은 정도의 유량으로 배기시켜 두는 것도 바람직하다. 일정한 증착시간이 경과된 후에 원료실(23)과 증착실(21)사이에 있는 밸브를 닫고 증착을 종료시킨다. 상술한 바와 같은 조작을 실시하므로서 제3d도에 표시한 바와 같이 실리콘기판의 개구부(43)에만 선택적으로 알루미늄(45)을 증착시킬 수 있다.
실리콘산화막(42)위에는 증착되지 않으면서 개구부(43)의 실리콘상에만 선택적으로 평활성이 우수한 알루미늄(45)을 증착시키기 위해서는 막의 증착조건을 주의깊게 선택할 필요가 있다.
특히 웨이퍼기판(47, 28)과 가열블록(30)사이의 간격 D와 가열블록(30)의 온도는 중요한 변수이다.
기체유량은 대개 20 내지 30cc/min, 원통관(31)내부의 원료기체의 압력은 0.5토르, 증착실(21)의 압력은 0.05토르로 하며, 웨이퍼기판(47)과 가열블록(30)사이의 간격 D를 5mm로 할 경우, 가열블록의 온도가 약300℃ 이상에서 실리콘상에 알루미늄이 증착되도록 한다. 이때 가열블록의 온도가 340℃를 넘게되면, 막두께의 분포가 웨이퍼주변부의 실리콘상에 증착된 알루미늄막이 중앙부의 알루미늄막보다 두껍게 된다.
또한 높은 온도에서는 실리콘산화막(42)상에도 섬형태의 알루미늄핵이 형성되기 시작하여 실리콘과 실리콘산화막이 구별되지 않고 비 선택적으로 증착되게 된다.
기판온도가 약 300 내지 330℃의 범위에서는 막두께가 500Å 이상으로 되고, 알루미늄표면은 거북이 등모양의 결정입자형상을 보여주게되며, 평활하면서 우수한 막이 얻어지게 된다. 제4도는 가열블록(30)의 온도를 입자형상을 보여주게되며, 평활하면서 우수한 막이 얻어진다. 제4도는 가열블록(30)의 온도를 310℃로 했을때의 알루미늄금속조직사진을 나타낸 것이다. 제11도에 표시한 바와 같이 종래의 CVD로 형성된 알루미늄은 작은 결정입자의 집합체이며, 표면요철이 크고, 또한 결정입자사이에 부분적으로 틈새가 형성됨을 볼 수 있다. 이에 비하여 본 발명을 이용한 경우에는 제4도에서 알 수 있는 바와 같이 결정입자직경이 5내지 10㎛정도로 크고 평활한 표면이 되어 있으며, 결정입자사이에 틈이 없게된다.
D=8mm로 했을 경우에는 330℃ 이상에서 증착되기 시작하며, 360℃ 이상에서는 불균일하게 되었다. 따라서 약 330 내지 350℃에서 제4도와 같은 우수한 막을 얻을 수 있는 것이다. D<2mm 또는 d>15mm에서는 거북등 모양의 양질의 막을 얻는 것은 상당히 어려우며, 종래와 같이 요철이 있는 막이 되었다. 상기의 온도범위 및 D의 값은 기체의 유량에 의해 변화되게 되며, 유량이 큰 경우에는 가열블록(30)의 온도를 높게할 필요가 있다.
지금까지, CVD에 의한 알루미늄의 증착에 관해 몇가지 보고가 발표되었으나(다만 선택성장은 아님), 증착된 막의 표면상태는 모두 제11도와 유사하며, 본 실시예와 같이 크면서도 평활한 결정구조는 얻지 못하였다. 본 발명에 따르면 이와 같이 우수한 막이 얻어지는 이유중의 하나는 증착직전에 기판의 온도보다 높은 온도로 기체를 가열하기 때문이라고 생각된다.
종래의 CVD법에서 증착기판의 가열방법은 크게 두형태로 분류된다. 이중에서 온벽형은 증착기판이 설치되는 석영관전체를 가열기로 가열하는 것으로서, 이 경우에는 원료기체가 관내부를 흐르는 사이에 석영관과 동일온도로 가열되게 된다. 따라서, 상기 온벽형에서는 기체온도가 기판온도와 거의 일치하게 된다.
한편, 냉벽형은 기판호울더만이 가열되며, 증착기판 기판호울더상에 밀착하여 고정시키므로서 가열되게 된다. 따라서 냉벽형에서는 가열기판상에 기판보다도 낮은 온도의 기체가 도입된다.
이들 종래의 CVD법에 비하여 본 실시예에서는 우선 가열블록(30)에 의해 원료기체가 가열되고, 이 기체에 의해 증착기판(28)이 가열되게 된다, 따라서, 원료기체의 온도가 기판온도보다도 높다는 것이 본 발명의 첫번째 특징이다.
또한, 본 발명의 두번째 특징은 기판에 대하여 기체 흐름이 그 위에서 이루어지지는 않고, 밀폐된 공간내로 도입된 기체가 기판으로 확산되어 기판위에 증착되게 된다는 것이다.
본 실시예에서 증착시의 웨이퍼기판온도를 열전대로 측정한 결과, 원료기체를 유입하여 증착을 시작함과 동시에 기판온도가 상승하여 1 내지 2분 정도에서 거의 일정한 온도가 된다는 것이 밝혀졌다. 원료기체를 유입하기 전에 미리 아르곤등의 불활성기체를 유입했을 경우에는 보다 빨리 정상온도로 된다. 제5는 증착 개시 10분후에 웨이퍼기판온도를 측정한 결과를 나타낸 그래프로서, 이때 증착조건은 원통관(31)내부의 원료기체압력을 0.5토르로 하므로서 표분적인 조건을 사용하였다. 제5도에 따르면, 웨이퍼기판(28)과 가열블록(30)과의 거리 D를 5mm와 8mm로 했을때는 거의 차이가 없었으며, 측정온도범위에서는 웨이퍼기판(28)의 온도와 가열블록(30)의 온도간에 직선적인 관계가 있다는 것을 알 수 있고, 이들 양자의 온도차이는 약 70℃이다. 여기서, D가 변화하여도 기판온도에는 차이가 없게 되는데, 이것은 웨이퍼기판(28)이 원료기체 수송용의 원통관(31)과 가열볼록(30)에 의해 둘러싸여 있기 때문이다.(예를 들면, 밀폐된 분위기에 설치되어 있기 때문인 것으로 생각됨)
원통관(31)과 가열볼록(30)이 서로 분리된 상태에서도 막질이 우수한 알루미늄을 증착할 수 있으나, 이 경우에는 가열블록(30)의 온도범위가 달라진다. 단. 증착실(21)자체의 용량을 작게 하고, 가변형밸브(26)를 이용한 유량을 제어하면 거의 밀폐된 분위기를 얻을 수 있어서, 상기의 조건과 거의 동일하게 된다.
본 실시예에서, D=5mm일때는 가열블록의 온도가 310℃일때 충분한 증착이 진행되게 되지만, 제5도에 의하면 이때의 웨이퍼기판 온도는 약 240℃이다. 어떻든, 가열블록(30)을 이용하지 않은 종래의 냉벽형 CVD법을 이용하는 경우에 기판온도가 240℃일때는 기타 조건을 동일하게 한다하더라도 증착은 거의 진행되지 않게 된다.
종래의 CVD를 사용하여 동일한 정도의 증착속도를 얻기 위해서는 약 270℃로 기판을 가열시켜야 하지만, 본 발명을 이용하는 경우라면 기판온도를 약 30℃정도 낮게 할 수가 있는 것이다.
원료기체는 가열블록(30)에 의하여 고온으로 가열되어 활성화되므로서 분해되기 쉬운 상태로 보다 저온인 기판(28)에 도달되게 된다.
기판상에 도달된 원료기체가 어떤과정으로해서 알루미늄으로 분해되는가를 아는 것은 어렵지만, 이러한 상태에서 기판(28)상의 알루미늄이 통상의 CVD법과 비교하여 상당히 과포화되어 있음을 알게 된다. 이 경우에는, 핵성장이론에 의하면, 클러스터 생성시 체적에너지변화가 크게 되며, 식(3), (4)에서 나타낸 바와 같이 안정핵생성의 활성화에너지 G*는 감소하게 되고, 임게핵의 수밀도 n*은 높아지게 된다. 따라서, 핵들끼리 서로 합치되는 때의 핵의 평균반경이 작아지게 되어 요철이 적은 평활한 막이 형성되게 된다.
본 발명에서는 상기 이외에도 다른 CVD와 비교하여 다음과 같은 중요한 특징을 갖는다.
은벽형에 처는 증착분위기 전체가 기판온도와 동일한 온도로 가열되기 때문에, 증착실의 벽면전체에서 반응이 일어나게 되어 원료기체가 많이 소비되게 되고, 더우기 벽면부착물을 정기적을 제거할 필요가 있으며, 장치의 보수도 해주어야 한다.
그러나 본 발명에서는 원료기체가 저온상태에서 증착실(21)에 도입되게 되고, 증착기판(28)에 근접된 부위에 도달하게 되어서야 비로서 고온으로 가열된다. 따라서, 기체의 소비가 증착기판(28)위와 가열블록(30)의 표면에서만 일어나게 된다. 이러한 가열부분의 면적은 온벽형과 비교해서 극히 작으므로, 원료기체의 소비방지나 장치 보수성이 우수하다.
본 발명의 또다른 특징은 기체온도를 기판온도보다도 아주 높게 증가시킬 수 있으므로 종래 CVD에 의해서는 거의 분해되지 않는 원료기체의 경우에도 증착이 가능하다는데 있다. 즉. 가열블록(30)에 의해서 원료기체를 고온으로 가열시키므로서 기체자체를 활정화시키거나 반응하기 쉬운 물질로 변화시키게 된다.
따라서, 저온의 기판(28)상에서 분해반응을 촉진시키는 효과를 얻을 수 있고, 기판온도가 낮은 상태에서도 박막의 증착이 가능하게 된다.
본 실시예에서는 원료기체로 이용되는 트리이소부틸 알루미늄은 50℃이상의 온도에서 증기압이 낮은 디이소부틸 알루미늄할라이드로 분해된다. 따라서, 원료기체가 그의 수송경로에서 100 내지 200℃로 가열되면 응축되면서 액화하여 증착기판(28)에 원료기체라 충분하게 공급되어질 수 없게 된다. 본 실시예에서는 원료기체가 증착기판(28)직전까지는 50℃정도의 낮은 온도에서 공급되고, 고온으로 가열되어진 가열블록(30) 표면근방에서 고온의 증착온도로 가열되게 된다. 따라서, 수송경로중에서 원료기체가 액화하는 문제점을 방지되게 된다.
또한, 가열블록(30)의 가까이에 증착기판(28)의 표면이 마주보고 있고, 증착기판(28)의 배면에는 비교적 저온의 원료기체가 접촉되어 있으며, 가열블록(30)과 대면하고 있는 증착기판(28)의 정면에는 고온으로 가열된 기체가 유입되게 된다. 실제로, 증착기판(28)의 배면에는 표준적인 증착조건하에서 알루미늄은 증착되지 않게 된다. 웨이퍼자체의 표면이나 배면의 온도차는 별로 없기 때문에 본 증착방법으로는 기체를 가열시킴으로서 반응이 촉진되게 되므로, 기체의 가열이 극히 중요함을 알 수 있다.
더우기, 가열블록(3) 가까이에 도입된 트리이소부틸 알루미늄은 가열되어 증기압이 낮은 디이소부틸알루미늄으로 변하게 되는데, 바로 그 근처에 저온의 웨이퍼기판(28)이 설치되어 있다. 따라서, 웨이퍼표면은 극히 과포화상태로 되고, 이것이 본 실시예에서 평활성이 높은 양질의 알루미늄박막이 형성되는 중요한 요인의 하나가 되기도 한다.
본 실시예에 따르면, 원료기체자체가 가열블록(30)에 의하여 예정된 온도까지 가열되게 되고, 이 가열블록 사이에 설치된 증착기판(28)은 원료기체에 의해서 가열되게 되므로 통상의 냉벽형 CVD법에 비하여 막증착의 재현성이나 균일성이 현저하게 개선되게 된다.
또한, 본 실시예에서는 가열블록(30)에서 소비되지 않은 잉여가열기체에 의하여 웨이퍼기판상에 증착이 진행된다. 따라서, 가열블록(30)의 표면재질로서 예를 들면, 실리콘이나 알루미늄등과 같이 알루미늄이 증착되기 쉬운 것을 이용하든가, 또는 실리콘산화막등과 같이 증착되기 어려운 것으로 하든가에 따라 증착기판(28)에 증착되는 알루미늄의 양은 서로 달라지게 된다.
예를 들면, 가열블록(30)의 표면이 실리콘이나 실리콘산화막의 패턴으로 구성되어 있고 증착기판(28)이 실리콘웨이퍼로 된 경우에는, 알루미늄을 실리콘웨이퍼(28) 전면에 증착시킬 수 없고 가열블록(30)표면상의 실리콘산화막 패턴에 대면하고 있는 부위에만 알루미늄을 증착시킬 수 있다.
따라서, 원료기체의 소비효율의 관점에서는 가열블록(30)표면의 재질로 알루미늄의 증착이 일어나기 어려운 것, 예를 들면 2산화실리콘, 2산화티탄, 5산화탄탈륨, 산화몰리브덴, 오산화바나듐등의 표면자유에너지가 낮은 재료를 사용하는 것이 바람직하다.
단, 이와 같은 재질이라 할지라도, 일단 알루미늄이 증착되게 되면, 그 이후에는 알루미늄증착이 진행되어 원료기체의 소비를 방지하는 효과를 없게 된다. 본 실시 예에서는 가열블록(30)표면의 재지로서 알루미늄을 사용하고 있는 바, 통상적인 증착에 있어서는 기체소비효율의 문제는 없다.
알루미늄의 증착형태는 가열블록의 온도나 기관온도이외의 증착조건, 즉 원료기체의 유량 및 압력에 따라서도 변하게 된다.
상술한 바와 같이, 기체의 압력은 원료실(23)의 온도를 실온에서 약 50℃의 범위내로 변화시킴에 따라 제어 할 수 있다. 본 실시예의 경우에는 상기 원료실(23)의 온도범위에 따른 압력의 제어범위인 약 0.2 내지 2토르에서는 선택성장이 가능하다.
이때, 만일 상기 압력이 0.2토르이하일 경우에는 증측이 거의 진행되지 않고, 압력의 상승과 함께 증착속도가 약간 커지는 경향을 나타낸다.
원료기체의 유량에 대해서는 유량이 일정하여도 웨이퍼표면에 있어서의 기체유속은 증착실(21)의 구조에 의하여 크게 영향을 받게 되기 때문에 장치의존성이 크고, 일반적으로 취급하기가 곤란하게 된다.
본 실시예에서 사용하고 있는 표준적인 유량으로서는 20 내지 30cc/min정도 이하이면, 막증착상태는 그 정도로 큰 영향을 미치지 않는다. 그러나, 유량이 크게 되면 웨이퍼표면에서의 기체온도는 낮아지게 되고, 알루미늄 증착이 일어나기 어렵게 되는 경향을 볼 수 있다.
예를 들면, 유량을 크게 했을 경우에는, 표준적인 유량의 경우보다 기판온도를 20 내지 30℃로 높게 하지않으면, 증착되지 않는 경우가 있다.
기체유량이 적은 경우에는 이와 같은 형상이 나타나지 않고, 극단의 경우, 즉 배기가 정지되고 원료실(23)에 접속된 증착실(21)이 밀폐된 상태에서도, 충분한 막두께의 알루미늄이 증착될 수 있다. 단, 이 경우에는 트리이소부틸 알루미늄이 분해반응에 의해 발생된 이소부틸렌과 수소기체에 의해 증착실(21)내의 압력이 시간과 함께 상승해 버리게 된다.
제6도는 대표적인 증착조건으로서, 가열블록(30)과 증착기판(28)과의 간격 D=5mm, 가열블록 온도는 310℃, 압력은 0.5토르로하여 미세한 관통공(43)에 증착시킨 알루미늄금속조직사진을 나타낸 것으로서, 평활한 알루미늄 표면을 얻을 수 있는 것을 알 수 있다. 또한, 알루미늄은 실리콘관통공에만 선택적으로 증착되어 있고, 실리콘산화막상에는 전혀 성장하고 있지 않는 것을 알 수 있다. 실리콘산화막의 두께는 5,000Å이고, 실리콘상에는 동일한 두께의 알루미늄이 증착되게 된다.
제7도는 증착되어진 알루미늄 저항율의 막두께 의존성을 표시하는 도면으로서, 막두께가 1,000Å이상에서는 2.9μΩ·cm정도의 벌크(bulk)에 가까운 저항율이 얻어지고, 또한 500Å정도로 얇아도 도전성을 나타내며, 연속적인 알루미늄막이 되고 있는 것을 알 수 있다.
제3e도는 실리콘 관통공(43)에 실리콘산화막(42)과 동일한 두께의 알루미늄(45)을 선택적으로 증착시킨후, 통상의 스펏터링법을 이용하며 알루미늄막(46)을 전면에 걸쳐 증착시킨 상태를 나타낸 도면으로서, 이도면에서는 또한 패턴형성에 의해서 알루미늄배선패턴을 형성시킨 상태의 실리콘관통공 단면형상을 표시하고 있다.
본 실시예에서는 실리콘산화막(42)에 개구된 기판실리콘(41)상의 관통공(43)을 알루미늄으로 매립한 예를나타내었으나, 실리콘산화막(42)과 실리콘기판(41)을 조합시킨 이외의 다른 재료로도 동일한 결과를 얻을수 있다.
반도체 집적회로의 알루미늄배선에서는, 절연막의 개구부를 통해서 소자부나 하층의 배선과 접속되는 경우가 많다. 이때 개구부내의 하층재질로는 통상적으로 여러종류의 불순물을 함유하는 단결정 또는 다결정실리콘이나 또는 알루미늄을 사용한다.
상기 재질이외에 다른 것으로서는 티타늄, 몰리브덴, 텅스텐 또는 백금과 같은 금속이나, 티타늄규화물, 텅스텐규화물, 몰리브덴규화물, 탄탈규화물 또는 백금규화물과 같은 규화물 재질이나, 질화티타늄 또는 질화몰리브덴과 같은 화합물을 사용할 수도 있다.
특히, 하층을 실리콘으로 할 경우에는 알루미늄과의 반응때문에 계면이 열화되기 쉬우므로 제8도에 나타낸 바와 같이 실리콘(51)상에 예를 들면, 티타늄, 질화티타늄 또는 티타늄규화물등과 같은 티탄계금속; 몰리브덴이나 텅스텐 또는 이들의 규화물; 백금규화물등의 장벽층(53)을 형성시킨 후 알루미늄(54)을 선택적으로 성장시킬 수 있다.
단, 부호 52는 실리콘산화막이다.
상기 재료모두는 전도성을 가지는 금속 또는 반도체이므로, 이들 재료표면상에는 알루미늄을 선택적으로 성장시킬 수 있다. 특히 실리콘에 관해서는 불순물로서 비소, 인 또는 붕소를 고형용해도 정도 함유하는 실리콘이나, 이들 불순물의 농도가 낮고 저항은 높은 단결정실리콘 또는 다결정실리콘에 알루미늄을 증착시키는 것이 가능하다는 것을 실험적으로 확인할 수 있었다.
또한, 하층이 알루미늄 또는 실리콘을 함유하는 알루미늄과 같은 알루미늄합금인 경우에는 이들이 동일재료이기 때문에 알루미늄을 그위에 증착시킬 수 있다고는 말할 수 없지만, 표면에 수 10Å이상의 두께를 갖는 알루미늄층이 형성되는 수가 종종 있는 바, 이러한 경우에는 알루미늄층을 희석된 불소산용액으로 에칭시킨후에 진공실내에서 이들의 표면을 플라즈마에칭에 의해 세척할 필요가 있다.
이때, 알루미늄표면은 진공상태로 할지라도 신속하게 산화되기 때문에 예를 들어, 10-4토르 정도의 진공하에서는 세척후 1 또는 2분내에 알루미늄증착을 실시하여야 한다.
한편, 반도체 집적회로로 사용되어지는 절연막의 재질로서는 실리콘산화막이 가장 많이 사용되지만, 그이외에 실리콘 질화막등에도 사용되어 질 수 있다.
실리콘산화막에는 실리콘을 열산화하여 형성시킨 실리콘산화막이나, 기타 다른 형성법, 예를 들면 기상성장법 또는 스펏터링으로 증착시킨 것, 인 또는 붕소를 첨가시킨 실리콘 산화막등이 있다.
본 실시예에 따른 알루미늄 선택성장의 조건으로서는 이들의 절연막위에 알루미늄이 증착되지 않는다. 상술한 내용으로부터, 제3e도에 표시한 데로 개구부에 단차가 없는 평탄한 알루미늄배선을 형성하는 것은 반도체 집적회로에 있어서 모든 관통공에 대하여 적용될 수 있다.
선택적성장을 이용하지 않고 스펏터링 및 진공증착만의 증착에서는 관통공상에 있는 실리콘개구부의 알루미늄표면에 단차모양이 형성되며, 계단하부에서는 미세한 균일이 발생되게 되고, 그 결과 단선등으로 인하여 생산성이나 신뢰성이 감소하게 되는 원인이 되게 된다.
본 실시예에서는 관통공의 단차와 거의 같은 두께의 알루미늄을 선택적으로 증착시키므로서 반도체 집적회로의 관통공부위가 평탄하여 단선이 될 염려가 없으며, 생산성이나 신뢰성이 우수한 알루미늄배선을 형성시킬 수 있는 것이다.
상술한 바와 같이 가열블록(30)을 이용한 CVD는 표면이 평활하고, 결정입자가 큰 알루미늄박막을 재현성과 균일성이 양호하고, 선택성도 우수하게 증착시킬 수 있는데, 그 이유는 관통공을 매립할때 평활한 다층배선이 가능하기 때문이다.
이상의 실시예에 있어서는 원료기체로서 트리이소부틸알루미늄만을 사용하고 있으나, 트리메틸알루미늄또는 트리에틸알루미늄과 같은 다른 유기알루미늄화합물들을 원료기체로 사용하여도 화학적 성질이 양호하여 있다. 약간의 증착조건을 변화시키므로서 상술한 바와 같이하여 알루미늄을 기판에 증착시킬 수 있다.
[실시예 2]
본 발명의 두번째 실시예는 트리이소부틸 알루미늄과 디 실란을 원료기체로 사용하여 실리콘을 포함하는 알루미늄합금을 증착시키는 예를 나타낸 것이다.
앞에서 설명한 첫번째 실시예는 순수한 알루미늄을 증착하는 것이었다. 그러나 일반적인 배선(wiring)재료로는 1 내지 2%의 실리콘을 함유하는 알루미늄이 주로 사용되는 바, 그 이유는 실리콘 기판과 알루미늄사이의 반응에 의해서 생기는 P-n 접합부에서 접합누출을 방지할 수 있기 때문이다.
상기 첫번째 실시예에 따른 알루미늄의 선택성장을 배선에 사용할 경우에는, 실리콘기판에 대한 부착용으로서 두께가 약 1000Å로 얇은 알루미늄막을 사용하고, 또한, 관통공을 채우는데 이용할때는 주로 상층과 하층의 알루미늄배선을 접속하는데 이용되기 때문에 알루미늄내에 실리콘이 포함되어 있지않다고 하더라도 상술한 반응과 같은 심각한 문제가 생기지는 않는다. 이러한 반응은 이들 사이에 티탄등의 장벽층을 설치하므로서 방지할 수도 있다. 그러나 알루미늄의 선택성장과 동시에 알루미늄막내에 실리콘을 첨가하게되면 그의 적용범위를 훨씬 넓게 할 수 있다.
종래에도 알루미늄의 CVD에 의해서 실란기체와 유기알루미늄을 증착시키는 기술이 이미 특허로도 소개된 바 있으나(일본특개소55-91119호), 실질적으로 통상적인 열 CVD로서 이를 실현시켜 반도체 IC의 제조에 이용하는 것은 불가능하였다.
유기알루미늄을 이용하여 알루미늄을 증착시킬때의 기판온도는 높아야 400 내지 500℃이하이다. 이보다 높은 온도에서는 양질의 알루미늄막을 얻기가 어렵고, 예컨대 얻어진다 하더라도 알루미늄막과 기판인 실리콘 및 실리콘산화막이 서로 반응하거나 상호확산하므로서, 얻고자하는 구조가 얻어지지 않는다. 이러한 상활은 GaAs등과 같은 반도체를 하부기판으로 사용하여도 같은 결과가 나타난다.
한편, 실란의 분해온도는 적어도 600℃이상으로 알려져 있고 알루미늄을 증착시킬 수 있는 범위의 온도에서 실란이 증착되지 않는다. 따라서, 알루미늄을 증착시키면서 동시에 실리콘을 도우프(dope)한다고 하는 것은 불가능한 일이다. 만일, 원료기체가 열 외의 다른 에너지에 의해서 분해되는 플라즈마 CVD나 광CVD를 이용하면 실란에 의해서 실리콘을 도우프하면서 알루미늄을 증착시킬 수 있다. 그러나, 이러한 CVD에서는 상술한 바와 같은 결점이 있고, 이는 CVD의 장점을 반감시키는 결과를 가져온다.
본 발명에 따르면, 트리이소부틸알루미늄과 같은 유기알루미늄과 실란기체를 원료기체로 사용하여 실리콘이 함유된 알루미늄막을 효과적으로 증착시킬 수 있다. 예를 들면, 제2도에 나타낸 장치를 이용하여 가열블록(30)의 온도를 600℃정도로 하고, 기판 온도를 250℃정도로하면 실란의 분해와 동시에 기판과 반응하지 않은 상태에서의 알루미늄막을 증착시킬 수 있다.
그러나 실란의 분해온도와 알루미늄의 증착온도는 서로 크게 다르기 때문에 균일성이 양호한 증착조건을 얻기기 어렵다. 그래서, 실란대신에 디실란을 사용하므로서 이와 같은 문제를 해결하고 실란이 함유된 알루미늄막을 용이하게 증착시킬 수가 있는 것이다.
제2도에 나탄낸 장치에서는 가열블록(30)과 웨이퍼기판(28)사이의 간격 D를 8mm로하고, 가열블록(30)의 온도를 350℃로 한다. 실란은 30cc/min의 유속으로 흐르게 하고, 트리이소부틸알루미늄의 유속등과 같은 기타조건은 상기 첫번째 실시예와 동일하게 한다. 다만, 증착실(21)의 기압은 두기체의 분압을 합한 것이므로 0.8토르로 비교적 높게 한다. 이러한 조건하에서 알루미늄중에 포함된 실리콘의 양은 2%로 한다.
실험결과에 의하면, 디실란만을 도입 시키고 트리이소부틸 알루미늄은 전혀 도입시키지 않았을때, 실란을 분해시켜서 기판상에 실리콘을 증착시키기 위해서는 가열블록(30)의 온도를 약 400℃이상으로 해야 한다.그러나 디실란과 트리이소부틸 알루미늄을 동시에 공급하게 되면 보다 낮은 온도에서도 알루미늄막중에 실리콘이 도우프되므로서, 약 350℃이상에서는 퍼센트오더(percentorder)의 실리콘이 함유된다는 것이 밝혀졌다. 가열블록(30)의 온도가 증가하게 되면 실리콘의 분해가 촉진되어, 알루미늄중의 실리콘 농도가 급격히 증가한다. 따라서, 실리콘의 농도는 가열블록(30)의 온도 또는 실리콘의 유량에 의해서 자유롭게 변화시킬수 있다.
이와 같이, 가열블록을 사용한 CVD에 의해서 트리이소부틸 알루미늄과 디실란을 원료기체로 이용하므로서 임의량의 실란을 포함하는 알루미늄을 증착시킬 수가 있는 것이다.
본 실시예에서는 실리콘을 포함하고 있는 알루미늄을 선택적으로 성장시킬 수가 있지만, 선택성장이 아니라 하부기판의 재질에 관계없이 전면에 알루미늄을 증착시킬 수 있다. 이러한 비선택적 성방법에서는 몇가지가 있는데, 예를 들면, 가열블록(30)의 온도를 380℃정도로 높이고, 디실란의 유량을 감소시키므로서 실리콘을 함유하는 알루미늄을 기판전면에 증착시킬 수 있다. 단, 이 방법에서는 증착막의 두게를 균일하게 하는 것이 어렵다.
또한 다른 방법으로는 미리 가열블록의 온도를 400℃정도로 높인 상태에서 실란만을 유입시켜서 기판전면에 얇은 실리콘을 증착시킨고, 이어서 상기 첫번째 또는 두번째 실시예와 같은 표준적 선택성장의 조건에서 알루미늄을 증착시킨다. 선택성장에서는 실리콘상에만 알루미늄이 증착되지만 여기서는 표면전체가 실리콘으로 완전히 덮이기 때문에 알루미늄이 기판전면에 증착되는 것이다. 이러한 경우에는 균일하고 양질의 막이 얻어진다. 또한, 알루미늄하부에 증착된 실리콘은 알루미늄을 증착시킬때, 또는 그후의 열처리에 의해서 알루미늄막속으로 확산되게 되고, 따라서, 알루미늄증착시에 실리콘을 도우프시킬 필요가 없다. 이와 동일한 의미로서 미리 티탄등의 박막을 증착시킨 후, 알루미늄을 증착시켜도 좋다.
[실시예 3]
본 발명의 세번째 실시예는 MOSLSI의 게이트전극과 소스(source)/드레인(drain)상에 선택적으로 알루미늄을 증착시켜서 저항이 낮게 되도록 하는 것이다.
첨부도면 제9a 내지 제9j도는 본 실시예의 주요한 제작공정의 흐름을 나타낸 것으로서, 본 발명에 직접적인 영향을 미치지 않는 부분은 생략하였다.
본 실시예는 먼저, 제9a도에 나탄낸 바와 같이 실리콘산화막을 이용하여 형성시킨 소자간 분리영역(72) 을 갖는 P형 실리콘기판(71)을 제조하고, 능동소자로 작용할 영역에 게이트산화막(73)을 형성한다.
다음으로 제9b 및 9c도에 나타낸 바와 같이 인을 도우프한 다결정실리콘박막(74)을 증착시키고, 사진식각법과 에칭기술을 이용하여 상기 다결정실리콘박막(74)을 섬유화하여 게이트전극(75)을 형성한다.
이어서, 제96도에 나타낸 바와 같이 게이트전극(75)의 주위를 산화시켜 다결정실리콘산화막(76)을 형성하고, 소스/드레인(77)을 형성하기 위한 마스크로서 게이트전극(75)을 사용하여 이온주입(ion-implantation)을 실시한다. 이때, 이온 종(種)으로서는 통상 n-채널소자의 경우에는 비소 또는 인을 사용하고, P-채널소자에서는 붕소를 사용한다.
다음에는 주입된 이온을 활성화시키기 위하여 열처리를 실시하고, 감압 CVD법을 이용하여 실리콘산화막(78)을 증착시킨다.
실리콘 산화막(78)은 게이트 전극(75)의 측면부에 두껍게 형성된 것으로서, 방향성을 건식에칭법을 이용하므로서 제9f도에 나타낸 바와 같이 게이트 전극(75)의 측변에 측벽(79)을 형성할 수가 있다.
실리콘 산화막(78)은 게이트전극(75)의 측면에 두껍게 형성된 절연막이면 어느것이나 좋고, 역류(reflow)된 PSG(phosphosilicate glass)나 BPSG(borophosphosilicate glass), 또는 가벼운 바이어스(bias)를 인가하여 스펏터링한 소위, 바이어스 스펏터링 실리콘산화막, 또는 실리콘질화막등이어도 좋다.
그후, 제9g도에 나타낸 바와 같이 실리콘면이 노출된 게이트전극(75)과 소스/드레인(77)상에 알루미늄(80)을 선택성장시킨다. 이때, 알루미늄을 증착하기전에 자연산화층을 제거하기 위한 전처리과정을 행하게되는데, 이러한 전처리과정은 먼저 건식에칭을 실시한 후에 800 내지 900℃의 온도에서 100Å전후의 실리콘 산화닥을 형성하고, 이어서 희석 불소산으로 에칭하여 깨끗한 실리콘 표면이 노출되도록 하는 것이 좋다. 알루미늄증착은 제1도에 나타낸 장치를 이용하여 D=5mm, 가열블록온도는 310℃이고, 원료기체의 압격은 0.5토르인 조준 조건하에서 행하고, 증착시간은 약 10분이며, 막의 두께는 1000Å인 알루미늄을 형성한다.
이어서 제9h도에 나타낸 바와 같이 층간절연막(81)을 증착시키고, 공지의 사진식각기술과 에칭기술을 이용하여 관통공(82)을 형성한다. 그후, 일반적으로는 스펏터링을 이용하여 알루미늄막을 증착시켜 배선을 형성하게되지만, 본 실시예에서는 제9i도에 나타낸 바와 같이 본 발명에 따른 선택성장 알루미늄막(83)을 이용하여 관통공을 매운다. 알루미늄증착전의 전처리로서는 희석불소액에 의한 에칭만 실시하고, 제9g도와같은 방법으로 알루미늄을 증착시킨다. 단, 증착직전에 플라스마에 의해서 진공상태를 청소하므로서 알루미나를 제거한다. 증착막의 두께는 관통공의 깊이와 동일하게 5000Å으로 하므로서 관통공을 확실하게 매립하여 평탄한 표면을 얻을 수가 있다.
다음으로, 스펏터링법등을 이용하여 기판전면에 알루미늄막을 증착시키고, 공지의 사긴식각기술과 에칭기술을 이용하여 제9j도에 나타낸 바와 같이 알루미늄배선(84)을 완성한다.
이때, 스펏터링법을 이용하지 않고 본 발명의 CVD을 이용하여 기판전면에 알루미늄을 증착시켜도 좋다. 예를 들면, 선택적인 알루미늄을 증착시켜 관통공(82)을 매운다음, 이어서 비선택성장의 조건으로 기판전면에 알루미늄을 증착시킬 수가 있다. 비선택 성장방법은 가열블록(30)의 온도를 높게하는 방법이나, 전면에 실리콘등을 증착시킨 후 알루미늄을 증착시키는 방법등이 있다.
이상에서 설명한 바와 같이, 본 발명의 세번째 실시예에서는 선택성장 알루미늄으로 다결정실리콘패턴과 소스/드레인을 둘러싸게 하므로서, 게이트전극 배선의 저항을 낮게하면서 관통공을 매립하는데도 이용하여 평탄한 표면을 얻을 수가 있는 바, 이와 같이 선택성장 알루미늄은 두가지 목적으로 사용되는 것이다.
이중에서 특히, 다결정실리콘 패턴과 소스/드레인을 둘러싸게 하는데 사용될 경우에는 알루미늄의 저항율이 2.9μΩ·cm로서 거의 벌크에 가까운 것이기 때문에 텅스텐이나 규화물을 사용하는 경우에 비하여 1/10내지 1/100정도의 저항율이 감소하게 된다.
또한, 소소/드레인을 둘러싸게 하는 경우에는 알루미늄막의 두께가 커지게 되면 알루미늄이 기판실리콘과 반응하여 접합누출등의 장래를 일으키게 되나, 본 실시예와 같이 알루미늄막의 두께가 1000Å정도 이하인 경우에는 전혀문제가 되지 않는다.
또한, 필요하다면 제8도에 나타낸 바와 같이 소스/드레인이나 다결정실리콘 게이트전극상에 장벽층을 형성한 후에 알루미늄의 선택성장을 실시해도 좋다. 이러한 장벽층은 예컨대, 100Å 내지 1000Å의 두께를 갖도록 하는 것이 좋은 바, 이정도의 두께를 갖는 장벽층의 저항은 선택성장알루미늄의 저항에 비하여 수배내지 100배이상 높아서, 알루미늄으로 둘러싸지 않고서는 충분히 낮은 저항을 얻을 수가 없다.
[실시예 4]
제10a 내지 10e도는 본 발명의 네번째 실시예를 나타낸 것으로서, 쌍극성 LSI의 전극을 인출하고, 또한 다결정실리콘을 이용하여 저항체를 형성하는데 본 발명을 응용하는 것이다.
제10a도는 실리콘기판(101)중에 npn 트랜지스터를 형성하고, 다시 그위에 다결정실리를 전극패턴을 형성한 상태를 나타낸다. 여기서, 참조부호 102는 소자간 분리산화막을 나타내고, 103은 n+매입층, 104는 콜렉터, 105는 베이스, 그리고 106은 이미터를 나타낸다. 실리콘기판(101)의 표면은 다결정 실리콘 전극패턴(107)과 이들을 분리하는 실리콘산화막(108), 그리고 저항체로 작용할 다결정실리콘영역상에 형성된 저항체형성용 마스크(109)로 이루어진다. 이때, 마스크(109)의 재질은 실리콘산화막이나 실리콘질화막등의 절연물이 이용된다.
이러한 상태에서 제10b도에 나타낸 바와 같이 노출된 다결정실리콘상에 알루미늄(110)를 선택성장시키게 되는데, 알루미늄 증착에 앞서서 먼저 자연산화막층을 제거하기 위한 전처리과정을 행하게 된다. 이러한 전 처리 과정은 먼저 건식에칭을 실시한 후에 800내지 900℃의 온도에서 100Å 전후의 실리콘산화막을 형성하고, 이어서 희석불소산으로 에칭하여 깨끗한 실리콘 표면이 노출되도록 하는 것이 좋다. 알루미늄증착은 제1도에 나타낸 장치를 이용하여 D=5mm, 가열블록온도는 310℃이고, 원료기체의 압력은 0.5토르인 표준조건하에서 행하고, 증착시간은 약 10분이며 막의 두께는 1000Å인 알루미늄을 형성한다.
이러한 알루미늄(110)에 의해서 다결정 실리콘 전극패턴의 저항이 낮게 되는 동시에 저항체형성용 마스크(109)하부의 다결정실리콘이 자기정렬(self-aligmment)방식으로 결정된 칫수를 갖는 다결정실리콘 저항체(111)로 된다.
이어서, 제10c도에 나타낸 바와 같이 충전절연막(112)을 증착시키고, 공지의 사진식각기술과 에칭기술을 이용하여 관통공(113)을 형성한다. 그후 일반적으로는 스펏터링을 이용하여 알루미늄막을 증착시켜 배선을 형성하게 되지만, 본 실시예에서는 제10d도에 나타낸 바와 같이 본 발명에 따른 두번째 선택성장 알루미늄 막(114)을 이용하여 관통공을 매운다. 알루미늄을 증착하기 이전의 전처리로서는 희석불소액에 의한 에칭만 실시하고 제10b도와 같은 방법으로 알루미늄을 증착시킨다. 단, 증착직전에 플라즈마에 의해서 진공상태를 청소하므로서 알루미나를 제거하고, 증착막 두께는 관통공의 깊이와 동일하게하므로서 관통공의 내부를 확실하게 매립하여 평탄한 표면을 얻을 수가 있다.
다음으로, 스펏터링법등을 이용하여 기관전면에 알루미늄막을 증착시키고, 공지의 사진식각기술과 에칭기술을 이용하여 제10e도에 나타낸 바와 같이 알루미늄배선(115)을 완성한다.
이상에서 설명한 바와 같이 본 발명의 네번째 실시예에서는 선택적 성장알루미늄이 다결정 실리콘 전극을 둘러싸고 있어서 저항을 낮게함과 동시에 상기 선택성장알루미늄은 저항체를 형성하는데도 사용된다. 또한, 선택적 성장알루미늄은 관통공을 매우는데도 사용되므로서 표면을 평탄하게 한다.
특히, 다결정실리콘괘턴과 소스/드레인을 둘러싸게 하는데 본 실시예를 적용하게 되면, 알루미늄과 저항율이 2.9μΩ·cm로서 거의 벌크에 가깝기 때문에, 텅스텐이나 규화물을 사용하는 경우에 비하여 1/10 내지1/100정도로 저항율이 감소하게 된다.
또한, 알루미늄막의 두께가 커지게 되면 알루미늄이 다결정실리콘과 반응하여 소자특성을 저하시키게 되나, 본 실시이와 같이 알루미늄막의 두께가 1000Å정도 이하인 경우에는 전혀문제가 되지 않는다.
또한. 필요하다면 제8도에 나타낸 바와 같이 다결정실리콘전극에 장벽층을 부착한 후에 알루미늄의 선택성장을 실시하여도 좋다. 이러한 장벽층은 100Å 내지 1000Å의 두께를 갖도록 하는 것이 좋은 바, 이정도의 두께는 갖는 장벽측의 저항은 선택성장알루미늄의 저항에 비하여 수배 내지 10배이상 높아서, 알루미늄으로 둘러싸지 않고서는 충분히 낮은 저항을 얻을 수가 없다.
[실시예 5]
지금까지 설명한 실시예에서는 본 발명이 알루미늄의 증착에 사용된 것이었지만, 본 발명은 알루미늄 이외에 금속이나 반도체의 기상성장에도 유용하게 사용될 수 있다. 예를 들면 텅스텐이나 몰리브덴의 증착, 특히 선택성장에 본 발명을 이용하게 되면 평활하고 양질의 막을 증착시킬 수가 있다.
이중에서 텅스텐의 경우에는 텅스텐헥사플루오라이드가 원료기체로 사용되고, 수소, 헬륨, 아르곤등이 운반기체로 사용된다.
증착장치는 제1도에 나타낸 장치를 사용하고, 증착조건은 D=3 내지 10mm, 가열블록(30)의 온도는 300 내지 700℃, 그리고 전체기압은 0.1 내지 5토르사이에서 변화시킨다. 텅스텐의 선택성장은 성장초기에는 실리콘환원반응에 기인하지만 막의 두께가 증가하게 되면서 수소환원반응에 의해서 상기 선택성장이 진행된다. 따라서 막이 두껍게 증착되도록 하기 위해서는 수소를 운반기체로 사용하여야 한다.
대표적인 증착조건으로는 예컨대, D=5mm, 가열블록의 온도는 450℃, 그리고 전체기압은 0.5토르이고, 텅스텐 헥사플루오라이드의 분압은 0.05토르이다. 또한, 그 용도에 따라서 텅스텐을 선택적으로 증착시키거나 전체표면에 비선택적으로 증착시킬 수도 있다. 이때, 선택성의 정도는 과포화도에 근거한 핵생성의 활성화에너지나 원료기체의 흡착에너지에 의존한다. 그러므로, 기판(28)과 가열블록(30)의 온도를 임의로 선택하기 위하여 제2도에 나타낸 장치를 사용하므로서 박막이 매우 선택적으로 증착되거나 전체표면에 증착되도록 할 수 있다.
한편, 몰리브덴의 경우에는 몰리브덴헥사플루오라이드를 원료기체로 사용하는 것이외에는 텅스텐의 경우와 동일한 조건하에서 증착시킬 수 있으며, 몰리브덴 펜타클로라이드도 원료기체로 사용할 수 있다.
또한, 텅스텐규화물이나 몰리브덴규화물과 같은 규화물은 순수한 금속막이 되도록 하기 위하여 상기 증착조건하에서 실리콘기체를 혼합하면 좋다.
다결정 실리콘의 경우에는 가열블록(30)의 온도를 700 내지 1,100℃로 하고 실란기체등을 연료기체로 사용하여 증착시킬 수 있다.
무정형 실리콘을 증착시킬때는 가열블록의 온도를 더욱 낮게 하는 것이 좋다. 필요하다면 디실란을 원료기체로 사용하여 TD=400℃에서도 무정형 실리콘을 증착할 수 있다.
일반적으로 무정형 실리콘은 태양전지로 널리 사용되는데, 이때는 박막내에 다량의 수소가 함유되어 있는것이 좋다. 그런데 본 실시예에서는 기판온도를 저온으로 낮출 수 있기 때문에 다량의 수소가 포함된 양질의 무정형 실리콘을 증착할 수 있는 것이다.
이상에서 설명한 바와 같이, 본 발명은 알루미늄 뿐만아니라 다름 금속이나 반도체를 증착시키는데도 적용할 수 있다. 또한 발명에 따른 CVD 장치는 양질의 평활한 박막을 형성할 수 있고, 막형성의 용도에 따라 선택성을 증가시키거나 선택성을 감소시켜 그 전면에 막이 증착되도록 할 수 있으며, 증착조건을 용이하게 조절할 수도 있는 것이다. 또한 본 발명은 증착막내의 수소함량을 증가시키는데도 사용될 수 있다.
[실시예 6]
첨부된 도면 제12도는 본 발명의 또다른 실시예를 나타낸 것으로서, 제1도에서와 동일한 부품은 이와 동일한 기호로 표시한다. 제12도에서 나타낸 장치에는, 제1도의 소자들에다 추가적으로 하나의 가열 블록(34)을 기판호울더(7)이 옆에 다른 하나의 가열블록(30)과 마주보게, 즉 원통관(31)의 옆에 설치한다.
이들 두개의 가열블록(30, 34)과 기판호울더(27)는 각각 가동구조로 되어 있어서 두개의 가열블록(30, 34)사이의 간격 및 가열블록(30)과 기판웨이퍼(28)의 간격 D1, 그리고 가열블록(34)과 기판웨이퍼(28)의 간격 D2를 임의로 변화시킬 수 있는 바, 상기 간격 D1과, D2의 가변범위는 약 2 내지 30mm이다.
상기 제12도는 본 발명에 따른 장치의 기본배치를 나타낸 것인데 비하여, 제13도와 제14도는 대량 생산(mass production)을 위한 장치로서 보다 상세하게 나타낸 것이다.
제13도와 제14도에서, 참조부호 121은 메인챔버를 나타내고, 기호 122 내지 124는 반응실, 125는 로드록실, 126은 회전디스크, 127은 모우터, 128은 웨이퍼지지판, 129는 고리판, 130은 하부도움, 131은 진공격벽, 132는 회전 진공핌프, 133은 밸브, 134는 누출밸브, 135는 상부 정합(整合)회로, 136은 하부정합회로,137은 스프링, 138은 상부도움, 29a는 가열기, 그리고 TC는 열전대(thermocouple)와 같은 온도감지기를 나타낸다. 또한, 제14도에서 제1도에서와 동일한 부분들은 동일한 기호로 표시하였다.
평면블록 다이어그램인 제13도에서 나타낸 바와같이, 원통형 메인챔버(121)는 3개의 반응실(122, 123 및 124)과 로드록실(125)을 가지며, 이러한 4개의 서브챔버(sub chamber)는 증착 또는 에칭이 실시되는 동안 메인챔버(121)로 부터 분리되어 각각 독립적으로 진공배기 된다.
또한 제14도에서 나타낸 바와 같이 메인챔버(121)내에는 1개의 대형회전디스크(126)가 설치되어 있는데, 모우터(127)에 의해 가동되는 상기 회전디스크(126)의 회전에 의하여 4개의 웨이퍼들은 동시에 이동되고, 웨이퍼가 이동되는 동안 메인 또는 서브챔버(121 내지 125)는 동시에 진공연결되어 고진공상태로 된다.
제14도에서는 상기 회전디스크(126)가 수평형이지만, 수직면상에서 회전하는 수직형일 수도 있는데, 그러한 수직형 디스크는 반응실들을 유지하는데 더욱 효과적이다.
웨이퍼기판(28)은 그의 피증착면이 아래로 향한 상태로 로드록실(22)에 있는 기판호울더(27)에 지지시킨다. 웨이퍼가 대기와 진공사이를 이동하도록 하는 방법에는 여러가지 유형이 있으나, 본 발명에서는 어떠한 유형의 방법도 사용될 수가 있다. 예를들어, 제14도에서 나타낸 바와 같이 기판호울더(27)의 주위를 이중O형 고리들로 압착하여 대기로 부터 진공상태가 분리유지되도록 하고, 대기중의 웨이퍼기관(28)을 로드록실(22)에 삽입시킬 때는, 제14도에서와 같이 고리판(129)을 기판호울더(27)에 압착시키면서 웨이퍼지지판(128)을 위쪽으로 이동시킨다. 그리고, 진공 또는 장전척(chuck)을 사용하여 아래로 향하고 있는 증착면을 웨이퍼지지판(128)으로 들어낸 후, 웨이퍼지지판(128)을 아래쪽으로 이동시켜 고리판을 기판호울더(27)에 압착시키므로써 로드록실(22)을 외부로 부터 차단시킨다.
이러한 상태에서, 상기 웨이퍼기판(28)을 기판호울더(27)쪽으로 이동시키기 위하여 웨이퍼지지판(128)으로 부터 웨이퍼기판(28)은 풀어놓고, 회전식 진공펌프(132)와 밸브(133)를 작동시켜 로드록실의 압력을 감소시킨다.
끝으로, 웨이퍼지지판(128)과 고리판(129)이 서로 결합된 채로 이들을 위로 이동시키면 결과적으로, 로드록실(22)과 메인챔버(121)가 진공상태로 연결되고, 동시에 기판호울더(27)와 회전디스크(126)을 연결하는 스프링이 수축되어 회전디스크(126)가 회전할 수 있게 된다.
한편, 웨이퍼기판(28)를 메인챔버(121)로부터 대기로 방출시킬 경우에는 웨이퍼지지판(128)과 고리판(129)을 서로 결합된 채로 아래로 이동시켜 기판호울더(27)의 주위를 압착하도록 하므로서, 메인챔버(121)가 로드록실(22)로 부터 분리되도록 하고, 이어서, 누출밸브(134)를 열어서, 로드록실(22)내를 대기압상태로 하기 위하여 누출밸브(134)를 열고, 고리판(129)을 고정시킨 채로 단지 웨이퍼지지판(128)만을 위로 이동시키면 웨이퍼기판(28)을 제거시킬 수 있다.
제15a도 내지 제15d도는 반응실의 작동형태를 나타낸 것으로서, 제14도에서와 동일하거나, 이에 해당하는 부분들은 동일한 기호로 표시하였다. 먼저 제15a도에서, 나타낸 바와 같이 웨이퍼기판(28)을 이동될 때는, 스프링(137)을 통하여 회전디스크에 연결된 기판호울더(27)가 반응실에서 고정된 상태로부터 이완되어 자유롭게 회전할 수 있게 된다. 이때, 웨이퍼기판(28)을 끼고 있는 두개의 가열블록(30, 34)은 미리 정해진 온도로 가열된다. 이어서 웨이퍼기판(28)이 반응실내로 배치되고, 반응실의 상부도움(138)이 기판홀더(27)의 주위를 압착하여 반응실의 내부를 메인챔버(121)로 부터 진공분리시키게 되며, 가열블록(34)도 이동하여 웨이퍼기판(28)과 접촉하게 된다.
증착을 실시하기 이전에 기판표면을 청결하게 하기 위하여 아르곤 같은 기체를 반응실내로 주입하고, 동시에 상부 정합회로(135)로 웨이퍼기판(28)에 라디오 주파수(RF)를 인가하여 스펏터링에칭을 실시한다. 그후, 웨이퍼기판(28)이 삽입된 두개의 가열블록(30, 34)을 이동시켜, 제15c도에서 나타낸 것과 같이 웨이퍼기판(28) 근처의 미리 결정된 위치에서 정지시킨 다음, 이 상태에서, 트리이소부틸 알루미늄기체를 공급하여 알루미늄을 선택적으로 증착시킨다.
한편, 이상의 형태와는 달리 제15d도에 나타낸 것과 같이 하부정합회로(136)를 사용하여 가열블록(30)에다 라디오 주파수(RF)를 걸면, 플라즈마 CVD를 실시할 수 있게 된다. 또한, 제15c도와 제15d도에서는 원료기체를 변화시키므로서 W, Ti, Cr 또는 Si 등과 같이 Al 이외의 다른 금속을 증착시킬 수도 있다.
다음표 1은 제13도, 제14도 및 제15a도 내지 제15d도에서 나타낸 장치에 대한 응용예를 상세히 설명한 것이다. 그중에서(동시에 3개의 웨이퍼에 대하여) 관통공을 매립하는 경우에는 세개의 반응실을 모두 알루미늄의 선택성장에 사용하는 것으로서 3개의 기판에 동시에 증착시킬 수 있기 때문에 처리량을 증가시킬 수 있는 특징이 있고, 알루미늄으로 관통공을 막거나 실리콘을 둘러쌀때도 사용할 수 있다.
[표 1]
Figure kpo00009
한편, 전체 표면증착(동시에 2개의 웨이퍼)을 실시할 때는 비선택성 금속성장, 즉 Ti, Si 또는 W와 같은 금속을 기판의 전표면에 증착하여 반응실(122)내에서 금속박막을 형성한 후, 알루미늄은 반응실(123, 124)에서 선택적으로 성장시킨다. 알루미늄이 전표면상에 증착되므로, 하부금속은 알루미늄과 실리콘 기판사이의 장벽으로서 사용될 수 있다. 이와같은 전체 표면증착에서는, 비선택적 금속의 성장시간이 선택적 알루미늄 성장시간보다 더 짧기 때문에 동시에 두 기판에서 선택적 알루미늄성장을 2회 실시하는 것이다.
끝으로, 2단계 증착(하나씩)은 상기 두 경우가 결합된 것으로서, 반응실(122)에서는 알루미늄이 선택적으로 성장되고, 반응실(123)에서는 금속이 비선택적으로 성장되며, 마지막으로 반응실(124)에서는 알루미늄이 선택적으로 성장된다. 이렇게 하게 되면 첫번째 선택적 성장에 의해 관통공이 매립되기 때문에 알루미늄은 전체 표면상에서 성장되어 평탄한 표면을 얻게 된다.
상술한 응용예와는 달리, 상기 반응실(124)에서의 알루미늄 증착에 이어서 이와 동일한 반응실에서 금속을 비선택적으로 성장시키는 것과 같은 변칙적인 방법들도 제안되어 있다. 증착을 실시하기 이전에 기판을 에칭시킬 때는 웨이퍼기판을 반응실로 이동시킨 후 증착직전에 에칭시키는 것이 좋다. 또한 반응실(122)을 에칭전용실로 사용하여 그곳에서 에칭시킨 다음, 반응실(123, 124)로 웨이퍼를 이송하여 증착되도록 할 수도 있다. 그러나, 이 경우에는 에칭후 증착까지의 시간간격이 길어져서는 안된다.
다음은 상기 CVD 장치를 사용하여 알루미늄을 선택적으로 성장시키는 방법에 대하여 상세하게 설명한다. 이 경우에는 제3a도 내지 제3e도에 나타낸 바와 같은 단계들이 사용되는 바, 이는 상기 실시예 1에서 자연 산화막층(44)를 제거시키는 것에 대하여 설명한 바와 동일하다.
우선, 제3c도에서는 나타낸 바와같이 전처리시킨 웨이퍼(47)를 로드록실(22)에 설치하고, 이 로드록실을 충분하게 배기시킨다. 계속하여, 웨이퍼기판(47, 28)을 증착실(122 내지 124)로 이송하여, 수분이내에 두개의 가열블록(30, 34) 사이에 설치하므로서, 항온상태의 웨이퍼기판(47)을 얻게 된다. 이때, 웨이퍼기판(47)을 더욱 효과적으로 가열하기 위하여 그 웨이퍼 주위에 아르곤과 같은 불활성기체가 흐르게 할 수도 있다.
이어서, 웨이퍼기판이 장치된 증착실과 원료실(23) 사이의 밸브(25)를 열어 증착실내로 원료기체를 공급하게 되면 알루미늄의 증착이 시작된다. 이때, 증착실내의 압력은 밸브(25)를 열자마자 즉시로 크게 변화하므로 밸브(25)를 열때까지는 적당한 시간동안 증착시킬 때와 실제로 동일한 유동속도로 원료실(23)을 배기시켜야 한다는 것에 주의해야 한다. 정해진 증착시간이 지났을 때 원료실(23)과 증착실 사이의 밸브(25)를 차단시켜 증착을 완결시킨다. 상기와 같은 작동법에 따라 알루미늄(45)을 실리콘기판(41)의 관통공(43)에만 선택적으로 증착시킬 수 있다.
한편, 실리콘상의 관통공(43)에만 알루미늄(45)을 균질하고 매끄럽게 선택적으로 증착시키기 위하여는 막증착조건을 세심하게 선택해야만 한다. 특히, 두 가열블록(30, 34)의 온도와, 그들 사이의 간격 D1과 D2, 및 웨이퍼기판(28,47)은 중요한 변수로 작용한다. 예를들면, D1=D2=5mm이고, 기체유량이 약 20 내지 30cc/분, 증착실(122,124)내의 원료기체압력은 0.5토르, 그리고 메인챔버(121)내의 압력이 0.05토르 일때, 알루미늄막은 제16도와 같이 실리콘상에 증착된다. 제16도에서 가로좌표는 기판의 증착면과 마주보고 있는 가열블록(30)의 온도(TD)를 나타내고, 세로좌표는 기판의 배면과 마주보고 있는 가열블록(34)의 온도(TB)를 나타낸다. 상기 도면에서 가열블록의 온도가 어느 정도 이상으로 증가되지 않으면 알루미늄의 증착은 이루어지지 않으며, 따라서 알루미늄이 증착되지 않는 영역과 알루미늄이 증착되는 영역사이의 경계(이하, "증착경제"라 함)가 생긴다. 실험에 의하여 증착경계를 조사한 결과, 대략 TD+TB=C인 직선 S1으로 나타나는데, 이때 C는 간격 D1, D2와 원료기체의 압력 등을 고정시켰을 때 상수로 되고, 상기 조건하에서는 약 460 내지 480℃ 정도이다. 제16도에 의하면 상기 증착경제선 보다 높은 영역내에서는 TD+TB 값이 증가할수록 증착율이 증가하고, 동시에 웨이퍼기판의 주위두께가 증가되는 등과 같이 막의 두께 분포가 변하게 된다. 또한, TD+TB 값이 증가함에 따라 증착된 알루미늄막 표면의 요철상태가 심하게 된다. 더우기, 더 높은 온도에서는 섬상의 알루미늄핵이 이산화실리콘막을 형성하기 시작하여 알루미늄이 실리콘과 이산화실리콘막상에 비선택적으로 증착되게 된다.
또한, 제16도에 의하면 TB=TD인 직선 S2상의 범위는 웨이퍼기판의 주위 벽면이 모두 동일한 온도로 가열되기 때문에 통상적인 온벽식 CVD와 동일한 상태이다.
이러한 온벽식 CVD에서는, 증착기판이 설치된 석영관 전체가 가열기로 가열되므로, 원료기체는 석영관을 흐르는 동안 석영관의 온도와 동일하게 가열된다. 그러므로, 온벽식에서 실제로 원료기체의 온도와 동일 하다. 반면에, TB
Figure kpo00010
TD인 전영역(즉, 제16도의 그래프경계선인 직선 TB=TD의 상단부)에서는 웨이퍼기판의 배면이 고온으로 가열되고 앞면과 마주보는 벽면은 저온이기 때문에 종래의 냉벽식 CVD에서와 동일한 상태이다. 이러한 냉벽식에서는 증착기판이 기판가열기와 밀착 고정되어 있고, 기판의 온도보다 더 낮은 원료기체가 공급된다.
그러나 본 발명에 따른 CVD는 종래에 사용되었던 CVD 방법들과는 달리 전혀 새로운 TB≤TD(즉, 제16도의 그래프 경계선인 직선 S2의 하단부) 영역을 사용할 수 있다는 것이 크다란 특징이 있다. 이와같은 조건하에서는 원료기체의 온도가 증착직전의 기판온도보다 더 높기 때문에, 기판표면상에서 원료기체가 고도의 과포화상태로 되고, 또한 기판온도를 저온으로 유지시킬 수 있기 때문에 평활하고 우수한 알루미늄막을 얻을 수 있게 된다.
제16도에서 점선으로 나타낸 영역 53에서는 상술한 것과 같은 상태가 실제로 이루어진다고 추측할 수 있으므로, 이 영역은 우수한 알루미늄막을 얻을 수 있는 영역을 나타내며, 또 상기 영역 S3는 웨이퍼기판상에 증착된 알루미늄막의 두께가 실질적으로 균일하게 되는 영역이다.
제17도는 TD=320℃이고, TB=200℃일때 얻어진 본 발명 따른 알루미늄의 금속조직을 촬영한 사진이다.
지금까지, CVD에 의한 알루미늄의 증착(그러나 선택적 성장과는 관련되지 않음)에 관한 몇몇 연구들이 보고되어 왔지만, 그와같은 방법들에 의한 증착막의 표면들은 제11도에 나타난 것과 같이 입경이 작은 결정조직들이 무리를 이루고 있어서 표면의 요철이 심하고, 그러한 조직사이에는 부분적으로 틈이 형성되어 있다. 그러나, 본 발명의 CVD에 따르면 그러나, 본 발명의 CVD에 따르면 제17도에 나타낸 것 처럼 막의 표면이 커다란 조직크기를 가지므로 평활하게 되는 것이다.
증착기판은 그의 재료가 실리콘인지 또는 알루미늄인지에 따라 금속조직의 상태가 변하게 되는데, 예컨대, 알루미늄을 면방위가 (1, 1, 1)인 실리콘 기판상에 증착시키면 제17도에서와 같은 커다란 균열이 생기지는 않는다. 그렇지만, 이 경우에도 역시 표면이 평활하고, 조직사이에 틈이 형성되지 않은 우수한 막을 얻을 수 있다. 더우기, 이러한 막이 얻어지는 영역은 TD+TB=C인 직선 S1을 따라가는 넓은 영역이다. 그 러므로, 가열블록(30)의 온도 TD나 가열블록(34)의 온도 TB를 변화시키므로써 조절이 용이하고, 재생산성이 우수한 막을 얻을 수 있게 된다.
따라서, 본 발명은 박막제조를 위한 대량생산 장치 등에도 효율적으로 적용할 수 있는 매우 실용적인 방법인 것이다.
한편 제16도에서 점선으로 표시된 영역 S3 이외의 다른 영역에서 증착시킨 알루미늄막들은 표면의 요철이 심하고 균질성이 저조한 등의 문제점을 갖게 되며, 특히 TD+TB=600℃, 또는 그 이상일 때는 증착막을 요철을 선택적으로 얻기가 어렵다. 단, 영역 S3은 정량적으로 고정되어 있는 것이 아니라 원료기체의 압력이나 유량과 같은 조건들에 따라 변하는 것이므로 영역 S3은 단지 대체적인 경향을 나타낸 것이다.
여기서, 증착경계가 거의 TD+TB=C인 직선 S1으로 표시되는 이유를 설명하면 다음과 같다. 즉, 웨이퍼기판과 가열블록간의 간격과 원료기체의 압력으로부터 증착이 진행되는 도중에 원료기체의 상태는 점성을 갖는 유동영역에 있다는 것을 알 수 있다.
그러므로, 이러한 경우 가열블록들 사이의 온도 분포는 거의 직선적으로 변화하게 된다. 예를들면 두 가열블록으로 부터 동일한 간격으로 분리되어 있는 웨이퍼기판의 온도는 (TD+TB)/2이다. 반면에, 제16도에 나타난 증착경계는 TD+TB 값이 상수 C가 될때 막의 증착이 시작된다는 것을 나타내고 있다. 그러므로, 웨이퍼기판의 온도가 상기와 같이 (TD+TB)/2 이후부터는, 막증착의 진행이 주로 웨이퍼기판의 온도에 의해 결정된다는 것을 알 수 있다.
한편, TB
Figure kpo00011
TD인 영역에서는 증착경계의 기울기가 TD+TB=C인 직선의 기울기보다 약간 크다는 것에 주목해야 한다. 그러므로, 기판의 온도와 더불어 원료기체의 온도도 막증착의 진행에 이차적으로 영향을 미친다고 추정할 수 있다.
지금까지 설명한 실험은 D1=D2=5mm인 조건하에서 실시되었으나, D1과 D2 값이 변할지라도 웨이퍼기판의 온도를 계산하여 증착경계를 대략적으로 추측할 수 있다.
또, 두 가열블록사이의 간격을 일정하게 하여 웨이퍼기판(47, 28)을 온도가 TD인 가열블록(30)으로 접근시키면, 증착경계의 기울기는 갑작스럽게 증가하여 결국 Dl=0mm에서는 수직선(TD=C/2)을 이루게 된다. 한편, 웨이퍼기판(47)을 온도가 TB인 가열블록(34)쪽으로 접근시키면, 증착경계의 기울기는 감소하여 D2=0mm로 되었을때 결국 수평선(TB=C/2)를 이루게 된다. 이때, 증착경계선의 회전중심은 두개의 직선 TD+TB=C와 TB=TD의 교차점이며, 따라서 증착경계가 이동함에 따라 우수한 막이 증착될 수 있는 조건의 범위는 변하게 된다. 뿐만 아니라, D1가 D2의 가변범위가 약 3 내지 15mm일때, 충분하게 우수한 막이 증착되어 질 수 있으며, 실제의 최소간격은 가열블록들의 가공정밀도와 웨이퍼기판의 위치조절 정확도에 의해 결정되고, 최대간격은 주위의 영향에 의한 증착막의 균질성의 저하에 의해서 제한되는 것으로 생각된다. 여기서 주위영향이란, 두 가열블록(30, 34) 사이의 간격이 넓을때는 웨이퍼기판의 주위에 증착된 막의 두께와 질이 균일하지 않기 때문에 가열면상에서 가열되는 기체가 아닌 다른 기체와의 혼합이 가열블록들 주변에서 일어나는 현상을 말한다.
본 발명에 따른 첫번째 실시예의 제2도에서 나타낸 것가 같이 웨이퍼기판(27)이 가열기(34)와 접촉할 때(D2=0mm)의 구조에서, 증착경계는 제16도에서 TB=C/2가 230° 내지 240℃인 직선이 되고, 우수한 막을 형성시키는 조건으로 TB가 약 250℃ 내지 260℃로 한정되게 된다. 기판을 가열시키기 위한 가열기(이 경우에는 웨이퍼기판 배면의 가열블록)의 온도분포를 좁히기는 매우 어렵고 또한 가열기 온도가 균일하다고 하더라도 가열기와 웨이퍼기판의 접촉정도에 비례하여 넓은 온도분포가 웨이퍼기판에서 일어나게 된다. 그러므로, 가열기와 웨이퍼기판이 접촉되어 있는 종래의 장치를 사용하여 증착막의 두께와 균일성을 유지한다고 하는 것은 쉬운 일이 아니다. 가열블록을 웨이퍼기판으로부터 분리(D2
Figure kpo00012
0mm)시키면, 웨이퍼기판에서의 열전도율이 그 웨이퍼기판을 가열하는 균일한 온도를 갖는 기체의 열저항 보다도 훨씬 크게 된다. 결과적으로, 웨이퍼기판의 온도는 매우 일정하게 된다.
원료기체의 압력이 감소되고 기체상태가 분자흐름으로 될때, 웨이퍼기판의 온도는 두 가열블록 온도의 기하평균으로 표시되므로, 공간온도분포는 거리에 대하여 직선형을 나타내지 않게 되어 전술한 상황과는 달라진다. 그러나, 웨이퍼기판의 온도나 또는 가열블록 사이의 온도분포는 쉽게 얻을 수 있으므로, 증착조건을 대략적으로 추측할 수 있다.
상술한 바와 같이, 우수한 막을 증착시키는 조건들이 가열블록들과 웨이퍼기판사이의 간격과 기체압력등에 따라 변하므로 이러한 모든 조건들을 여기에 열거할 수는 없으나, 그 기본 개념은 명백하기 때문에 그에 따라 각각의 조건을 결정하는 것이 좋다.
본 실시예에서 열전대를 사용하여 증착시의 웨이퍼기판의 온도를 측정한 결과, 기판의 온도는 원료기체를 유입시켜 증착을 개시함과 동시에 증가하여 실제로 1 내지 2분 이내에 일정한 온도(항온)에 도달하게 된다. 원료기체를 유입시키기 전에 아르곤과 가튼 불활성기체를 유입시키면 황온 또는 정상온도가 더 빨리 얻어진다.
원료기체는 가열블록(30)에 의해서 고온으로 가열되고 활성화되어 분해되기 쉬운 상태의 원료기체 보다 저온의 기판에 도달하게 된다. 기판(28)상의 도달한 원료기체가 어떻게 하여 알루미늄으로 분해되는가는 알기가 어렵지만, 이러한 상태에서는 알루미늄이 기판(28)상에서 종래의 CVD 장치에 비해 상대적으로 매울과포화되어 있는 것으로 추측할 수 있다. 이렇게 되면, 핵성장이론에 따르면 클러스터가 생성되는 도중에 체적에너지의 변화가 증가되고, 식(3) 및 (4)에서 알 수 있는 바와 같이 안정한 핵 생성의 활성화에너지 G*는 감소되며, 임계핵의 수밀도 n*는 증가하게 된다는 것을 알 수 있다. 따라서, 핵들 서로 결합될 때의 평균핵반경은 감소하게 되고, 요철이 적은 평활한 막을 형성시키게 된다.
본 발명이 증착방법에 따른 우수한 막 증착공정의 특징은 주사형전자현미경 관찰에 의해 명확하게 알 수 있다.
제12도에 나타낸 장치를 사용하고, 거리 D1=D2=5mm인 두 가열블록의 중심에 웨이퍼기판을 설치한 조건하에서 제16도에서 점 A와 B의 조건을 사용하여 알루미늄막을 증착시킨다. 점 A는 TD=310℃이고 TB=200℃로서 원료기체의 온도가 기판온도보다 낮은 상태에서 우수한 막을 증착시키는 조건이다. 이때, 비교하기 의한 조건인 점 B는 TD=200℃, TB=320℃이고, 원료기체의 온도가 기판의 온도보다 낮은 조건이다. 원료기체는 점성의 유통상태이고, 웨이퍼기판의 열전도율이 원료기체의 열저항보다 훨씬 더 크기 때문에 점 A와 B에서 기판의 온도는 실제적으로 거의 같은 약 260℃임을 추정할 수 있다.
제18a도 내지 제18b도 및 제19a도 내지 제19b도는 이러한 조건하에서 알루미늄막을 증착시킬때의 알루미늄막의 성장과정을 나타내는 금속조직의 사진으로서, 제18a도 내지 제18b도는 시료 A, 그리고 제19a도 내지 제19b도는 시료 B로 나타낸다. 제18a도 내지 제18b도에 나타낸 것과 같이, 원료기체의 온도가 기판온도보다 더 높은 조건인 점 A에서 증착시킨 시료 A에 따르면, 높은 밀도를 갖는 성장핵들은 증착이 시작된후 2분이내에 생성되게 되며(제18b도), 핵간 간격이 작으므로 핵결합은 3분이내에 진행되어(제18c도), 5분 이내에 평활하고 연속적인 막이 얻어지게 된다(제18d도). 특히, 제18a도는 증착이 시작된 후 1분이 지난 상태를 나타낸 것이다.
반면에 기체의 온도가 기판의 온도보다 더 낮은 조건인 점 B에서 증착된 시료 B에 따르면, 심지어 증착시간을 증착시킬때도 핵 밀도는 증가되지 않으며, 단지 섬 성장주고 진행되고, 5분이내의 분해시간중에도 어떠한 결합도 일어나지 않는바, 이는 제19a도, 제19b도, 제19c도 및 제19d도에서 각각 나타낸 바와 같이 증착이 시작된 후 1분, 2분, 3분 및 5분후의 상태사진으로부터 알 수 있다. 이러한 이유로 인하여 표면의 요철이 심한 알루미늄막이 얻어지게 된다. 이와 유사하게 TB
Figure kpo00013
TD의 영역에서도 점 B에서와같이 섬성장이 진행된다.
상술한 바와 같이, 본 발명에 따른 증착방법에서는 가열된 원료기체가 저온의 기판에 도달하게 되고, 기판표면상에서 기체는 매우 과포화로 되어 고밀도의 핵을 생성시키게 되며, 그에 따라 평활한 막을 얻게 된다고 추정할 수 있다. 더우기, 상기 핵은 표면자유에너지 모델을 사용한 Volmer와 그의 동료들의 핵성장이론의 결과와 동일한 거동을 나타낸다는 것이 입증되어 있다.
본 실시예에 따르면, 원료기체 자체는 일정한 공간 온도분포를 가지도록 두 가열블록(30)과 (34)로 가열시키고, 가열블록들 사이에 설치된 증착기판은 가열된 원료기체에 의해 가열된다. 이 때문에 종래의 냉벽식 CVD법과 비교하면 막증착의 재생산성과 균질성이 매우 향상되게 된다.
또한, 제3d도에서 나타낸 것과 같이, 상술한 알루미늄증착작업에 의해서 알루미늄을 실리콘 개방부인 관 통공(43)에만 선택적으로 증착시킬 수도 있다. 이때의 증착조건은 D1=D2=5mm이고, 기체유량이 약 20 내지 30cc/분, 각각의 증착실(122 내지 124)에서의 원료기체 압력은 0.5토르, 메인챔버(121)에서의 압력은 약 0.05토르, TD=320℃, 및 TB=200℃이다. 관통공(43)에서의 알루미늄막의 두께는 5,000Å으로서 이산화실리콘막의 두께와 동일하기 때문에 전체적으로 평면형태가 된다. 종래의 냉벽식 CVD에 의해 증착시킨 알루미늄막은 막의 불순도물이라는 관점에서는 Auger분석의 감지한계이므로 아무런 문제가 없으나, 그것의 저항은 3.3μΩ·cm로 다소 높으며, 막 표면의 요철이 제11도에서 나타낸 것처럼 크게 나타나는 바, 마이크로패턴에는 적합하지 않다. 이러한 경우에는 막성장의 초기에 섬형성이 일어나고, 이어서 이러한 섬들이 연결되어 막을 형성하는 것으로 생각된다. 막 표면의 요철은 증착시의 기판의 가열온도에 의해 크게 영향을 받는데, 기판온도가 감소되면 표면의 요철도 감소하게 된다. 그러나, 종래의 방법에서는 심지어 최적조건하에서 막을 증착시킨 경우조차도 스펏터링이나 진공증착에 의한 다른 증착법에 따라 증착시킨 막들보다 표면요철이 심하게 나타난다.
본 발명에서 상술한 바와 같이 서로 맞서 있는 두개의 가열블록들을 사용하므로서 평활한 막을 형성시킬 수 있으며, 더우기 막의 두께가 1,000Å 이상일 때에는 저항을 이 2.9μΩ·cm로서 벌크에 가까운 값을 얻을 수 있다. 심지어 막의 두께가 500Å으로서 얇은 경우에도 그 막은 전도성을 나타내고, 연속적인 알루미늄막을 얻을 수 있다는 것을 알 수 있다.
제3e도는, 이산화실리콘막(42)의 두께와 동일한 두께를 가지는 알루미늄(45)을 실리콘 관통공(43)에다 선택적으로 증착시키고, 통상적인 스펏터링법에 의해 알루미늄막(46)을 전표면에 증착시킨 상태를 나타낸다. 또한, 제3e도는 알루미늄 배선패턴이 패턴형성에 의해 형성될때 얻어진 실리콘관통공의 단면현상을 나타낸 것이다.
이상과 같이, 두 개의 가열블록(30, 34)를 사용한 본 발명에 따른 CVD는 평활한 표면과 큰 조직크기를 갖는 알루미늄막을 우수한 재생산성과 균질성 및 선택성을 갖도록 증착시킬 수 있고, 따라서 관통공을 채우므로서 평활한 다층배선을 얻을 수 있다.
상기 실시예에서는 단지 트리이소부틸 알루미늄에 대해서만 설명하였으나, 트리메틸 알루미늄이나 트리메틸알루미늄과 같은 알루미늄의 다른 화합물들도 원료기체로서 사용될 수도 있다. 이러한 경우에 그들의 화학적 특성은 트리이소부틸 알루미늄의 특성과 동일하므로서, 증착조건들을 다소 변화시키면서 상술한 것과 동일한 방법으로 기판상에 알루미늄을 증착시킬 수 있다.
[실시예 7]
첨부한 도면 제13 내지 제16도는 본 발명에 따른 CVD 장치의 또 다른 실시예를 나타낸 것으로서, 본 실시예에서는 실리콘을 포함하고 있는 알루미늄합금을 증착시키기 위하여 트리이소부틸 알루미늄과 디실란을 사용한다. 첨부한 도면 제3c도 내지 제3e도로 나타낸 본 발명의 여섯번째 실시예에서는 순수한 알루미늄 대신에 유기 알루미늄과 실란기체를 사용하여 1 내지 2%의 실리콘을 함유하는 알루미늄막을 증착시키는 바, 이는 두번째 실시예와 일치한다. 예를 들면 제12도에 나타낸 장치를 사용할 수 있는데, 이때 가열블록(30)의 온도는 약 600℃로 하고 가열블록(34)의 온도는 약 200℃로 한다. 이때는 실란기체의 분해에 의해서 알루미늄막이 증착된다.
그러나 실란의 분해온도와 트리이소부틸 알루미늄의 분해온도는 서로 크게 다르기 때문에 균일한 분해조건을 얻기가 매우 어렵다. 이러한 문제점을 해결하기 위하여 실란대신에 디실란을 사용하므로서 실리콘함유 알루미늄막을 손쉽게 증착할 수 있는 것이다.
제12도의 CVD 장치에 있어서, D1=D2=5mm이고, TD=360℃, 그리고 TB=150℃로 한다. 또한, 디실란의 유입량은 30cc/min이고, 트리이소부틸 알루미늄의 유속등과 같은 다른 조건은 상기 여섯번째 구현예의 경우와 동일하다. 단, 증착실(21)내의 기압은 0.8토르로서 약간 높은 편인데, 이는 두 기체의 분압을 합한 것이다. 이러한 조건하에서 알루미늄에 포함된 실리콘의 농도는 2%로 한다.
실험결과에 따르면, 트리이소부틸 알루미늄은 전혀 유입시키지 않고 디실란만을 유입시켰을 때, 기판위에 실리콘이 적층되도록 디실란을 분해시키기 위하여는 가열블록(30)의 온도가 약 400℃ 이상이 되어야 한다. 그러나, 디실란과 트리이소부틸 알루미늄을 동시에 유입시키게 되면 실리콘이 저온에서도 알루미늄막 내에 도우프되고, 약 350℃ 이상에서는 퍼센트오더의 실리콘이 함유된다는 것이 밝혀졌다. 온도 TD가 증가하면 디실란의 분해는 촉진되고, 알루미늄내의 실리콘농도도 급격히 상승한다. 그러므로 가열블록의 온도나 디실란의 유속을 조절하므로서 실리콘의 농도를 자유롭게 변화시킬 수 있다.
상술한 바와 같이, 가열블록(30, 34)을 사용하는 CVD 장치에 있어서는 트리이소부틸 알루미늄과 디실란을 원료기체로 사용하므로서, 실리콘의 양이 임의로 포함된 알루미늄막을 증착할 수 있는 것이다. 본 실시예에서는 실리콘이 함유된 알루미늄을 선택적으로 성장시키는 것이지만, 선택성장이 아니라 기판의 재질에 관계없이 그 전면에 증착시킬 수도 있다. 비선택성장법에 대해서는 이미 전술한 두번째 실시예에서 상세히 설명한 바 있으므로 자세한 설명은 생략한다.
[실시예 8]
본 실시예는 제12 내지 15d도에 나타낸 CVD 장치를 사용하여 MOSLSI의 게이트전극 및 소스/드레인 위에 알루미늄을 선택적으로 증착시키므로서 저항을 감소시키도록 하는 것이다.
이 경우에는 본 발명의 세번째 구현예인 제9a 내지 제9i도에 나타낸 과정을 사용하게 되는데 상기 세번째 실시예와 본 실시예가 서로 다른 점은 제9도에 있어 D1=D2=5mm, TD=320℃, TB=200℃, 그리고 원료기체의 압력이 0.5토르인 표준조건하에서 제12도에 나타낸 장치를 사용하여 알루미늄막을 증착시키되, 두께가 1,000Å인 알루미늄막을 약 10분동안에 걸쳐서 증착시킨다.
본 실시예에 따라 얻어진 구조의 효과는 상기 세번째 실시예의 효과와 동일하다.
[실시예 9]
본 실시 예에서는 다결정실리콘을 사용하여 저항체와 쌍극성 LSI의 전극을 형성하기위하여 제12 내지 156d도에 나타낸 장치를 사용한다 이때, 본 발명의 네번째 실시예인 제10a 내지 10e도에 나타낸 공정을 사용하게 되는데. 상기 네번째 실시예와 본 실시예가 다른 점은 제l0b도에 있어서 D1=D2=5mm, TD=320℃, TB=200℃, 그리고 원료기체의 압력은 0.5토르인 표준조건하에서 제12도에나 타낸 장치를 사용하여 알루미늄막을 증착시키되, 약 10분이내에 두께가 1,000Å인 알루미늄막을 형성한다는 것이다.
본 실시예에 따라 얻어진 구조의 효과는 상기 네번째 실시예의 효과와 동일하다.
[실시예 10]
제12도 내지 제15d도에 나타낸 CVD 장치는 알루미늄이나 반도체 이외에 다른 금속의 CVD에도 효과적으로 사용된다. 예를 들면, 텅스텐이나 몰리브덴의 증착, 특히 선택성장에 본 발명을 사용하게 되면 평활하고 양호한 막을 증착시킬 수 있다. 이중에서 텅스텐의 경우에는 텅스텐헥사플루오라이드가 원료기체로 사용되고, 수소, 헬륨 또는 아르곤등이 운반기체로 사용된다. 이때 제12도에 나타낸 증착장치가 사용되고, 증착조건은 D1=3 내지 10mm, D2=3 내지 10mm, TD=300 내지 700℃, TB=200 내지 600℃, 그리고 전체 기압은 0.1 내지 5토르이내에서 변화시킨다.
텅스텐의 선택성장은 성장초기에는 실리콘환원반응에 기인하지만 막의 두께가 증가하게 되면서 수소환원반응에 의해서 상기 선택성장이 진행된다. 막이 두껍게 증착되도록하기 위해서는 수소가 운반기체로 사용되어야 한다
대표적인 증착조건으로는 D1=D2=5mm, TD=450℃, TB=300℃, 그리고 전체기압은 0.5토르이고, 텅스텐헥사플루오라이드의 분압은 0.05토르로하고, 또한, 그 용도에 따라서 텅스텐을 선택적으로 증착시키거나 전체표면에 비선택적으로 증착시킬 수도 있다. 이때 선택성의 정도는 과포화도에 근거한 핵생성의 활성화에너지나 원료기체의 흡착에너지에 의존한다.
그러므로, 두 가열블록의 온도를 임의로 선택하기 위하여 제12 내지 15d도에 나타낸 장치를 사용하므로서 박막이 매운 선택적으로 증착시키거나 전체표면에 중하시킬 수 있다.
한편, 몰리브덴의 경우에는 몰리브덴헥사플루오라이드를 원료기체로 사용하는 것 이외에는 텅스텐의 경우와 동일한 조건하에서 증착시킬 수 있으며, 몰리브덴펜타클로라이드로 원료기체로 사용할 수 있다. 또한, 텅스텐규화물이나 몰리브덴극확물과 같은 규화물은 순수한 금속막이 되도록 하기 위하여 상기 증착조건하에서 실리콘기체와 혼합하여 증착시킬 수 있다.
다결정실리콘은 400 내지 1,100℃ 및 TD 및 TB하에서 실란기체등을 사용하여 증착시킬 수 있다.
무정형실리콘을 증착시킬 때는 가열블록의 온도를 더욱 낮게 하는 것이 좋다. 필요하다면 디실란을 원료기체로 사용하여 TD=400℃에서도 무정형실리콘을 증착시킬 수 있다. 일반적으로 무정형실리콘은 태양전지로 널리 사용되는데 이때는 박막내에 다량의 수소가 함유되어 있는 것이 좋다. 그런데 본 실시예에서는 기판온도를 저온으로 낮출 수 있기 때문에 다량의 수소가 포함된 양질의 무정형실리콘을 증착 할 수 있는 것이다.
이상에서 설명한 바와 같이 본 발명은 알루미늄 뿐만 아니라 다른 금속이나 반도체를 증착하는데도 적용할 수 있다.
또한 발명에 따른 CVD 장치를 사용하게 되면 양질의 평활한 박막을 형성할 수 있고, 막형성의 용도에 따라 선택성을 증가시키거나 선택성을 감소시켜 그 전면에 막이 증착되도록 할 수 있으며, 증착조건을 용이하게 조절할 수도 있는 것이다. 또한, 본 발명은 증착막내에 수소함량을 증가시키는 용도로도 사용될 수 있다

Claims (15)

  1. 밀폐된 공간내에 가열블록과 기판을 배치시키되 가열블록과 기판의 박막증착면이 일정간격을 가지면서 서로 마주보도록 배치시키고, 상기 밀폐공간속으로 원료기체를 유도하여 상기 가열블록과 상기 기판의 박막증착면 사이로 공급되도록 하므로서, 상기 기판의 박막증착면에 박막이 증착형성되도록 하는 것을 특징으로 하는 화학적 기상 성장법.
  2. 제1항에 있어서, 원료기체는 적어도 하나 이상의 알루미늄 유기화합물을 함유하고 있는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 원료기체는 텅ㅅ,텐헥사플루오로라이드. 몰리브덴헥사플루오라이드, 텅스텐헥사플루오라이드나 몰리브덴헥사플루오라이드와 실란기체의 혼합기체, 몰리브덴펜타플로라이드, 실란기체, 또는 디실란기체를 함유하고 있는 기체 중에서 선택된 것임을 특징으로 하는 방법.
  4. 제1항에 있어서, 기판의 박막증착면은 그 일부가 금속이나 반도체로 이루어져 있고, 상기 박막증착면의 배면은 절연체로 되어 있으며, 거기에 공급되는 훤료 기체는 금속의 유기화합물을 함유하고 있어 이 원료 기체를 상기 가열블록과 상기 기판사이로 공급해 줌으로서 상기 박막증착면의 금속이나 반도체 상에만 선택적으로 금속박막이 증착형성되도록 하는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 원료기체는 적어도 하나이상의 알루미늄 유기화합물을 함유하고 있는 것을 특징으로 하는 방법.
  6. 제4항에 있어서, 원료기체는 텅스텐헥사플루오로라이드, 몰리브덴헥사플루오라이드, 텅스텐헥사플루오라이드나 몰리브덴헥사플루오라이드와 실란기체의 혼합기체, 몰리브덴펜타클로라어드, 실란기체, 또는 디실란기체를 함유하고 있는 기체 중에서 선택된 것임을 특징으로 하는 방법.
  7. 제1항에 있어서, 가열블록은 상기 기판을 중심으로 양쪽에 설치하되 제1가열블록의 반대쪽에 상기기판과 일정간격을 갖도록 또 다른 하나의 제2 가열블록을 배치시키면서, 상기 제1 가열블록의 온도와 상기 제2 가열블록의 온도는 각각 독립적으로 조절될 수 있도록 하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 제2 가열블록의 온도는 제1 가열블록의 온도보다 낮게 되도록 하는 것을 특징으로하는 방법.
  9. 제7항에 있어서, 원료기체는 적어도 하나 이상의 유기알루미늄 화합물기체와 실리콘 수소화합물기체를 함유하고 있는 rjt을 특징으로 하는 방법.
  10. 제1항에 있어서, 방법은 박막형성시 박막을 증착시키기기 이전에 기판의 박막증착면을 세척하는 단계를 추가적으로 포함하는 것을 특징으로 하는 방법.
  11. 제1항에 있어서, 상기 기판의 뒤쪽에는 기판가열기가 배치되도록 하는 것을 특징으로 하는 방법.
  12. 밀폐된 공간에 배열된 가열블록과, 이 가열블록 기판의 박막증착면이 일정간격을 두고 서로 마주 보면서 배열되도록 기판을 지지해 주는 기판호울더 및 상기 밀폐공간으로 원료기체를 유도해 주는 유도장치로 이루어져 있어서, 상기 유도장치에 의해서 밀폐공간으로 유도된 원료기체가 가열블록과 기판사이로 공급됨으로써 상기 기판의 박막증착면위에 박막이 증착형성되어지도록 이루어진 것을 특징으로 하는 화학적 기상 성장 장치.
  13. 제12항에 있어서, 상기 기판의 뒤쪽에는 기판 가열기가 배치되어 있는 것을 특징으로 하는 장치.
  14. 증착실내에, 서로 일정간격을 두고 마주 보도록 배치되어 있는 두개의 가열블록과, 박막증착기판이 상기 두 가열블록사이에 그들 가열블록과 서로 일정하게 떨어져서 배열되어지도록 상기 박막증착기판을 지지해 주는 기판호울더를 설치하여서 이루어진 것을 특징으로 하는 화학적 기상성장장치.
  15. 14항에 있어서, 가열블록은 상기 기판을 중심으로 양쪽에 설치되어 있되 제1 가열블록의 반대쪽에 상기 기판과 일정간격을 갖도록 또 다른 하나의 제2 가열블록이 배치되어 있으면서, 상기 제1 가열블록의 온도와 상기 제2 가열블록의 온도는 각각 독립적으로 조절될 수 있도록 되어진 것을 특징으로 하는 장치.
KR1019870008955A 1986-08-15 1987-08-14 화학적 기상성장법과 그 장치 KR910001190B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP61190494A JPS6347364A (ja) 1986-08-15 1986-08-15 化学的気相成長法およびその装置
JP19494 1986-08-15
JP118147 1987-05-15
JP62118147A JPH0765179B2 (ja) 1987-05-15 1987-05-15 化学的気相成長方法
JP190494 1994-01-13

Publications (2)

Publication Number Publication Date
KR880003403A KR880003403A (ko) 1988-05-16
KR910001190B1 true KR910001190B1 (ko) 1991-02-25

Family

ID=26456133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870008955A KR910001190B1 (ko) 1986-08-15 1987-08-14 화학적 기상성장법과 그 장치

Country Status (4)

Country Link
US (1) US4956204A (ko)
KR (1) KR910001190B1 (ko)
DE (1) DE3727264A1 (ko)
GB (1) GB2195663B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879894B1 (ko) * 2011-02-18 2018-07-18 도쿄엘렉트론가부시키가이샤 필라멘트 cvd 시스템을 동작시키는 방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227195A (en) * 1989-04-04 1993-07-13 Sri International Low temperature method of forming materials using one or more metal reactants and a halogen-containing reactant to form one or more reactive intermediates
US5104694A (en) * 1989-04-21 1992-04-14 Nippon Telephone & Telegraph Corporation Selective chemical vapor deposition of a metallic film on the silicon surface
US5316639A (en) * 1989-06-05 1994-05-31 Sachiko Okazaki Dielectric material used for an ozone generator and a method of forming a film to the dielectric material
US5316796A (en) * 1990-03-09 1994-05-31 Nippon Telegraph And Telephone Corporation Process for growing a thin metallic film
ATE122176T1 (de) * 1990-05-31 1995-05-15 Canon Kk Verfahren zur herstellung einer halbleiteranordnung mit gatestruktur.
JP2790362B2 (ja) * 1990-06-04 1998-08-27 キヤノン株式会社 半導体装置
US5008217A (en) * 1990-06-08 1991-04-16 At&T Bell Laboratories Process for fabricating integrated circuits having shallow junctions
ATE170333T1 (de) * 1990-06-29 1998-09-15 Canon Kk Verfahren zum herstellen einer halbleiteranordnung mit schottky-übergang
US5242852A (en) * 1990-08-03 1993-09-07 Matsushita Electric Industrial Co. Ltd. Method for manufacturing a semiconductor memory device
US5273775A (en) * 1990-09-12 1993-12-28 Air Products And Chemicals, Inc. Process for selectively depositing copper aluminum alloy onto a substrate
US5171734A (en) * 1991-04-22 1992-12-15 Sri International Coating a substrate in a fluidized bed maintained at a temperature below the vaporization temperature of the resulting coating composition
JPH04348035A (ja) * 1991-05-24 1992-12-03 Nippon Steel Corp 配線形成方法
JP3507072B2 (ja) * 1991-07-16 2004-03-15 セイコーエプソン株式会社 化学気相推積装置及び半導体膜形成方法と薄膜半導体装置の製造方法
US5451547A (en) * 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
US5447568A (en) * 1991-12-26 1995-09-05 Canon Kabushiki Kaisha Chemical vapor deposition method and apparatus making use of liquid starting material
US6004885A (en) 1991-12-26 1999-12-21 Canon Kabushiki Kaisha Thin film formation on semiconductor wafer
US5534072A (en) * 1992-06-24 1996-07-09 Anelva Corporation Integrated module multi-chamber CVD processing system and its method for processing subtrates
US5565382A (en) * 1993-10-12 1996-10-15 Applied Materials, Inc. Process for forming tungsten silicide on semiconductor wafer using dichlorosilane gas
US6159854A (en) * 1994-08-22 2000-12-12 Fujitsu Limited Process of growing conductive layer from gas phase
US5963836A (en) * 1996-12-03 1999-10-05 Genus, Inc. Methods for minimizing as-deposited stress in tungsten silicide films
US6749687B1 (en) * 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
US6200911B1 (en) 1998-04-21 2001-03-13 Applied Materials, Inc. Method and apparatus for modifying the profile of narrow, high-aspect-ratio gaps using differential plasma power
JP3793014B2 (ja) * 2000-10-03 2006-07-05 キヤノン株式会社 電子源の製造装置、電子源の製造方法及び画像形成装置の製造方法
US6638819B1 (en) * 2000-11-17 2003-10-28 Newport Fab, Llc Method for fabricating interfacial oxide in a transistor and related structure
US6447651B1 (en) 2001-03-07 2002-09-10 Applied Materials, Inc. High-permeability magnetic shield for improved process uniformity in nonmagnetized plasma process chambers
JP4365785B2 (ja) * 2002-07-10 2009-11-18 東京エレクトロン株式会社 成膜装置
US20050271893A1 (en) * 2004-06-04 2005-12-08 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
US7638167B2 (en) 2004-06-04 2009-12-29 Applied Microstructures, Inc. Controlled deposition of silicon-containing coatings adhered by an oxide layer
DE602004026889D1 (de) * 2003-09-19 2010-06-10 Akzo Nobel Nv Metallisierung von substrat(en) durch ein flüssigkeit/ - dampfabscheidungsverfahren
KR100762573B1 (ko) * 2004-06-04 2007-10-01 어플라이드 마이크로스트럭쳐스, 인코포레이티드 산화물층에 의해 부착된 다층 코팅의 제어되는 기상 증착
US7879396B2 (en) * 2004-06-04 2011-02-01 Applied Microstructures, Inc. High aspect ratio performance coatings for biological microfluidics
US7695775B2 (en) * 2004-06-04 2010-04-13 Applied Microstructures, Inc. Controlled vapor deposition of biocompatible coatings over surface-treated substrates
JP4591917B2 (ja) * 2004-09-30 2010-12-01 株式会社トリケミカル研究所 導電性モリブデンナイトライド膜形成方法
KR100580751B1 (ko) 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
WO2017040623A1 (en) 2015-09-01 2017-03-09 Silcotek Corp. Thermal chemical vapor deposition coating
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
US20170211180A1 (en) * 2016-01-22 2017-07-27 Silcotek Corp. Diffusion-rate-limited thermal chemical vapor deposition coating
DE102018120580A1 (de) * 2018-08-23 2020-02-27 Infineon Technologies Ag Vorrichtung und verfahren zum abscheiden einer schicht bei atmosphärendruck
WO2020252306A1 (en) 2019-06-14 2020-12-17 Silcotek Corp. Nano-wire growth

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1051808A (ko) * 1963-06-10
DE1519865A1 (de) * 1965-02-05 1970-02-26 Siemens Ag Verfahren zum Herstellen von duennen Schichten aus hochreinen Materialien
GB2038883B (en) * 1978-11-09 1982-12-08 Standard Telephones Cables Ltd Metallizing semiconductor devices
US4263336A (en) * 1979-11-23 1981-04-21 Motorola, Inc. Reduced pressure induction heated reactor and method
US4438723A (en) * 1981-09-28 1984-03-27 Energy Conversion Devices, Inc. Multiple chamber deposition and isolation system and method
JPS591671A (ja) * 1982-05-28 1984-01-07 Fujitsu Ltd プラズマｃｖｄ装置
US4447469A (en) * 1982-06-10 1984-05-08 Hughes Aircraft Company Process for forming sulfide layers by photochemical vapor deposition
JPS59222922A (ja) * 1983-06-01 1984-12-14 Nippon Telegr & Teleph Corp <Ntt> 気相成長装置
US4649024A (en) * 1983-06-29 1987-03-10 Stauffer Chemical Company Method for forming evaporated pnictide and alkali metal polypnictide films
JPS6042823A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 薄膜形成方法
DE3338335A1 (de) * 1983-10-21 1985-05-09 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von grossflaechigen siliziumkristallkoerpern fuer solarzellen
US4526806A (en) * 1983-11-22 1985-07-02 Olin Corporation One-step plasma treatment of copper foils to increase their laminate adhesion
US4634605A (en) * 1984-05-23 1987-01-06 Wiesmann Harold J Method for the indirect deposition of amorphous silicon and polycrystalline silicone and alloys thereof
US4599244A (en) * 1984-07-11 1986-07-08 Siemens Aktiengesellschaft Method large-area silicon bodies
JPS61158877A (ja) * 1984-12-27 1986-07-18 小宮山　宏 セラミツクス多孔質膜の製造方法
US4684542A (en) * 1986-08-11 1987-08-04 International Business Machines Corporation Low pressure chemical vapor deposition of tungsten silicide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879894B1 (ko) * 2011-02-18 2018-07-18 도쿄엘렉트론가부시키가이샤 필라멘트 cvd 시스템을 동작시키는 방법

Also Published As

Publication number Publication date
GB2195663B (en) 1990-08-22
US4956204A (en) 1990-09-11
DE3727264C2 (ko) 1989-10-19
GB2195663A (en) 1988-04-13
GB8719166D0 (en) 1987-09-23
KR880003403A (ko) 1988-05-16
DE3727264A1 (de) 1988-02-18

Similar Documents

Publication Publication Date Title
KR910001190B1 (ko) 화학적 기상성장법과 그 장치
EP0157052B1 (en) Low resistivity tungsten silicon composite film
JP2559030B2 (ja) 金属薄膜の製造方法
US4851295A (en) Low resistivity tungsten silicon composite film
US5250467A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US5849163A (en) Process for formation of epitaxial film
US5324684A (en) Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
JP4422217B2 (ja) ＨＳＧ−Ｓｉ膜の製造方法
JPH1074703A (ja) 改善されたステップカバレージを有する、アモルファスシリコン及びポリシリコンフィルム膜を形成するための方法及び装置
JPH11150249A (ja) 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス
JP2599556B2 (ja) 高濃度ドープ領域を有する半導体装置の製造方法
Lee et al. Silicon epitaxial growth by rapid thermal processing chemical vapor deposition
US6635556B1 (en) Method of preventing autodoping
Chiou et al. Copper chemical vapor deposition from Cu (hexafluoroacetylacetonate) trimethylvinylsilane
JP2645215B2 (ja) 薄膜形成装置
EP0420590B1 (en) Process for forming deposited film and process for producing semiconductor device
JP3215898B2 (ja) プラズマｃｖｄ法およびプラズマｃｖｄ装置
JPH0765179B2 (ja) 化学的気相成長方法
Hsieh et al. Selective deposition of in situ doped polycrystalline silicon by rapid thermal processing chemical vapor deposition
JPH0414188B2 (ko)
JPS63228626A (ja) 薄膜形成方法及び薄膜形成装置
US6121120A (en) Method for manufacturing semiconductor device capable of flattening surface of selectively-grown silicon layer
Mansoori et al. Selective hemispherical grained polysilicon transformation for 256 MB, 1 GB dynamic random access memory and beyond
JP2834788B2 (ja) 堆積膜形成法
JP2795277B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070105

Year of fee payment: 17

EXPY Expiration of term