JP2002299238A - 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 高結晶化率で高品質の多結晶性シリコン等の
多結晶性半導体薄膜を容易かつ低コストに、しかも大面
積に形成可能な方法を提供すること。 【解決手段】 基体１上に高結晶化率、大粒径の多結晶
性シリコン膜等の多結晶性半導体薄膜７を形成するに際
し、或いは基体１上に多結晶性半導体薄膜７を有する半
導体装置を製造するに際し、基体１上にシリコン又は／
及びカーボン微粒子１００Ａを付着後、バイアス又は非
バイアス触媒ＡＨＡ処理でクリーニングし、このクリー
ニングされたシリコン又は／及びダイヤモンド構造カー
ボン等の超微粒子１００Ｂ上にバイアス又は非バイアス
触媒ＣＶＤ法等により低級結晶性半導体薄膜７Ａを形成
し、これをレーザー照射又は強光照射又は電子線照射ア
ニール処理して、超微粒子１００Ｂをシードに多結晶性
半導体薄膜を成長させることによって多結晶性半導体薄
膜７を得る、多結晶性半導体薄膜の形成方法、又は半導
体装置の製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基体上に多結晶性
シリコンなどの多結晶性半導体薄膜を形成する方法、及
びこの多結晶性半導体薄膜を基体上に有する半導体装置
の製造方法に関するものである。

【０００２】

【従来の技術】従来、ＭＯＳＦＥＴ（Metal-Oxide-Semi
conductor Field Effect Transistor）である例えばＭ
ＯＳＴＦＴ（Thin Film Transistor＝薄膜絶縁ゲート型
電界効果トランジスタ）のソース、ドレイン及びチャン
ネル領域を多結晶シリコン膜で形成するに際し、プラズ
マＣＶＤ（ＣＶＤ：Chemical Vapor Deposition＝化学
的気相成長法）又はＰＶＤ（ＰＶＤ：Physical Vapor D
eposition＝物理的気相成長法）や減圧ＣＶＤ法等が用
いられている。

【０００３】例えば特開平５−２８３７２６号によれ
ば、シリコンパウダーにより研磨された基板上に、この
基板に付着したシリコンパウダーの微粒子を核として、
プラズマＣＶＤ又はＰＶＤ法によりアモルファスシリコ
ン膜を形成した後に、永久磁石を用いたＥＣＲ放電の水
素プラズマにて一定時間暴露する工程の繰り返しによ
り、多結晶シリコンを成膜する方法が提案されている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記し
た方法は、次に示す欠点を回避することができない。

【０００５】（１）上記のシリコンパウダーを用いる方
法では、その粒径をコントロールするために、シリコン
パウダー又はシリコンパウダーを含むペーストにて研磨
したり、或いはシリコンパウダーを有機溶媒中に分散
し、超音波洗浄機を用いてその時間を管理することによ
り行っているが、シリコン粒径のコントロールは十分で
なく、その上に形成する多結晶シリコンの結晶性が不充
分となり、高性能／高品質なＴＦＴの形成及びその集積
回路基板を形成することができない。

【０００６】（２）永久磁石を用いたＥＣＲ放電の水素
プラズマは、ＲＦ／ＶＨＦプラズマの水素プラズマに比
べて強いエネルギーなので、効果は高いが、有効処理面
積が狭いので、特性がばらつき易く、大面積の基板処理
の生産性が低く、しかもＥＣＲ装置は高価であり、汎用
性が低い。

【０００７】近時、ガラス基板のような絶縁性基板上
に、多結晶シリコン膜、窒化シリコン膜等を低温で作製
し得る優れた熱ＣＶＤである触媒ＣＶＤ法が開発され
（特公昭６３−４０３１４号、特公平８−２５０４３８
号参照）、実用化の検討が推進されている。触媒ＣＶＤ
法においては、結晶化アニールなしで、３０ｃｍ²／Ｖ
・ｓｅｃ程度のキャリア移動度を得ているが、良質なＭ
ＯＳＴＦＴデバイスを作製するにはまだ不十分である。
そして、ガラス基板上に多結晶シリコン薄膜を形成する
と、成膜条件次第では初期のアモルファスシリコンの遷
移層（厚さ５〜１０ｎｍ）が形成されやすいので、ボト
ムゲート型ＭＯＳＴＦＴとした場合は所望のキャリア移
動度は得にくい。一般に駆動回路一体型の多結晶シリコ
ンＭＯＳＴＦＴを用いたＬＣＤは、ボトムゲート型ＭＯ
ＳＴＦＴが歩留及び生産性の面で製造しやすいが、この
問題がネックとなってくる。

【０００８】本発明の目的は、高結晶化率で高品質の多
結晶性シリコン等の多結晶性半導体薄膜と、これを容易
かつ低コストに、しかも大面積に形成可能な方法を提供
することにある。

【０００９】本発明の他の目的は、こうした多結晶性半
導体薄膜を構成部分として有するＭＯＳＴＦＴ等の半導
体装置の製造方法を提供することにある。

【００１０】

【課題を解決するための手段】即ち、本発明は、基体上
に多結晶性半導体薄膜を形成するに際し、或いは基体上
に多結晶性半導体薄膜を有する半導体装置を製造するに
際し、前記基体上にシリコン、カーボン及びダイヤモン
ドの少なくとも１種からなる超微粒子を付着させる工程
と、この超微粒子上に低級結晶性半導体薄膜を形成する
工程と、この低級結晶性半導体薄膜をレーザー照射又は
強光照射又は電子線照射でアニール処理して、前記超微
粒子をシードに多結晶性半導体薄膜を成長させる工程と
を経て前記多結晶性半導体薄膜を得る、多結晶性半導体
薄膜の形成方法、又は半導体装置の製造方法に係るもの
である。

【００１１】本発明によれば、基体上に多結晶性半導体
薄膜を形成するに際し、前記基体上にシリコンカーボ
ン、カーボン及びダイヤモンドの少なくとも１種からな
る超微粒子を付着させ、この超微粒子上に前記低級結晶
性半導体薄膜を形成し、更に前記超微粒子をシードにこ
の薄膜をレーザー照射又は強光照射又は電子線照射でア
ニール処理して多結晶性半導体薄膜を形成しているの
で、次の（１）〜（３）に示すような顕著な作用効果が
得られる。

【００１２】（１）基板上に付着した超微粒子上にアモ
ルファスシリコン又は微結晶シリコン膜等の低級結晶性
半導体薄膜を形成し、その超微粒子を結晶成長の核とし
てレーザー又は強光又は電子線照射アニールにより再結
晶化させて高結晶化率で大粒径の多結晶性シリコン薄膜
等を形成できるので、高キャリア移動度のＴＦＴ特性が
得られる。

【００１３】（２）上記のレーザーアニール処理等は、
そのエネルギーの制御性によって処理効率が十分とな
り、また低コスト化も図ることができる。

【００１４】（３）基体温度を低温化しても上記レーザ
ーアニール等のエネルギーが大きいために、基体温度を
特に３００〜４００℃と低温化しても、多結晶性半導体
薄膜が超微粒子をシードに効率良く成長し、従って大型
で安価な低歪点の絶縁基板（ガラス基板、耐熱性樹脂基
板等）を使用でき、この点でもコストダウンが可能とな
る。

【００１５】なお、本発明において、上記のシリコン、
カーボン及び又はダイヤモンドの超微粒子は、粒径１ｎ
ｍ以上、好ましくは１０〜１００ｎｍで、１個／μｍ²
以上、好ましくは１〜１００個／μｍ²の面積比率で点
在していることが望ましい。また、上記の低級結晶性半
導体薄膜とは、例えばアモルファス構造のアモルファス
シリコン薄膜、又はアモルファス成分を含有する微結晶
（グレインサイズでは通常１０ｎｍ以下）をベースとし
た構造のアモルファスシリコン含有微結晶シリコン薄
膜、又は微結晶を含有するアモルファス（非晶質）をベ
ースとした構造の微結晶シリコン含有アモルファスシリ
コン薄膜等からなり、上記の多結晶性半導体薄膜は、そ
うしたアモルファス成分が除去された大粒径（グレイン
サイズでは通常、数１００ｎｍ以上）の多結晶をベース
とした微結晶も含有する構造からなる。

【００１６】

【発明の実施の形態】本発明の方法においては、ガラス
基板等の基板上に、適当な寸法及び段差を有する凹部を
形成し、この凹部内に前記超微粒子を付着すれば、絶縁
性基板の任意の指定場所に高性能、高品質のＴＦＴを形
成でき、その集積回路基板を自由に形成できる。そし
て、必要に応じて、絶縁性基板上のＴＦＴ形成領域の適
当な寸法及び形状の段差を有する凹部内に大粒径多結晶
性シリコン薄膜が埋め込まれた面を研磨して、平坦な大
粒径多結晶性シリコン薄膜面の基板が得られるので、高
性能、高品質の多結晶性シリコン半導体装置、電気光学
装置等の製造が可能となる。このような凹部を形成する
には、汎用フォトリソグラフィ及びエッチング技術を採
用するのがよく、これによって深さ（段差）５０〜２０
０ｎｍ、縦１０μｍ×横３０μｍの凹部を形成するのが
よい。この場合、ＣＦ₄ガスのプラズマエッチング、フ
ッ酸系エッチング液でのウエットエッチングを行っても
よい。

【００１７】そして、基板上に、シリコンパウダー又は
カーボンパウダー又はダイヤモンドパウダー又はこれら
が混在した超微粒子を付着分散させるには、シリコンパ
ウダー又はカーボンパウダー又はダイヤモンドパウダー
又はこれらを含むペーストでの研磨により、シリコンパ
ウダー又はカーボンパウダー又はダイヤモンドパウダー
又はこれらが混在した超微粒子を付着分散させてもよ
い。また、シリコンパウダー又はカーボンパウダー又は
ダイヤモンドパウダー又はこれらが混在したパウダーを
有機溶媒（アセトン、エチルアルコール、エチルアルコ
ール／アセトン等）中に分散し、超音波洗浄機のパワー
及び時間管理でシリコンパウダー又はカーボンパウダー
又はダイヤモンドパウダー又はこれらが混在した超微粒
子を付着分散させてもよい。また、ラビングバフ材でラ
ビングした基板を、シリコンパウダー又はカーボンパウ
ダー又はダイヤモンドパウダー又はこれらが混在したパ
ウダーを分散させた有機溶媒中にディッピングして、基
板表面の微細キズ内に付着分散させる。これらのパウダ
ーの大きさは、１ｎｍ〜１０μｍ、例えば５０〜２００
ｎｍ、特に１０〜１００ｎｍが望ましい。

【００１８】加熱された触媒体に水素又は水素含有ガス
を接触させて生成した活性種（高温の水素系分子、水素
系原子、活性化水素イオン等の水素活性種）を上記超微
粒子に作用させるアニール処理（以下、これをＡＨＡ
（Atomic Hydrogen Anneal）処理と称する。）により、
必要あればグロー放電開始電圧以下（即ち、パッシェン
の法則によるプラズマ発生電圧以下）の電界又は／及び
磁界の作用下で作用させるバイアス触媒ＡＨＡ処理によ
り、高温の水素系分子、水素系原子、活性水素イオン等
の水素系活性種を前記超微粒子に対し吹き付け等で作用
させるのがよく、又、高周波／低周波プラズマ処理によ
るアニール処理でもよい。こうしたＡＨＡ処理により、
上記の付着したシリコンパウダー、カーボンパウダー、
ダイヤモンドパウダーの表面をクリーニングして、酸化
膜、有機汚れ等の異質膜を除去する。又は、水素系活性
種の選択的エッチング作用によりアモルファス成分をエ
ッチング除去し、シリコン又は／及びダイヤモンド構造
のカーボン等の超微粒子を形成し、これらを結晶成長の
核（シード）とする。このＡＨＡ処理は、次のバイアス
又は非バイアス触媒ＣＶＤ、又は高密度触媒ＣＶＤ法等
での低級結晶性半導体薄膜の成膜前に、連続作業の一貫
として実施してもよい。

【００１９】このように、基板の任意の指定場所に望ま
しくは適当な形状及び寸法の段差を有する凹部を形成
し、そこにシリコンパウダー等の超微粒子を付着分散さ
せ、この超微粒子の表面の酸化膜及び有機汚れ等をＡＨ
Ａ処理で除去できるので、この超微粒子を結晶成長の核
（シード）として触媒ＣＶＤ、高密度触媒ＣＶＤ法等に
より形成した低級結晶性半導体薄膜をレーザー又は強光
又は電子線照射アニールして、ばらつきの少ない高結晶
化率で大きな粒径の多結晶性シリコン薄膜等を指定され
た領域に形成できる。

【００２０】この低級結晶性半導体薄膜は、気相成長法
（触媒ＣＶＤ法、バイアス触媒ＣＶＤ法、プラズマＣＶ
Ｄ法、高密度プラズマＣＶＤ法、高密度触媒ＣＶＤ法
等：以下、同様）又は物理的成膜法（スパッタリング法
等：以下、同様）によって形成するのがよい。この場
合、望ましくは融点未満の温度（例えば８００〜２００
０℃、例えば１６００〜１８００℃）に加熱された前記
触媒体に、原料ガス及び水素又は水素含有ガスの少なく
とも一部を接触させて触媒的に分解させ、これによって
生成したラジカル、イオン等の反応種を加熱された前記
基体上に堆積させて前記薄膜を触媒ＣＶＤにより気相成
長させるのがよい。この際、基板上に付着したシリコン
パウダー又はカーボンパウダー（特にダイヤモンド構造
カーボン超微粒子：以下、同様）又はシリコンパウダー
及びカーボンパウダー混在の超微粒子を結晶成長の核
（シード）として、例えば錫を１０¹⁸〜１０²⁰ａｔｏｍ
ｓ／ｃｃ含有の低級結晶性シリコン膜をレーザー又は強
光又は電子線照射アニールにより高結晶化率で大粒径の
多結晶性シリコン薄膜に変化させることができる。そし
て、必要に応じてこの半導体薄膜を研磨してこの薄膜面
を含む表面を平坦化するのがよく、また基板のＴＦＴ領
域の凹部内に多結晶性シリコン膜を埋め込むことができ
る。

【００２１】例えば、触媒ＣＶＤ又はバイアス触媒ＣＶ
Ｄ法等により、３００〜４００℃に加熱された基板上の
シリコンパウダー又はカーボンパウダー等の超微粒子上
に、アモルファス又は微結晶シリコン薄膜を成膜するこ
とができるが、プラズマＣＶＤ法やスパッタリング法に
より、３００〜４００℃に加熱された基板上のシリコン
パウダー又はカーボンパウダー等の超微粒子上にアモル
ファス又は微結晶シリコン薄膜を成膜することもでき
る。このときにいずれも、錫又は他のIV族元素（鉛、ゲ
ルマニウム等）、例えば錫を１０¹⁵ａｔｏｍｓ／ｃｃ以
上、好ましくは１０¹⁸〜１０²⁰ａｔｏｍｓ／ｃｃドープ
したアモルファスシリコン又は微結晶シリコン薄膜とす
るのがよい。いずれも、予め、大量の高温の水素系活性
種（水素分子、水素原子、活性化水素イオン）等でクリ
ーニングし、シリコンパウダー又はカーボンパウダー等
の表面の酸化膜、有機汚れ等の異質膜を除去し、水素系
活性種の選択的エッチング作用によりアモルファス成分
をエッチングしてシリコン又はダイヤモンド構造カーボ
ン超微粒子を形成し、アモルファスシリコン又は微結晶
シリコン膜を形成するのがよい。

【００２２】多結晶化のためのレーザーアニール処理
は、ＸｅＣｌ、ＫｒＦ等のエキシマレーザー又はアルゴ
ンレーザー等を用い、ラインビームとエリアビームのい
ずれのビーム形状でもよく、３００〜４００℃に加熱さ
れた基板上の上記シリコンパウダー又はカーボンパウダ
ー等の超微粒子上に堆積されたアモルファス又は微結晶
シリコン膜をレーザーアニール処理して、それらの超微
粒子を結晶成長の核として高結晶化率で大粒径の多結晶
性シリコン薄膜を形成するのがよい。

【００２３】この多結晶性シリコン薄膜の形成後、必要
に応じて水蒸気中アニール処理してもよい。水蒸気中ア
ニール処理は、２００〜４００℃、分圧１３３Ｐａ以上
の飽和蒸気圧以下の水蒸気含有雰囲気中で１０秒以上、
２０時間以下の加熱工程であり、これによって絶縁膜又
は半導体膜と絶縁膜界面の少なくとも一方の改質を行
う。その後に、必要に応じて電極表面の酸化膜及び水酸
化膜等をプラズマ又はスパッタクリーニングで除去す
る。この半導体膜が多結晶性半導体薄膜であり、この絶
縁膜が酸化シリコン膜、窒化シリコン膜、酸窒化シリコ
ン膜、酸化タンタル膜、酸化アルミニウム膜、窒化アル
ミニウム膜、又はそれらの複合膜のいずれか１種以上で
あってよい。

【００２４】また、上記の多結晶性半導体薄膜の形成後
に、望ましくは、融点未満の温度に加熱された触媒体に
前記水素又は水素含有ガスの少なくとも一部を接触さ
せ、生成した高温の水素系分子、水素系原子、活性化水
素イオン等の水素系活性種を前記半導体薄膜に作用させ
てバイアス又は非バイアス触媒ＡＨＡ処理によるアニー
ルを行うのがよい。

【００２５】この場合、触媒ＡＨＡ処理時に用いる水素
又は水素含有ガス（水素と熱伝導性が良好なアルゴン、
ヘリウム、キセノン、クリプトン、ラドン等の不活性ガ
スとの混合ガス）は、例えばガス流量３００〜１０００
ＳＣＣＭ（Standard cc perminute）、ガス圧１０〜５
０Ｐａとし、ガスによる熱伝導の増大と水素系活性種発
生量の増大を図るのがよい。

【００２６】また、この半導体薄膜の形成後に、上記し
たバイアス又は非バイアス触媒ＡＨＡ処理によるアニー
ルを行い、必要あれば、前記半導体薄膜と同様の半導体
薄膜のバイアス又は非バイアス触媒ＣＶＤの気相成長と
前記アニールとを繰り返すのが望ましい。このために
は、原料ガス供給手段と水素又は水素含有ガス供給手段
とを制御する制御手段を有するのがよい。

【００２７】即ち、バイアス又は非バイアス触媒ＡＨＡ
処理されて得られる多結晶性半導体薄膜上に更に半導体
材料薄膜をバイアス又は非バイアス触媒ＣＶＤでの気相
成長させる工程と前記アニール工程とを目的とする膜厚
となるまで繰り返す、いわば２ステップ又はそれ以上の
マルチバイアス又はマルチ触媒ＡＨＡ処理により、この
半導体薄膜は既にバイアス又は非バイアス触媒ＡＨＡ処
理で多結晶化された下地膜上に、これをシードとして多
結晶化され易い状態で成長し易くなり、目的とする高結
晶化率、高品質の多結晶性半導体薄膜を所定の膜厚で得
ることができる。即ち、触媒ＣＶＤと触媒ＡＨＡ処理を
繰り返すマルチ触媒ＡＨＡ処理により、例えばカーボン
超微粒子層上に成膜された多結晶性シリコン薄膜を触媒
ＡＨＡ処理でシード化し、この上に触媒ＣＶＤで半導体
材料薄膜を気相成長させ、更に触媒ＡＨＡ処理すること
により、高結晶化率、大粒径の多結晶性シリコン薄膜等
を形成することができる。

【００２８】具体的には、高温の水素系活性種が有する
熱エネルギーが移動して、その膜の温度を局部的に上昇
させ、水素系活性種の還元作用によりアモルファス成分
をエッチングして微結晶シリコン薄膜等は多結晶化し、
多結晶性シリコン薄膜は高結晶化して高結晶化率で大粒
径の多結晶性シリコン薄膜が形成され易くなると共に、
この上に気相成長させる多結晶性シリコン薄膜はより高
結晶化、大粒径化され、キャリア移動度の向上が図れ
る。

【００２９】しかも、多結晶性シリコン薄膜上又は膜内
又は粒界にシリコン酸化物が存在したとき、水素系活性
種がこれと反応してＳｉＯ等を生成して蒸発除去させる
ので、多結晶性シリコン薄膜上又は膜内のシリコン酸化
物を減少／除去させることができ、キャリア移動度の向
上を図ることができる。

【００３０】また、このバイアス又は非バイアス触媒Ｃ
ＶＤは、上記の低級結晶性半導体薄膜の形成にも適用で
き、この場合、電界又は／及び磁界のバイアス条件、触
媒体の種類及び温度、基板加熱温度、気相成膜条件、原
料ガスの種類、添加するｎ又はｐ型不純物濃度等によ
り、広範囲のｎ又はｐ型不純物濃度の低級又は多結晶性
シリコン薄膜が容易に得られ、かつ、バイアス又は非バ
イアス触媒ＡＨＡ処理により大きな粒径の多結晶性シリ
コン薄膜を形成できるので、高キャリア移動度でＶ
_th（しきい値）調整が容易であり、低抵抗での高速動作
が可能となる。

【００３１】なお、低級結晶性又は多結晶性シリコンを
プラズマＣＶＤで成膜し、これをバイアス又は非バイア
ス触媒ＡＨＡ処理する場合、プラズマＣＶＤでの膜中に
１０〜２０％含有する水素をこの触媒ＡＨＡ処理で減少
／除去させ、大きな粒径の多結晶性シリコン薄膜を形成
できるので、大きなキャリア移動度の多結晶性シリコン
薄膜の形成が可能となる。更に、基板加熱温度、気相成
膜条件、原料ガスの種類、バイアス又は非バイアス触媒
ＡＨＡ処理条件、添加するｎ又はｐ型不純物濃度等によ
り、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン
薄膜が容易に得られるので、高移動度でＶ_th調整が容易
で低抵抗での高速動作が可能となる。

【００３２】また、スパッタリングで低級結晶性半導体
薄膜を成膜し、これをバイアス又は非バイアス触媒ＡＨ
Ａ処理する場合、シリコンターゲットの比抵抗（添加す
るｎ又はｐ型不純物濃度）、バイアス又は非バイアス触
媒ＡＨＡ処理条件、スパッタリング成膜条件、基板加熱
温度等により、広範囲のｎ又はｐ型不純物濃度の多結晶
性シリコン薄膜が容易に得られるので、高キャリア移動
度でＶ_th調整が容易であり、低抵抗での高速動作が可能
となる。

【００３３】前記バイアス又は非バイアス触媒ＣＶＤに
よる上記の気相成長は、具体的には、前記触媒体を８０
０〜２０００℃の範囲であってその融点未満の温度に加
熱し（例えば触媒体に通電してそれ自体の抵抗加熱によ
って加熱し）、この加熱された触媒体により前記原料ガ
ス及び前記水素又は水素含有ガスの少なくとも一部を触
媒反応又は熱分解反応させて生成した前記反応種を、例
えば３００〜４００℃に加熱した基板上に薄膜を堆積さ
せることができる。このような触媒体温度や下記の触媒
体材質はバイアス又は非バイアス触媒ＡＨＡ処理時も同
様である。

【００３４】ここで、触媒体の加熱温度が８００℃未満
であると、原料ガスの触媒反応又は熱分解反応が不十分
となって堆積速度が低下し易く、また２０００℃を超え
ると触媒体の構成材料が堆積膜中に混入して膜の電気的
特性を阻害し、膜質低下を生じ、また、触媒体の融点以
上の加熱は、その形態安定性が失われるので、回避する
のがよい。触媒体の加熱温度は、その構成材料の融点未
満であって１１００℃〜１８００℃であるのが好まし
い。

【００３５】触媒体は、タングステン、トリア含有タン
グステン、モリブデン、白金、パラジウム、バナジウ
ム、シリコン、アルミナ、金属を付着したセラミック
ス、及び炭化ケイ素からなる群より選ばれた少なくとも
１種の材料によって形成することができる。

【００３６】そして、この触媒体及びこれを支持する支
持体の純度を９９．９９ｗｔ％（４Ｎ）以上、好ましく
は９９．９９９ｗｔ％（５Ｎ）又はそれ以上とすること
によって、形成される多結晶性半導体薄膜の重金属汚染
を低減することができる。

【００３７】また、基板温度は、基板の歪点以下の温
度、例えば２００〜８００℃が好ましく、より好ましく
は３００〜４００℃とすれば、効率的で高品質の成膜を
行なえる。基板温度が高いと、安価なほうけい酸ガラ
ス、アルミノけい酸ガラスが使用できなくなり、また熱
の影響によって不純物のドーピング濃度分布が変化し易
くなる。

【００３８】通常の熱ＣＶＤ法で多結晶性シリコン薄膜
を形成する場合には、基板温度を約６００〜９００℃と
する必要があるが、本発明に基づく成膜では、プラズマ
や光励起を必要とせずに、上記のような低温での熱ＣＶ
Ｄが可能となることが極めて有利である。本発明に基づ
くバイアス又は非バイアス触媒ＣＶＤ時の基板温度が上
記したように低いため、基板、例えばガラス基板とし
て、歪点が４７０〜６７０℃と低いほうけい酸ガラスや
アルミノけい酸ガラス等のガラスや耐熱性樹脂基板等を
用いることができる。これは、安価で、薄板化が容易で
あり、大型化（１ｍ×１ｍ以上）が可能であり、また長
尺ロール化されたガラス板を作製できる。例えば、長尺
ロール化ガラス板上に、上記手法を用いて、薄膜を連続
して又は非連続に作製することができる。

【００３９】本発明によるバイアス又は非バイアス触媒
ＣＶＤによる気相成長に使用する原料ガスは、水素化ケ
イ素又はその誘導体、水素化ケイ素又はその誘導体と水
素、ゲルマニウム、炭素又はスズを含有するガスとの混
合物、水素化ケイ素又はその誘導体と周期表第III族又
は第Ｖ族元素からなる不純物を含有するガスとの混合
物、水素化ケイ素又はその誘導体と水素、ゲルマニウ
ム、炭素又はスズを含有するガスと周期表第III族又は
第Ｖ族元素からなる不純物を含有するガスとの混合物等
が挙げられる。

【００４０】上記の如き原料ガスを使用することによっ
て、低級結晶性半導体薄膜として、アモルファスシリコ
ン膜、アモルファスシリコン含有微結晶シリコン膜、ア
モルファスシリコン及び微結晶シリコン含有多結晶シリ
コン膜、アモルファスゲルマニウム膜、微結晶ゲルマニ
ウム含有アモルファスゲルマニウム膜、微結晶ゲルマニ
ウム（アモルファスゲルマニウム含有微結晶ゲルマニウ
ム）膜、アモルガスゲルマニウム及び微結晶ゲルマニウ
ム含有多結晶ゲルマニウム膜、又はＳｉ_xＧｅ_{1 -x}（０＜
ｘ＜１）で示されるアモルファスシリコンゲルマニウム
膜を成長させることができる。また、多結晶性半導体薄
膜として、多結晶性シリコン薄膜、多結晶性ゲルマニウ
ム薄膜、多結晶性シリコン−ゲルマニウム膜又は多結晶
性炭化ケイ素薄膜を形成することができる。

【００４１】そして、半導体薄膜の成長時又は成長後
に、錫、ゲルマニウム、鉛等のIV族元素の少なくとも１
種を合計が適量（１０¹⁵ａｔｏｍｓ／ｃｃ以上、例えば
１０¹⁸〜１０²⁰ａｔｏｍｓ／ｃｃ）含有させる（更にこ
の状態でレーザー又は強光又は電子線照射又は触媒ＡＨ
Ａ処理による前記アニール工程を行う）と、半導体薄膜
の結晶粒界に存在する不整を低減し、その膜ストレスを
低減して高キャリア移動度、高品質の多結晶性半導体薄
膜が得られ易くなる。このIV族元素は、原料ガス中にガ
ス成分として混合したり、或いはイオン注入又はイオン
ドーピングにより、半導体薄膜中に含有させることがで
きる。また、本発明により形成した多結晶性半導体薄膜
中の酸素、窒素、炭素濃度はそれぞれ１×１０¹⁹ａｔｏ
ｍｓ／ｃｃ以下、好ましくは５×１０¹⁸ａｔｏｍｓ／ｃ
ｃ以下がよく、水素濃度は０．０１原子％以上が好まし
い。又、ナトリウム（Ｎａ）濃度はＳＩＭＳ最低濃度領
域で１×１０¹⁸ａｔｏｍｓ／ｃｃ以下が好ましい。

【００４２】なお、前記触媒ＣＶＤ（又はバイアス触媒
ＣＶＤ）する前に、前記触媒体を水素系ガス雰囲気中で
加熱（空焼き）処理することが望ましい。これは、触媒
体の熱処理が不十分な場合に、触媒体の構成材料が放出
され、これが成膜された膜中に混入することがあるが、
触媒体を水素系ガス雰囲気中で成膜前の空焼き加熱する
ことによってそのような混入を解消することができる。
従って、成膜室内を水素系ガスで充たした状態で触媒体
を成膜時よりも高い温度（例えばタングステンでは２２
００〜２５００℃）で所定時間の空焼きを行った後に、
通常の成膜時の温度（例えばタングステンでは１７００
℃）に戻すように加熱し、次いで水素系ガスをキャリア
ガスとして原料ガス（いわゆる反応ガス）を供給するこ
とがよい。尚、触媒体の純度、材料によっては、この空
焼き処理は最初のみ実施し、必ずしも成膜毎に実施する
必要はない。

【００４３】前記バイアス又は非バイアス触媒ＡＨＡ処
理は、大量の高温の水素系活性種により前記半導体薄膜
中の特にアモルファス成分を選択的にエッチングする作
用があり、高結晶化率、大粒径（特にグレインサイズが
数１００ｎｍ以上）の多結晶をベースとする薄膜を形成
し得、かつ膜中のキャリア不純物を活性化する処理であ
るが、その際、触媒体温度は１６００〜１８００℃、基
板−触媒体間の距離は２０〜５０ｍｍとし、バイアス又
は非バイアス触媒ＣＶＤよりも水素系キャリアガス流量
を多く（ガス圧を高く）して水素系活性種等の増大化等
を図ることにより処理時間を短縮する等、処理効果向上
のため、任意に変更してもよい。

【００４４】本発明の処理で得られた前記多結晶性半導
体薄膜によって、ＭＯＳＴＦＴのチャンネル、ソース及
びドレイン領域、又は配線、抵抗、容量又は電子放出体
等を形成することができる。この場合、前記チャンネ
ル、ソース及びドレイン領域の形成後に、これらの領域
に対し、この触媒ＡＨＡ処理を施すと、上記のｎ型又は
ｐ型不純物のイオン活性化を行える。

【００４５】また、多結晶性シリコン等の前記多結晶性
半導体薄膜中への外部からの酸素侵入を低減するため
に、例えば多結晶性シリコン薄膜等内においてゲート絶
縁膜側から外部に向って結晶粒径を小さくして高密度化
するか、或いはアモルファスシリコン等のアモルファス
半導体薄膜又は微結晶含有アモルファス半導体薄膜で前
記多結晶性シリコン薄膜を被覆するのがよい。この場
合、汎用フォトリソグラフィ及びエッチング技術によ
り、微結晶含有アモルファス半導体薄膜等を除去し、前
記多結晶性シリコン薄膜とコンタクトしたソース、ドレ
イン電極を形成することができる。

【００４６】本発明は、シリコン半導体装置、シリコン
半導体集積回路装置、シリコン−ゲルマニウム半導体装
置、シリコン−ゲルマニウム半導体集積回路装置、化合
物半導体装置、化合物半導体集積回路装置、炭化ケイ素
半導体装置、炭化ケイ素半導体集積回路装置、液晶表示
装置、有機又は無機エレクトロルミネセンス（ＥＬ）表
示装置、フィールドエミッションディスプレイ（ＦＥ
Ｄ）装置、発光ポリマー表示装置、発光ダイオード表示
装置、ＣＣＤエリア／リニアセンサ装置、ＭＯＳセンサ
装置、太陽電池装置用の薄膜を形成するのに好適であ
る。

【００４７】この場合、内部回路及び周辺回路を有する
半導体装置、固体撮像装置、電気光学装置等の製造に際
し、これらの少なくとも一部を構成するＭＯＳＴＦＴの
チャンネル、ソース及びドレイン領域を前記多結晶性半
導体薄膜によって形成してよく、また駆動回路、映像信
号処理回路及びメモリー回路等の周辺回路一体型の構成
とすることもできる。

【００４８】また、各色用の有機又は無機エレクトロル
ミネセンス層（ＥＬ層）の下層にそれぞれ、前記ＭＯＳ
ＴＦＴのドレイン又はソースと接続された陰極又は陽極
を有するＥＬ素子構造とするのがよい。

【００４９】この場合、前記ＭＯＳＴＦＴ及びダイオー
ド等の能動素子上も前記陰極が覆うようにすれば、陽極
が上部にある構造では発光面積が増大すると共に、陰極
の遮光作用で発光光が前記能動素子に入射してリーク電
流を発生させることを防止できる。また、前記各色用の
有機又は無機ＥＬ層の各層上及び各層間の全面に前記陰
極又は陽極が被着されるようにすれば、全面が陰極又は
陽極で覆われることにより、湿気に弱い有機ＥＬ層の劣
化や電極の酸化を防止して、長寿命、高品質、高信頼性
が可能となり、また陰極で覆われると放熱効果が高まる
ので、発熱による薄膜の構造変化（融解あるいは再結晶
化）が低減し、長寿命、高品質、高信頼性が可能とな
り、更にこれにより、高精度、高品質のフルカラーの有
機ＥＬ層を生産性良く形成できるので、コストダウンが
可能となる。

【００５０】また、前記各色用の前記有機又は無機ＥＬ
層間にクロム、二酸化クロム等のブラックマスク層を形
成すると、各色間又は画素間での光漏れを防ぎ、コント
ラストが向上する。

【００５１】本発明をフィールドエミッションディスプ
レイ（ＦＥＤ）装置に適用するときは、そのエミッタ
（電界放出カソード）を、前記多結晶性半導体薄膜を介
して前記ＭＯＳＴＦＴのドレインに接続すると共に前記
多結晶性半導体薄膜上に成長されたｎ型多結晶性半導体
膜又は多結晶性ダイヤモンド膜又は窒素含有又は非含有
の炭素薄膜又は窒素含有又は非含有の炭素薄膜表面に形
成した多数の微細突起構造（例えばカーボンナノチュー
ブ）などによって形成するのがよい。

【００５２】この場合、前記ＭＯＳＴＦＴ、ダイオード
等の能動素子上にアース電位の金属遮蔽膜（これは、前
記ＦＥＤ装置のゲート引き出し電極と同一材料で同一工
程により形成すると、工程簡略化等の点で有利であ
る。）を形成すると、気密容器内にあるガスがエミッタ
から放出された電子により正イオン化されて絶縁層上に
チャージアップし、この正電荷が絶縁層下にある能動素
子に不要な反転層を形成したり、この反転層を介して余
分な電流が流れるために生じるエミッタ電流の暴走を防
止することができる。また、エミッタから放出された電
子の衝突により蛍光体が発光する際、この光によりＴＦ
Ｔのゲートチャンネル内に電子、正孔が発生してリーク
電流が生じることも防止できる。

【００５３】次に、本発明を好ましい実施の形態につい
て更に詳細に説明する。

【００５４】第１の実施の形態 図１〜図１２について、本発明の第１の実施の形態を説
明する。

【００５５】本実施の形態は、本発明をトップゲート型
の多結晶性シリコンＣＭＯＳ（Complementary MOS）Ｔ
ＦＴに適用したものである。

【００５６】＜触媒ＣＶＤ法及び触媒ＡＨＡ法とその装
置＞まず、本実施の形態に用いる触媒ＣＶＤ法及び触媒
ＡＨＡ処理について説明する。触媒ＣＶＤ法においては
水素系キャリアガスとシランガス等の原料ガスとからな
る反応ガスを加熱されたタングステン等の触媒体に接触
させ、これによって生成したラジカルな堆積種又はその
前駆体及び活性化水素イオン等の水素系活性種に高いエ
ネルギーを与え、基板上に低級結晶性又は多結晶性シリ
コン等の低級結晶性又は多結晶性半導体薄膜を気相成長
させる。そして、この成膜後に原料ガスの供給を停止
し、或いは水素系キャリアガスのみを供給することによ
って、多結晶性半導体薄膜、又は基板上のシリコン超微
粒子等の触媒ＡＨＡ処理を行い（つまり、高温の水素系
分子、水素系原子、活性化水素イオン等の水素系活性種
によりアモルファス成分のカーボン又はシリコン等を選
択的に還元エッチングし、或いはシリコン超微粒子等を
クリーニングし）、下地の多結晶性シリコン等を結晶成
長のシード（核）にして多結晶性シリコン薄膜等を大粒
径に成長させ、或いはシリコン超微粒子等をクリーニン
グする。これらの触媒ＡＨＡ処理と触媒ＣＶＤとを繰り
返して、より高結晶化率でより大粒径で所定膜厚の多結
晶性シリコン薄膜等の多結晶性半導体薄膜を得る。

【００５７】この触媒ＣＶＤ（又はバイアス触媒ＣＶ
Ｄ）又は触媒ＡＨＡ処理（又はバイアス触媒ＡＨＡ処
理）は、図５〜図７に示す如き真空装置を用いて実施さ
れる。

【００５８】この装置によれば、水素系キャリアガスと
水素化ケイ素（例えばモノシラン）等の原料ガス４０
（及び必要に応じてＢ₂Ｈ₆やＰＨ₃などのドーピングガ
スも含む。）からなるガスは、供給導管４１からシャワ
ーヘッド４２の供給口（図示せず）を通して成膜又はア
ニール用のチャンバ４４へ導入される。チャンバ４４の
内部には、ガラス等の基板１を指示するためのサセプタ
４５と、耐熱性の良い（望ましくは触媒体４６と同じか
或いはそれ以上の融点を有する材質の）シャワーヘッド
４２と、例えばコイル状のタングステン等の触媒体４６
と、更には開閉可能なシャッター４７とがそれぞれ配さ
れている。なお、サセプタ４５とチャンバ４４との間に
は磁気シール５２が施され、また、チャンバ４４は前工
程を行なう前室５３に後続され、ターボ分子ポンプ等で
バルブ５５を介して排気される。

【００５９】そして、基板１はサセプタ４５内のヒータ
ー線５１等の加熱手段で加熱され、また触媒体４６は例
えば抵抗線として融点以下（特に８００〜２０００℃、
タングステンの場合は約１６００〜１８００℃）に加熱
されて活性化される。触媒体４６の両端子は直流又は交
流の触媒体電源４８に接続され、この電源からの通電に
より所定温度に加熱される。また、バイアス電界を印加
する場合は、シャワーヘッド４２は加速電極途して、導
管４１を介して可変の直流電源（１ｋＶ以下、例えば５
００Ｖ）４９の正極側に接続され、負極側のサセプタ４
５（従って、基板１）との間に１ｋＶ以下の直流バイア
ス電圧が印加されるようになっている。

【００６０】この方法を実施するには、図５の状態で、
チャンバ４４内の真空度を１．３３×１０^-4〜１．３３
×１０^-6Ｐａとし、例えば水素系キャリアガス１００〜
２００ＳＣＣＭを供給して、触媒体を所定温度に加熱し
て活性化した後に、水素ケイ素（例えばモノシラン）ガ
ス１〜２０ＳＣＣＭ（及び必要に応じてＢ₂Ｈ₆や、ＰＨ
₃等のドーピングガスも適量含む。）からなる原料ガス
４０（ガス圧０．１３３〜１３．３Ｐａ、例えば１．３
３Ｐａ）、又は水素系キャリアガスのみ（３００〜１０
００ＳＣＣＭ、ガス圧１０〜５０Ｐａ）を供給導管４１
からシャワーヘッド４２の供給口４３を通して導入す
る。ここで、水素系キャリアガスは、水素、水素＋アル
ゴン、水素＋ヘリウム、水素＋ネオン、水素＋キセノ
ン、水素＋クリプトン等の、水素に不活性ガスを適量混
合させたガスであれば、いずれでもよい（以下、同
様）。尚、原料ガスの種類によっては、必ずしも水素系
キャリアガスは必要ではない。

【００６１】そして、図６のようにシャッター４７を開
ける。原料ガス４０又は水素系キャリアガスの少なくと
も一部は触媒体４６と接触して触媒的に分解し、触媒分
解反応または熱分解反応によって、高エネルギーをもつ
シリコン等のイオン、ラジカル等の反応種の集団（即
ち、堆積種又はその前駆体及びラジカル水素イオン）、
又は高温の水素系分子、水素系原子、活性化水素イオン
等の水素系活性種を形成し、こうして生成したイオン、
ラジカル等の反応種５０を（必要あれば、グロー放電開
始電圧（約１ｋＶ）以下、例えば５００Ｖの直流電源４
９による直流電界又は／及び磁界を作用させて指向性運
動エネルギーを与え、基板１の側へ指向させて）基板の
歪点以下の温度、例えば３００〜４００℃に保持された
基板１上にアモルファスカーボン、低級結晶性シリコン
等の所定の薄膜をバイアス又は非バイアス触媒ＣＶＤで
気相成長させる、或いは上記水素系活性種を（必要あれ
ば、上記の指向性運動エネルギーを与えて）基板の歪点
以下の温度、例えば３００〜４００℃に保持された基板
１上の上記膜に作用させてバイアス又は非バイアス触媒
ＡＨＡ処理を行う。なお、上記低級結晶性シリコン薄膜
等は、バイアスを用いない触媒ＣＶＤで気相成長させて
もよいが、この場合は、上記の直流電源４９をオフとし
ておく。

【００６２】こうして、プラズマを発生することなく、
反応種又は水素系活性種に対し、（必要あれば、触媒体
４６の触媒作用とその熱エネルギーに直流電界又は／及
び磁界による加速エネルギーを与えた指向性の）運動エ
ネルギーを与えるので、原料ガスを効率良く反応種に変
えて、基板１上に均一に熱ＣＶＤで堆積することができ
る。この堆積種５６は基板１上で泳動し、薄膜中で拡散
するので、緻密でステップカバレージの良い平坦かつ均
一な薄膜を形成できる。或いは、水素系キャリアガスか
ら生成した水素系活性種を熱ＣＶＤ膜に対し高いエネル
ギーで効率良く作用させることができる。

【００６３】本実施の形態において適用可能なＤＣバイ
アス触媒ＣＶＤは、従来の触媒ＣＶＤのコントロールフ
ァクタである基板温度、触媒体温度、ガス圧（反応ガス
流量）、原料ガス種類等に比べ、独立した任意の直流電
界で薄膜生成をコントロールすることを追加するのが特
長である。このため、生成膜の基板との密着性をはじ
め、生成膜密度、生成膜均一性又は平滑性、ビアホール
などへの生め込み性とステップカバレージを向上させ、
基板温度を一層低温化し、生成膜のストレスコントロー
ル等が可能となり、高品質膜（例えばバルクに近い物性
のシリコン膜や金属膜）が得られる。しかも、触媒体４
６で生成された反応種を直流電界で独立してコントロー
ルし、効率良く基板上に体積できるので、反応ガスの利
用効率が高く、生成速度を早め、生産性向上と反応ガス
削減によるコストダウンを図れる。尚、直流電圧のみな
らず、交流電圧等の電界のバイアス触媒ＣＶＤ、更に磁
界によるバイアス触媒ＣＶＤ又は電界と磁界によるバイ
アス触媒ＣＶＤにおいても、上記と同様の効果が得られ
る。

【００６４】また、ＤＣバイアス触媒ＡＨＡ処理におい
ても、上記と同様に独立した任意の直流電界でアニール
をコントロールすることができ、基板温度の低温化、膜
ストレスの減少等がガス利用効率の向上、処理速度の向
上、コストダウンを実現しながら可能となる。尚、直流
電圧のみならず、交流電圧等の電界のバイアス触媒ＡＨ
Ａ処理、更に磁界によるバイアス触媒ＡＨＡ処理、又は
電界と磁界によるバイアス触媒ＡＨＡ処理においても上
記と同様の効果が得られる。

【００６５】また、基板温度を低温化しても堆積種又は
活性種のエネルギーが大きいために、目的とする良質の
膜が得られることから、基板温度を上記のように更に低
温化でき、大型で安価な絶縁基板（ほうけい酸ガラス、
アルミノけい酸ガラス等のガラス基板、ポリイミド等の
耐熱性樹脂基板等）を使用でき、この点でもコストダウ
ンが可能となる。しかも、上記した反応種及び水素系活
性種などの指向的加速のための電極として、ガス供給用
のシャワーヘッド４２を兼用できるので、構造が簡略と
なる。

【００６６】また、勿論のことであるが、プラズマの発
生がないので、プラズマによるダメージがなく、低スト
レスの生成膜が得られると共に、プラズマＣＶＤ法に比
べ、はるかにシンプルで安価な装置が実現する。

【００６７】この場合、減圧下（例えば０．１３３〜
１．３３Ｐａ）又は常圧下で操作を行なえるが、減圧タ
イプよりも常圧タイプの方がよりシンプルで安価な装置
が実現する。そして、常圧タイプでも上記の電界を加え
るので、密度、均一性、密着性のよい高品質膜が得られ
る。この場合も、減圧タイプよりも常圧タイプの方がス
ループットが大であり、生産性が高く、コストダウンが
可能である。

【００６８】減圧タイプの場合は、直流電圧はガス圧
（ガス流量）やガス種等によって左右されるが、いずれ
にしても、グロー放電開始電圧以下の任意の電圧に調整
する必要がある。常圧タイプの場合は、放電はしない
が、原料ガス及び反応種又は活性種の流れが膜厚及び膜
質に悪影響を及ぼさないように、基板上に排ガス流が接
しないように排気を調整することが望ましい。

【００６９】上記のバイアス触媒ＣＶＤに（又は触媒Ｃ
ＶＤ）又はバイアス触媒ＡＨＡ処理（又は触媒ＡＨＡ処
理）において、触媒体４６による副射熱のために、基板
温度は上昇するが、上記のように、必要に応じて基板加
熱用ヒーター５１を設置してよい。また、触媒体４６は
コイル状（これ以外にメッシュ、ワイヤー、多孔板状も
よい。）としているが、更にガス流方向に複数段（例え
ば２〜３段）として、ガスとの接触面積を増やすのがよ
い。なお、基板１をサセプタ４５の下面においてシャワ
ーヘッド４２の上方に配しているので、チャンバ４４内
で生じたパーティクルが落下して基板１又はその上の膜
に付着することがない。

【００７０】＜バイアス又は非バイアス触媒ＡＨＡ処理
とその装置＞そして、本実施の形態においては、上記の
装置をそのまま用い、バイアス又は非バイアス触媒ＣＶ
Ｄによる気相成長後に原料ガスの供給を停止し、バイア
ス又は非バイアス触媒ＣＶＤ時よりも多い流量で水素系
キャリアガスのみを成膜室４４内に供給、或いは同様の
水素系キャリアガスにより、半導体材料薄膜又は超微粒
子に対して触媒ＡＨＡ処理（又はバイアス電源４９によ
るバイアス電界又は／及び磁界の作用下でのバイアス触
媒ＡＨＡ処理：以下、同様）を行い、大量の高温の水素
系活性種の選択的な還元作用により、アモルファス成分
のエッチング、より多結晶化のためのアニール、或いは
有機物等のクリーニングを施し、かつ、半導体薄膜に対
しバイアス又は非バイアス触媒ＣＶＤとバイアス又は非
バイアス触媒ＡＨＡ処理とを所定回数繰り返して、目的
とする膜厚の多結晶性シリコン薄膜等の多結晶性半導体
薄膜を形成する。

【００７１】このバイアス又は非バイアス触媒ＡＨＡ処
理は、加熱された触媒により分解、生成した水素系活性
種に電界又は／及び磁界の作用により指向性運動エネル
ギーを付与し、シリコン又はカーボン等の超微粒子表面
の有機物や酸化物をクリーニング除去し、半導体薄膜を
シードとして多結晶化し易くして、高結晶化率、大粒径
（特にグレインサイズが数１００ｎｍ以上）の多結晶を
ベースとする薄膜を形成し得、また半導体薄膜に対して
はそのアモルファス成分をエッチングしてこの上に更に
結晶化され易い状態で多結晶性半導体薄膜を成膜するこ
とができ、かつ膜中のキャリア不純物を活性化する処理
である。その際、触媒体温度１６００〜１８００℃、基
板−触媒体間の距離２０〜５０ｍｍ、基板温度３００〜
４００℃とし、また水素系キャリアガスは上記したと同
様に水素又は水素と不活性ガス（アルゴン、ヘリウム、
キセノン、クリプトン、ラドン等）との混合ガスであ
り、混合ガスの場合は水素含有比率は５０モル％以上と
することによって触媒体の酸化劣化を防止できる。ま
た、バイアス及び非バイアス触媒ＡＨＡ処理時に用いる
水素又は水素含有ガスは、バイアス又は非バイアス触媒
ＣＶＤの気相成長時の水素系キャリアガスと同様であっ
てよいが、ガス流量３００〜１０００ＳＣＣＭ、ガス圧
１０〜５０Ｐａと大きくし（触媒ＣＶＤのときは０．１
〜数Ｐａ）、ガスによる熱伝導の増大と水素系活性種等
の発生量の増大を図るのがよい。

【００７２】なお、前記のバイアス電源４９によるグロ
ー放電開始電圧以下の電圧として、直流電圧、交流電圧
（高周波電圧及び／又は低周波電圧）、又は直流電圧に
交流電圧（高周波電圧及び／又は低周波電圧）を重畳さ
せた電圧を印加し、前記高周波電圧の周波数を１〜１０
０ＭＨｚ、前記低周波電圧の周波数を１ＭＨｚ未満とす
ることができる。

【００７３】例えばバイアス電界は、次のいずれかの電
圧印加によって形成できる。 １）直流電圧（例えば５００Ｖ） ２）低周波電圧（例えば５００Ｖ_P-P／２６ｋＨｚ） ３）高周波電圧（例えば５００Ｖ_P-P／１３．５６ＭＨ
ｚ） ４）低周波電圧に高周波電圧を重畳させた電圧（例えば
５００Ｖ_P-P／２６ｋＨｚ＋２００Ｖ_P-P／１３．５６Ｍ
Ｈｚ） ５）直流電圧に低周波電圧を重畳させた電圧（例えば５
００Ｖ＋２００Ｖ_P-P／２６ｋＨｚ） ６）直流電圧に高周波電圧を重畳させた電圧（例えば５
００Ｖ＋２００Ｖ_P-P／１３．５６ＭＨｚ） ７）直流電圧に低周波電圧と高周波電圧を重畳させた電
圧（例えば５００Ｖ＋１００Ｖ_P-P／２６ｋＨｚ＋１０
０Ｖ_P-P／１３．５６ＭＨｚ）

【００７４】図８は、例えば上記の触媒ＣＶＤと触媒Ａ
ＨＡ処理における上記水素系キャリアガス及び原料ガス
の導入時間及びタイミングを多結晶性シリコン薄膜形成
の場合について示し、また図９は、流量計（ＭＦＣ）や
調整弁などを組み込んだガス導入系を示す。

【００７５】まず、成膜を行う前に、ゲートバルブを通
してチャンバ（成膜室）４４内に基板１を搬入し、サセ
プタ４５に載置し、次いで、排気系を作動させてチャン
バ４４内を所定圧力まで排気するとともに、サセプタ４
５に内蔵されたヒーターを作動させて基板１を所定温度
まで加熱する。

【００７６】そして、ガス導入系によって、まず水素系
キャリアガス３００〜１０００ＳＣＣＭ、例えば５００
ＳＣＣＭをチャンバ１内に導入する。導入された水素ガ
スの一部は、加熱触媒体４６による接触分解反応により
活性化水素イオン等の水素系活性種となり、基板表面に
到達して、基板１の表面クリーニングを行う。その後に
水素系キャリアガスを１５０ＳＣＣＭにする。

【００７７】このように、チャンバ４４内に水素系キャ
リアガスが供給されている状態で、ガス導入系を作動さ
せ、原料ガス（メタン又はモノシラン１５ＳＣＣＭ）を
チャンバ４４内に導入する。導入された原料ガスは、加
熱触媒体４６の熱触媒反応及び熱分解反応により堆積種
が生成され、低級結晶性又は多結晶性シリコン薄膜等と
して基板表面に気相成長する。

【００７８】その後、原料ガスの導入を停止して、チャ
ンバ４４内から原料ガスを排出し、更に水素系キャリア
ガスのみを３００〜１０００ＳＣＣＭ、例えば５００Ｓ
ＣＣＭの流量で導入する、これによって、加熱触媒体に
よる接触分解反応で生じた活性水素イオン等の水素系活
性種が上記の多結晶性シリコン薄膜等に作用してそのア
モルファス成分をエッチングし、アモルファス成分が除
去されたシリコン結晶粒を形成し得、またこれをシード
として結晶化が促進された高結晶化率、大粒径の多結晶
性シリコン薄膜を得る。

【００７９】こうして得られた多結晶性シリコン薄膜を
更にバイアス又は非バイアス触媒ＡＨＡ処理し、この上
に、再び上記のバイアス又は非バイアス触媒ＣＶＤを施
し、多結晶性シリコンをシードとしてその上に多結晶性
シリコン薄膜を成長させ、更にバイアス又は非バイアス
触媒ＡＨＡ処理、バイアス又は非バイアス触媒ＣＶＤを
繰り返して行うことにより、多結晶性シリコン薄膜の膜
厚をコントロールしつつ最終的には目的とする膜厚で高
結晶化率、大粒径の多結晶性シリコン薄膜を形成するこ
とができる。

【００８０】このように、水素系活性種のラジカル作用
により、熱エネルギーが膜に移動して局部的に温度上昇
させ、半導体薄膜は、アモルファス成分がエッチングさ
れて結晶化が促進され、大粒径の多結晶性膜化し、高キ
ャリア移動度、高品質の多結晶性半導体薄膜を得ること
ができ、しかも、多結晶性シリコン薄膜上又は膜内にシ
リコン酸化物が存在したときに、これと還元反応してＳ
ｉＯ等を生成して蒸発除去させるので、その薄膜上又は
膜内のシリコン酸化物を減少／除去させることができ、
高キャリア移動度、高品質の多結晶性シリコン薄膜等を
得ることができる。

【００８１】また、微結晶シリコン含有アモルファスシ
リコン、アモルファスシリコン含有微結晶シリコン薄膜
などは、下地の超微粒子をシードとして結晶化し、多結
晶性シリコン薄膜は高結晶率化が促進され、大粒径の多
結晶性シリコン膜化する。しかも、その膜に含有される
アモルファス構造のシリコンが水素系活性種で選択的に
エッチングされるので、高結晶化率の多結晶性シリコン
薄膜が形成される。

【００８２】そして、このバイアス又は非バイアス触媒
ＡＨＡ処理時に、半導体薄膜中に存在するキャリア不純
物は高温で活性化され、各領域において最適なキャリア
不純物濃度を得ることができ、また、大量の高温の水素
系活性種によるクリーニング（基板等への吸着ガス及び
有機物残渣等の還元除去）が可能であり、触媒体も酸化
劣化し難しくなり、更に水素化により、半導体膜中の例
えばシリコンダングリングボンドをなくし、特性が向上
する。

【００８３】こうしたバイアス又は非バイアス触媒ＡＨ
Ａ処理によるアニールと半導体薄膜のバイアス又は非バ
イアス触媒ＣＶＤによる気相成長とを目的とする膜厚と
なるまで繰り返すことにより、この半導体薄膜は既にバ
イアス又は非バイアス触媒ＡＨＡ処理で多結晶化された
下地膜上に多結晶化され易い状態で成長し易くなり、目
的とする高結晶化率、高品質の多結晶性半導体薄膜を所
定の膜厚で得ることができる。即ち、バイアス又は非バ
イアス触媒ＣＶＤとバイアス又は非バイアス触媒ＡＨＡ
処理を繰り返すマルチ又はマルチバイアス触媒ＡＨＡ処
理により、例えばバイアス又は非バイアス触媒ＣＶＤで
成膜された微結晶シリコン含有アモルファスシリコン、
アモルファスシリコン及び微結晶シリコン含有多結晶シ
リコン等をバイアス又は非バイアス触媒ＡＨＡ処理で多
結晶性シリコン化し、多結晶性シリコン薄膜は高結晶率
化し、更にこの多結晶性シリコン薄膜をシードとしたバ
イアス又は非バイアス触媒ＣＶＤで多結晶性シリコン薄
膜の気相成長、更にはバイアス又は非バイアス触媒ＡＨ
Ａ処理を繰り返すので、高結晶化率、大粒径の多結晶性
シリコン薄膜を形成することができる。

【００８４】なお、上記のバイアス又は非バイアス触媒
ＣＶＤ及びバイアス又は非バイアス触媒ＡＨＡ処理はい
ずれも、プラズマの発生なしに行えるので、プラズマに
よるダメージがなく、低ストレスの生成膜が得られ、ま
たプラズマＣＶＤ法に比べ、シンプルで安価な装置を実
現できる。

【００８５】図１０は、本実施の形態による上記のマル
チ触媒ＡＨＡ処理（触媒ＣＶＤと触媒ＡＨＡ処理の繰り
返し）で得られた多結晶性シリコン薄膜のラマンスペク
トルをその繰り返し回数等に応じて示すものである。こ
の結果によれば、触媒ＣＶＤによるシリコンの堆積（ｄ
ｅｐｏ）時のガス流量をＳｉＨ₄：Ｈ₂＝５：５００ＳＣ
ＣＭ、触媒温度＝１８００〜２０００℃、基板温度＝４
００℃とし、触媒ＡＨＡ処理の条件を各種とし、繰り返
し回数も変えたところ、この繰り返し回数を多くし、か
つ処理時間を長くし、処理時の水素流量を増加させる
と、サンプル＃１→＃２→＃３→＃４の順に、アモルフ
ァス（非晶質）成分や微結晶成分が減少し、多結晶層が
増加すること（即ち、大粒径化、高結晶率化すること）
が明らかである。尚、ここで、ＡＨＡ１は成膜前の基板
表面及びシリコン及び／又はカーボン超微粒子のクリー
ニング処理であってよく、本来の触媒ＡＨＡ処理はＡＨ
Ａ２〜４である。

【００８６】また、図１１は、各サンプルについての結
晶化率を多結晶性シリコン薄膜中の微結晶の有無につい
て比較して示すものである。これによれば、結晶化率は
サンプル＃１→＃２→＃３→＃４の順に高くなり、かつ
この薄膜が微結晶（Ｉｍ）を含む方が高くなることが分
かる。

【００８７】これらの結果は、本発明に基づく処理が高
結晶化率、大粒径の多結晶性半導体薄膜の形成にとって
非常に優れた方法であることを示すものである。

【００８８】なお、本実施の形態において、上記のバイ
アス又は非バイアス触媒ＣＶＤでは、例えば０．４ｍｍ
φタングステンワイヤーの触媒体及びこれを支持してい
る例えば０．８ｍｍφモリブデンワイヤーの支持体（図
示せず）の純度が問題となるが、従来の純度：３Ｎ（９
９．９ｗｔ％）を４Ｎ（９９．９９ｗｔ％）以上、好ま
しくは５Ｎ（９９．９９９ｗｔ％）又はそれ以上に純度
を上げることにより、バイアス又は非バイアス触媒ＣＶ
Ｄによる多結晶性シリコン薄膜中の鉄、ニッケル、クロ
ム等の重金属汚染を低減できることが実証されている。
図１２（Ａ）は純度３Ｎでの膜中の鉄、ニッケル、クロ
ム等の重金属濃度を示すが、これを５Ｎに高めることに
よって図１２（Ｂ）に示すように鉄、ニッケル、クロム
等の重金属濃度を大幅に減らせることが判明した。これ
により、ＴＦＴ特性の向上が可能となる。

【００８９】＜トップゲート型ＣＭＯＳＴＦＴの製造＞
次に、本実施の形態によるトップゲート型ＣＭＯＳＴＦ
Ｔの製造例を示す。

【００９０】まず、図１の（１）に示す石英ガラス、結
晶化ガラス、ほうけい酸ガラス、アルミノけい酸ガラス
などの絶縁基板１の全面に下地保護膜としてプラズマＣ
ＶＤ、触媒ＣＶＤ等により窒化シリコン膜５０〜２００
ｎｍ厚、酸化シリコン膜１００〜２００ｎｍ厚を形成す
る。その後に、少なくともＴＦＴ形成領域に、下記の超
微粒子を付着させる。尚、合成石英ガラスの場合は、少
なくとも窒化シリコン膜は削除することができる。

【００９１】なお、ＴＦＴ形成のプロセス温度によって
基板１のガラス材質を使い分ける。２００〜５００℃の
低温の場合：ほうけい酸、アルミノけい酸ガラス等のガ
ラス基板（５００×６００×０．５〜１．１μｍ厚）、
耐熱性樹脂基板を用いてもよい。６００〜１０００℃の
高温の場合：石英ガラス、結晶化ガラス等の耐熱性ガラ
ス基板（６〜１２インチφ、７００〜８００μｍ厚）を
用いてもよい。

【００９２】図１の（１）において、シリコンパウダー
又はカーボンパウダー又はダイヤモンドパウダー又はこ
れらが混在した超微粒子１００Ａを付着分散させる。例
えば、シリコンパウダー又はカーボンパウダー又はダイ
ヤモンドパウダー又はこれらの混合物を含むペーストで
の研磨により、シリコンパウダー又はカーボンパウダー
又はダイヤモンドパウダー又はこれらの混合物の超微粒
子を付着分散させてもよい。或いは、シリコンパウダー
又はカーボンパウダー又はダイヤモンドパウダー又はこ
れらが混在したパウダーを有機溶媒（アセトン、エチル
アルコール、エチルアルコール／アセトン等）中に分散
し、超音波洗浄機のパワー及び時間管理でシリコンパウ
ダー又はカーボンパウダー又はダイヤモンドパウダー又
はこれらが混在した微粒子を付着分散させてもよい。又
は、比較的大きい粒径の酸化セリウムでの光学研磨仕上
げで、ナノミクロン〜サブミクロン深さの傷をガラス基
板表面に形成し、シリコンパウダー又はカーボンパウダ
ー又はダイヤモンドパウダー又はそれらを適当比率で分
散させた有機溶媒（アセトン、エチルアルコール、エチ
ルアルコール／アセトン等）中で、超音波洗浄機のパワ
ー及び時間管理により、シリコンパウダー又はカーボン
パウダー又はダイヤモンドパウダー又はこれらの混在し
た超微粒子を付着分散させてもよい。これらのパウダー
１００Ａの大きさは、例えば５０〜２００ｎｍが望まし
い。

【００９３】次いで、図１の（２）に示すように、バイ
アス又は非バイアス触媒ＡＨＡ処理により、シリコンパ
ウダー及び／又はカーボンパウダー等１００Ａの表面を
クリーニングして、その表面に存在する酸化膜、有機汚
れ等の異質膜を除去し、水素系活性種の選択的エッチン
グ作用によりアモルファス成分をエッチング除去し、シ
リコン又は／及びダイヤモンド構造のカーボン超微粒子
１００Ｂとする。このバイアス又は非バイアス触媒ＡＨ
Ａ処理は、次のバイアス又は非バイアス触媒ＣＶＤ又は
高密度触媒ＣＶＤ法等での成膜前に、連続作業の一貫と
して実施してもよい。

【００９４】このバイアス又は非バイアス触媒ＡＨＡ処
理は、バイアス又は非バイアス触媒ＣＶＤ法において原
料ガスを供給しないで処理する方法であり、具体的に
は、減圧下で、水素系キャリアガスを供給して触媒体を
所定温度（約１６００〜１８００℃、例えば約１７００
℃設定）に加熱し、例えば３００〜１０００ＳＣＣＭの
水素系キャリアガスを供給して１０〜５０Ｐａのガス圧
とし、大量の高温の水素系活性種（活性化水素イオンな
ど）を発生させて、これらを超微粒子１００Ａに吹き付
ける。これにより大量の高温の水素系活性種（活性化水
素イオンなど）が有する高い熱エネルギーが移動して、
温度を局部的に上昇させ、微粒子表面の有機物等をエッ
チングでクリーニングし、シリコン超微粒子又は／及び
ダイヤモンド構造のカーボン超微粒子１００Ｂを形成
し、多結晶性シリコン成長の核とする。

【００９５】次いで、図１の（３）に示すように、連続
して下記の条件でバイアス又は非バイアス触媒ＣＶＤ法
（或いはマルチ又はバイアスマルチ触媒ＡＨＡ処理）等
によって、例えば周期表IV族元素、例えば錫を１０¹⁸〜
１０²⁰ａｔｏｍｓ／ｃｃドープした（これはバイアス又
は非バイアス触媒ＣＶＤ時又は成膜後のイオン注入によ
ってドープしてよい。）アモルファスシリコン又は微結
晶シリコン等の低級結晶性シリコン薄膜７Ａを超微粒子
１００Ｂ上に５０〜１００ｎｍ厚、例えば５０ｎｍ厚に
気相成長させる。但し、この錫のドーピングは必ずしも
必要ではない（以下、同様）。このバイアス又は非バイ
アス触媒ＣＶＤを行うとき、触媒体の酸化劣化防止のた
め、水素系キャリアガスを供給して触媒体を所定温度
（約１６００〜１８００、例えば約１７００℃に設定）
に加熱し、成膜後は触媒体を問題ない温度まで冷却して
水素系キャリアガスをカットする必要がある。

【００９６】触媒ＣＶＤによる低級結晶性シリコンの成
膜：水素（Ｈ₂）をキャリアガス、原料ガスとしてモノ
シラン（ＳｉＨ₄）、水素化錫（ＳｎＨ₄）を適量比率で
混合して形成。Ｈ₂流量：５０〜１５０ＳＣＣＭ、Ｓｉ
Ｈ₄流量：１〜２０ＳＣＣＭ、ＳｎＨ₄流量：１〜２０Ｓ
ＣＣＭ。この時、原料ガスのシラン系ガス（シラン又は
ジシラン又はトリシラン等）に、ｎ型のリン又はひ素又
はアンチモン等を適量混入したり、又はｐ型のボロン等
を適量混入することにより、任意のｎ又はｐ型不純物キ
ャリア濃度の錫含有多結晶性シリコン薄膜を形成しても
よい。 ｎ型化の場合：ホスフィン（ＰＨ₃）、アルシン（Ａｓ
Ｈ₃）、スチビン（ＳｂＨ₃） ｐ型化の場合：ジボラン（Ｂ₂Ｈ₆）

【００９７】バイアス触媒ＣＶＤ法による低級結晶性シ
リコンの成膜：触媒ＣＶＤ法で発生させた堆積種及び水
素系活性種などにグロー放電開始電圧以下の電界又は／
及び磁界を印加して指向性運動エネルギーを付与させ、
基板の歪点以下の温度、例えば３００〜４００℃に加熱
されたガラス基板上の少なくともＴＦＴ形成領域のシリ
コン又は／及びダイヤモンド構造のカーボン超微粒子上
に、例えば錫１０¹⁸ａｔｏｍｓ／ｃｃ含有のしかも水素
含有の少ないアモルファスシリコン又は微結晶シリコン
薄膜等を形成させる。この時に、予めバイアス触媒ＡＨ
Ａ処理（いわゆる、水素ガスのみで水素系活性種を発生
させ、シリコンパウダー又はカーボンパウダーの超微粒
子表面の酸化膜及び有機汚れ等の異質膜を除去し、更に
水素系活性種の選択的エッチング作用によりアモルファ
ス成分をエッチング除去し、シリコン又は／及びダイヤ
モンド構造のカーボン超微粒子を形成すること）で結晶
成長の核とし、その後に例えば錫１０¹⁸〜１０²⁰ａｔｏ
ｍｓ／ｃｃ含有のアモルファスシリコン又は微結晶シリ
コン薄膜を形成させる。

【００９８】プラズマＣＶＤ法による低級結晶性シリコ
ンの成膜：１３．５６ＭＨｚのＲＦプラズマＣＶＤ法に
て、モノシランと水素ガスをプラズマ放電させてシリコ
ンの堆積種と水素系活性種等を発生させ、２００〜３０
０℃に加熱されたガラス基板上の少なくともＴＦＴ形成
領域のシリコン又は／及びダイヤモンド構造カーボンの
超微粒子上に、例えば錫１０¹⁸〜１０²⁰ａｔｏｍｓ／ｃ
ｃ含有のアモルファスシリコン又は微結晶シリコン薄膜
を形成させる。この時に、予めプラズマＡＨＡ処理（い
わゆる、水素ガスのみのプラズマ放電で発生した水素系
活性種等でシリコンパウダー又はカーボンパウダーの超
微粒子表面の酸化膜及び有機汚れ等の異質膜を除去し、
更に水素系活性種の選択的エッチング作用によりアモル
ファス成分をエッチング除去し、シリコン又は／及びダ
イヤモンド構造のカーボン超微粒子を形成すること）に
より、それを結晶成長の核とし、その後に例えば錫１０
¹⁸〜１０²⁰ａｔｏｍｓ／ｃｃ含有のアモルファスシリコ
ン又は微結晶シリコン薄膜を形成させる。

【００９９】ここで、プラズマＣＶＤによる各膜の成膜
条件は例えば次の通りである。

【０１００】スパッタリング法による低級結晶性シリコ
ンの成膜：錫含有のシリコンターゲットを０．１３３〜
１．３３Ｐａのアルゴンガス又はアルゴンガスと水素ガ
スの混合ガスでＤＣ又はＲＦスパッタリングすること
で、２００〜３００℃に加熱されたガラス基板上の少な
くともＴＦＴ形成領域のシリコン又は／及びダイヤモン
ド構造カーボンの超微粒子上に、例えば錫１０¹⁸〜１０
²⁰ａｔｏｍｓ／ｃｃ含有のアモルファスシリコン又は微
結晶シリコン薄膜を形成させる。この時に、予めプラズ
マＡＨＡ処理（いわゆる、水素ガスのみでスパッタリン
グすることにより、プラズマ放電で発生した水素系活性
種などでシリコンパウダー又はカーボンパウダーの超微
粒子表面の酸化膜及び有機汚れ等の異質膜を除去し、更
に、水素系活性種の選択的なエッチング作用によりアモ
ルファス成分をエッチング除去し、シリコン又は／及び
ダイヤモンド構造のカーボン超微粒子を形成すること）
で結晶成長の核とし、その後、例えば錫１０¹⁸〜１０²⁰
ａｔｏｍｓ／ｃｃ含有のアモルファスシリコン又は微結
晶シリコン薄膜を形成させる。

【０１０１】

【０１０２】ここでは、バイアス又は非バイアス触媒Ｃ
ＶＤでの成膜法の一例を示す。上記の各膜を同一チャン
バーで形成する場合は、水素系キャリアガスを常時供給
し、触媒体を所定温度に加熱してスタンバイしておき、
更には任意の電界又は／及び磁界を印加しておき、次の
ように処理してよい。モノシランにアンモニアを適当比
率で混合して所定膜厚の窒化シリコン膜を形成し、前の
原料ガスを十分に排出した後に、連続してモノシランと
Ｈｅ希釈Ｏ₂を適当比率で混合して所定膜厚の酸化シリ
コン膜を形成し、前の原料ガス等を十分に排出した後
に、成膜後は原料ガスをカットし、触媒体を問題ない温
度まで冷却して水素系キャリアガスをカットする。な
お、絶縁膜形成時の原料ガスは傾斜減少又は傾斜増加さ
せて、傾斜接合の絶縁膜としてもよい。

【０１０３】或いは、それぞれ独立したチャンバで形成
する場合は、各チャンバ内に水素系キャリアガスを常時
供給し、触媒体を所定温度に加熱してスタンバイしてお
き、更には任意の電界又は／及び磁界を印加しておき、
次のように処理してよい。Ａチャンバに移し、モノシラ
ンにアンモニアを適量比率で混合して所定膜厚の窒化シ
リコン膜を形成する。次にＢチャンバに移し、モノシラ
ンにＨｅ希釈Ｏ₂を適量比率で混合して酸化シリコン膜
を形成する。成膜後は原料ガスをカットし、触媒体を問
題ない温度まで冷却して水素系キャリアガスをカットす
る。この時に、それぞれのチャンバ内に水素系キャリア
ガスとそれぞれの原料ガスを常時供給して、スタンバイ
の状態にしておいてもよい。

【０１０４】バイアス又は非バイアス触媒ＣＶＤでの各
膜の成膜条件としては（但し、低級結晶性シリコン膜の
成膜条件は上述したので省略）、チャンバ内に水素系チ
ャンバ内に水素系キャリアガス（水素、アルゴン＋水
素、ヘリウム＋水素、ネオン＋水素等）を常時流し、流
量と圧力、サセプタ温度を下記の所定の値に制御する。 チャンバ内圧力：１〜１５Ｐａ程度、例えば１０Ｐａ サセプタ温度 ：３００〜４００℃ 水素系キャリアガス流量（混合ガスの場合、水素は７０
〜８０モル％以上）：５０〜１５０ＳＣＣＭ

【０１０５】また、窒化シリコン膜は、次の条件で５０
〜２００ｎｍの厚みに形成する。水素（Ｈ₂）をキャリ
アガスとし、原料ガスとしてモノシラン（ＳｉＨ₄）に
アンモニア（ＮＨ₃）を適量比率で混合して形成。 水素（Ｈ₂）流量：５０〜１５０ＳＣＣＭ、 ＳｉＨ₄流量：１〜２０ＳＣＣＭ、ＮＨ₃流量：５〜６０
ＳＣＣＭ

【０１０６】また、酸化シリコン膜は、次の条件で５０
〜１００ｎｍの厚みに形成する。水素（Ｈ₂）をキャリ
アガス、原料ガスとしてモノシラン（ＳｉＨ₄）にＨｅ
希釈Ｏ₂を適量比率で混合して形成。 水素（Ｈ₂）流量：５０〜１５０ＳＣＣＭ、 ＳｉＨ₄流量：１〜２０ＳＣＣＭ、Ｈｅ希釈Ｏ₂流量：１
〜２ＳＣＣＭ

【０１０７】次いで、図１の（４）に示すように、錫含
有のアモルファス又は微結晶シリコン膜７Ａをエキシマ
レーザー照射アニール処理して、大粒径多結晶性シリコ
ン膜７に変化させる。尚、電子ビーム照射でもよいこと
は言うまでもない。

【０１０８】このレーザー照射アニールに使用する短波
長パルスレーザー光としては、そのレーザー波長が１０
０〜４００ｎｍ、実用範囲は１５０〜３５０ｎｍ、パル
ス幅が１００ｎｓｅｃ以下で、好ましくは１０〜５０ｎ
ｓｅｃ、特に２０ｎｓｅｃである。又、パルスのピーク
強度は１０⁶Ｗ／ｃｍ²以上、１０⁸Ｗ／ｃｍ²以下とし、
フルーエンス（１回のパルスのエネルギー）は１Ｊ／ｃ
ｍ²以下、好ましくは５０〜５００ｍＪ／ｃｍ²、より好
ましくは２００〜３００ｍＪ／ｃｍ²とする。このよう
な短波長パルスレーザー光としてＸｅＣｌ（３０８ｎｍ
波長）があり、ラインビームを９５％以上のオーバーラ
ップスキャニングで走査照射し、加熱溶融するのが好ま
しい。尚、エリアビームでパルス状に全面一括照射して
もよい。又、レーザービーム形状は、ラインビーム（例
えば、２７５×０．３〜０．４ｍｍ²）と、エリアビー
ム（例えば、１００×１００ｍｍ²）に分けられるが、
いずれも使用できる。この時に、２００〜５００℃、好
ましくは３００〜４００℃に基板加熱しておいてもよ
い。

【０１０９】これによって、錫含有のアモルファス又は
微結晶シリコン薄膜がレーザー光により溶融し、シリコ
ン又は／及びダイヤモンド構造のカーボンの超微粒子１
００Ｂを結晶成長の核として結晶化して、大粒径多結晶
性シリコン膜７が形成される。又、錫或いは他のIV族元
素（Ｐｂ、Ｇｅ等）含有の効果により、多結晶性シリコ
ン結晶粒界に存在する結晶不整を低減し、膜のストレス
を低減させるので、高キャリア移動度の高結晶化率で大
粒径の多結晶性シリコン薄膜７が形成される。

【０１１０】なお、このアニールを強光照射ランプアニ
ールで行ってよいが、使用可能なランプの種類として
は、強光源の紫外線ランプ、赤外線ランプがあり、これ
を下記に例示する。 フラッシュランプ キセノンランプ、クリプトンランプ、キセノン−クリプ
トンランプ、キセノン−水銀ランプ、クリプトン−水銀
ランプ、キセノン−クリプトン−水銀ランプ 水銀ランプ 超高圧水銀ランプ、高圧水銀ランプ、低圧水銀ランプ ハロゲンランプ メタルハライドランプ、ショートアークメタルハライ
ドランプ キセノンショートアークランプ Ｄｅｅｐ ＵＶランプ 耐熱性ガラス（石英ガラス、結晶化ガラスなど）基板を
用いる場合は、紫外線ランプ、赤外線ランプのいずれも
使用できるが、低歪点ガラス（ほうけい酸ガラス、アル
ミノけい酸ガラスなど）基板の場合には紫外線ランプが
望ましい。

【０１１１】そして次に、多結晶性シリコン薄膜７をソ
ース、チャンネル及びドレイン領域とするＭＯＳＴＦＴ
の作製を行なう。

【０１１２】即ち、図２の（５）に示すように、汎用フ
ォトリソグラフィ及びエッチングにより多結晶性シリコ
ン薄膜７をアイランド化した後、ｎＭＯＳＴＦＴ用のチ
ャンネル領域の不純物濃度制御によるしきい値（Ｖ_th）
の最適化のために、ｐＭＯＳＴＦＴ部をフォトレジスト
９でマスクし、イオン注入又はイオンドーピングにより
ｐ型不純物イオン（例えばボロンイオン）１０を例えば
５×１０¹¹ａｔｏｍｓ／ｃｍ²のドーズ量でドーピング
し、１×１０¹⁷ａｔｏｍｓ／ｃｃのアクセプタ濃度に設
定し、多結晶性シリコン薄膜７の導電型をｐ型化した多
結晶性シリコン薄膜１１とする。

【０１１３】次いで、図２の（６）に示すように、ｐＭ
ＯＳＴＦＴ用のチャンネル領域の不純物濃度制御による
Ｖ_thの最適化のために、今度はｎＭＯＳＴＦＴ部をフォ
トレジスト１２でマスクし、イオン注入又はイオンドー
ピングによりｎ型不純物イオン（例えば燐イオン）１３
を例えば１×１０¹²ａｔｏｍｓ／ｃｍ²のドーズ量でド
ーピングし、２×１０¹⁷ａｔｏｍｓ／ｃｃのドナー濃度
に設定し、多結晶性シリコン薄膜７の導電型をｎ型化し
た多結晶性シリコン薄膜１４とする。尚、多結晶性シリ
コン薄膜７の上に酸化シリコン膜がある場合は除去し
て、しきい値（Ｖ _th）の最適化のイオン注入又はイオン
ドーピングしてもよい。

【０１１４】次いで、図３の（７）に示すように、必要
あれば結晶化促進と膜中の不純物の活性化のために上記
の触媒ＡＨＡ処理を行なった後、バイアス又は非バイア
ス触媒ＣＶＤ等によりゲート絶縁膜の酸化シリコン膜５
０ｎｍ厚８を形成した後、ゲート電極材料としてのリン
ドープド多結晶シリコン膜１５を例えば２〜２０ＳＣＣ
ＭのＰＨ₃及び２０ＳＣＣＭのモノシランの供給下での
上記と同様の触媒ＣＶＤ法によって厚さ例えば４００ｎ
ｍ厚に堆積させる。

【０１１５】次いで、図３の（８）に示すように、フォ
トレジスト１６を所定パターンに形成し、これをマスク
にしてリンドープド多結晶シリコン膜１５をゲート電極
形状にパターニングし、更に、必要に応じてフォトレジ
スト１６の除去後に図３の（９）に示すように、例えば
触媒ＣＶＤ等によりゲート電極用保護膜の酸化シリコン
膜１７を２０〜３０ｎｍ厚に形成する。

【０１１６】次いで、図３の（１０）に示すように、ｐ
ＭＯＳＴＦＴ部をフォトレジスト１８でマスクし、イオ
ン注入又はイオンドーピングによりｎ型不純物である例
えば燐イオン１９を例えば１×１０¹⁵ａｔｏｍｓ／ｃｍ
²のドーズ量でドーピングし、２×１０²⁰ａｔｏｍｓ／
ｃｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ⁺型ソ
ース領域２０及びドレイン領域２１をそれぞれ形成す
る。

【０１１７】次いで、図４の（１１）に示すように、ｎ
ＭＯＳＴＦＴ部をフォトレジスト２２でマスクし、イオ
ン注入又はイオンドーピングによりｐ型不純物である例
えばボロンイオン２３を例えば１×１０¹⁵ａｔｏｍｓ／
ｃｍ²のドーズ量でドーピングし、２×１０²⁰ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴの
ｐ⁺型ソース領域２４及びドレイン領域２５をそれぞれ
形成する。

【０１１８】こうしてゲート、ソース及びドレインを形
成するが、これらは上記したプロセス以外の方法で形成
することが可能である。

【０１１９】即ち、図１の（４）の工程後に、多結晶性
シリコン薄膜７をｐＭＯＳＴＦＴとｎＭＯＳＴＦＴ領域
にアイランド化し、ｐＭＯＳＴＦＴ領域にイオン注入又
はイオンドーピングでｎ型不純物、例えば燐イオンを１
×１０¹²ａｔｏｍｓ／ｃｍ²のドーズ量でドーピング
し、２×１０¹⁷ａｔｏｍｓ／ｃｃのドナー濃度に設定
し、ｎＭＯＳＴＦＴ領域にｐ型不純物、例えばボロンイ
オンを５×１０¹¹ａｔｏｍｓ／ｃｍ²のドーズ量でドー
ピングし、１×１０¹⁷ａｔｏｍｓ／ｃｃのアクセプタ濃
度に設定し、各チャンネル領域の不純物濃度を制御し、
Ｖ_thを最適化する。

【０１２０】そして、次に、汎用フォトリソグラフィ技
術により、フォトレジストマスクで各ソース／ドレイン
領域を形成する。ｎＭＯＳＴＦＴの場合、イオン注入又
はイオンドーピング法によりｎ型不純物、例えばひ素、
燐イオンを１×１０¹⁵ａｔｏｍｓ／ｃｍ²のドーズ量で
ドーピングし、２×１０²⁰ａｔｏｍｓ／ｃｃのドナー濃
度に設定し、ｐＭＯＳＴＦＴの場合、イオン注入又はイ
オンドーピング法によりｐ型不純物、例えばボロンイオ
ンを１×１０¹⁵ａｔｏｍｓ／ｃｍ²のドーズ量でドーピ
ングし、２×１０²⁰ａｔｏｍｓ／ｃｃのアクセプタ濃度
に設定する。

【０１２１】しかる後、必要あれば膜中の不純物の活性
化のためにバイアス又は非バイアス触媒ＡＨＡ処理を行
った後、ゲート絶縁膜として酸化シリコン膜を形成する
が、必要に応じて連続して窒化シリコン膜と酸化シリコ
ン膜を形成する。即ち、必要に応じて、バイアス又は非
バイアス触媒ＡＨＡ処理後に連続してバイアス又は非バ
イアス触媒ＣＶＤ法により、水素系キャリアガスとモノ
シランにＨｅ希釈Ｏ₂を適量比率で混合して酸化シリコ
ン膜８を２０〜３０ｎｍ厚に形成し、必要に応じて水素
系キャリアガスとモノシランにＮＨ₃を適量比率で混合
して窒化シリコン膜を１０〜２０ｎｍ厚に形成し、更に
前記の条件で酸化シリコン膜を２０〜３０ｎｍ厚に形成
する。この後は、上記と同様の汎用のバイアス又は非バ
イアス触媒ＣＶＤ法、フォトリソグラフィ技術によりゲ
ート電極を形成する。

【０１２２】ゲート、ソース及びドレイン形成後は、図
４の（１２）に示すように、全面に上記したと同様のバ
イアス又は非バイアス触媒ＣＶＤ法等によって、水素系
キャリアガス１５０ＳＣＣＭを共通として、１〜２ＳＣ
ＣＭのヘリウムガス希釈のＯ ₂、１５〜２０ＳＣＣＭの
モノシラン供給下で酸化シリコン膜２６を例えば１００
〜２００ｎｍ厚に、１〜２０ＳＣＣＭのＰＨ₃、１〜２
ＳＣＣＭのヘリウム希釈のＯ₂、１５〜２０ＳＣＣＭの
モノシラン供給下でフォスフィンシリケートガラス（Ｐ
ＳＧ）膜２７を３００〜４００ｎｍ厚に形成し、５０〜
６０ＳＣＣＭのＮＨ₃、１５〜２０ＳＣＣＭのモノシラ
ン供給下で窒化シリコン膜２８を例えば１００〜２００
ｎｍ厚に形成し、積層絶縁膜を形成する。その後に、例
えば約１０００℃で２０〜３０秒のＲＴＡ（Rapid Ther
mal Anneal）処理でイオン活性化させ、各領域に設定し
たキャリア不純物濃度とする。

【０１２３】次いで、図４の（１３）に示すように、上
記の絶縁膜の所定位置にコンタクト窓開けを行い、各コ
ンタクトホールを含む全面に１％Ｓｉ入りアルミニウム
等の電極材料をスパッタ法等で１μｍの厚みに堆積し、
これをパターニングして、ｐＭＯＳＴＦＴ及びｎＭＯＳ
ＴＦＴのそれぞれのソース又はドレイン電極２９（Ｓ又
はＤ）とゲート取出し電極又は配線３０（Ｇ）を形成
し、トップゲート型の各ＣＭＯＳＴＦＴを形成する。こ
の後に、フォーミングガス中で４００℃、１ｈの水素化
及びシンター処理する。これにより、界面特性及びオー
ミックコンタクトの改善を図る。

【０１２４】なお、上記のゲート電極の形成に代えて、
全面にＭｏ−Ｔａ合金等の耐熱性金属のスパッタ膜４０
０〜５００ｎｍ厚を形成し、汎用フォトリソグラフィ及
びエッチング技術により、ｎＭＯＳＴＦＴ及びｐＭＯＳ
ＴＦＴのゲート電極を形成してよい。

【０１２５】なお、上記のトップゲート、ソース、ドレ
イン電極形成後に、或いはゲート酸化膜形成後に、下記
の条件で水蒸気中アニール処理してよい。

【０１２６】例えば、１９０〜２００℃で３０〜６０分
間、３〜４×１０⁵Ｐａの高圧水蒸気中で加熱処理す
る。水蒸気中アニール処理の各条件範囲は下記の通りで
ある。 １）加熱手段は、抵抗型ヒーター、高周波誘導加熱、赤
外線ランプ等による輻射型加熱でもよい。 ２）水蒸気導入法は下記のいずれでもよい。 ・真空吸引 ・各種ガスを予め充填した加熱処理容器に水蒸気を導入 ・各種キャリアガスを水中にくぐらせて水分を含んだキ
ャリアガスを基板加熱処理容器内に供給するバブリング
方法 ・噴霧器 ・超音波振動を与え、これによって発生させるパルスジ
ェット水による噴霧 ３）水蒸気アニールは加熱処理容器を封じた状態や、キ
ャリアガスの気流中で行うことができる。 ４）水蒸気と混合させるガスは、空気、酸素、窒素、水
素、フォーミングガス、一酸化二窒素等の各種ガスを用
いることができる。 ５）水蒸気分圧を０．００１気圧以上、１０気圧以下と
するのが望ましい。 ６）水蒸気アニール時間は、１５秒〜２０時間が望まし
い。 ７）水蒸気アニール温度は、２０〜４００℃が望まし
い。

【０１２７】このような水蒸気中アニール処理すること
により、次のように半導体及び絶縁膜の改質を更に図
れ、高品質の半導体装置が得られる。 （１）半導体と電極ないしは配線のオーミックコンタク
トが改善される。 （２）絶縁膜中の水及びＯＨ基の低減により、例えばゲ
ート絶縁膜において、ホットエレクトロン劣化を抑制す
る。 （３）ゲート絶縁膜中の欠陥や不純物に起因する正電荷
を中性化し、負に寄ったフラットバンド電圧を０Ｖ側に
近づけることができるので、ｎチャンネルＭＩＳトラン
ジスタにおけるディプリーション型への移行を回避して
エンハンスメント型とし、ｐチャンネルＭＩＳトランジ
スタではしきい値電圧Ｖ_thの増大化を回避して確実な動
作を行なわしめるので、ＭＯＳＴＦＴ等の集積回路化を
容易に行える。 （４）同一半導体基板における素子特性のばらつきを小
さくできるので、回路の集積化が容易である。 （５）半導体と絶縁膜の界面特性の向上、即ち、しきい
値電圧Ｖ_thを下げてオン電流を増大させ、オフ電流を低
下させる効果をもたらし、集積回路の高速動作化が実現
できる。 （６）キャリア移動度の増大が期待できる。３〜４×１
０⁵Ｐａの高圧水蒸気中、１００〜２００℃、１時間の
加熱により、キャリア移動度の向上が期待できる。

【０１２８】また、少なくともパッド電極部表面を、ス
パッタクリーニング又はプラズマクリーニングしてよ
い。アルゴン系ガス（アルゴン、アルゴン＋水素、アル
ゴン＋窒素、アルゴン＋窒素＋水素等）のスパッタクリ
ーニング又はプラズマクリーニングにより、少なくとも
アルミ電極部表面の酸化又は水酸化アルミニウム膜を除
去し、金線ボンディング接合や無電解Ｎｉ／Ａｕメッキ
＋半田バンプ接合等の電気／機械的コンタクトを改善す
る。

【０１２９】このような水蒸気中アニール処理後に、少
なくとも電極表面をスパッタクリーニング又はプラズマ
クリーニングすると、その酸化膜又は水酸化膜を除去す
るので、外部取り出し（金線ボンディング、無電解Ｎｉ
／Ａｕメッキ＋半田バンプ等）の電気／機械的コンタク
トが改善され、特性、品質及び信頼性等が向上する。

【０１３０】図１３〜図１６は、図１〜図４の例の変形
例を示すものである。

【０１３１】この例では、図１３の（１）に示すよう
に、絶縁基板１の全面に、下地保護膜としてバイアス又
は非バイアス触媒ＣＶＤ等により窒化シリコン膜５０〜
２００ｎｍ厚、酸化シリコン膜１００〜２００ｎｍ厚を
形成し、少なくともＴＦＴ形成領域に汎用フォトリソグ
ラフィ及びエッチング技術により、深さ５０〜１００ｎ
ｍ、縦１０μｍ×横３０μｍの凹部１９０を形成する。
この時にＣＦ₄ガスのプラズマエッチング、フッ酸系エ
ッチング液でのウエットエッチングを行ってもよい。

【０１３２】基板１として耐熱性樹脂基板を用いる場
合、ポリイミド等の耐熱性樹脂基板の少なくともＴＦＴ
形成領域に所定形状及び寸法の凹部を形成するには、例
えば１００μｍ厚のポリイミド基板に、例えば高さ５０
〜１００ｎｍ、縦１０μｍ×横３０μｍの所定形状及び
寸法の金型をスタンピングして金型と同じ形状及び寸法
の凹部を形成する。或いは、補教材としてのステンレス
等の金属板に、コーティング、スクリーン印刷等の方法
によりポリイミド等の耐熱性樹脂膜５〜１０μｍ厚を形
成し、この膜に例えば高さ５０〜１００ｎｍ、縦１０μ
ｍ×横３０μｍの所定形状及び寸法の金型をスタンピン
グして、少なくともＴＦＴ形成領域に金型と同じ形状及
び寸法の凹部を形成してもよい。或いは、ステンレス等
の金属板の少なくともＴＦＴ形成領域に、深さ１〜２μ
ｍ、縦１０μｍ×横３０μｍの所定形状及び寸法の凹部
をエッチングで形成し、ポリイミド等の耐熱性樹脂膜を
コーティングして所定形状及び寸法の凹部を形成しても
よい。

【０１３３】次いで、図１３の（２）〜図１６の（１
４）までの工程を図１の（１）〜図４の（１３）までの
工程と同様に行うので、ここではその説明を省略する。
但し、凹部１９０内においてバイアス又は非バイアス触
媒ＡＨＡ処理後のシリコン又は／及びダイヤモンド構造
のカーボン超微粒子１００Ｂをシードにレーザー照射ア
ニール処理で多結晶性シリコン薄膜７を成長させた後、
基板表面を光学研磨して、凹部以外の領域の多結晶性シ
リコン薄膜を除去してもよい。これによって、錫含有大
粒径多結晶性シリコン薄膜が凹部内に埋め込まれた平坦
な表面の基板が形成される。但し、この時には、光学研
磨された錫含有の大粒径多結晶性シリコン薄膜表面に
は、酸化膜及び有機汚れ被膜が形成されるので、上記と
同様のバイアス又は非バイアス触媒ＡＨＡ処理してクリ
ーニングした後に、以降の処理を行うのがよい。

【０１３４】上述したように、本実施の形態によれば、
下記（ａ）〜（ｍ）の優れた作用効果を得ることができ
る。

【０１３５】（ａ）基板上に付着させ、バイアス又は非
バイアスＡＨＡ処理されて得られるシリコン又は／及び
ダイヤモンド構造のカーボン超微粒子上にアモルファス
シリコン又は微結晶シリコン膜等の低級結晶性半導体薄
膜を形成し、その超微粒子を結晶成長の核としてレーザ
ー照射アニール又は強光照射アニール等により結晶化さ
せて大粒径の多結晶性シリコン薄膜等を形成できるの
で、高キャリア移動度のＴＦＴ特性が得られる。

【０１３６】（ｂ）レーザー照射アニール処理又は強光
照射アニール処理等は、そのエネルギーの制御性によっ
て処理効率が十分となり、また低コスト化も図ることが
できる。

【０１３７】（ｃ）基板の任意の指定場所に（好ましく
は適当な形状及び寸法の段差を有する凹部を形成し、そ
こに）シリコンパウダー等の超微粒子を付着分散させ、
表面の酸化膜及び有機汚れ等をバイアス又は非バイアス
触媒ＡＨＡ処理等で除去できるので、この超微粒子を結
晶成長の核（シード）としてレーザー又は強光照射アニ
ールによりばらつきの少ない大きな粒径の多結晶性シリ
コン薄膜等を指定された領域に形成できる。

【０１３８】（ｄ）バイアス又は非バイアス触媒ＡＨＡ
処理、プラズマＡＨＡ処理等により成膜前に、超微粒子
及び基板表面を水素系活性種でクリーニングするので、
酸素、窒素及び炭素含有濃度の少ない、例えば１×１０
¹⁹ａｔｏｍｓ／ｃｃ以下、好ましくは３〜５×１０¹⁸ａ
ｔｏｍｓ／ｃｃ以下の大粒径多結晶性シリコン薄膜が形
成され、高キャリア移動度のＴＦＴ特性が得られる。

【０１３９】（ｅ）絶縁性基板の任意の指定場所に適当
な形状／寸法の段差を有する凹部を形成し、そこに大粒
径多結晶性シリコン薄膜を形成するので、高性能、高品
質のＴＦＴを形成でき、その集積回路基板を自由に形成
できる。

【０１４０】（ｆ）必要に応じて、例えば絶縁性基板上
のＴＦＴ形成領域の大粒径多結晶性シリコン薄膜の面
（好ましくは適当な寸法及び形状を有する凹部内に大粒
径多結晶性シリコン薄膜が埋め込まれた面）を研磨し
て、平坦な大粒径多結晶性シリコン薄膜面の基板が得ら
れるので、高性能、高品質の多結晶性半導体装置、電気
光学装置等の製造が可能となる。

【０１４１】（ｇ）超微粒子の分散付着時に有機汚れが
付着しやすく、特にシリコンパウダーは酸化被膜を形成
しやすく、結晶成長の核になりにくいが、アモルファス
又は微結晶シリコン成膜前に、熱触媒体又はプラズマで
発生した水素系活性種でクリーニングするので、レーザ
ー照射アニール又は強光照射アニール等によりばらつき
の少ない大粒径の多結晶性シリコン薄膜を形成できる。

【０１４２】

【０１４３】（ｈ）バイアス又は非バイアス触媒ＣＶＤ
等により、錫又は他のIV族元素（鉛、ゲルマニウムな
ど）、例えば錫を１０¹⁸〜１０²⁰ａｔｏｍｓ／ｃｃ含有
のアモルファス又は微結晶シリコン薄膜を形成し、その
後に、レーザー照射アニール又は強光照射アニール等す
ることで大きな粒径の多結晶性シリコン薄膜を形成でき
るので、錫含有の効果により多結晶性シリコン粒界に存
在する結晶不整を減少させて内部応力を減少させ、大き
な移動度の多結晶性シリコン薄膜形成が可能となる。

【０１４４】（ｉ）水蒸気中アニール処理することによ
り、半導体及び絶縁膜の改質を更に図れ、高品質の半導
体装置が得られる。

【０１４５】（ｊ）水蒸気中アニール処理後に、少なく
とも電極表面をスパッタクリーニング又はプラズマクリ
ーニングすると、その酸化膜又は水酸化膜を除去するの
で、外部取り出し（金線ボンディング、無電解Ｎｉ／Ａ
ｕメッキ＋半田バンプ等）の電気／機械的コンタクトが
改善され、特性、品質及び信頼性等が向上する。

【０１４６】（ｋ）バイアス又は非バイアス触媒ＡＨＡ
処理は、プラズマの発生なしに行えるので、プラズマに
よるダメージがなく、またプラズマ処理に比べ、シンプ
ルで安価な装置を実現できる。

【０１４７】（ｌ）バイアス又は非バイアス触媒ＡＨＡ
処理は基体温度を低温化しても上記水素系活性種のエネ
ルギーが大きいために、目的とするシリコン及び／又は
カーボンの超微粒子が確実に安定して得られることか
ら、基体温度を特に３００〜４００℃と低温化しても、
多結晶性半導体薄膜が超微粒子をシードに効率良く成長
し、従って大型で安価な低歪点の絶縁基板（ガラス基
板、耐熱性樹脂基板等）を使用でき、この点でもコスト
ダウンが可能となる。

【０１４８】（ｍ）ゲートチャンネル／ソース／ドレイ
ン領域に添加されたｎ又はｐ型不純物のバイアス又は非
バイアス触媒ＡＨＡ処理でのイオン活性化に、条件によ
ってはバイアス又は非バイアス触媒ＣＶＤ装置が兼用で
きるので、設備投資の削減、生産性向上でのコストダウ
ンが可能となる。

【０１４９】第２の実施の形態 ＜ＬＣＤの製造例１＞本実施の形態は、高温プロセスに
よる多結晶性シリコンＭＯＳＴＦＴを用いたＬＣＤ（液
晶表示装置）に本発明を適用したものであり、以下にそ
の製造例を示す（この製造例は、後述する有機ＥＬやＦ
ＥＤ等の表示装置等にも同様に適用可能である）。

【０１５０】まず、図１７の（１）に示すように、画素
部及び周辺回路部において、石英ガラス、結晶化ガラス
などの耐熱性絶縁基板６１（歪点約８００〜１１００
℃、厚さ５０ミクロン〜数ｍｍ）の一主面に、上述した
と同様にしてシリコン及び／又はカーボン超微粒子１０
０Ａを付着した後にクリーニングし、有機物等が除去さ
れたシリコン又は／及びダイヤモンド構造のカーボン超
微粒子層１００Ｂに改質させ、この上に、上述したバイ
アス又は非バイアス触媒ＣＶＤ法等及びレーザーアニー
ル又は強光照射アニール処理によって、上記超微粒子層
１００Ｂをシードに多結晶性シリコン薄膜６７を例えば
５０ｎｍ厚に形成し、更に、フォトレジストマスクを用
いて多結晶性シリコン薄膜６７をパターニング（アイラ
ンド化）し、トランジスタ、ダイオード等の能動素子、
抵抗、容量、インダクタンス等の受動素子の活性層を形
成する。なお、この例では図１３〜図１６に示した如き
凹部１９０を基板に形成していないが、このような凹部
を形成し、同様に処理してもよい（これは、以下の他の
例でも同様）。

【０１５１】次いで、トランジスタ活性層６７のチャン
ネル領域の不純物濃度制御によるＶ _thの最適化のために
前記と同様のボロン又は燐等の所定の不純物のイオン注
入を行なった後、図１７の（２）に示すように、例えば
上記と同様のバイアス又は非バイアス触媒ＣＶＤ法等に
よって多結晶性シリコン薄膜６７の表面に厚さ例えば５
０ｎｍ厚のゲート絶縁膜用の酸化シリコン膜６８を形成
する。上記触媒ＣＶＤ法等でゲート絶縁膜用の酸化シリ
コン膜６８を形成する場合、基板温度及び触媒体温度は
上記したものと同様であるが、酸素ガス流量は１〜２Ｓ
ＣＣＭ、モノシランガス流量は１５〜２０ＳＣＣＭ、水
素系キャリアガスは１５０ＳＣＣＭとしてよい。尚、チ
ャンネル領域の不純物濃度制御する前又は後に、例え
ば、約１０００℃、３０分の高温熱酸化により、ゲート
絶縁膜用の酸化シリコン膜６８を形成してもよい。

【０１５２】次いで、図１７の（３）に示すように、ゲ
ート電極及びゲートライン用材料として、例えばＭｏ−
Ｔａ合金をスパッタリングで厚さ例えば４００ｎｍ厚に
堆積させるか、或いは、リンドープド多結晶シリコン膜
を例えば水素系キャリアガス１５０ＳＣＣＭ、２〜２０
ＳＣＣＭのＰＨ₃及び２０ＳＣＣＭのモノシランガスの
供給下での上記と同様の触媒ＣＶＤ法等によって厚さ例
えば４００ｎｍ厚に堆積させる。そして、汎用フォトリ
ソグラフィー及びエッチング技術により、ゲート電極材
料層をゲート電極７５及びゲートラインの形状にパター
ニングする。尚、リンドープド多結晶性シリコン膜の場
合は、触媒ＣＶＤ等により、その表面に保護用酸化シリ
コン膜（１０〜２０ｎｍ厚）を形成してもよい。

【０１５３】次いで、図１８の（４）に示すように、ｐ
ＭＯＳＴＦＴ部をフォトレジスト７８でマスクし、イオ
ン注入又はイオンドーピング法によりｎ型不純物である
例えばヒ素（又は燐）イオン７９を例えば１×１０¹⁵ａ
ｔｏｍｓ／ｃｍ²のドーズ量でドーピングし、２×１０
²⁰ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴ
ＦＴのｎ⁺型ソース領域８０及びドレイン領域８１をそ
れぞれ形成する。

【０１５４】次いで、図１８の（５）に示すように、ｎ
ＭＯＳＴＦＴ部をフォトレジスト８２でマスクし、イオ
ン注入又はイオンドーピング法によりｐ型不純物である
例えばボロンイオン８３を例えば１×１０¹⁵ａｔｏｍｓ
／ｃｍ²のドーズ量でドーピングし、２×１０²⁰ａｔｏ
ｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴ
のｐ⁺型ソース領域８４及びドレイン領域８５をそれぞ
れ形成する。

【０１５５】次いで、図１８の（６）に示すように、全
面に上記したと同様の触媒ＣＶＤ法等によって、水素系
キャリアガス１５０ＳＣＣＭを共通として、１〜２ＳＣ
ＣＭのＨｅ希釈Ｏ₂、１５〜２０ＳＣＣＭのモノシラン
供給下で酸化シリコン膜を例えば１００〜２００ｎｍ厚
に、更に、１〜２０ＳＣＣＭのＰＨ₃、１〜２ＳＣＣＭ
のＨｅ希釈Ｏ₂、１５〜２０ＳＣＣＭのモノシラン供給
下でフォスフィンシリケートガラス（ＰＳＧ）膜を３０
０〜４００ｎｍ厚に形成し、５０〜６０ＳＣＣＭのＮＨ
₃、１５〜２０ＳＣＣＭのモノシラン供給下で窒化シリ
コン膜を例えば１００〜２００ｎｍ厚に形成する。これ
らの絶縁膜の積層によって層間絶縁膜８６を形成する。
なお、このような層間絶縁膜は、上記とは別の通常の方
法で形成してもよい。この後に、例えば９００℃、５分
間のＮ₂中のアニール又は１０００℃、２０〜３０秒の
Ｎ₂中のＲＴＡ処理によりイオン活性化し、各領域に設
定したキャリア不純物濃度とする。

【０１５６】次いで、図１９の（７）に示すように、上
記の絶縁膜８６の所定位置にコンタクト窓開けを行い、
各コンタクトホールを含む全面に１％Ｓｉ入りアルミニ
ウムなどの電極材料をスパッタ法等で１μｍの厚みに堆
積し、これをパターニングして、画素部のｎＭＯＳＴＦ
Ｔのソース電極８７及びデータライン、周辺回路部のｐ
ＭＯＳＴＦＴ及びｎＭＯＳＴＦＴのソース電極８８、９
０とドレイン電極８９、９１及び配線をそれぞれ形成す
る。この後に、例えばフォーミングガス中、４００℃、
１ｈの水素化及びシンター処理して、界面特性及びオー
ミックコンタクトの改善を図る。

【０１５７】次いで、表面上に酸化シリコン膜等の層間
絶縁膜９２をＣＶＤ法等で形成した後、図１９の（８）
に示すように、画素部のｎＭＯＳＴＦＴドレイン領域に
おいて層間絶縁膜９２及び８６にコンタクトホールを開
け、例えば１３０〜１５０ｎｍ厚のＩＴＯ（Indium tin
oxide：インジウム酸化物にスズをドープした透明電極
材料）膜を真空蒸着法等で全面に堆積させ、パターニン
グしてｎＭＯＳＴＦＴのドレイン領域８１に接続された
透明画素電極９３を形成する。この後に、例えばフォー
ミングガス中、２５０℃、１ｈ、アニールして、ＩＴＯ
膜とのオーミックコンタクトを改善し、ＩＴＯ膜の透明
度を向上させる。

【０１５８】こうしてアクティブマトリクス基板（以
後、ＴＦＴ基板と称する）を作製し、透過型のＬＣＤを
作製することができる。この透過型ＬＣＤは、図１９の
（９）に示すように、透明画素電極９３上に配向膜９
４、液晶９５、配向膜９６、透明電極９７、対向基板９
８が積層された構造からなっている。

【０１５９】なお、上記した工程は、反射型のＬＣＤの
製造にも同様に適用可能である。図２４（Ａ）には、こ
の反射型のＬＣＤの一例が示されているが、図中の１０
１は粗面化された絶縁膜９２上に被着された反射膜であ
り、ＭＯＳＴＦＴのドレインと接続されている。

【０１６０】このＬＣＤの液晶セルを面面組立で作製す
る場合（２インチサイズ以上の中／大型液晶パネルに適
している。）、まずＴＦＴ基板６１と、全面ベタのＩＴ
Ｏ（Indium Tin Oxide）電極９７を設けた対向基板９８
の素子形成面に、ポリイミド配向膜９４、９６を形成す
る。このポリイミド配向膜はロールコート、スピンコー
ト等により５０〜１００ｎｍ厚に形成し、１８０℃／２
ｈで硬化キュアする。

【０１６１】次いで、ＴＦＴ基板６１と対向基板９８を
ラビング、又は光配向処理する。ラビングバフ材にはコ
ットンやレーヨン等があるが、バフかす（ゴミ）やリタ
デーション等の面からはコットンの方が安定している。
光配向は非接触の線型偏光紫外線照射による液晶分子の
配向技術である。なお、配向には、ラビング以外にも、
偏光又は非偏光を斜め入射させることによって高分子配
向膜を形成することができる（このような高分子化合物
は、例えばアゾベンゼンを有するポリメチルメタクリレ
ート系高分子等がある）。

【０１６２】次いで、洗浄後に、ＴＦＴ基板６１側には
コモン剤塗布、対向基板９８側にはシール剤塗布する。
ラビングバフかす除去のために、水、又はＩＰＡ（イソ
プロピルアルコール）洗浄する。コモン剤は導電性フィ
ラーを含有したアクリル、又はエポキシアクリレート、
又はエポキシ系接着剤であってよく、シール剤はアクリ
ル、又はエポキシアクリレート、又はエポキシ系接着剤
であってよい。加熱硬化、紫外線照射硬化、紫外線照射
硬化＋加熱硬化のいずれも使用できるが、重ね合せの精
度と作業性からは紫外線照射硬化＋加熱硬化タイプが良
い。

【０１６３】次いで、対向基板９８側に所定のギャップ
を得るためのスペーサを散布し、ＴＦＴ基板６１と所定
の位置で重ね合せる。対向基板９８側のアライメントマ
ークとＴＦＴ基板６１側のアライメントマークとを精度
よく合わせた後に、紫外線照射してシール剤を仮硬化さ
せ、その後に一括して加熱硬化する。

【０１６４】次いで、スクライブブレークして、ＴＦＴ
基板６１と対向基板９８を重ね合せた単個の液晶パネル
を作成する。

【０１６５】次いで、液晶９５を両基板６１−９８間の
ギャップ内に注入し、注入口を紫外線接着剤で封止後
に、ＩＰＡ洗浄する。液晶の種類は何れでも良いが、例
えばネマティック液晶を用いる高速応答のＴＮ（ツイス
トネマティック）モードが一般的である。

【０１６６】次いで、加熱急冷処理して、液晶９５を配
向させる。

【０１６７】次いで、ＴＦＴ基板６１のパネル電極取り
出し部にフレキシブル配線を異方性導電膜の熱圧着で接
続し、更に対向基板９８に偏光板を貼合わせる。

【０１６８】また、液晶パネルの面単組立の場合（２イ
ンチサイズ以下の小型液晶パネルに適している。）、上
記と同様、ＴＦＴ基板６１と対向基板９８の素子形成面
に、ポリイミド配向膜９４、９６を形成し、両基板をラ
ビング、又は非接触の線型偏光紫外線光の配向処理す
る。

【０１６９】次いで、ＴＦＴ基板６１と対向基板９８を
ダイシング又はスクライブブレークで単個に分割し、水
又はＩＰＡ洗浄する。ＴＦＴ基板６１にはコモン剤塗
布、対向基板９８にはスペーサ含有のシール剤塗布し、
両基板を重ね合せる。これ以降のプロセスは上記に準ず
る。

【０１７０】上記したＬＣＤにおいて、対向基板９８は
ＣＦ（カラーフィルタ）基板であって、カラーフィルタ
層（図示せず）をＩＴＯ電極９７下に設けたものであ
る。対向基板９８側からの入射光は例えば反射膜９３で
効率良く反射されて対向基板９８側から出射してよい。

【０１７１】他方、ＴＦＴ基板６１として、ＴＦＴ基板
６１にカラーフィルタを設けたオンチップカラーフィル
タ（ＯＣＣＦ）構造のＴＦＴ基板とするときには、対向
基板９８にはＩＴＯ電極がベタ付け（又はブラックマス
ク付きのＩＴＯ電極がベタ付け）される。

【０１７２】透過型ＬＣＤの場合、次のようにしてオン
チップカラーフィルタ（ＯＣＣＦ）構造とオンチップブ
ラック（ＯＣＢ）構造を作製することができる。

【０１７３】即ち、図１９の（１０）に示すように、フ
ォスフィンシリケートガラス／酸化シリコンの絶縁膜８
６のドレイン部も窓開けしてドレイン電極用のアルミニ
ウム埋込み層を形成した後、Ｒ、Ｇ、Ｂの各色を各セグ
メント毎に顔料分散したフォトレジスト９９を所定厚さ
（１〜１．５μｍ）で形成した後、汎用フォトリソグラ
フィ技術で所定位置（各画素部）のみを残すパターニン
グで各カラーフィルタ層９９（Ｒ）、９９（Ｇ）、９９
（Ｂ）を形成する（オンチップカラーフィルタ構造）。
この際、ドレイン部の窓開けも行う。なお、不透明なセ
ラミック基板や低透過率のガラス及び耐熱性樹脂基板は
使用できない。

【０１７４】次いで、表示用ＴＦＴのドレインに連通す
るコンタクトホールに、カラーフィルタ層上にかけてブ
ラックマスク層となる遮光層１００’を金属のパターニ
ングで形成する。例えば、スパッタ法により、モリブデ
ンを２００〜２５０ｎｍ厚で成膜し、表示用ＭＯＳＴＦ
Ｔを覆って遮光する所定の形状にパターニングする（オ
ンチップブラック構造）。

【０１７５】次いで、透明樹脂の平坦化膜９２を形成
し、更にこの平坦化膜に設けたスルーホールにＩＴＯ透
明電極９３を遮光層１００’に接続するように形成す
る。

【０１７６】このように、表示アレイ部上に、カラーフ
ィルタ９９やブラックマスク１００’を作り込むことに
より、液晶表示パネルの開口率を改善し、またバックラ
イトも含めたディスプレイモジュールの低消費電力化が
実現する。

【０１７７】図２０は、上述のトップゲート型ＭＯＳＴ
ＦＴを組み込んで駆動回路一体型に構成したアクティブ
マトリクス液晶表示装置（ＬＣＤ）の全体を概略的に示
すものである。このアクティブマトリクスＬＣＤは、主
基板６１（これはアクティブマトリクス基板を構成す
る。）と対向基板９８とをスペーサ（図示せず）を介し
て貼り合わせたフラットパネル構造からなり、両基板６
１−９８間に液晶（ここでは図示せず）が封入されてい
る。主基板６１の表面には、マトリクス状に配列した画
素電極９３と、この画素電極を駆動するスイッチング素
子とからなる表示部、及びこの表示部に接続される周辺
駆動回路部とが設けられている。

【０１７８】表示部のスイッチング素子は、上記したｎ
ＭＯＳ又はｐＭＯＳ又はＣＭＯＳでＬＤＤ構造のトップ
ゲート型ＭＯＳＴＦＴで構成される。また、周辺駆動回
路部にも、回路要素として、上記したトップゲート型Ｍ
ＯＳＴＦＴのＣＭＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ
又はこれらの混在が形成されている。なお、一方の周辺
駆動回路部はデータ信号を供給して各画素のＴＦＴを水
平ライン毎に駆動する水平駆動回路であり、また他方の
周辺駆動回路部は各画素のＴＦＴのゲートを走査ライン
毎に駆動する垂直駆動回路であり、通常は表示部の両辺
にそれぞれ設けられる。これらの駆動回路は、点順次ア
ナログ方式、線順次デジタル方式のいずれも構成でき
る。

【０１７９】図２１に示すように、直交するゲートバス
ラインとデータバスラインの交差部に上記のＭＯＳＴＦ
Ｔが配置され、このＭＯＳＴＦＴを介して液晶容量（Ｃ
_LC）に画像情報を書き込み、次の情報がくるまで電荷を
保持する。この場合、ＴＦＴのチャンネル抵抗だけで保
持させるには十分ではないので、それを補うため液晶容
量と並列に蓄積容量（補助容量）（Ｃ_S）を付加し、リ
ーク電流による液晶電圧の低下を補ってよい。こうした
ＬＣＤ用ＭＯＳＴＦＴでは、画素部（表示部）に使用す
るＴＦＴの特性と周辺駆動回路に使用するＴＦＴの特性
とでは要求性能が異なり、特に画素部のＴＦＴではオフ
電流の制御、オン電流の確保が重要な問題となる。この
ため、表示部には、後述の如きＬＤＤ構造のＴＦＴを設
けることによって、ゲート−ドレイン間に電界がかかり
にくい構造としてチャンネル領域にかかる実効的な電界
を低減させ、オフ電流を低減し、特性の変化も小さくで
きる。しかし、プロセス的には複雑になり、素子サイズ
も大きくなり、かつオン電流が低下するなどの問題も発
生するため、それぞれの使用目的に合わせた最適設計が
必要である。

【０１８０】なお、使用可能な液晶としては、ＴＮ液晶
（アクティブマトリクス駆動のＴＮモード用に用いられ
るネマチック液晶）をはじめ、ＳＴＮ（スーパーツイス
テッドネマチック）、ＧＨ（ゲスト・ホスト）、ＰＣ
（フェーズ・チェンジ）、ＦＬＣ（強誘電性液晶）、Ａ
ＦＬＣ（反強誘電性液晶）、ＰＤＬＣ（ポリマー分散型
液晶）等の各種モード用の液晶を採用してよい。

【０１８１】＜ＬＣＤの製造例２＞次に、本実施の形態
による低温プロセスの多結晶性シリコンＭＯＳＴＦＴを
用いたＬＣＤ（液晶表示装置）の製造例を示す（この製
造例は後述する有機ＥＬやＦＥＤの表示装置等にも同様
に適用可能である）。

【０１８２】この製造例では、上述の製造例１におい
て、基板６１としてアルミノけい酸ガラス、ホウケイ酸
ガラス等を使用し、上述した工程を同様に行う。即ち、
基板６１上にバイアス又は非バイアス触媒ＣＶＤとレー
ザーアニール又は強光照射アニール処理により錫含有
（又は非含有）の多結晶性シリコン薄膜６７を形成して
これをアイランド化し、表示領域のｎＭＯＳＴＦＴ部と
周辺駆動回路領域のｎＭＯＳＴＦＴ部及びｐＭＯＳＴＦ
Ｔ部を形成する。この場合、同時に、ダイオード、コン
デンサ、インダクタンス、抵抗等の領域を形成する。

【０１８３】次いで、図２２の（１）に示すように（但
し、シリコン又は／及びダイヤモンド構造カーボンの超
微粒子層１００Ｂは図示省略：以下、同様）、各ＭＯＳ
ＴＦＴゲートチャンネル領域のキャリア不純物濃度を制
御してＶ_thを最適化するために、表示領域のｎＭＯＳＴ
ＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部をフォト
レジスト８２でカバーし、周辺駆動回路領域のｐＭＯＳ
ＴＦＴ部に、イオン注入又はイオンドーピング法により
例えば燐、ひ素等のｎ型不純物７９を１×１０ ¹²ａｔｏ
ｍｓ／ｃｍ²のドーズ量でドーピングし、２×１０¹⁷ａ
ｔｏｍｓ／ｃｃのドナー濃度に設定し、更に図２２の
（２）に示すように、周辺駆動回路領域のｐＭＯＳＴＦ
Ｔ部をフォトレジスト８２でカバーし、表示領域のｎＭ
ＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部
に、イオン注入又はイオンドーピング法により例えばボ
ロン等のｐ型不純物８３を５×１０¹¹ａｔｏｍｓ／ｃｍ
²のドーズ量でドーピングし、１×１０¹⁷ａｔｏｍｓ／
ｃｃのアクセプタ濃度を設定する。

【０１８４】次いで、図２２の（３）に示すように、表
示領域のｎＭＯＳＴＦＴ部にｎ^-型のＬＤＤ（Lightly D
oped Drain）部を形成するために、汎用フォトリソグラ
フィ技術により、表示領域のｎＭＯＳＴＦＴのゲート部
と周辺駆動領域のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴ全
部をフォトレジスト８２で覆い、露出した表示領域のｎ
ＭＯＳＴＦＴのソース／ドレイン領域に、イオン注入又
はイオンドーピング法により例えば燐等のｎ型不純物７
９を１×１０¹³ａｔｏｍｓ／ｃｍ²のドーズ量でドーピ
ングし、２×１０¹⁸ａｔｏｍｓ／ｃｃのドナー濃度に設
定して、ｎ^-型のＬＤＤ部を形成する。

【０１８５】次いで、図２３の（４）に示すように、表
示領域のｎＭＯＳＴＦＴ部及び周辺駆動回路領域のｎＭ
ＯＳＴＦＴ部の全部をフォトレジスト８２でカバーし、
周辺駆動回路領域のｐＭＯＳＴＦＴ部のゲート部をフォ
トレジスト８２でカバーして露出したソース、ドレイン
領域に、イオン注入又はイオンドーピング法により例え
ばボロン等のｐ型不純物８３を１×１０¹⁵ａｔｏｍｓ／
ｃｍ²のドーズ量でドーピングし、２×１０²⁰ａｔｏｍ
ｓ／ｃｃのアクセプタ濃度に設定してｐ⁺型のソース部
８４、ドレイン部８５を形成する。

【０１８６】次いで、図２３の（５）に示すように、周
辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８
２でカバーし、表示領域のｎＭＯＳＴＦＴのゲート及び
ＬＤＤ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部のゲー
ト部をフォトレジスト８２でカバーし、露出した表示領
域及び周辺駆動領域のｎＭＯＳＴＦＴのソース、ドレイ
ン領域に、イオン注入又はイオンドーピング法により例
えば燐、ひ素等のｎ型不純物７９を１×１０¹⁵ａｔｏｍ
ｓ／ｃｍ²のドーズ量でイオンドーピングし、２×１０
²⁰ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ⁺型のソ
ース部８０、ドレイン部８１を形成する。

【０１８７】次いで、図２３の（６）に示すように、プ
ラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ
法等により、ゲート絶縁膜６８として、酸化シリコン膜
４０〜５０ｎｍ厚、窒化シリコン膜１０〜２０ｎｍ厚、
酸化シリコン膜４０〜５０ｎｍ厚の積層膜を形成する。
そして、ハロゲンランプ等でのＲＴＡ処理を例えば、約
１０００℃、１０〜３０秒行い、添加したｎ又はｐ型不
純物を活性化することにより、設定した各々のキャリア
不純物濃度を得る。

【０１８８】この後に、全面に４００〜５００ｎｍ厚の
１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フ
ォトリソグラフィ及びエッチングにより、全ＴＦＴのゲ
ート電極７５及びゲートラインを形成する。更にこの後
に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリ
コン膜１００〜２００ｎｍ厚、フォスフィンシリケート
ガラス（ＰＳＧ）膜２００〜３００ｎｍ厚、窒化シリコ
ン膜１００〜２００ｎｍ厚の積層膜からなる絶縁膜８６
を形成する。

【０１８９】次いで、汎用フォトリソグラフィ及びエッ
チング技術により、周辺駆動回路の全ＴＦＴ部のソース
／ドレイン部及び表示用ｎＭＯＳＴＦＴ部のソース部の
窓開けを行う。窒化シリコン膜はＣＦ₄のプラズマエッ
チング、酸化シリコン膜及びリンシリケートガラス膜は
フッ酸系エッチング液でエッチング処理する。

【０１９０】次いで、図２３の（７）に示すように、全
面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウム
スパッタ膜を形成し、汎用フォトリソグラフィ及びエッ
チング技術により、周辺駆動回路の全ＴＦＴのソース、
ドレイン電極８８、８９、９０、９１を形成すると同時
に、表示用ｎＭＯＳＴＦＴのソース電極８７及びデータ
ラインを形成する。

【０１９１】次いで、図示は省略したが、プラズマＣＶ
Ｄ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２
００ｎｍ厚、フォスフィンシリケートガラス膜（ＰＳＧ
膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜３
００ｎｍ厚を層間絶縁膜（上述の９２）として全面に形
成し、フォーミングガス中で約４００℃、１時間、水素
化及びシンター処理する。その後に、表示用ｎＭＯＳＴ
ＦＴのドレイン部コンタクト用窓開けを行う。

【０１９２】ここで、ＬＣＤが透過型の場合は、画素開
口部の酸化シリコン膜、フォスフィンシリケートガラス
膜及び窒化シリコン膜は除去し、また反射型の場合は、
画素開口部等の酸化シリコン膜、フォスフィンシリケー
トガラス膜及び窒化シリコン膜は除去する必要はない
（これは上述又は後述のＬＣＤにおいても同様であ
る）。

【０１９３】透過型の場合、図１９の（７）と同様に、
全面に、スピンコート等で２〜３μｍ厚のアクリル系透
明樹脂平坦化膜を形成し、汎用フォトリソグラフィ及び
エッチング技術により、表示用ＴＦＴのドレイン側の透
明樹脂窓開けを形成した後、全面に１３０〜１５０ｎｍ
厚のＩＴＯスパッタ膜を形成し、汎用フォトリソグラフ
ィ及びエッチング技術により、表示用ｎＭＯＳＴＦＴの
ドレイン部とコンタクトしたＩＴＯ透明電極を形成す
る。更に熱処理（フォーミングガス中で２００〜２５０
℃、１時間）により、コンタクト抵抗の低減化とＩＴＯ
透明度向上を図る。

【０１９４】反射型の場合は、全面に、スピンコート等
で２〜３μｍ厚の感光性樹脂膜を形成し、汎用フォトリ
ソグラフィ及びエッチング技術により、少なくとも画素
部に凹凸形状パターンを形成し、リフローさせて凹凸反
射下部を形成する。同時に、表示用ｎＭＯＳＴＦＴのド
レイン部の感光性樹脂窓開けを形成する。しかる後、全
面に、３００〜４００ｎｍ厚の１％Ｓｉ入りアルミニウ
ムスパッタ膜を形成し、汎用フォトリソグラフィ及びエ
ッチング技術により、画素部以外のアルミニウム膜を除
去し、表示用ｎＭＯＳＴＦＴのドレイン電極と接続した
凹凸形状のアルミニウム反射部を形成する。その後に、
フォーミングガス中で３００℃、１時間シンター処理す
る。

【０１９５】なお、上記において、ｎＭＯＳＴＦＴのソ
ース、ドレインを形成した後に、触媒ＡＨＡ処理すれ
ば、多結晶性シリコン膜の膜温度を局部的に上昇させ、
結晶化が更に促進され、高移動度及び高品質の多結晶性
シリコン薄膜を形成する。同時に、高温の水素系活性種
などが有する熱エネルギーが膜に移動して、膜温度を局
部的に上昇させるので、ゲートチャンネル／ソース／ド
レイン領域に注入された燐、ひ素、ボロンイオン等が活
性化される。

【０１９６】＜ボトムゲート型又はデュアルゲート型Ｍ
ＯＳＴＦＴ＞ＭＯＳＴＦＴを組み込んだ例えばＬＣＤに
おいて、上述のトップゲート型に代えて、ボトムゲート
型、デュアルゲート型のＭＯＳＴＦＴからなる透過型Ｌ
ＣＤを製造した例を述べる（但し、反射型ＬＣＤも同様
である）。

【０１９７】図２４（Ｂ）に示すように、表示部及び周
辺部にはボトムゲート型のｎＭＯＳＴＦＴが設けられ、
或いは図２４（Ｃ）に示すように、表示部及び周辺部に
はデュアルゲート型のｎＭＯＳＴＦＴがそれぞれ設けら
れている。これらのボトムゲート型、デュアルゲート型
ＭＯＳＴＦＴのうち、特にデュアルゲート型の場合には
上下のゲート部によって駆動能力が向上し、高速スイッ
チングに適し、また上下のゲート部のいずれかを選択的
に用いて場合に応じてトップゲート型又はボトムゲート
型として動作させることもできる。

【０１９８】図２４（Ｂ）のボトムゲート型ＭＯＳＴＦ
Ｔにおいて、図中の１０２はＭｏ・Ｔａ等のゲート電極
であり、１０３は窒化シリコン膜及び１０４は酸化シリ
コン膜であってゲート絶縁膜を形成し、このゲート絶縁
膜上にはトップゲート型ＭＯＳＴＦＴと同様の多結晶性
シリコン薄膜６７を用いたチャンネル領域等が形成され
ている。また、図２４（Ｃ）のデュアルゲート型ＭＯＳ
ＴＦＴにおいて、下部ゲート部はボトムゲート型ＭＯＳ
ＴＦＴと同様であるが、上部ゲート部は、ゲート絶縁膜
１０６を酸化シリコン膜と窒化シリコン膜、必要に応じ
て更に酸化シリコン膜の積層膜で形成し、この上に上部
ゲート電極７５を設けている。

【０１９９】＜ボトムゲート型ＭＯＳＴＦＴの製造＞ま
ず、ガラス基板６１上の全面に、モリブデン−タンタル
合金のスパッタ膜を３００〜４００ｎｍ厚に形成し、こ
れを汎用フォトリソグラフィ及びエッチング技術により
２０〜４５度のテーパーエッチングし、少なくともＴＦ
Ｔ形成領域に、ボトムゲート電極１０２を形成すると同
時に、ゲートラインを形成する。ガラス材質の使い分け
は上述したトップゲート型に準ずる。

【０２００】次いで、プラズマＣＶＤ、ＴＥＯＳ系プラ
ズマＣＶＤ、触媒ＣＶＤ、減圧ＣＶＤ等の気相成長法に
より、ゲート絶縁膜及び保護膜用の窒化シリコン膜１０
３及び酸化シリコン膜１０４を形成し、上記方法により
シリコン又は／及びカーボン超微粒子を付着分散させ、
バイアス又は非バイアス触媒ＡＨＡ処理等によりシリコ
ン又は／及びダイヤモンド構造カーボン超微粒子層を形
成し、その上にバイアス又は非バイアス触媒ＣＶＤ等に
より錫含有又は非含有のアモルファスシリコン含有微結
晶シリコン膜等を形成する。その後に、レーザーアニー
ル又は強光照射アニール処理により、これらの超微粒子
層をシードに高結晶化率で大粒径の多結晶性シリコン薄
膜６７を形成する。これらの気相成膜条件は上述したト
ップゲート型に準ずる。なお、ボトムゲート絶縁膜及び
保護膜用の窒化シリコン膜はガラス基板からのＮａイオ
ンストッパ作用を期待して設けるものであるが、合成石
英ガラスの場合は不要である。

【０２０１】これ以降のプロセスは上述したものに準ず
るが、すでに上記の工程でゲート電極を形成しているの
で、ここではゲート電極用多結晶シリコン膜形成、ゲー
ト電極形成、ゲート多結晶シリコン酸化工程は不要であ
る。

【０２０２】そして次に、上述したと同様に、ｐＭＯＳ
ＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し（但し、
一方の領域のみを図示：以下、同様）、各チャンネル領
域のキャリア不純物濃度を制御してＶ_thを最適化するた
めに、イオン注入又はイオンドーピング法によりｎ型又
はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦ
Ｔのソース、ドレイン領域を形成するためにイオン注入
又はイオンドーピング法によりｎ型又はｐ型不純物を適
当量混入させる。この後に、不純物活性化のためＲＴＡ
処理する。

【０２０３】これ以降のプロセスは、上述したものに準
ずる。

【０２０４】＜デュアルゲート型ＭＯＳＴＦＴの製造＞
上記のボトムゲート型と同様に、ボトムゲート電極１０
２、ゲート絶縁膜１０３及び１０４、シリコン又は／及
びダイヤモンド構造のカーボン超微粒子をシードとして
形成した高結晶化率で大粒径の多結晶性シリコン薄膜６
７をそれぞれ形成する。但し、ボトムゲート絶縁膜及び
保護膜用の窒化シリコン膜１０３はガラス基板からのＮ
ａイオンストッパ作用を期待して設けるものであるが、
合成石英ガラスの場合は不要である。

【０２０５】そして次に、上述したと同様に、ｐＭＯＳ
ＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し、各チャ
ンネル領域のキャリア不純物濃度を制御してＶ_thを最適
化するために、イオン注入又はイオンドーピング法によ
りｎ型又はｐ型不純物を適当量混入した後、更に、各Ｍ
ＯＳＴＦＴのソース、ドレイン領域を形成するためにイ
オン注入又はイオンドーピング法によりｎ型又はｐ型不
純物を適当量混入させる。

【０２０６】次いで、トップゲート絶縁膜１０６用の酸
化シリコン膜及び窒化シリコン膜、必要に応じて更に酸
化シリコン膜の積層膜を成膜する。気相成長条件は上述
したトップゲート型に準ずる。

【０２０７】この後に、全面に４００〜５００ｎｍ厚の
Ｍｏ−Ｔａ合金スパッタ膜を形成し、汎用フォトリグラ
フィ及びエッチング技術により、全ＴＦＴのトップゲー
ト電極７５及びゲートラインを形成する。この後に、プ
ラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜
１００〜２００ｎｍ厚、フォスフィンシリケートガラス
（ＰＳＧ）膜２００〜３００ｎｍ厚からなる絶縁膜８６
を形成する。この後に、不純物活性化の為にＲＴＡ処理
する。次に、汎用フォトリソグラフィ及びエッチング技
術により、周辺駆動回路の全ＭＯＳＴＦＴのソース、ド
レイン電極部、さらに表示部ｎＭＯＳＴＦＴのソース電
極部の窓開けを行う。

【０２０８】次いで、全面に４００〜５００ｎｍ厚の１
％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォ
トリソグラフィ及びエッチング技術により、ソース及び
ドレインの各アルミニウム電極８７、８８及び８９、ソ
ースライン及び配線等を形成する。次いで、プラズマＣ
ＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜
２００ｎｍ厚、フォスフィンシリケートガラス膜（ＰＳ
Ｇ膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜
３００ｎｍ厚を層間絶縁膜９２として全面に形成し、フ
ォーミングガス中で約４００℃、１時間、水素化及びシ
ンター処理する。その後に、表示用ｎＭＯＳＴＦＴのド
レイン部コンタクト用窓開けを行い、ＩＴＯ等の画素電
極９３を形成する。

【０２０９】上述したように、本実施の形態によれば、
上述の第１の実施の形態と同様に、バイアス又は非バイ
アス触媒ＡＨＡ処理によるシリコン又は／及びダイヤモ
ンド構造カーボンの超微粒子をシードとしたレーザーア
ニ−ル処理又は強光照射アニール処理により、ＬＣＤの
表示部及び周辺駆動回路部のＭＯＳＴＦＴのゲートチャ
ンネル、ソース及びドレイン領域となる、高キャリア移
動度でＶ_th調整が容易であり、低抵抗での高速動作が可
能な多結晶性シリコン薄膜を形成することができる。こ
の多結晶性シリコン薄膜によるトップゲート、ボトムゲ
ート又はデュアルゲート型ＭＯＳＴＦＴを用いた液晶表
示装置は、高いスイッチング特性と低リーク電流のＬＤ
Ｄ構造を有する表示部と、高い駆動能力のＣＭＯＳ、又
はｎＭＯＳ、又はｐＭＯＳ周辺駆動回路、映像信号処理
回路、メモリー回路等を一体化した構成が可能となり、
高画質、高精細、狭額縁、高効率、安価な液晶パネルの
実現が可能である。

【０２１０】そして、低温（３００〜４００℃）で形成
できるので、安価で、大型化が容易な低歪点ガラスを採
用でき、コストダウンが可能となる。しかも、アレイ部
上にカラーフィルタやブラックマスクを作り込むことに
より、液晶表示パネルの開口率、輝度等を改善し、カラ
ーフィルタ基板を不要とし、生産性改善等によるコスト
ダウンが実現する。

【０２１１】第３の実施の形態 本実施の形態は、本発明を有機又は無機のエレクトロル
ミネセンス（ＥＬ）表示装置、例えば有機ＥＬ表示装置
に適用したものである。以下にその構造例と製造例を示
す。

【０２１２】＜有機ＥＬ素子の構造例Ｉ＞図２５
（Ａ）、（Ｂ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率、大粒径の多結晶性シリコ
ン薄膜によって、スイッチング用ＭＯＳＴＦＴ１と電流
駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソー
ス領域１２０及びドレイン領域１２１が形成されてい
る。そして、ゲート絶縁膜１１８上にゲート電極１１
５、ソース及びドレイン領域上にソース電極１２７及び
ドレイン電極１２８、１３１が形成されている。ＭＯＳ
ＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレ
イン電極１２８を介して接続されていると共に、ＭＯＳ
ＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介
してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２の
ドレイン電極１３１は有機ＥＬ素子の陰極１３８にまで
延設されている。

【０２１３】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には陰極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陽極（１層目）１３４が形成さ
れ、更に共通の陽極（２層目）１３５が全面に形成され
ている。なお、ＣＭＯＳＴＦＴからなる周辺駆動回路、
映像信号処理回路、メモリー回路等の製法は、上述した
液晶表示装置に準ずる（以下、同様）。

【０２１４】この構造の有機ＥＬ表示部は、有機ＥＬ発
光層が電流駆動用ＭＯＳＴＦＴ２のドレインに接続さ
れ、陰極（Ｌｉ−Ａｌ、Ｍｇ−Ａｇなど）１３８がガラ
ス等の基板１１１の面に被着され、陽極（ＩＴＯ膜な
ど）１３４、１３５がその上部に設けられており、従っ
て、上面発光１３６’となる。また、陰極がＭＯＳＴＦ
Ｔ上を覆っている場合は発光面積が大きくなり、このと
きには陰極が遮光膜となり、発光光等がＭＯＳＴＦＴに
入射しないのでリーク電流発生がなく、ＴＦＴ特性の悪
化がない。

【０２１５】また、各画素部周辺に図２５（Ｃ）のよう
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。

【０２１６】なお、画素表示部に緑色、青色、赤色の３
色発光層を使用する方法、色変換層を使用する方法、白
色発光層にカラーフィルターを使用する方法のいずれで
も、良好なフルカラーのＥＬ表示装置が実現でき、ま
た、各色発光材料である高分子化合物のスピンコーティ
ング法、又は金属錯体の真空加熱蒸着法においても、長
寿命、高精度、高品質、高信頼性のフルカラー有機ＥＬ
部を生産性良く作成できるので、コストダウンが可能と
なる（以下、同様）。

【０２１７】次に、本実施の形態による有機ＥＬ素子の
製造プロセスを説明すると、まず、図２６の（１）に示
すように、上述した工程を経て多結晶性シリコン薄膜か
らなるソース領域１２０、チャンネル領域１１７及びド
レイン領域１２１を形成した後、ゲート絶縁膜１１８を
形成し、この上にＭＯＳＴＦＴ１、２のゲート電極１１
５をＭｏ−Ｔａ合金等のスパッタリング成膜とフォトリ
ソグラフィ及びエッチング技術により形成し、またＭＯ
ＳＴＦＴ１のゲート電極に接続されるゲートラインをス
パッタリング成膜とフォトリソグラフィ及びエッチング
技術により（以下、同様）形成する。そして、オーバー
コート膜（酸化シリコン等）１３７を触媒ＣＶＤ等の気
相成長法により（以下、同様）形成後、ＲＴＡ処理によ
り各領域のイオン活性化を行い、ＭＯＳＴＦＴ２のソー
ス電極１２７及びアースラインを形成し、更にオーバー
コート膜（酸化シリコン／窒化シリコン積層膜など）１
３６を形成する。

【０２１８】次いで、図２６の（２）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２の
ゲート部の窓開けを行った後、図２６の（３）に示すよ
うに、１％Ｓｉ入りＡｌのスパッタリングと汎用フォト
リソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１
のドレイン電極とＭＯＳＴＦＴ２のゲート電極を１％Ｓ
ｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１
のソース電極と、この電極に接続される１％Ｓｉ入りＡ
ｌからなるソースラインを形成する。そして、オーバー
コート膜（酸化シリコン／フォスフィンシリケートガラ
ス／窒化シリコン積層膜など）１３０を形成し、ＭＯＳ
ＴＦＴ２のドレイン部の窓開けを行い、ＭＯＳＴＦＴ２
のドレイン部と接続した発光部の陰極１３８を形成す
る。

【０２１９】次いで、図２６の（４）に示すように、有
機発光層１３２等及び陽極１３４、１３５を形成する。

【０２２０】なお、上記において、緑色（Ｇ）発光有機
ＥＬ層、青色（Ｂ）発光有機ＥＬ層、赤色（Ｒ）発光有
機ＥＬ層はそれぞれ、１００〜２００ｎｍ厚に形成する
が、これらの有機ＥＬ層は、低分子化合物の場合は真空
加熱蒸着法で形成され、高分子化合物の場合はディッピ
ングコーティング、スピンコーティングなどの塗布法や
インクジェット法によりＲ、Ｇ、Ｂ発光ポリマーを配列
する方法が用いられる。金属錯体の場合は、昇華可能な
材料を真空加熱蒸着法で形成される。

【０２２１】有機ＥＬ層には、単層型、二層型、三層型
等があるが、ここでは低分子化合物の三層型の例を示
す。 単層型；陽極／バイポーラー発光層／陰極、 二層型；陽極／ホール輸送層／電子輸送性発光層／陰
極、又は陽極／ホール輸送性発光層／電子輸送層／陰
極、 三層型；陽極／ホール輸送層／発光層／電子輸送層／陰
極、又は陽極／ホール輸送性発光層／キャリアブロック
層／電子輸送性発光層／陰極

【０２２２】なお、図２５（Ｂ）の素子において、有機
発光層の代わりに公知の発光ポリマーを用いれば、パッ
シブマトリクス又はアクティブマトリクス駆動の発光ポ
リマー表示装置（ＬＥＰＤ）として構成することができ
る（以下、同様）。

【０２２３】＜有機ＥＬ素子の構造例II＞図２７
（Ａ）、（Ｂ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化
率、大粒径の多結晶性シリコン薄膜によって、スイッチ
ング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲ
ートチャンネル１１７、ソース領域１２０及びドレイン
領域１２１が形成されている。そして、ゲート絶縁膜１
１８上にゲート電極１１５、ソース及びドレイン領域上
にソース電極１２７及びドレイン電極１２８、１３１が
形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴ
ＦＴ２のゲートとはドレイン電極１２８を介して接続さ
れていると共に、ＭＯＳＴＦＴ２のドレイン電極１３１
との間に絶縁膜１３６を介してキャパシタＣが形成さ
れ、かつ、ＭＯＳＴＦＴ２のソース電極１２７は有機Ｅ
Ｌ素子の陽極１４４にまで延設されている。

【０２２４】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には陽極を覆うように有機ＥＬ素子の例え
ば緑色有機発光層１３２（又は青色有機発光層１３３、
更には図示しない赤色有機発光層）が形成され、この有
機発光層を覆うように陰極（１層目）１４１が形成さ
れ、更に共通の陰極（２層目）１４２が全面に形成され
ている。

【０２２５】この構造の有機ＥＬ表示部は、有機ＥＬ発
光層が電流駆動用ＭＯＳＴＦＴ２のソースに接続され、
ガラス等の基板１１１の面に被着された陽極１４４を覆
うように有機ＥＬ発光層を形成し、その有機ＥＬ発光層
を覆うように陰極１４１を形成し、全面に陰極１４２を
形成しており、従って、下面発光１３６’となる。ま
た、陰極が有機ＥＬ発光層間及びＭＯＳＴＦＴ上を覆っ
ている。即ち、全面に、例えば緑色発光有機ＥＬ層を真
空加熱蒸着法等により形成した後に、緑色発光有機ＥＬ
部をフォトリソグラフィ及びドライエッチングで形成
し、連続して同様に、青色、赤色発光有機ＥＬ部を形成
し、最後に全面に陰極（電子注入層）１４１をマグネシ
ウム：銀合金又はアルミニウム：リチウム合金により形
成する。この全面に更に形成した陰極（電子注入層）で
密封するので、外部から有機ＥＬ層間に湿気が侵入する
ことを特に全面被着の陰極１４２により防止して湿気に
弱い有機ＥＬ層の劣化や電極の酸化を防止し、長寿命、
高品質、高信頼性が可能となる（これは、図２５の構造
例Ｉでも陽極で全面被覆されているため、同様であ
る）。また、陰極１４１及び１４２により放熱効果が高
まるので、発熱による薄膜の構造変化（融解又は再結晶
化）が低減し、長寿命、高品質、高信頼性が可能とな
る。しかも、これによって、高精度、高品質のフルカラ
ーの有機ＥＬ層を生産性良く作成できるので、コストダ
ウンが可能となる。

【０２２６】また、各画素部周辺に図２７（Ｃ）のよう
にブラックマスク部（クロム、二酸化クロム等）１４０
を形成すれば、光漏れ（クロストーク等）を防止し、コ
ントラストの向上が図れる。なお、このブラックマスク
部１４０は、酸化シリコン膜１４３（これはゲート絶縁
膜１１８と同時に同一材料で形成してよい。）によって
覆われている。

【０２２７】次に、この有機ＥＬ素子の製造プロセスを
説明すると、まず、図２８の（１）に示すように、上述
した工程を経て多結晶性シリコン薄膜からなるソース領
域１２０、チャンネル領域１１７及びドレイン領域１２
１を形成した後、触媒ＣＶＤ等の気相成長法によりゲー
ト絶縁膜１１８を形成し、Ｍｏ−Ｔａ合金のスパッタリ
ング成膜及び汎用フォトリソグラフィ及びエッチング技
術によりこの上にＭＯＳＴＦＴ１、２のゲート電極１１
５を形成し、またＭｏ−Ｔａ合金のスパッタリング成膜
及び汎用フォトリソグラフィ及びエッチング技術により
ＭＯＳＴＦＴ１のゲート電極に接続されるゲートライン
を形成する。そして、触媒ＣＶＤ等の気相成長法により
オーバーコート膜（酸化シリコン等）１３７を形成後、
ＲＴＡ処理により各領域のイオン活性化を行い、汎用フ
ォトリソグラフィ及びエッチング技術によりＭＯＳＴＦ
Ｔ２のドレイン電極窓開けを行い、１％Ｓｉ入りＡｌの
スパッタリング成膜及び汎用フォトリソグラフィ及びエ
ッチング技術によりＭＯＳＴＦＴ２のドレイン電極１３
１及びＶ_ddラインを形成し、更に触媒ＣＶＤ等の気相成
長法によりオーバーコート膜（酸化シリコン／窒化シリ
コン積層膜等）１３６を形成する。

【０２２８】次いで、図２８の（２）に示すように、汎
用フォトリソグラフィ及びエッチング技術によりＭＯＳ
ＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲー
ト部の窓開けを行った後、図２８の（３）に示すよう
に、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フ
ォトリソグラフィ及びエッチング技術により、ＭＯＳＴ
ＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ
入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１の
ソースに接続される１％Ｓｉ入りＡｌからなるソースラ
インを形成する。そして、オーバーコート膜（酸化シリ
コン／フォスフィンシリケートガラス／窒化シリコン積
層膜など）１３０を形成し、汎用フォトリソグラフィ及
びエッチング技術によりＭＯＳＴＦＴ２のソース部の窓
開けを行い、ＩＴＯ等のスパッタリング成膜及び汎用フ
ォトリソグラフィ及びエッチング技術によりＭＯＳＴＦ
Ｔ２のソース部と接続した発光部の陽極１４４を形成す
る。

【０２２９】次いで、図２８の（４）に示すように、上
記のように有機発光層１３２等及び陰極１４１、１４２
を形成する。

【０２３０】なお、以下に述べる有機ＥＬの各層の構成
材料や形成方法は図２７の例に適用されるが、図２５の
例にも同様に適用されてよい。

【０２３１】緑色発光有機ＥＬ層に低分子化合物を用い
る場合は、ガラス基板上の陽極（ホール注入層）である
電流駆動用ＭＯＳＴＦＴのソース部とコンタクトしたＩ
ＴＯ透明電極上に、連続した真空加熱蒸着法により形成
する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、緑色発光材料であるトリス（８−ヒドロ
キシキシリノ）Ａｌ錯体（Ａｌｑ）等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。

【０２３２】緑色画素部を形成するには、緑色画素部を
フォトレジストでマスクし、ＣＣｌ ₄ガスのプラズマエ
ッチングにより陰極である電子注入層のアルミニウム：
リチウム合金を除去し、連続して電子輸送層、発光層、
ホール輸送層の低分子系化合物及びフォトレジストを酸
素プラズマエッチングで除去し、緑色画素部を形成す
る。この時に、フォトレジストの下にはアルミニウム：
リチウム合金があるので、フォトレジストがエッチング
されても問題ない。又、この時に、電子輸送層、発光
層、ホール輸送層の低分子系化合物層は、ホール注入層
のＩＴＯ透明電極よりも大きい面積とし、後工程で全面
に形成する陰極の電子注入層（マグネシウム：銀合金）
と電気的ショートしないようにする。

【０２３３】次に、青色発光有機ＥＬ層を低分子化合物
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続して真空加熱蒸着により形
成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、青色発光材料であるＤＴＶＢｉのような
ジスチリル誘導体等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＴＡＺ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 ここで、銀は有機界面との接着性を増すためにマグネシ
ウム中に１〜１０原子％添加され、リチウムは安定化の
ためにアルミニウム中に濃度は０．５〜１％添加され
る。

【０２３４】青色画素部を形成するには、青色画素部を
フォトレジストでマスクし、ＣＣｌ ₄ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、青色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極の電子注入層（マグネシウム：銀合金）と電気的
ショートしないようにする。

【０２３５】また、赤色発光有機ＥＬ層を低分子化合物
で形成する場合は、ガラス基板上の陽極（ホール注入
層）である電流駆動用ＴＦＴのソース部とコンタクトし
たＩＴＯ透明電極上に、連続して真空加熱蒸着により形
成する。 １）ホール輸送層は、アミン系化合物（例えば、トリア
リールアミン誘導体、アリールアミンオリゴマー、芳香
族第三アミン等）等 ２）発光層は、赤色発光材料であるＥｕ（Ｅｕ(ＤＢＭ)
₃（Ｐｈｅｎ））等 ３）電子輸送層は、１，３，４−オキサジアゾール誘導
体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡ
Ｚ）等 ４）陰極である電子注入層は、４ｅＶ以下の仕事関数を
有する材料で作られるのが好ましい。 例えば、１０：１（原子比）のマグネシウム：銀合金の
１０〜３０ｎｍ厚 アルミニウム：リチウム（濃度は０．５〜１％）合金の
１０〜３０ｎｍ厚 銀は有機界面との接着性を増すためにマグネシウム中に
１〜１０原子％添加され、リチウムは安定化のためにア
ルミニウム中に濃度は０．５〜１％添加される。

【０２３６】赤色画素部を形成するには、赤色画素部を
フォトレジストでマスクし、ＣＣｌ ₄ガスのプラズマエ
ッチングで陰極である電子注入層のアルミニウム：リチ
ウム合金を除去し、連続して電子輸送層、発光層、ホー
ル輸送層の低分子系化合物及びフォトレジストを酸素プ
ラズマエッチングで除去し、赤色画素部を形成する。こ
の時に、フォトレジストの下にはアルミニウム：リチウ
ム合金があるので、フォトレジストがエッチングされて
も問題ない。又、この時に、電子輸送層、発光層、ホー
ル輸送層の低分子系化合物層は、ホール注入層のＩＴＯ
透明電極よりも大きい面積とし、後工程で全面に形成す
る陰極の電子注入層（マグネシウム：銀合金）と電気的
ショートしないようにする。

【０２３７】陰極である電子注入層は、４ｅＶ以下の仕
事関数を有する材料で作られるのが好ましい。例えば、
１０：１（原子比）のマグネシウム：銀合金の１０〜３
０ｎｍ厚、又はアルミニウム：リチウム（濃度は０．５
〜１％）合金の１０〜３０ｎｍ厚とする。ここで、銀は
有機界面との接着性を増すためにマグネシウム中に１〜
１０原子％添加され、リチウムは安定化のためにアルミ
ニウム中に濃度は０．５〜１％添加される。なお、これ
らの膜はスパッタリングで成膜してもよい。

【０２３８】第４の実施の形態 本実施の形態は、本発明を電界放出型（フィールドエミ
ッション）ディスプレイ装置（ＦＥＤ：Field Emission
Display）に適用したものである。以下にその構造例と
製造例を示す。

【０２３９】＜ＦＥＤの構造例Ｉ＞図２９（Ａ）、
（Ｂ）、（Ｃ）に示すように、この構造例Ｉによれば、
ガラス等の基板１１１上に、本発明に基づいて上述した
方法で形成された高結晶化率、大粒径の多結晶性シリコ
ン薄膜によって、スイッチング用ＭＯＳＴＦＴ１と電流
駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソー
ス領域１２０及びドレイン領域１２１が形成されてい
る。そして、ゲート絶縁膜１１８上にゲート電極１１
５、ソース及びドレイン領域上にソース電極１２７及び
ドレイン電極１２８が形成されている。ＭＯＳＴＦＴ１
のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極
１２８を介して接続されていると共に、ＭＯＳＴＦＴ２
のソース電極１２７との間に絶縁膜１３６を介してキャ
パシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイン
領域１２１はそのままＦＥＤ素子のＦＥＣ（電界放出カ
ソード）にまで延設され、エミッタ領域１５２として機
能している。

【０２４０】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶性シリコン膜からなるエミッタ領域１５
２上に電界放出エミッタとなるｎ型多結晶性シリコン膜
１５３が形成され、更にｍ×ｎ個の各エミッタに区画す
るための開口を有するように、絶縁膜１１８、１３７、
１３６及び１３０がパターニングされ、この上面にはゲ
ート引き出し電極１５０が被着されている。

【０２４１】また、このＦＥＣに対向して、バックメタ
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。

【０２４２】この構造のＦＥＣにおいては、ゲート引き
出し電極１５０の開口下には、本発明に基づいて形成さ
れた多結晶性シリコン膜１５２上に成長されたｎ型多結
晶性シリコン膜１５３が露出し、これがそれぞれ電子１
５４を放出する薄膜型のエミッタとして機能する。即
ち、エミッタの下地となる多結晶性シリコン膜１５２
は、大粒径（グレインサイズ数１００ｎｍ以上）のグレ
インからなっているため、これをシードとしてその上に
ｎ型多結晶性シリコン膜１５３を触媒ＣＶＤ等によって
成長させると、この多結晶性シリコン膜１５３はさらに
大きな粒径で成長し、表面が電子放出にとって有利な微
細な凹凸１５８を生じるように形成されるのである。
尚、窒素含有又は非含有の炭素薄膜又は窒素含有又は非
含有の炭素薄膜表面に形成した多数の微細突起構造（例
えばカーボンナノチューブ）などによって電子放出体
（エミッタ）を形成してもよい。

【０２４３】従って、エミッタが薄膜からなる面放出型
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。

【０２４４】また、すべての能動素子（これには周辺駆
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、次の（１）、
（２）の利点を得ることができる。

【０２４５】（１）気密容器内にあるガスがエミッタ１
５３から放出された電子により正イオン化されて絶縁層
上にチャージアップし、この正電荷が絶縁層下にあるＭ
ＯＳＴＦＴに不要な反転層を形成し、この反転層からな
る不要な電流経路を介して余分な電流が流れるために、
エミッタ電流の暴走が起きる。しかし、ＭＯＳＴＦＴ上
の絶縁層に金属遮蔽膜１５１を形成してアース電位に落
としているので、チャージアップ防止が可能となり、エ
ミッタ電流の暴走を防止できる。

【０２４６】（２）エミッタ１５３から放出された電子
の衝突により蛍光体１５６が発光するが、この光により
ＭＯＳＴＦＴのゲートチャンネル内に電子、正孔が発生
し、リーク電流となる。しかし、ＭＯＳＴＦＴ上の絶縁
層に金属遮蔽膜１５１が形成されているので、ＭＯＳＴ
ＦＴへの光入射が防止され、ＭＯＳＴＦＴの動作不良は
生じない。

【０２４７】また、触媒ＣＶＤ等により、少なくとも多
結晶性シリコンＭＯＳＴＦＴのドレイン領域に連続して
ｎ型多結晶性シリコン膜等の電子放出体（エミッタ）が
形成されているので、その接合性が良好であり、高効率
のエミッタ特性が可能となる。

【０２４８】また、１つの画素表示部の電子放出体（エ
ミッタ）領域を複数に分割し、それぞれにスイッチング
素子のＭＯＳＴＦＴを接続すれば、たとえ１つのＭＯＳ
ＴＦＴが故障しても、他のＭＯＳＴＦＴが動作するの
で、１つの画素表示部は必ず電子放出する構成となって
おり、高品質で歩留が高く、コストダウンできる。又、
これらのＭＯＳＴＦＴにおいて、電気的オープン不良の
ＭＯＳＴＦＴは問題ないが、電気的ショートしたＭＯＳ
ＴＦＴはレーザーリペアで分離できるので、高品質で歩
留が高く、コストダウンできる。

【０２４９】これに比べて、従来のＦＥＤでは、シリコ
ン単結晶基板を用いるために、基板コストが高く、ウエ
ーハサイズ以上の大面積化が困難である。そして、カソ
ード電極表面に減圧ＣＶＤ等により導電性の多結晶シリ
コン膜を形成し、その表面にプラズマＣＶＤ等により結
晶性ダイヤモンド膜を形成して電子放出体を構成するこ
とが提案されているが、減圧ＣＶＤ時の成膜温度が６３
０℃と高く、ガラス基板を採用できないので、コストダ
ウンが難しい。そして、その減圧ＣＶＤによる多結晶シ
リコン膜は粒径が小さく、その上の結晶性ダイヤモンド
膜も粒径が小さく、電子放出体の特性が良くない。更
に、プラズマＣＶＤのために、反応エネルギーが不足し
ているので、良い結晶性ダイヤモンド膜は得にくい。
又、透明電極又はＡｌ、Ｔｉ、Ｃｒ等の金属のカソード
電極と導電性の多結晶シリコン膜の接合性が悪いので、
良好な電子放出特性は得られない。

【０２５０】次に、本実施の形態によるＦＥＤの製造プ
ロセスを説明すると、まず、図３０の（１）に示すよう
に、上述した工程を経て全面に多結晶性シリコン薄膜１
１７を形成した後、汎用フォトリソグラフィ及びエッチ
ング技術によりＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエ
ミッタ領域にアイランド化し、プラズマＣＶＤ、触媒Ｃ
ＶＤ法等により全面に保護用酸化シリコン膜１５９を形
成する。

【０２５１】次いで、ＭＯＳＴＦＴ１、２のゲートチャ
ンネル不純物濃度の制御によるＶ_thの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０¹¹ａｔｏｍｓ／ｃｍ²のドーズ量
でドーピングし、１×１０¹⁷ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。

【０２５２】次いで、図３０の（２）に示すように、フ
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０¹⁵
ａｔｏｍｓ／ｃｍ²のドーズ量でドーピングし、２×１
０²⁰ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。

【０２５３】次いで、図３０の（３）に示すように、バ
イアス又は非バイアス触媒ＣＶＤによりエミッタ領域を
形成する多結晶性シリコン薄膜１５２をシードに、モノ
シランとＰＨ₃等のドーパントを適量比率で混合し、表
面に微細凹凸１５８を有し、ドーパントを例えば５×１
０²⁰〜１×１０²¹ａｔｏｍｓ／ｃｃ含有するｎ型多結晶
性シリコン膜１５３を１〜５μｍ厚にエミッタ領域に形
成し、同時に他の酸化シリコン膜１５９及びガラス基板
１１１上にはｎ型アモルファスシリコン膜１６０を１〜
５μｍ厚に形成する。

【０２５４】次いで、図３０の（４）に示すように、上
述したバイアス又は非バイアス触媒ＡＨＡ処理時の水素
系活性種により、アモルファスシリコン膜１６０を選択
的にエッチング除去し、酸化シリコン膜１５９のエッチ
ング除去後に触媒ＣＶＤ等によりゲート絶縁膜（酸化シ
リコン膜等）１１８を形成する。

【０２５５】次いで、図３１の（５）に示すように、ス
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ＭＯＳＴＦＴ２のソース部窓開け後にスパッ
タリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯ
ＳＴＦＴ２のソース電極１２７及びアースラインを形成
する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオー
バーコート膜（酸化シリコン／窒化シリコン積層膜な
ど）１３６を形成し、ＲＴＡ処理等の１０００℃、１０
〜２０秒のイオン活性化処理を行う。

【０２５６】次いで、図３１の（６）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２
８で接続し、同時にＭＯＳＴＦＴ１のソース電極とその
ソースに接続されるソースライン１２７を形成する。

【０２５７】次いで、図３１の（７）に示すように、オ
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜など）１３０を形成した
後、ＧＮＤラインの窓開けし、図３１の（８）に示すよ
うに、ゲート引き出し電極１５０や金属遮蔽膜１５１を
Ｎｂ蒸着後のエッチングで形成し、更に電界放出カソー
ド部を窓開けしてエミッタ１５３を露出させ、上述した
バイアス又は非バイアス触媒ＡＨＡ処理の水素系活性種
でクリーニングする。

【０２５８】＜ＦＥＤの構造例II＞図３２（Ａ）、
（Ｂ）、（Ｃ）に示すように、この構造例IIによれば、
ガラス等の基板１１１上に、上記の構造例Ｉと同様に、
本発明に基づいて上述した方法で形成された高結晶化
率、大粒径の多結晶性シリコン薄膜によって、スイッチ
ング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲ
ートチャンネル１１７、ソース領域１２０及びドレイン
領域１２１が形成されている。そして、ゲート絶縁膜１
１８上にゲート電極１１５、ソース及びドレイン領域上
にソース電極１２７及びドレイン電極１２８が形成され
ている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２の
ゲートとはドレイン電極１２８を介して接続されている
と共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶
縁膜１３６を介してキャパシタＣが形成され、かつ、Ｍ
ＯＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ素
子のＦＥＣ（電界放出カソード）にまで延設され、エミ
ッタ領域１５２として機能している。

【０２５９】各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、
この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０
と同一材料にて同一工程で接地用の金属遮蔽膜１５１が
形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにお
いては、多結晶シリコン薄膜からなるエミッタ領域１５
２上に電界放出エミッタとなるｎ型多結晶性ダイヤモン
ド膜１６３が形成され、更にｍ×ｎ個の各エミッタに区
画するための開口を有するように、絶縁膜１１８、１３
７、１３６及び１３０がパターニングされ、この上面に
はゲート引き出し電極１５０が被着されている。

【０２６０】また、このＦＥＣに対向して、バックメタ
ル１５５付きの蛍光体１５６をアノードとして形成した
ガラス基板等の基板１５７が設けられており、ＦＥＣと
の間は高真空に保持されている。

【０２６１】この構造のＦＥＣは、ゲート引き出し電極
１５０の開口下には、本発明に基づいて形成された多結
晶性シリコン薄膜１５２上に成長されたｎ型多結晶性ダ
イヤモンド膜１６３が露出し、これがそれぞれ電子１５
４を放出する薄膜型のエミッタとして機能する。即ち、
エミッタの下地となる多結晶性シリコン薄膜１５２は、
大粒径（グレインサイズ数１００ｎｍ以上）のグレイン
からなっているため、これをシードとしてその上にｎ型
多結晶性ダイヤモンド膜１６３を触媒ＣＶＤ等によって
成長させると、この多結晶性ダイヤモンド膜１６３はや
はり大粒径で成長し、表面が電子放出にとって有利な微
細な凹凸１６８を生じるように形成されるのである。
尚、窒素含有又は非含有の炭素薄膜又は窒素含有又は非
含有の炭素薄膜表面に形成した多数の微細突起構造（例
えばカーボンナノチューブ）などによって電子放出体
（エミッタ）を形成してもよい。

【０２６２】従って、エミッタが薄膜からなる面放出型
であるために、その形成が容易であると共に、エミッタ
性能も安定し、長寿命化が可能となる。

【０２６３】また、すべての能動素子（これには周辺駆
動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含
まれる。）の上部にアース電位の金属遮蔽膜１５１（こ
の金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料
（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上
都合がよい。）が形成されているので、上述したと同様
に、ＭＯＳＴＦＴ上の絶縁層に金属遮蔽膜１５１を形成
してアース電位に落とし、チャージアップ防止が可能と
なり、エミッタ電流の暴走を防止でき、また、ＭＯＳＴ
ＦＴ上の絶縁層に金属遮蔽膜１５１が形成されているの
で、ＭＯＳＴＦＴへの光入射が防止され、ＭＯＳＴＦＴ
の動作不良は生じない。

【０２６４】次に、このＦＥＤの製造プロセスを説明す
ると、まず、図３３の（１）に示すように、上述した工
程を経て全面に多結晶性シリコン薄膜１１７を形成した
後、汎用フォトリソグラフィ及びエッチング技術により
ＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にア
イランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により
全面に保護用酸化シリコン膜１５９を形成する。

【０２６５】次いで、ＭＯＳＴＦＴ１、２のゲートチャ
ンネル不純物濃度の制御によるＶ_thの最適化のために、
イオン注入又はイオンドーピング法により全面にボロン
イオン８３を５×１０¹¹ａｔｏｍｓ／ｃｍ²のドーズ量
でドーピングし、１×１０¹⁷ａｔｏｍｓ／ｃｃのアクセ
プタ濃度に設定する。

【０２６６】次いで、図３３の（２）に示すように、フ
ォトレジスト８２をマスクにして、イオン注入又はイオ
ンドーピング法によりＭＯＳＴＦＴ１、２のソース／ド
レイン部及びエミッタ領域に燐イオン７９を１×１０¹⁵
ａｔｏｍｓ／ｃｍ²のドーズ量でドーピングし、２×１
０²⁰ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領
域１２０、ドレイン領域１２１、エミッタ領域１５２を
それぞれ形成した後、汎用フォトリソグラフィ及びエッ
チング技術によりエミッタ領域の保護用酸化シリコン膜
を除去する。

【０２６７】次いで、図３３の（３）に示すように、バ
イアス又は非バイアス触媒ＣＶＤによりエミッタ領域を
形成する多結晶性シリコン薄膜１５２をシードに、モノ
シランとメタン（ＣＨ₄）及びドーパントを適量比率混
合し、表面に微細凹凸１６８を有するｎ型多結晶性ダイ
ヤモンド膜１６３をエミッタ領域に形成し、同時に他の
酸化シリコン膜１５９及びガラス基板１１１上にはｎ型
アモルファスダイヤモンド膜１７０を形成する。

【０２６８】次いで、図３３の（４）に示すように、上
述したバイアス又は非バイアス触媒ＡＨＡ処理時の水素
系活性種により、アモルファスダイヤモンド膜１７０を
エッチング除去し、酸化シリコン膜１５９のエッチング
除去後にバイアス又は非バイアス触媒ＣＶＤ等によりゲ
ート絶縁膜（酸化シリコン膜等）１１８を形成する。

【０２６９】次いで、図３４の（５）に示すように、ス
パッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属に
よりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴ
ＦＴ１のゲート電極に接続されるゲートラインを形成
し、オーバーコート膜（酸化シリコン膜等）１３７を形
成した後、ＭＯＳＴＦＴ２のソース部窓開け後にスパッ
タリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯ
ＳＴＦＴ２のソース電極１２７及びアースラインを形成
する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオー
バーコート膜（酸化シリコン／窒化シリコン積層膜な
ど）１３６を形成し、ＲＴＡ等の１０００℃、１０〜２
０秒のイオン活性化処理を行う。

【０２７０】次いで、図３４の（６）に示すように、Ｍ
ＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２
のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレイン
とＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２
８で接続し、同時にＭＯＳＴＦＴ１のソース電極とその
ソースに接続されるソースライン１２７を形成する。

【０２７１】次いで、図３４の（７）に示すように、オ
ーバーコート膜（酸化シリコン／フォスフィンシリケー
トガラス／窒化シリコン積層膜など）１３０を形成した
後、ＧＮＤラインの窓開けし、図３４の（８）に示すよ
うに、ゲート引き出し電極１５０や金属遮蔽膜１５１を
Ｎｂ蒸着後のエッチングで形成し、更に電界放出カソー
ド部を窓開けしてエミッタ１６３を露出させ、上述した
バイアス又は非バイアス触媒ＡＨＡ処理の水素系活性種
でクリーニングする。

【０２７２】なお、上記において、多結晶性ダイヤモン
ド膜１６３を成膜する際、使用する原料ガスとしての炭
素含有化合物は、例えば １）メタン、エタン、プロパン、ブタン等のパラフィン
系炭化水素 ２）アセチレン、アリレン系のアセチレン系炭化水素 ３）エチレン、プロピレン、ブチレン等のオレフィン系
炭化水素 ４）ブタジエン等のジオレフィン系炭化水素 ５）シクロプロパン、シクロブタン、シクロペンタン、
シクロヘキサン等の脂環式炭化水素 ６）シクロブタジエン、ベンゼン、トルエン、キシレ
ン、ナフタリン等の芳香族炭化水素 ７）アセトン、ジエチルケトン、ベンゾフェノン等のケ
トン類 ８）メタノール、エタノール等のアルコール類 ９）トリメチルアミン、トリエチルアミン等のアミン類 １０）グラファイト、石炭、コークス等の炭素原子のみ
からなる物質 であってよく、これらは、１種を単独で用いることもで
きるし、２種以上を併用することもできる。

【０２７３】また、使用可能な不活性ガスは、例えばア
ルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラ
ドンである。ドーパントとしては、例えばホウ素、リチ
ウム、窒素、リン、硫黄、塩素、ひ素、セレン、ベリリ
ウム等を含む化合物又は単体が使用可能であり、そのド
ーピング量は１０²⁰ａｔｏｍｓ／ｃｃ以上であってよ
い。

【０２７４】第５の実施の形態 本実施の形態は、本発明を光電変換装置としての太陽電
池に適用したものである。以下にその製造例を示す。

【０２７５】まず、図３５の（１）に示すように、ステ
ンレス等の金属基板１１１上に、シリコン又は／及びカ
ーボン超微粒子を付着分散させ、バイアス又は非バイア
ス触媒ＡＨＡ処理等によりシリコン又は／及びダイヤモ
ンド構造カーボン超微粒子層を形成し、これらの上にバ
イアス又は非バイアス触媒ＣＶＤ等によりアモルファス
シリコン又は微結晶シリコン薄膜を形成し、レーザー照
射アニール処理又は強光照射アニール処理等によってこ
れらの超微粒子層をシードにｎ型多結晶性シリコン膜７
を形成する。この多結晶性シリコン膜７は、高結晶化
率、大粒径の錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独
又は混合物含有のｎ型多結晶性シリコン膜として１００
〜２００ｎｍ厚に形成する。この多結晶性シリコン膜７
には、リン等のｎ型不純物をＰＨ₃等としてモノシラン
と共に供給して例えば１×１０¹⁷〜１×１０¹⁸ａｔｏｍ
ｓ／ｃｃ含有させる。

【０２７６】次いで、図３５の（２）に示すように、多
結晶性シリコン膜７上に、これをシードにしてバイアス
又は非バイアス触媒ＣＶＤ等により錫又は他のIV族元素
（Ｇｅ、Ｐｂ）の単独又は混合物含有のｉ型多結晶性シ
リコン膜１８０、錫又は他のIV族元素（Ｇｅ、Ｐｂ）の
単独又は混合物含有のｐ型多結晶性シリコン膜１８１等
を成長させ、光電変換層を形成する。

【０２７７】例えば、バイアス又は非バイアス触媒ＣＶ
Ｄにより、モノシランに水素化錫（ＳｎＨ₄）を適量比
率で混合してｉ型の大粒径の錫含有多結晶性シリコン膜
１８０を２〜５μｍ厚に成長させ、この上に、モノシラ
ンにｐ型不純物ボロン（Ｂ₂Ｈ₆など）と水素化錫（Ｓｎ
Ｈ₄）を適量比率混合して、例えば１×１０¹⁷〜１×１
０¹⁸ａｔｏｍｓ／ｃｃ含有させたｐ型の大粒径の錫含有
多結晶性シリコン膜１８１を１００〜２００ｎｍ厚に形
成する。この時にそれぞれの膜中に錫又は他のIV族元素
（Ｇｅ、Ｐｂ）の単独又は混合物、例えば錫を１×１０
¹⁶ａｔｏｍｓ／ｃｃ以上、好ましくは１×１０¹⁸〜１×
１０²⁰ａｔｏｍｓ／ｃｃ含有させることにより、結晶粒
界に存在する結晶不整及び応力を低減させるので、キャ
リア移動度向上を図ることができる（これは、ｎ型又は
ｐ型多結晶性シリコン膜７、１８１を形成する場合も同
様である）。

【０２７８】次いで、図３５の（３）に示すように、上
記の方法で形成したｎ−ｉ−ｐ接合の大粒径の錫含有多
結晶性シリコン膜の全面に、透明電極１８２を形成す
る。例えば、汎用スパッタリング技術により、無反射コ
ート用のＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indi
um Zinc Oxide）等の透明電極１８２を１００〜１５０
ｎｍ厚に形成する。そして、この上に、汎用スパッタリ
ング技術により、メタルマスクを用いて、所定領域に銀
等のくし型電極１８３を１００〜１５０ｎｍ厚に形成す
る。

【０２７９】なお、上記の膜は錫又は他のIV族元素を必
ずしも含有していなくてもよいが、この場合も上記と同
様に製造することができる。また、上記のｎ−ｉ−ｐ接
合構造以外にも、ｐ−ｉ−ｎ接合、ｐ−ｎ接合、ｎ−ｐ
接合等の構造も同様に作製することができる。

【０２８０】本実施の形態による太陽電池は、本発明に
基づく大粒径の多結晶性シリコン膜によって、高キャリ
ア移動度で変換効率の大きい光電変換薄膜を形成でき、
良好な表面テクスチャ構造と裏面テクスチャ構造が形成
されるので、光封じ込め効果が高く、変換効率の大きい
光電変換薄膜を形成できる。これはまた、太陽電池に限
らず、電子写真用の感光体ドラム等の薄膜光電変換装置
にも有利に利用することができる。

【０２８１】これに比べて、従来のこの種の光電変換装
置では、ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ等
によりアモルファスカーボン薄膜を形成し、プラズマ水
素処理でカーボン超微粒子を形成してこれを多結晶シリ
コン結晶成長の核として大粒径多結晶シリコン膜を形成
しており、ｎ型多結晶シリコン層とｉ型多結晶シリコン
活性層及びｐ型多結晶シリコン層を連続成膜し、その全
面にＩＴＯ膜を積層し、最後にくし型電極を形成して、
２μｍ厚程度の薄膜多結晶性シリコン太陽電池を得てい
る。

【０２８２】ところが、この従来法では、次のような欠
点を回避できない。 １）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ法等に
よる低温形成の結晶質シリコン系薄膜は、そのエネルギ
ーが低いので、原料ガスの化学的分解反応やプラズマ水
素処理が不十分になりやすく、結晶粒径が小さいので、
移動度が小さく、しかも粒界の多さやピンホール等のた
めに局部的な電気的ショート又はリークによる過剰電流
が発生しやすく、光電変換層として必要な数μｍの膜厚
に堆積させたときに膜の内部応力や歪が大きくなって、
最悪の場合には膜が剥離してしまうという問題がある。
これによって、光電変換層の製造歩留や信頼性を著しく
低下させ、それを含む光電変換装置の実用化を目指す上
で大きな支障となる。 ２）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ等のプ
ラズマＣＶＤ法はエネルギーが低いので、原料ガスの利
用効率が５〜１０％と低い。このために、生産性が低
く、コストダウンしにくい。

【０２８３】以上に述べた本発明の実施の形態は、本発
明の技術的思想に基づいて種々変形が可能である。

【０２８４】また、本発明は、表示部等の内部回路や周
辺駆動回路及び映像信号処理回路及びメモリー回路等の
ＭＯＳＴＦＴに好適なものであるが、それ以外にもダイ
オードなどの素子の能動領域や、抵抗、キャパシタンス
（容量）、配線、インダクタンス等の受動領域を本発明
による多結晶性シリコン薄膜で形成することも可能であ
る。

【０２８５】

【発明の作用効果】本発明は上述したように、基体上に
多結晶性半導体薄膜を形成するに際し、前記基体上にシ
リコン、カーボン及びダイヤモンドの少なくとも１種か
らなる超微粒子を付着させ、バイアス又は非バイアス触
媒ＡＨＡ処理等のクリーニング及びアモルファス成分の
選択的エッチングによりシリコン又は／及びダイヤモン
ド構造カーボン等の超微粒子層を形成し、この超微粒子
上に低級結晶性半導体薄膜を形成し、更に前記超微粒子
をシードにこの薄膜をレーザーアニール又は強光照射ア
ニール処理等して多結晶性半導体薄膜を形成しているの
で、次の（１）〜（３）に示すような顕著な作用効果が
得られる。

【０２８６】（１）基板上に付着させ、バイアス又は非
バイアスＡＨＡ処理されて得られるシリコン又は／及び
ダイヤモンド構造のカーボン超微粒子上にアモルファス
シリコン又は微結晶シリコン膜等の低級結晶性半導体薄
膜を形成し、その超微粒子を結晶成長の核としてレーザ
ーアニール又は強光照射アニール等により結晶化させて
大粒径の多結晶性シリコン薄膜等を形成できるので、高
キャリア移動度のＴＦＴ特性が得られる。

【０２８７】（２）レーザー照射アニール処理又は強光
照射アニール処理等は、そのエネルギーの制御性によっ
て処理効率が十分となり、また低コスト化も図ることが
できる。

【０２８８】（３）基体温度を低温化しても上記レーザ
ー照射アニール又は強光照射アニール等のエネルギーが
大きいために、基体温度を特に３００〜４００℃と低温
化しても、多結晶性半導体薄膜が超微粒子をシードに効
率良く成長し、従って大型で安価な低歪点の絶縁基板
（ガラス基板、耐熱性樹脂基板等）を使用でき、この点
でもコストダウンが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態によるＭＯＳＴＦＴ
の製造プロセスを工程順に示す断面図である。

【図２】同、製造プロセスを工程順に示す断面図であ
る。

【図３】同、製造プロセスを工程順に示す断面図であ
る。

【図４】同、製造プロセスを工程順に示す断面図であ
る。

【図５】同、製造に用いる触媒ＣＶＤ及び触媒ＡＨＡ処
理用の装置の一状態での概略断面図である。

【図６】同、この装置の他の状態での概略断面図であ
る。

【図７】同、この装置をより詳細に示す概略断面図であ
る。

【図８】同、この装置を用いた処理時のガス流量のタイ
ミングチャートである。

【図９】同、この装置のガス供給系の概略図である。

【図１０】同、処理により得られた半導体膜のラマンス
ペクトルを比較して示すグラフである。

【図１１】同、半導体薄膜の結晶化率を比較して示すグ
ラフである。

【図１２】同、触媒体及びこの支持体の純度による膜中
の重金属濃度を比較して示すグラフである。

【図１３】同、他のＭＯＳＴＦＴの製造プロセスを工程
順に示す断面図である。

【図１４】同、製造プロセスを工程順に示す断面図であ
る。

【図１５】同、製造プロセスを工程順に示す断面図であ
る。

【図１６】同、製造プロセスを工程順に示す断面図であ
る。

【図１７】本発明の第２の実施の形態によるＬＣＤの製
造プロセスを工程順に示す断面図である。

【図１８】同、製造プロセスを工程順に示す断面図であ
る。

【図１９】同、製造プロセスを工程順に示す断面図であ
る。

【図２０】同、ＬＣＤの全体の概略レイアウトを示す斜
視図である。

【図２１】同、ＬＣＤの等価回路図である。

【図２２】同、ＬＣＤの他の製造プロセスを工程順に示
す断面図である。

【図２３】同、製造プロセスを工程順に示す断面図であ
る。

【図２４】同、ＬＣＤのＭＯＳＴＦＴを各種示す断面図
である。

【図２５】本発明の第３の実施の形態による有機ＥＬ表
示装置の要部の等価回路図（Ａ）、同要部の拡大断面図
（Ｂ）及び同画素周辺部の断面図（Ｃ）である。

【図２６】同、有機ＥＬ表示装置の製造プロセスを工程
順に示す断面図である。

【図２７】同、他の有機ＥＬ表示装置の要部の等価回路
図（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部
の断面図（Ｃ）である。

【図２８】同、有機ＥＬ表示装置の製造プロセスを工程
順に示す断面図である。

【図２９】本発明の第４の実施の形態によるＦＥＤの要
部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び
同要部の概略平面図（Ｃ）である。

【図３０】同、ＦＥＤの製造プロセスを工程順に示す断
面図である。

【図３１】同、製造プロセスを工程順に示す断面図であ
る。

【図３２】同、他のＦＥＤの要部の等価回路図（Ａ）、
同要部の拡大断面図（Ｂ）及び同要部の平面図（Ｃ）で
ある。

【図３３】同、ＦＥＤの製造プロセスを工程順に示す断
面図である。

【図３４】同、製造プロセスを工程順に示す断面図であ
る。

【図３５】本発明の第５の実施の形態による太陽電池の
製造プロセスを工程順に示す断面図である。

【符号の説明】

１、６１、９８、１１１、１５７…基板、７、６７…多
結晶性シリコン薄膜、７Ａ…低級結晶性シリコン薄膜、
１４、６７、１１７…チャンネル、１５、７５、１０
２、１０５、１１５…ゲート電極、８、６８、１０３、
１０４、１０６、１１８…ゲート絶縁膜、２０、２１、
８０、８１、１２０、１２１…ｎ⁺型ソース又はドレイ
ン領域、２４、２５、８４、８５…ｐ⁺型ソース又はド
レイン領域、２７、２８、８６、９２、１３０、１３
６、１３７…絶縁膜、２９、３０、８７、８８、８９、
９０、９１、９３、９７、１２７、１２８、１３１…電
極、４０…原料ガス、４２…シャワーヘッド、４４…成
膜室、４５…サセプタ、４６…触媒体、４７…シャッタ
ー、４８…触媒体電源、４９…バイアス電源、９４、９
６…配向膜、９５…液晶、９９…カラーフィルタ層、１
００Ａ…シリコン又はカーボン超微粒子、１００Ｂ…ク
リーニングされたシリコン又はカーボン超微粒子、１０
０’、１４０…ブラックマスク層、１３２、１３３…有
機発光層、１３４、１３５、１４４…陽極、１３８、１
４１、１４２、１７１…陰極、１５０…ゲート引き出し
電極（ゲートライン）、１５１…遮蔽膜、１５２…エミ
ッタ、１５３…ｎ型多結晶性シリコン膜、１５５…バッ
クメタル、１５６…蛍光体、１５８、１６８…微細凹
凸、１６３…ｎ型多結晶性ダイヤモンド膜、１８０…ｉ
型多結晶性シリコン膜、１８１…ｐ型多結晶性シリコン
膜、１８２…透明電極、１８３…くし型電極、１９０…
凹部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１８Ｂ ６１３Ａ Ｆターム(参考） 5F045 AA03 AB04 AC01 AD07 AD08 AE15 AF07 BB16 BB18 CA15 DA61 DP05 EB02 EF05 HA18 5F052 AA02 AA03 AA24 AA25 BA02 BA04 BA07 BA20 BB07 CA00 CA01 CA04 DA01 DB01 DB03 EA12 EA15 FA01 GA02 JA02 JA03 JA04 JA08 JA09 5F110 AA01 AA30 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD12 DD13 DD14 DD17 DD21 DD25 DD30 EE06 EE09 EE30 EE32 EE38 EE45 EE48 FF02 FF29 FF36 GG01 GG02 GG03 GG13 GG25 GG32 GG33 GG34 GG44 GG45 GG51 GG52 GG58 HJ01 HJ04 HJ12 HJ13 HJ23 HL05 HL06 HL07 HL23 HL27 HM15 NN13 NN23 NN24 NN35 NN46 NN72 PP01 PP02 PP03 PP04 PP08 PP36 PP40 QQ11 QQ24

Claims (19)

【特許請求の範囲】
1. 【請求項１】 基体上に多結晶性半導体薄膜を形成する
   に際し、 前記基体上にシリコン、カーボン及びダイヤモンドの少
   なくとも１種からなる超微粒子を付着させる工程と、 この超微粒子上に低級結晶性半導体薄膜を形成する工程
   と、 この低級結晶性半導体薄膜をレーザー照射又は強光照射
   又は電子線照射でアニール処理して、前記超微粒子をシ
   ードに多結晶性半導体薄膜を成長させる工程とを経て前
   記多結晶性半導体薄膜を得る、多結晶性半導体薄膜の形
   成方法。
2. 【請求項２】 基体上に多結晶性半導体薄膜を有する半
   導体装置を製造するに際し、 前記基体上にシリコン、カーボン及びダイヤモンドの少
   なくとも１種からなる超微粒子を付着させる工程と、 この超微粒子上に低級結晶性半導体薄膜を形成する工程
   と、 この低級結晶性半導体薄膜をレーザー照射又は強光照射
   又は電子線照射でアニール処理して、前記超微粒子をシ
   ードに多結晶性半導体薄膜を成長させる工程とを経て前
   記多結晶性半導体薄膜を得る、半導体装置の製造方法。
3. 【請求項３】 レーザー又は強光線又は電子線を前記低
   級結晶性半導体薄膜に対し走査して、又はパルス状に全
   面的に照射させて、前記超微粒子をシードに前記多結晶
   性半導体薄膜を成長させる、請求項１又は２に記載した
   方法。
4. 【請求項４】 前記基体上に所定形状／寸法の段差を有
   する凹部を形成し、少なくとも前記凹部内に前記超微粒
   子を付着させる、請求項１又は２に記載した方法。
5. 【請求項５】 前記多結晶性半導体薄膜を必要に応じて
   研磨してこの薄膜面を含む表面を平坦化する、請求項４
   に記載した方法。
6. 【請求項６】 前記超微粒子をペースト状態又は分散液
   状態から付着させ、前記低級結晶性半導体薄膜を気相成
   長法又は物理的成膜法によって形成する、請求項１又は
   ２に記載した方法。
7. 【請求項７】 前記超微粒子をクリーニング処理した
   後、前記低級結晶性半導体薄膜を形成する、請求項１又
   は２に記載した方法。
8. 【請求項８】 前記低級結晶性半導体薄膜がアモルファ
   スシリコン膜、微結晶シリコン含有アモルファスシリコ
   ン膜、微結晶シリコン（アモルファスシリコン含有微結
   晶シリコン）膜、アモルファスシリコン及び微結晶シリ
   コン含有多結晶シリコン膜、アモルファスゲルマニウム
   膜、微結晶ゲルマニウム含有アモルファスゲルマニウム
   膜、微結晶ゲルマニウム（アモルファスゲルマニウム含
   有微結晶ゲルマニウム）膜、アモルファスゲルマニウム
   及び微結晶ゲルマニウム含有多結晶ゲルマニウム膜、又
   はＳｉ_xＧｅ_1-x（０＜ｘ＜１）で示されるアモルファス
   シリコンゲルマニウム膜からなる、請求項１又は２に記
   載した方法。
9. 【請求項９】 前記多結晶性半導体薄膜が多結晶性シリ
   コン薄膜、多結晶性ゲルマニウム薄膜、多結晶性シリコ
   ン−ゲルマニウム薄膜、多結晶性炭化ケイ素薄膜からな
   る、請求項１又は２に記載した方法。
10. 【請求項１０】 前記低級結晶性半導体薄膜に錫等のIV
    族元素の少なくとも１種を適量含有させる、請求項９に
    記載した方法。
11. 【請求項１１】 前記多結晶性半導体薄膜によって、薄
    膜絶縁ゲート型電界効果トランジスタのチャンネル、ソ
    ース及びドレイン領域、又は配線、抵抗、容量又は電子
    放出体等を形成する、請求項１又は２に記載した方法。
12. 【請求項１２】 シリコン半導体装置、シリコン半導体
    集積回路装置、シリコン−ゲルマニウム半導体装置、シ
    リコン−ゲルマニウム半導体集積回路装置、化合物半導
    体装置、化合物半導体集積回路装置、炭化ケイ素半導体
    装置、炭化ケイ素半導体集積回路装置、液晶表示装置、
    有機又は無機エレクトロルミネセンス表示装置、フィー
    ルドエミッションディスプレイ（ＦＥＤ）装置、発光ポ
    リマー表示装置、発光ダイオード表示装置、ＣＣＤエリ
    ア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装
    置用の薄膜を製造する、請求項１又は２に記載した方
    法。
13. 【請求項１３】 内部回路及び周辺回路を有する半導体
    装置、固体撮像装置、電気光学装置等の製造に際し、こ
    れらの少なくとも一部を構成する薄膜絶縁ゲート型電界
    効果トランジスタのチャンネル、ソース及びドレイン領
    域を前記多結晶性半導体薄膜によって形成する、請求項
    １２に記載した方法。
14. 【請求項１４】 各色用の有機又は無機エレクトロルミ
    ネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電
    界効果トランジスタのドレイン又はソースと接続された
    陰極又は陽極を有する、請求項１３に記載した方法。
15. 【請求項１５】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上も前記陰極が覆い、或いは前記
    各色用の有機又は無機エレクトロルミネセンス層の各層
    上及び各層間の全面に前記陰極又は陽極が被着されてい
    る装置を製造する、請求項１４に記載した方法。
16. 【請求項１６】 前記各色用の前記有機又は無機エレク
    トロルミネセンス層間にブラックマスク層を形成する、
    請求項１４に記載した方法。
17. 【請求項１７】 フィールドエミッションディスプレイ
    装置のエミッタを、前記多結晶性半導体薄膜を介して前
    記薄膜絶縁ゲート型電界効果トランジスタのドレインに
    接続すると共に前記多結晶性半導体薄膜上に成長された
    ｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜又は
    窒素含有又は非含有の炭素薄膜又は窒素含有又は非含有
    の炭素薄膜表面に形成した多数の微細突起構造（例えば
    カーボンナノチューブ）などによって形成する、請求項
    １３に記載した方法。
18. 【請求項１８】 前記薄膜絶縁ゲート型電界効果トラン
    ジスタを含む能動素子上にアース電位の金属遮蔽膜を形
    成する、請求項１７に記載した方法。
19. 【請求項１９】 前記金属遮蔽膜を前記フィールドエミ
    ッションディスプレイ装置のゲート引き出し電極と同一
    材料で同一工程により形成する、請求項１８に記載した
    方法。