JP2003309116A

JP2003309116A - 半導体装置の作製方法

Info

Publication number: JP2003309116A
Application number: JP2002110940A
Authority: JP
Inventors: Mitsuhiro Ichijo; 充弘一條; Shizue Akai; 静恵赤井
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2002-04-12
Filing date: 2002-04-12
Publication date: 2003-10-31
Anticipated expiration: 2022-04-12
Also published as: JP4018432B2

Abstract

(57)【要約】【課題】シリコンを含む第一のガスであるＳｉＨ₄等
に高周波電力を印加してプラズマを発生させると、数種
類のラジカルが存在することが知られている。それらの
中には、ラジカルとしての寿命が短いものもあり、これ
らが核となり、パーティクルが発生するといわれてい
る。そのため、ＰＣＶＤ法により形成した膜には、これ
らのパーティクルが原因となって、絶縁耐圧不良（リー
ク）や特性のバラツキが見られる。【解決手段】シリコンを含む第一のガスであるＳｉＨ
₄等とシリコンを含まない第二のガスであるＮ₂Ｏ、ＮＨ
₃、Ｎ₂、Ｈ₂、またはＡｒ等に高周波電力を印加して、
薄膜を形成した後、続けて高周波電力を印加したまま、
シリコンを含む第一のガスであるＳｉＨ₄等の供給を止
め、シリコンを含まない第二のガスであるＮ₂Ｏ、Ｎ
Ｈ₃、Ｎ₂、Ｈ₂、またはＡｒ等のみに高周波電力を印加
して、反応室内に存在するパーティクルを排出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁体表面に形成
された半導体膜を活性層として作製した半導体装置の作
製方法に関する。なお、本明細書において半導体装置と
は、トランジスタ、特に電界効果型トランジスタ、代表
的にはＭＯＳ（Metal Oxide Semiconductor）トランジ
スタや薄膜トランジスタ（Thin Film Transistor：以
下、ＴＦＴと記す）を具備して機能する装置全般を指
し、具体的には、その半導体装置を用いて作製された回
路を駆動回路や画素部に有する液晶表示装置、該液晶表
示装置を表示部に用いた電気器具もその範疇に含まれる
とする。

【０００２】

【従来の技術】半導体装置を作成する際、半導体膜や絶
縁膜等の薄膜を形成するために、プラズマ化学気相成長
（以下、ＰＣＶＤとする）法が、広く用いられている。
ＰＣＶＤ法では、シリコンを含む第一のガスであるＳｉ
Ｈ₄等とシリコンを含まない第二のガスであるＮ₂Ｏ、Ｎ
Ｈ₃、Ｎ₂、Ｈ₂、またはＡｒ等に高周波電力を印加し
て、或いは、シリコンを含む第一のガスであるＴＥＯＳ
（Si(OC₂H₅)₄:Tetraethylorthosilicate）とシリコンを
含まない第二のガスであるＯ₂に高周波電力を印加し
て、酸化シリコン膜、窒化シリコン膜または酸窒化シリ
コン膜等の絶縁膜を形成する。ＰＣＶＤ法は、試料ガス
に高周波電力を印加して、エネルギーの高いプラズマ状
態で化学反応を起こす薄膜形成方法であり、ガラスやプ
ラスチック上へも薄膜の形成が可能であることから広い
分野で応用されている。

【０００３】

【発明が解決しようとする課題】上記で示したようなシ
リコンを含む第一のガスに高周波電力を印加してプラズ
マを発生させると、数種類のラジカルが存在することが
知られている。それらの中にはラジカルとしての寿命が
短いものもあり、それが核となり気相中で成長してパー
ティクル（微粒子）が発生するといわれている。そのた
め、ＰＣＶＤ法により形成した膜には、これらのパーテ
ィクルが膜中に混入して、絶縁耐圧不良（リーク）や特
性のバラツキが発生することが問題となっている。

【０００４】近年、サブミクロン・オーダーの微細化技
術の開発が極めて重要になってきている。この中で、ゲ
ート絶縁膜の薄膜化が重要な課題となっている。しか
し、膜厚が薄くなればなるほど、上記のような絶縁耐圧
不良（リーク）や特性のバラツキは、さらに深刻な問題
となっていくことは明らかである。

【０００５】本発明は、このようなＰＣＶＤ法による薄
膜の形成方法に関する問題を解決するための技術であ
り、特に成膜時に発生するパーティクルによる絶縁膜の
絶縁耐圧不良（リーク）や特性のバラツキを改善するこ
とを課題とする。

【０００６】

【課題を解決するための手段】上記の課題を解決するた
めに本発明では、減圧状態を保持可能な反応室内に、シ
リコンを含む第一のガスと、シリコンを含まない第二の
ガスとを供給し、第１の電力で放電を発生させて基板上
に薄膜を形成する第１の処理と、シリコンを含む第一の
ガスの供給を止めてシリコンを含まない第二のガスのみ
供給を続け、放電を維持したまま、第２の電力を印加す
る第２の処理とを有している。

【０００７】さらに本発明では、減圧状態を保持可能な
反応室内に、シリコンを含む第一のガスと、シリコンを
含まない第二のガスとを供給し、第１の電力で放電を発
生させて基板上に薄膜を形成する第１の処理と、シリコ
ンを含む第一のガスの供給を止めてシリコンを含まない
第二のガスのみ供給を続け、放電を維持したまま、第２
の電力を印加して反応室内に存在するパーティクルを排
出する第２の処理とを有している。

【０００８】さらに本発明では、減圧状態を保持可能な
反応室内に、シリコンを含む第一のガスと、シリコンを
含まない第二のガスとを供給し、一定の圧力を保持した
状態で、第１の電力で放電を発生させて基板上に薄膜を
形成する第１の処理と、シリコンを含む第一のガスの供
給を止め、シリコンを含まない第二のガスのみ供給を続
け、放電を維持したまま、第１の処理とは異なる圧力条
件下にてシリコンを含まない第二のガスのみに第２の電
力を印加する第２の処理とを有している。

【０００９】さらに本発明では、減圧状態を保持可能な
反応室内に、シリコンを含む第一のガスと、シリコンを
含まない第二のガスとを供給し、一定の圧力を保持した
状態で、第１の電力で放電を発生させて基板上に薄膜を
形成する第１の処理と、シリコンを含む第一のガスの供
給を止め、シリコンを含まない第二のガスのみ供給を続
け、放電を維持したまま、第１の処理とは異なる圧力条
件下にて、第２の電力を印加して反応室内に存在するパ
ーティクルを排出する第２の処理とを有している。

【００１０】上記本発明の構成において、シリコンを含
む第一のガスは、ＳｉＨ₄、Ｓｉ₂Ｈ ₆、またはSi(OC₂H₅)
₄から選ばれた一種類を含むものである。シリコンを含
まない第二のガスは、Ｎ₂Ｏ、ＮＨ₃、Ｎ₂、Ｈ₂、Ａｒ、
またはＯ₂から選ばれた一種類を含むものである。

【００１１】本発明において、放電を発生させるために
印加する第２の電力は、第１の電力と同じ電力、または
第１の電力よりも低い電力で印加する。

【００１２】また、シリコンを含まない第二のガスに高
周波電力を印加するとき、同時に圧力を変化させてもよ
い。圧力は、電極部の帯電値を弱くする、もしくは０
（ゼロ）にする、または正負が反転するように変化させ
る。その結果、パーティクルが排出されやすくなる。

【００１３】また、シリコンを含まない第二のガスに高
周波電力を印加するとき、ＲＦパワーを小さくしても圧
力を変化させた時と同様の効果が期待できる。

【００１４】勿論、シリコンを含まない第二のガスに高
周波電力を印加するとき、同時に圧力を変化させ、か
つ、ＲＦパワーを小さくする事も可能である。

【００１５】このように、シリコンを含む第一のガスと
シリコンを含まない第二のガスとを供給し、第１の電力
で放電を発生させて目的とする薄膜を形成した後、放電
を維持したままシリコンを含む第一のガスのみ供給を遮
断し、シリコンを含まない第二のガスのみを供給するこ
とで、パーティクルの成長は止まり、しかも減圧状態を
保持可能な反応室の気相中に遊離しているパーティクル
を反応室外へ排出させることができる。そのため、薄膜
へのパーティクルの混入を防ぎ、絶縁耐圧不良（リー
ク）や特性バラツキの発生を防ぐことができる。

【００１６】

【発明の実施の形態】[実施形態１]本発明の実施形態に
ついて図１を用いて説明する。

【００１７】ＰＣＶＤ法にて絶縁膜を形成する手順は、
まず、高周波電源１０５を有する反応室内において、サ
セプタ１０２上に基板１０１を配置し、シリコンを含む
第一のガスであるＳｉＨ₄等とシリコンを含まない第二
のガスであるＮ₂Ｏ、ＮＨ₃、Ｎ₂、Ｈ₂、またはＡｒ等を
供給し、高周波電力を印加してプラズマ１０３を発生さ
せる。この時、電極とプラズマ発生領域の間１０６（以
下、シース領域という）にパーティクル１０４が発生し
ている（図１（ａ））。絶縁膜１０８を形成した後、高
周波電力を印加したまま、シリコンを含む第一のガスで
あるＳｉＨ₄等の供給のみを止め、シース領域１０６に
存在するパーティクル１０４を排出する（図１
（ｂ））。シリコンを含む第一のガスの供給を止めてい
るので、新たにパーティクルが発生することはないた
め、シース領域１０６に存在するパーティクル（絶縁膜
形成時に発生したパーティクル）を排出することが可能
である。その後、高周波電力の印加を止めることで、基
板上に落ちてくるパーティクル量を低減することが可能
となる（図１（ｃ））。

【００１８】[実施形態２]本発明の実施形態について図
１を用いて説明する。

【００１９】ＰＣＶＤ法にて絶縁膜を形成する手順は、
まず、高周波電源１０５を有する反応室内において、サ
セプタ１０２上に基板１０１を配置し、シリコンを含む
第一のガスであるＴＥＯＳとシリコンを含まない第二の
ガスであるＯ₂を供給し、高周波電力を印加してプラズ
マ１０３を発生させる。この時、シース領域１０６にパ
ーティクル１０４が発生している（図１（ａ））。絶縁
膜１０８を形成した後、高周波電力を印加したまま、シ
リコンを含む第一のガスであるＴＥＯＳの供給のみを止
め、シース領域１０６に存在するパーティクル１０４を
排出する（図１（ｂ））。シリコンを含む第一のガスの
供給を止めているので、新たにパーティクルが発生する
ことはないため、シース領域１０６に存在するパーティ
クル（絶縁膜形成時に発生したパーティクル）を排出す
ることが可能である。その後、高周波電力の印加を止め
ることで、基板上に落ちてくるパーティクル量を低減す
ることが可能となる（図１（ｃ））。

【００２０】

【実施例】［実施例１］本発明の実施例を図２〜図７に
より説明する。ここでは、同一基板上に画素部と、画素
部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦ
Ｔ及びｐチャネル型ＴＦＴ）を同時に作製する方法につ
いて詳細に説明する。

【００２１】基板２００は、ガラス基板、石英基板、セ
ラミック基板などを用いることができる。また、シリコ
ン基板、金属基板またはステンレス基板の表面に絶縁膜
を形成したものを用いてもよい。また、本実施例の処理
温度に耐えうる耐熱性を有するプラスチック基板を用い
てもよい。

【００２２】次いで、図２（Ａ）に示すように、基板２
００上に酸化シリコン膜、窒化シリコン膜または酸化窒
化シリコン膜などの絶縁膜から成る下地膜２０１を形成
する。本実施例では下地膜２０１として２層構造を用い
るが、絶縁膜の単層膜または２層以上積層させた構造を
用いてもよい。下地膜２０１の一層目としては、シリコ
ンを含む第一のガスとしてＳｉＨ₄、シリコンを含まな
い第二のガスとしてＮＨ₃またはＮ₂Ｏを用い、酸化窒化
シリコン膜２０１ａを５０〜１００ｎｍ形成し、続け
て、高周波電力を印加したままＳｉＨ₄の供給を止め、
ＮＨ₃及びＮ₂Ｏガスでプラズマ処理を行う。次いで、下
地膜２０１のニ層目としては、シリコンを含む第一のガ
スとしてＳｉＨ₄、シリコンを含まない第二のガスとし
てＮ₂Ｏを用い、酸化窒化シリコン膜２０１ｂを１００
〜１５０ｎｍの厚さに積層形成し、続けて、高周波電力
を印加したままＳｉＨ₄の供給を止め、Ｎ₂Ｏガスでプラ
ズマ処理を行う。この膜形成法により、下地膜上のゴミ
を低減することが出来る。

【００２３】次いで、下地膜２０１上に非晶質半導体膜
２０２を形成する。非晶質半導体膜は、３０〜６０ｎｍ
の厚さで形成する。非晶質半導体膜の材料に限定はない
が、好ましくはシリコンまたはシリコンゲルマニウム
（Ｓｉ_1-xＧｅ_x；ｘ＝０．００１〜０．０５）合金など
で形成するとよい。本実施例では、ＰＣＶＤ法により、
ＳｉＨ₄ガスを用いて、非晶質シリコン膜を形成する。

【００２４】本実施例では、非晶質シリコン膜形成にＳ
ｉＨ₄ガスのみを用いているが、ＳｉＨ₄ガスにシリコン
を含まない第二のガスとしてＨ₂やＡｒを同時に用いる
ことも可能である。その様な場合、非晶質シリコン膜形
成時にも、本発明を適用することが出来ることは勿論で
ある。

【００２５】また、下地膜と非晶質半導体膜とは同じ成
膜方法で形成可能であるため、下地２０１と非晶質半導
体膜２０２を連続形成することも可能である。

【００２６】次いで、非晶質半導体膜２０２に公知の結
晶化処理（レーザー結晶化法、熱結晶化法、またはニッ
ケルなどの触媒を用いた熱結晶化法等）を行って得られ
た結晶質半導体膜を所望の形状にパターニングする。本
実施例では、ニッケルを含有する溶液を非晶質シリコン
膜上に保持させた後、脱水素化（５００℃、１時間）続
けて熱結晶化（５５０℃、４時間）を行い、更に結晶化
を改善するためのレーザーアニール処理を行って、結晶
質シリコン膜を形成する。そして、この結晶質シリコン
膜にフォトリソグラフィ法を用いたパターニング処理を
行い、半導体層２０６〜２１０を形成する（図２
（Ａ））。

【００２７】そして、ｎチャネル型ＴＦＴのしきい値
（Ｖｔｈ）を制御するためにｐ型を付与する不純物元素
を添加する（図２（Ｂ））。半導体に対してｐ型を付与
する不純物元素には、ボロン（Ｂ）、アルミニウム（Ａ
ｌ）、ガリウム（Ｇａ）など周期律第１３族元素が知ら
れている。本実施例では、ボロン（Ｂ）を添加する。

【００２８】また、レーザー結晶化法で結晶質半導体膜
を作成する場合には、パルス発振型または連続発光型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放出されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いるとよ
い。結晶化の条件は、実施者が適宜選択すればよい。

【００２９】次いで、島状半導体層２０６〜２１０を覆
うゲート絶縁膜２１１を４０〜１５０ｎｍの厚さに形成
する。本実施例では、ゲート絶縁膜２１１は、シリコン
を含む第一のガスとしてＳｉＨ₄、シリコンを含まない
第二のガスとしてＮ₂Ｏを用い、ゲート絶縁膜２１１を
１００〜１２０ｎｍの厚さに形成し、続けて、高周波電
力を印加したままＳｉＨ₄の供給のみを止め、Ｎ₂Ｏガス
でプラズマ処理を１５秒行った。勿論、このゲート絶縁
膜は、シリコンを含む絶縁膜を単層または積層構造とし
て用いることができる。

【００３０】ここで、従来の膜形成法によるゲート絶縁
膜と本発明を用いた膜形成法によるゲート絶縁膜でＭＯ
Ｓを作成し、Ｊ−Ｅ測定（図１５）とＣ−Ｖ測定（図１
６）を行った結果を示す。Ｊ−Ｅ測定の結果を見ると、
従来の膜形成法では、絶縁耐圧不良やバラツキが見られ
たが、本発明を用いた膜形成法では、絶縁耐圧不良は見
られず、バラツキもほとんどなかった。また、Ｃ−Ｖ測
定の結果を見ると、従来の膜形成法と本発明を用いた膜
形成法では、大きな差は見られず、ゲート絶縁膜形成後
のプラズマ処理によって、ゲート絶縁膜の膜質が大きく
変わってしまうことがないことが確認できた。

【００３１】酸化シリコン膜を用いる場合には、ＰＣＶ
Ｄ法で、シリコンを含む第一のガスとしてＴＥＯＳ、シ
リコンを含まない第二のガスとしてＯ₂を用い、反応圧
力４０Ｐａ、基板温度３００〜４００℃とし、高周波
（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ
²で放電させて形成し、続けて、高周波電力を印加した
ままＴＥＯＳのみ供給を止め、Ｏ₂ガスでプラズマ処理
を行えばよい。このようにして作製される酸化シリコン
膜は、形成後４００〜５００℃の熱アニールによりゲー
ト絶縁膜として良好な特性を得ることができる。

【００３２】次いで、ゲート絶縁膜２１１上に膜厚２０
〜１００ｎｍの第１の導電膜（ＴａＮ）２１２と、膜厚
１００〜４００ｎｍの第２の導電膜（Ｗ）２１３とを積
層形成する。ゲート導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、
Ａｌ、Ｃｕから選ばれた元素、または当該元素を主成分
とする合金材料もしくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶シリ
コン膜に代表される半導体膜を用いてもよい。また、第
１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電
膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタ
ル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする
組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜
で形成し、第２の導電膜をＣｕ膜とする組み合わせとし
てもよい。

【００３３】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク２１４〜２１９を形成し、電極及び
配線を形成するための第１のエッチング処理を行う。本
実施例ではＩＣＰ（Inductively Coupled Plasma：誘導
結合型プラズマ）エッチング法を用い、エッチング用ガ
スにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量
比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力
でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入してプラズマを生成してエッチングを行
う。基板側（試料ステージ）にも１５０ＷのＲＦ（１
３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイ
アス電圧を印加する。この第１のエッチング条件により
Ｗ膜をエッチングして第１の導電層の端部をテーパー形
状とする。

【００３４】この後、レジストからなるマスク２１４〜
２１９を除去せずに第２のエッチング条件に変え、エッ
チング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス
流量比を３０／３０（ｓｃｃｍ）とし、１Ｐａの圧力で
コイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）
電力を投入してプラズマを生成して約３０秒程度のエッ
チングを行う。基板側（試料ステージ）にも２０ＷのＲ
Ｆ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自
己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した第
２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度に
エッチングされる。なお、ゲート絶縁膜上に残渣を残す
ことなくエッチングするためには、１０〜２０％程度の
割合でエッチング時間を増加させるとよい。

【００３５】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°となる。こうして、第
１のエッチング処理により第１の導電層と第２の導電層
から成る第１の形状の導電層２２１〜２２６（第１の導
電層２２１ａ〜２２６ａと第２の導電層２２１ｂ〜２２
６ｂ）を形成する。２２０はゲート絶縁膜であり、第１
の形状の導電層２２１〜２２６で覆われない領域は２０
〜５０ｎｍ程度エッチングされ薄くなった領域が形成さ
れる。

【００３６】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行い、半導体層にｎ型を付
与する不純物元素を添加する（図３（Ｃ））。ドーピン
グ処理はイオンドープ法、もしくはイオン注入法で行え
ばよい。イオンドープ法の条件はドーズ量を１×１０¹³
〜５×１０¹⁵ａｔｏｍｓ／ｃｍ²とし、加速電圧を６０
〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素
として１５族に属する元素、典型的にはリン（Ｐ）また
は砒素（Ａｓ）を用いる。この場合、導電層２２１〜２
２５がｎ型を付与する不純物元素に対するマスクとな
り、自己整合的に第１の不純物領域２２７〜２３１が形
成される。第１の不純物領域２２７〜２３１には１×１
０²⁰〜１×１０²¹ａｔｏｍｓ／ｃｍ³の濃度範囲でｎ型
を付与する不純物元素を添加する。

【００３７】次に、レジストからなるマスクを除去せず
に図４（Ａ）に示すように第２のエッチング処理を行
う。エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、
それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）
とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ
（１３．５６ＭＨｚ）電力を投入してプラズマを生成し
てエッチングを行う。基板側（試料ステージ）には２０
ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエ
ッチング処理に比べ低い自己バイアス電圧を印加する。
この第３のエッチング条件によりＷ膜をエッチングす
る。こうして、上記第３のエッチング条件によりＷ膜を
異方性エッチングして第２の形状の導電層２３３〜２３
８を形成する。

【００３８】次いで、レジストからなるマスクを除去せ
ずに図４（Ａ）に示すように第２のドーピング処理を行
う。この場合、第１のドーピング処理よりもドーズ量を
下げて高い加速電圧の条件としてｎ型を付与する不純物
元素をドーピングする。例えば、加速電圧を７０〜１２
０ｋｅＶ、本実施例では９０ｋｅＶの加速電圧とし、
３．５×１０¹²ａｔｏｍｓ／ｃｍ²のドーズ量で行い、
図３（Ｃ）で形成された第１の不純物領域より内側の半
導体層に新たな不純物領域を形成する。ドーピングは、
第２の形状の導電層２３３〜２３７を不純物元素に対す
るマスクとして用い、第２の導電層２３３ａ〜２３７ａ
の下部における半導体層にも不純物元素が添加されるよ
うにドーピングする。

【００３９】こうして、第２の導電層２３３ａ〜２３７
ａと重なる第２の不純物領域２３９〜２４３と、第１の
不純物領域２５０〜２５４とを形成する。ｎ型を付与す
る不純物元素は、第２の不純物領域で１×１０¹⁷〜１×
１０¹⁹ａｔｏｍｓ／ｃｍ³の濃度となるようにする。

【００４０】次いで、レジストからなるマスクを除去せ
ずに図４（Ｂ）に示すようにゲート絶縁膜のエッチング
を行う。ゲート絶縁膜エッチング中に第２の導電層２３
３ａ〜２３８ａも同時にエッチングされ、第３の形状の
導電層２４４〜２４９が形成される。これにより、第２
の不純物領域を、第２の導電層２４４ａ〜２４８ａと重
なる領域と重ならない領域に区別することができる。

【００４１】そして、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク２５５〜２５７を
形成して図４（Ｃ）に示すように、第３のドーピング処
理を行う。この第３のドーピング処理により、ｐチャネ
ル型ＴＦＴの活性層となる半導体層に一導電型とは逆の
導電型を付与する不純物元素が添加された第４の不純物
領域２５８〜２６３を形成する。第３の形状の導電層２
４５、２４８を不純物元素に対するマスクとして用い、
ｐ型を付与する不純物元素を添加して自己整合的に第４
の不純物領域を形成する。本実施例では、不純物領域２
５８〜２６３はジボラン（Ｂ₂Ｈ₆）を用いたイオンドー
プ法で形成する。この第３のドーピング処理の際には、
ｎチャネル型ＴＦＴを形成する半導体層はレジストから
なるマスク２５５〜２５７で覆われている。第１のドー
ピング処理及び第２のドーピング処理によって、不純物
領域２５８〜２６３にはそれぞれ異なる濃度でリンが添
加されているが、そのいずれの領域においてもｐ型を付
与する不純物元素の濃度を２×１０²⁰〜２×１０²¹ａｔ
ｏｍｓ／ｃｍ³となるようにドーピング処理することに
より、ｐチャネル型ＴＦＴのソース領域およびドレイン
領域として機能するために何ら問題は生じない。

【００４２】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。半導体層と重なる第３の形状の
導電層２４４〜２４８がゲート電極として機能する。ま
た、２４９はソース配線、２４８は保持容量を形成する
ための第２の電極として機能する。

【００４３】次いで、レジストからなるマスク２５５〜
２５７を除去し、全面を覆う第１の層間絶縁膜２６４を
形成する（図５（Ａ））。この第１の層間絶縁膜２６４
としては、ＰＣＶＤ法またはスパッタ法を用い、厚さを
１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成
する。本実施例では、ＰＣＶＤ法によりシリコンを含む
第一のガスとしてＳｉＨ₄、シリコンを含まない第二の
ガスとしてＮ₂Ｏを用い、膜厚１５０ｎｍの酸化窒化シ
リコン膜を形成し、続けて、高周波電力を印加したまま
ＳｉＨ₄の供給を止め、Ｎ₂Ｏガスでプラズマ処理を行
う。勿論、第１の層間絶縁膜２６４は酸化窒化シリコン
膜に限定されるものでなく、他のシリコンを含む絶縁膜
を単層または積層構造として用いてもよい。

【００４４】次いで、図５（Ａ）に示すように、それぞ
れの半導体層に添加された不純物元素を活性化処理する
工程を行う。この活性化工程はファーネスアニール炉を
用いる熱アニール法で行う。熱アニール法としては、酸
素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の
窒素雰囲気中で４００〜７００℃、代表的には５００〜
５５０℃で行えばよい。なお、熱アニール法の他に、レ
ーザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）を適用することができる。

【００４５】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域２５０〜２５４、２５８、２
６１にゲッタリングされ、主にチャネル形成領域となる
半導体層中のニッケル濃度が低減される。このようにし
て作製したチャネル形成領域を有するＴＦＴはオフ電流
値が下がり、結晶性が良いことから高い電界効果移動度
が得られ、良好な特性を達成することができる。

【００４６】また、第１の層間絶縁膜２６４を形成する
前に活性化処理を行ってもよい。ただし、２４４〜２４
８に用いた配線材料が熱に弱い場合には、本実施例のよ
うに配線等を保護するため層間絶縁膜（シリコンを主成
分とする絶縁膜、例えば窒化シリコン膜）を形成した後
で活性化処理を行うことが好ましい。

【００４７】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜５５０℃で１〜１２時間の熱処理を行
い、半導体層を水素化する工程を行う。この工程は熱的
に励起された水素により半導体層のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行ってもよい。

【００４８】また、活性化処理としてレーザーアニール
法を用いる場合には、上記水素化を行った後、エキシマ
レーザーやＹＡＧレーザー等のレーザー光を照射するこ
とが望ましい。

【００４９】次いで、第１の層間絶縁膜２６４上に有機
絶縁物材料から成る第２の層間絶縁膜２６５を形成す
る。次いで、ソース配線２４９に達するコンタクトホー
ルと各不純物領域２５０、２５２、２５３、２５８、２
６１に達するコンタクトホールを形成するためのパター
ニングを行う。

【００５０】そして、駆動回路３０６において、第１の
不純物領域または第４の不純物領域とそれぞれ電気的に
接続する配線２６６〜２７１を形成する。なお、これら
の配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの
合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニ
ングして形成する。

【００５１】また、画素部３０７においては、画素電極
２７４、ゲート導電膜２７３、接続電極２７２を形成す
る（図５（Ｂ））。この接続電極２７２によりソース配
線２４８は、画素ＴＦＴ３０４と電気的な接続が形成さ
れる。また、ゲート導電膜２７３は、第１の電極（第３
の形状の導電層２４７）と電気的な接続が形成される。
また、画素電極２７４は、画素ＴＦＴのドレイン領域と
電気的な接続が形成され、さらに保持容量を形成する一
方の電極として機能する半導体層と電気的な接続が形成
される。また、画素電極２７４としては、ＡｌまたはＡ
ｇを主成分とする膜、またはそれらの積層膜等、反射性
の優れた材料を用いることが望ましい。

【００５２】以上の様にして、ｎチャネル型ＴＦＴ３０
１、ｐチャネル型ＴＦＴ３０２、ｎチャネル型ＴＦＴ３
０３を有する駆動回路３０６と、画素ＴＦＴ３０４、保
持容量３０５とを有する画素部３０７を銅一基板上に形
成することができる。本明細書中ではこのような基板を
便宜上アクティブマトリクス基板と呼ぶ。

【００５３】駆動回路３０６のｎチャネル型ＴＦＴ３０
１はチャネル形成領域２７５、ゲート電極を形成する第
３の形状の導電層２４４と重なる第３の不純物領域２３
９ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される
第２の不純物領域２３９ａ（ＬＤＤ領域）とソース領域
またはドレイン領域として機能する第１の不純物領域２
５０を有している。ｐチャネル型ＴＦＴ３０２にはチャ
ネル形成領域２７６、ゲート電極を形成する第３の形状
の導電層２４５と重なる第４の不純物領域２６０、ゲー
ト電極の外側に形成される第４の不純物領域２５９、ソ
ース領域またはドレイン領域として機能する第４の不純
物領域２５８を有している。ｎチャネル型ＴＦＴ３０３
にはチャネル形成領域２７７、ゲート電極を形成する第
３の形状の導電層２４６と重なる第３の不純物領域２４
１ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される
第２の不純物領域２４２ａ（ＬＤＤ領域）とソース領域
またはドレイン領域として機能する第１の不純物領域２
５２を有している。

【００５４】画素部の画素ＴＦＴ３０４にはチャネル形
成領域２７８、ゲート電極を形成する第３の形状の導電
層２４７と重なる第３の不純物領域２４２ｂ（ＧＯＬＤ
領域）、ゲート電極の外側に形成される第２の不純物領
域２４２ａ（ＬＤＤ領域）とソース領域またはドレイン
領域として機能する第１の不純物領域２５３を有してい
る。また、保持容量３０５の一方の電極として機能する
半導体層２６１〜２６３には第４の不純物領域と同じ濃
度で、それぞれｐ型を付与する不純物元素が添加されて
いる。保持容量３０５は、絶縁膜（ゲート絶縁膜と同一
膜）を誘電体として、第２の電極２４８と、半導体層２
６１〜２６３とで形成している。

【００５５】本実施例で作製するアクティブマトリクス
基板の画素部の上面図を図６に示す。なお、図２〜図６
に対応する部分には同じ符号を用いている。図６中の鎖
線Ａ−Ａ’は図５中の鎖線Ａ―Ａ’で切断した断面図に
対応している。また、図６中の鎖線Ｂ−Ｂ’は図５中の
鎖線Ｂ―Ｂ’で切断した断面図に対応している。

【００５６】このように、本実施例の画素構造を有する
アクティブマトリクス基板は、一部がゲート電極の機能
を果たす第１の電極２４７とゲート導電膜２７３とを異
なる層に形成し、ゲート導電膜２７３で半導体層を遮光
することを特徴としている。

【００５７】また、本実施例の画素構造は、ブラックマ
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。

【００５８】また、本実施例の画素電極の表面を公知の
方法、例えばサンドブラスト法やエッチング法等により
凹凸化させて、鏡面反射を防ぎ、反射光を散乱させるこ
とによって白色度を増加させることが望ましい。

【００５９】図７には透過型の液晶表示装置に適したア
クティブマトリクス基板の断面図を示す。第２の層間膜
形成までは、上記の反射型のものと同じである。第２の
層間膜上に透明導電膜を形成する。そして、透明導電膜
層２８２を形成するためにパターニングを行う。透明導
電膜としては酸化インジウムと酸化スズとの化合物や酸
化インジウムと酸化亜鉛との化合物を用いることができ
る。

【００６０】そして、駆動回路３０６において第１の不
純物領域または第４の不純物領域とそれぞれで電気的に
接続する配線２６６〜２７７を形成する。なお、これら
の配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの
合金（ＡｌとＴｉとの合金膜）との積層膜をパターニン
グして形成する。また、画素部３０７においては、画素
電極２８３、２８４、ゲート導電膜２７３、接続電極２
７２を形成する。このように、マスク枚数を１枚増やし
て透過型の液晶表示装置に適したアクティブマトリクス
基板を作製することができる。

【００６１】［実施例２］本実施例では、実施例１で作
製したアクティブマトリクス基板から、アクティブマト
リクス型液晶表示装置を作製する工程を以下に説明す
る。説明には図８を用いる。

【００６２】まず、実施例１に従い、図５（Ｂ）の状態
のアクティブマトリクス基板を得た後、図５（Ｂ）のア
クティブマトリクス基板上に配向膜８０１を形成しラビ
ング処理を行う。なお、本実施例では配向膜８０１を形
成する前に、アクリル樹脂膜等の有機樹脂膜をパターニ
ングすることによって基板間隔を保持するための柱状の
スペーサ８０６を所望の位置に形成した。また、柱状の
スペーサに代えて、球状のスペーサを基板全面に散布し
てもよい。

【００６３】次いで、対向基板８０３上に着色層８０
４、８０５、平坦化膜８０７を形成する。赤色の着色層
８０４と青色の着色層８０５とを一部重ねて、第２遮光
部を形成する。なお、図８では図示しないが、赤色の着
色層と緑色の着色層とを一部重ねて、第１遮光部を形成
する。

【００６４】次いで、対向電極８１０を画素部に形成
し、対向基板の全面に配向膜８０８を形成し、ラビング
処理を施した。

【００６５】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール剤８０２
で貼り合わせる。シール剤８０２にはフィラーが混入さ
れていて、このフィラーと柱状スペーサ８０６によって
均一な間隔を持って２枚の基板が貼り合わせられる。そ
の後、両基板の間に液晶材料を注入し、封止剤（図示せ
ず）によって完全に封止する。液晶材料には公知の液晶
材料を用いればよい。このようにして図８に示すアクテ
ィブマトリクス型液晶表示装置が完成する。

【００６６】本実施例では、実施例１に示す基板を用い
ている。従って、実施例１の画素部の上面図を示す図６
では、少なくともゲート配線２７３と画素電極２７４、
２８１の間隙と、ゲート配線２７３と接続電極２７２の
間隙と、接続電極２７２と画素電極２７４の間隙を遮光
する必要がある。本実施例では、それらの遮光すべき位
置に第１遮光部と第２遮光部が重なるように対向基板を
貼り合わせた。

【００６７】［実施例３］本実施例では同一基板上に画
素部と、画素部の周辺に駆動回路を形成するＴＦＴ（ｎ
チャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作
製する方法について図９〜図１１を用いて説明する。

【００６８】まず、図９（Ａ）に示すように、コーニン
グ社の＃７０５９ガラスや＃１７３７ガラスなどに代表
されるバリウムホウケイ酸ガラス、またはアルミノホウ
ケイ酸ガラスなどのガラスからなる基板９０１上に、好
適には、モリブデン（Ｍｏ）、タングステン（Ｗ）、タ
ンタル（Ｔａ）から選ばれた一種または複数種を成分と
する導電膜からゲート電極９０２〜９０４、ソース配線
９０６、９０７、画素部の保持容量を形成するための容
量配線９０５を形成する。例えば、低抵抗化と耐熱性の
観点からはＭｏとＷの合金は適している。また、アルミ
ニウムを用い、表面を酸化処理してゲート電極を形成し
てもよい。

【００６９】第１のフォトマスクにより作製されるゲー
ト電極は、その厚さを２００〜４００ｎｍ、好ましくは
２５０ｎｍの厚さで形成し、その上層に形成する被膜の
被覆性（ステップカバレージ）を向上させるために、端
部をテーパー形状となるように形成する。テーパー部の
角度は５〜３０度、好ましくは１５〜２５度で形成す
る。テーパー部はドライエッチング法で形成され、エッ
チングガスと基板側に印加するバイアス電圧により、そ
の角度を制御する。

【００７０】次いで、図９（Ｂ）で示すように、ゲート
電極９０２〜９０４、ソース配線９０６、９０７、画素
部の保持容量を形成するための容量配線９０５を覆う第
１の絶縁層９０８を形成する。第１の絶縁層９０８はＰ
ＣＶＤ法またはスパッタ法を用い、その厚さを４０〜２
００ｎｍとしてシリコンを含む絶縁膜で形成する。例え
ば、５０ｎｍの厚さの窒化シリコン膜９０８ａと、１２
０ｎｍの厚さの酸化シリコン膜９０８ｂから第１の絶縁
層９０８を形成する。ＰＣＶＤ法で形成する場合、第１
のガスであるＳｉＨ₄、第２のガスであるＮ₂Ｏ及びＮＨ
₃を用いて酸化窒化シリコン膜を形成し、続けて、高周
波電力を印加したまま、第１のガスであるＳｉＨ₄の供
給を止め、Ｎ₂Ｏ及びＮＨ₃でプラズマ処理を行う。

【００７１】第１の絶縁層９０８は、その上層に半導体
層を形成して、ゲート絶縁膜として用いるものである
が、基板９０１からアルカリ金属などの不純物が半導体
層に拡散するのを防ぐブロッキング層としての機能も有
している。

【００７２】第１の絶縁層９０８上に結晶質半導体膜９
０９を３０〜１００ｎｍ、好ましくは４０〜６０ｎｍの
厚さで形成する。結晶質半導体膜の材料に限定はない
が、代表的にはシリコンまたはシリコンゲルマニウム
（Ｓｉ_xＧｅ_1-x；ｘ＝０．０１〜１０原子％）合金など
で形成するとよい。結晶質半導体膜を得る方法は、実施
例１を参考にすればよい。

【００７３】多結晶半導体から成る半導体層９０９は、
第２のフォトマスクを用いて所定のパターンに形成す
る。図９（Ｃ）は島状に分割された半導体層９１０〜９
１３を示す。半導体層９１０〜９１２は、ゲート電極９
０２、９０４と一部が重なるように形成する。

【００７４】その後、分割された半導体層９１０〜９１
３上に酸化シリコンまたは窒化シリコンから成る絶縁膜
を１００〜２００ｎｍの厚さに形成する。図９（Ｄ）
は、ゲート電極をマスクとする裏面からの露光プロセス
により、自己整合的にチャネル保護膜とする第３の絶縁
層９１４〜９１８を半導体層９１０〜９１２上に形成す
る。

【００７５】そして、ｎチャネル型ＴＦＴのＬＤＤ領域
を形成するための第１のドーピング工程を行う。ドーピ
ングの方法はイオンドープ法もしくはイオン注入法で行
えばよい。ｎ型の不純物（ドナー）としてリン（Ｐ）を
添加し、第３の絶縁層９１５〜９１８をマスクとして形
成される第１の不純物領域９１９〜９２２を形成する。
この領域のドナー濃度は１×１０¹⁶〜２×１０¹⁷／ｃｍ
³の濃度とする。

【００７６】第２のドーピング工程はｎチャネル型ＴＦ
Ｔのソース領域及びドレイン領域を形成する工程であ
り、図１０（Ａ）で示すように第３のフォトマスクを用
いて、レジストによるマスク９２３〜９２５を形成す
る。マスク９２４、９２５はｎチャネル型ＴＦＴのＬＤ
Ｄ領域を覆って形成され、第２の不純物領域９２６〜９
２８には１×１０²⁰〜１×１０²¹／ｃｍ³の濃度範囲で
ドナー不純物を添加する。

【００７７】この第２のドーピング工程に前後して、マ
スク９２３〜９２５が形成された状態でフッ酸によるエ
ッチング処理を行い、第３の絶縁層９１４、９１８を除
去しておくと好ましい。

【００７８】ｐチャネル型ＴＦＴのソース領域及びドレ
イン領域は、図１０（Ｂ）に示すように第３のドーピン
グ処理により行い、イオンドープ法やイオン注入法でｐ
型の不純物（アクセプタ）を添加して第３の不純物領域
９３０、９３１を形成する。この領域のｐ型の不純物濃
度は２×１０²⁰〜２×１０²¹／ｃｍ³となるようにす
る。この工程において、半導体層９１３にもｐ型の不純
物を添加しておく。

【００７９】次に、図１０（Ｃ）に示すように、半導体
層上に第２の絶縁層を形成する。好適には、第２の絶縁
層を複数の絶縁膜で形成する。半導体層上に形成する第
２の絶縁層の第１層目９３２は水素を含有する窒化シリ
コン膜または窒化酸化シリコン膜から成る無機絶縁物
で、ＰＣＶＤ法により形成する場合、シリコンを含む第
一のガスとしてＳｉＨ₄、シリコンを含まない第二のガ
スとしてＮＨ₃、Ｈ₂またはＮ₂Ｏを用い、５０〜２００
ｎｍの厚さに形成し、続けて、高周波電力を印加したま
まＳｉＨ₄の供給を止め、ＮＨ₃、Ｈ₂またはＮ₂Ｏガスで
プラズマ処理を行う。その後、それぞれの半導体層に添
加された不純物を活性化する工程を行う。この工程はフ
ァーネスアニール炉を用いる熱アニール法で行う。その
他に、レーザーアニール法、またはラピッドサーマルア
ニール法（ＲＴＡ法）を適用することができる。熱アニ
ール法は窒素雰囲気中で４００〜６００℃、代表的には
４５０〜５００℃で行１〜４時間の熱処理を行う。

【００８０】この熱処理により、不純物元素の活性化と
同時に第２の絶縁層の第１層目９３２の窒化シリコン膜
または窒化酸化シリコン膜の水素が放出され、半導体層
の水素化を行うことができる。この工程は水素により半
導体層のダングリングボンドを終端する工程である。水
素化をより効率よく行う手段として、第２の絶縁層の第
１層９３２を形成する前にプラズマ水素化（プラズマに
より励起された水素を用いる）を行ってもよい。

【００８１】図１１（Ａ）で示す第２の絶縁層の第２層
目９３３は、ポリイミド、アクリルなどの有機絶縁物材
料で形成し表面を平坦化する。勿論、ＰＣＶＤ法でＴＥ
ＯＳを用いて形成される酸化シリコン膜を適用してもよ
いが、平坦性を高める観点からは有機物材料を用いるこ
とが望ましい。

【００８２】次いで、第５のフォトマスクを用いてコン
タクトホールを形成する。そして、第６のフォトマスク
を用いてアルミニウム（Ａｌ）、チタン（Ｔｉ）、タン
タル（Ｔａ）などを用いて、駆動回路１００５において
接続電極９３４及びソースまたはドレイン配線９３５〜
９３７を形成する。また、画素部１００６において、画
素電極９４０、ゲート配線９３９、接続電極９３８を形
成する。

【００８３】こうして、同一の基板上にｐチャネル型Ｔ
ＦＴ１００１とｎチャネル型ＴＦＴ１００２を有する駆
動回路１００５と、画素ＴＦＴ１００３と保持容量１０
０４を有する画素部１００６が形成される。駆動回路１
００５のｐチャネル型ＴＦＴ１００１には、チャネル形
成領域１００７、第３の不純物領域から成るソースまた
はドレイン領域１００８が形成されている。ｎチャネル
型ＴＦＴ１００２には、チャネル形成領域１００９、第
１の不純物領域から成るＬＤＤ領域１０１０、第２の不
純物領域から成るソースまたはドレイン領域１０１１が
形成されている。画素部１００６の画素ＴＦＴ１００３
は、マルチゲート構造であり、チャネル形成領域１０１
２、ＬＤＤ領域１０１３、ソースまたはドレイン領域１
０１４、１０１６が形成される。ＬＤＤ領域の間に位置
する第２の不純物領域は、オフ電流を低減するために有
用である。保持容量１００４は、容量配線９０５と半導
体層９１３とその間に形成される第１の絶縁層とから形
成されている。

【００８４】画素部１００６においては、接続電極９３
８によりソース配線９０７は、画素ＴＦＴ１００３のソ
ースまたはドレイン領域１０１４と電気的な接続が形成
される。また、ゲート配線９３９は、第１の電極と電気
的な接続が形成される。また、画素電極９４０は、画素
ＴＦＴ１００３のソースまたはドレイン領域１０１６及
び保持容量１００４の半導体層９１３と接続している。

【００８５】図１１（Ｂ）はゲート電極９０４とゲート
配線９３９のコンタクト部を説明する図である。ゲート
電極９０４は隣接する画素の保持容量の一方の電極を兼
ね、画素電極９４５と接続する半導体層９４４と重なる
部分で容量を形成している。また、図１１（Ｃ）はソー
ス配線９０７と画素電極９４０及び隣接する画素電極９
４６との配置関係を示し、画素電極の端部をソース配線
９０７上に設け、重なり部を形成することにより、迷光
を遮り遮光性を高めている。なお、本明細書中ではこの
ような基板を便宜上アクティブマトリクス基板と呼ぶ。

【００８６】図１１に示した画素構造は、反射型の液晶
表示装置に適したのものであるが、実施例１と同様に、
透明導電膜を用いることで、透過型の液晶表示装置に適
した画素構造を持つものも作製できる。

【００８７】［実施例４］本発明を実施して形成された
ＴＦＴは様々な電気光学装置（代表的にはアクティブマ
トリクス型液晶ディスプレイ等）に用いることができ
る。即ち、それら電気光学装置や半導体回路を部品とし
て組み込んだ電子機器全てに本発明を実施できる。

【００８８】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末機器（モバイル
コンピュータ、携帯電話または電子書籍等）などが挙げ
られる。それらの一例を図１２、図１３及び図１４に示
す。

【００８９】図１２（Ａ）はパーソナルコンピュータで
あり、本体１２０１、画像入力部１２０２、表示部１２
０３、キーボード１２０４等を含む。本発明を画像入力
部１２０２、表示部１２０３やその他の信号制御回路に
適用することができる。

【００９０】図１２（Ｂ）はビデオカメラであり、本体
１２０５、表示部１２０６、音声入力部１２０７、操作
スイッチ１２０８、バッテリー１２０９、受像部１２１
０等を含む。本発明を表示部１２０６やその他の信号制
御回路に適用することができる。

【００９１】図１２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体１２１１、カメラ部
１２１２、受像部１２１３、操作スイッチ１２１４、表
示部１２１５等を含む。本発明は表示部１２１５やその
他の信号制御回路に適用できる。

【００９２】図１２（Ｄ）はゴーグル型ディスプレイで
あり、本体１２１６、表示部１２１７、アーム部１２１
８等を含む。本発明は表示部１２１７やその他の信号制
御回路に適用することができる。

【００９３】図１２（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体１２１９、表示部１２２０、スピーカー部１２
２１、記録媒体１２２２、操作スイッチ１２２３等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Di
gital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映
画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部１２２０やその他の信号制御回路に適用
することができる。

【００９４】図１２（Ｆ）はデジタルカメラであり、本
体１２２４、表示部１２２５、接眼部１２２６、操作ス
イッチ１２２７、受像部（図示しない）等を含む。本発
明を表示部１２２５やその他の信号制御回路に適用する
ことができる。

【００９５】図１３（Ａ）はフロント型プロジェクター
であり、投射装置１３０１、スクリーン１３０２等を含
む。本発明は投射装置１３０１の一部を構成する液晶表
示装置１３１４やその他の信号制御回路に適用すること
ができる。

【００９６】図１３（Ｂ）はリア型プロジェクターであ
り、本体１３０３、投射装置１３０４、ミラー１３０
５、スクリーン１３０６等を含む。本発明は投射装置１
３０４の一部を構成する液晶表示装置１３１４やその他
の信号制御回路に適用することができる。

【００９７】なお、図１３（Ｃ）は、図１３（Ａ）及び
図１３（Ｂ）中における投射装置１３０１、１３０４の
構造の一例を示した図である。投射装置１３０１、１３
０４は、光源光学系１３０７、ミラー１３０８、１３１
０〜１３１２、ダイクロイックミラー１３０９、プリズ
ム１３１３、液晶表示装置１３１４、位相差板１３１
５、投射光学系１３１６で構成される。投射光学系１３
１６は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１３（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【００９８】また、図１３（Ｄ）は、図１３（Ｃ）中に
おける光源光学系１３０７の構造の一例を示した図であ
る。本実施例では、光源光学系１３０７は、リフレクタ
ー１３１８、光源１３１９、レンズアレイ１３２０、１
３２１、偏光変換素子１３２２、集光レンズ１３２３で
構成される。なお、図１３（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【００９９】ただし、図１３に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置の適用例は図示していな
い。

【０１００】図１４（Ａ）は携帯電話であり、表示用パ
ネル１４０１、操作用パネル１４０２、接続部１４０
３、センサー内蔵ディスプレイ１４０４、音声出力部１
４０５、操作キー１４０６、電源スイッチ１４０７、音
声入力部１４０８、アンテナ１４０９等を含む。本発明
をセンサー内蔵ディスプレイ１４０４、音声出力部１４
０５、音声入力部１４０８やその他の信号制御回路に適
用することができる。

【０１０１】図１４（Ｂ）は携帯書籍（電子書籍）であ
り、本体１４１１、表示部１４１２、記憶媒体１４１
３、操作スイッチ１４１４、アンテナ１４１５等を含
む。本発明は表示部１４１２、記憶媒体１４１３やその
他の信号回路に適用することができる。

【０１０２】図１４（Ｃ）はディスプレイであり、本体
１４１６、支持台１４１７、表示部１４１８等を含む。
本発明は表示部１４１８に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１０３】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。

【０１０４】

【発明の効果】本発明により、ＰＣＶＤ法による薄膜形
成時に発生するパーティクルを取り除くことが出来るた
め、パーティクルによる絶縁膜の絶縁耐圧不良（リー
ク）や特性のバラツキを抑えることが可能となる。すな
わち、本発明により、より特性の良いＴＦＴを作成する
ことが可能となる。

【図面の簡単な説明】

【図１】本実施形態の概念図。

【図２】本実施例１のＴＦＴの断面図。

【図３】本実施例１のＴＦＴの断面図。

【図４】本実施例１のＴＦＴの断面図。

【図５】本実施例１のＴＦＴの断面図。

【図６】本実施例１のＴＦＴの断面図。

【図７】本実施例１のＴＦＴの断面図。

【図８】本実施例２のＴＦＴの断面図。

【図９】本実施例３のＴＦＴの断面図。

【図１０】本実施例３のＴＦＴの断面図。

【図１１】本実施例３のＴＦＴの断面図。

【図１２】本実施例４のいろいろな半導体装置を示す
図。

【図１３】本実施例４のいろいろな半導体装置を示す
図。

【図１４】本実施例４のいろいろな半導体装置を示す
図。

【図１５】本発明の一例を示す図。

【図１６】本発明の一例を示す図。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4K030 AA06 AA09 AA13 AA14 BA40 BA44 DA06 FA03 JA16 LA18 5F045 AA08 AB32 AC01 AC11 AC15 AC16 AD07 AD08 AE19 AF07 BB15 BB16 CA15 EH19 5F058 BA01 BC02 BF07 BF23 BF25 BF29 BH16 BJ10

Claims

【特許請求の範囲】

【請求項１】減圧状態を保持可能な反応室内に、シリコ
ンを含む第一のガスと、シリコンを含まない第二のガス
と、を供給し、第１の電力で放電を発生させ、基板上に
薄膜を形成する第１の処理と、前記シリコンを含む第一
のガスの供給を止め、前記シリコンを含まない第二のガ
スのみ供給を続け、放電を維持したまま第２の電力を印
加する第２の処理とを有することを特徴とする半導体装
置の作製方法。
【請求項２】減圧状態を保持可能な反応室内に、シリコ
ンを含む第一のガスと、シリコンを含まない第二のガス
と、を供給し、第１の電力で放電を発生させ、基板上に
薄膜を形成する第１の処理と、前記シリコンを含む第一
のガスの供給を止め、前記シリコンを含まない第二のガ
スのみ供給を続け、放電を維持したまま第２の電力を印
加して反応室内に存在するパーティクルを排出する第２
の処理とを有することを特徴とする半導体装置の作製方
法。
【請求項３】減圧状態を保持可能な反応室内に、シリコ
ンを含む第一のガスと、シリコンを含まない第二のガス
と、を供給し、一定の圧力を保持した状態で第１の電力
で放電を発生させ、基板上に薄膜を形成する第１の処理
と、前記シリコンを含む第一のガスの供給を止め、前記
シリコンを含まない第二のガスのみ供給を続け、放電を
維持したまま前記第１の処理とは異なる圧力条件下にて
前記シリコンを含まない第二のガスのみに第２の電力を
印加する第２の処理とを有することを特徴とする半導体
装置の作製方法。
【請求項４】減圧状態を保持可能な反応室内に、シリコ
ンを含む第一のガスと、シリコンを含まない第二のガス
と、を供給し、一定の圧力を保持した状態で第１の電力
で放電を発生させ、基板上に薄膜を形成する第１の処理
と、前記シリコンを含む第一のガスの供給を止め、前記
シリコンを含まない第二のガスのみ供給を続け、放電を
維持したまま前記第１の処理とは異なる圧力条件下に
て、第２の電力を印加して反応室内に存在するパーティ
クルを排出する第２の処理とを有することを特徴とする
半導体装置の作製方法。
【請求項５】請求項１乃至請求項４において、前記シリ
コンを含む第一のガスは、ＳｉＨ₄、Ｓｉ₂Ｈ₆、またはS
i(OC₂H₅)₄から選ばれた一種類を含むことを特徴とする
半導体装置の作製方法。
【請求項６】請求項１乃至請求項４において、前記シリ
コンを含まない第二のガスは、Ｎ₂Ｏ、ＮＨ₃、Ｎ₂、
Ｈ₂、Ａｒ、またはＯ₂から選ばれた一種類を含むことを
特徴とする半導体装置の作製方法。
【請求項７】請求項１乃至請求項４において、前記第２
の電力は、前記第１の電力と同じ電力、または前記第１
の電力よりも低い電力を印加することを特徴とする半導
体装置の作製方法。