JPH04346419A - 堆積膜の形成方法 - Google Patents
堆積膜の形成方法Info
- Publication number
- JPH04346419A JPH04346419A JP3148130A JP14813091A JPH04346419A JP H04346419 A JPH04346419 A JP H04346419A JP 3148130 A JP3148130 A JP 3148130A JP 14813091 A JP14813091 A JP 14813091A JP H04346419 A JPH04346419 A JP H04346419A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- layer
- substrate
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000008021 deposition Effects 0.000 title claims description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 229910052786 argon Inorganic materials 0.000 claims abstract description 3
- 229910052734 helium Inorganic materials 0.000 claims abstract description 3
- 229910052743 krypton Inorganic materials 0.000 claims abstract description 3
- 229910052754 neon Inorganic materials 0.000 claims abstract description 3
- 229910052724 xenon Inorganic materials 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 45
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 25
- 230000008569 process Effects 0.000 abstract description 14
- 239000010408 film Substances 0.000 description 145
- 239000007789 gas Substances 0.000 description 145
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 30
- 239000001257 hydrogen Substances 0.000 description 29
- 229910052739 hydrogen Inorganic materials 0.000 description 29
- 230000015572 biosynthetic process Effects 0.000 description 21
- 238000006243 chemical reaction Methods 0.000 description 20
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 17
- 230000007704 transition Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 229910007264 Si2H6 Inorganic materials 0.000 description 10
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 9
- 230000008025 crystallization Effects 0.000 description 9
- 230000005669 field effect Effects 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000001069 Raman spectroscopy Methods 0.000 description 3
- 238000001237 Raman spectrum Methods 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000013081 microcrystal Substances 0.000 description 3
- 238000001782 photodegradation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 108091008695 photoreceptors Proteins 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000862 absorption spectrum Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は堆積膜の形成方法に関し
、特に、大面積のアモルファスシリコンデバイスを製造
するための堆積膜の形成方法に関するものである。
、特に、大面積のアモルファスシリコンデバイスを製造
するための堆積膜の形成方法に関するものである。
【０００２】
【従来の技術】従来、アモルファスシリコン（以下ａ−
Ｓｉと略記）デバイスの堆積膜であるａ−Ｓｉ層の製造
方法としてはＳｉＨ４ 又はＳｉ２Ｈ６を成膜ガスとす
るＲＦプラズマＣＶＤ法（いわゆるＧＤ法）やマイクロ
波プラズマＣＶＤ法、あるいは水素ガス存在下でＳｉタ
ーゲットによりＡｒプラズマ中で行なう反応性スパッタ
リング法などが用いられて来た。実験的にはこの他にも
光ＣＶＤ法、ＥＣＲＣＶＤ法、水素原子存在下でのＳｉ
の真空蒸着法、などの報告があり、Ｓｉ２Ｈ６などによ
る熱ＣＶＤ法での成膜例もある。これらの方法により得
られるａ−Ｓｉ膜はほとんど水素を１０％又はそれ以上
含むいわゆる水素化ａ−Ｓｉであり、ａ−Ｓｉデバイス
に利用出来る電子材料としての特性を示すものはすべて
１０％又はそれ以上の水素を含む。このようなａ−Ｓｉ
の製法として最も普及しているのはプラズマＣＶＤ法で
、多くの場合ＳｉＨ４ 又はＳｉ２Ｈ６ ガスを用い、
必要に応じて水素ガスで希釈して１３．５６ＭＨｚ又は
２．５４ＧＨｚの高周波でプラズマを発生させ、プラズ
マにより成膜ガスを分解して反応性のある活性種を作り
、基板上にａ−Ｓｉ膜を堆積させている。成膜ガス中に
ＰＨ３、Ｂ２Ｈ６、ＢＦ３などのドーピングガスを混ぜ
ればｎ型又はｐ型のａ−Ｓｉ膜が形成されるので、これ
を利用して様々なａ−Ｓｉデバイスがつくられて来た。 ａ−Ｓｉの場合には単結晶Ｓｉと違って低温基板やガラ
ス基板の上にも成膜出来、大面積化も容易なだけでなく
光吸収が結晶よりも強い事、特性が等方的で方向性を持
たない事、多結晶の様な結晶粒界がない事などにより、
結晶とは異なる利用分野が開けた。さらにアモルファス
層の中に微小な結晶を含むものも含めてプラズマＣＶＤ
法でつくる事が出来るため、必要に応じて微小な結晶の
割合を選択して様々に利用されて来た。主なａ−Ｓｉデ
バイスとしては太陽電池、ラインセンサーやエリアセン
サーなどのイメージセンサー、液晶ディスプレー駆動や
光センサーのスイッチングに使われるＴＦＴ又はＴＦＴ
アレイあるいはマトリックス、電子写真感光体などが上
げられる。単一の光センサーなどの例はあるが、ａ−Ｓ
ｉデバイスの中心はやはりその特性を生かした上記の大
面積デバイスである。
Ｓｉと略記）デバイスの堆積膜であるａ−Ｓｉ層の製造
方法としてはＳｉＨ４ 又はＳｉ２Ｈ６を成膜ガスとす
るＲＦプラズマＣＶＤ法（いわゆるＧＤ法）やマイクロ
波プラズマＣＶＤ法、あるいは水素ガス存在下でＳｉタ
ーゲットによりＡｒプラズマ中で行なう反応性スパッタ
リング法などが用いられて来た。実験的にはこの他にも
光ＣＶＤ法、ＥＣＲＣＶＤ法、水素原子存在下でのＳｉ
の真空蒸着法、などの報告があり、Ｓｉ２Ｈ６などによ
る熱ＣＶＤ法での成膜例もある。これらの方法により得
られるａ−Ｓｉ膜はほとんど水素を１０％又はそれ以上
含むいわゆる水素化ａ−Ｓｉであり、ａ−Ｓｉデバイス
に利用出来る電子材料としての特性を示すものはすべて
１０％又はそれ以上の水素を含む。このようなａ−Ｓｉ
の製法として最も普及しているのはプラズマＣＶＤ法で
、多くの場合ＳｉＨ４ 又はＳｉ２Ｈ６ ガスを用い、
必要に応じて水素ガスで希釈して１３．５６ＭＨｚ又は
２．５４ＧＨｚの高周波でプラズマを発生させ、プラズ
マにより成膜ガスを分解して反応性のある活性種を作り
、基板上にａ−Ｓｉ膜を堆積させている。成膜ガス中に
ＰＨ３、Ｂ２Ｈ６、ＢＦ３などのドーピングガスを混ぜ
ればｎ型又はｐ型のａ−Ｓｉ膜が形成されるので、これ
を利用して様々なａ−Ｓｉデバイスがつくられて来た。 ａ−Ｓｉの場合には単結晶Ｓｉと違って低温基板やガラ
ス基板の上にも成膜出来、大面積化も容易なだけでなく
光吸収が結晶よりも強い事、特性が等方的で方向性を持
たない事、多結晶の様な結晶粒界がない事などにより、
結晶とは異なる利用分野が開けた。さらにアモルファス
層の中に微小な結晶を含むものも含めてプラズマＣＶＤ
法でつくる事が出来るため、必要に応じて微小な結晶の
割合を選択して様々に利用されて来た。主なａ−Ｓｉデ
バイスとしては太陽電池、ラインセンサーやエリアセン
サーなどのイメージセンサー、液晶ディスプレー駆動や
光センサーのスイッチングに使われるＴＦＴ又はＴＦＴ
アレイあるいはマトリックス、電子写真感光体などが上
げられる。単一の光センサーなどの例はあるが、ａ−Ｓ
ｉデバイスの中心はやはりその特性を生かした上記の大
面積デバイスである。
【０００３】
【発明が解決しようとする課題】上記の従来例に示され
るものでは、常に成膜プロセスの条件、特に基板温度が
膜質に重大な影響を与えていることが良く知られている
。従って大面積基板を用いる場合には基板温度を均一に
保つ事が極めて重要である。例えばプラズマＣＶＤによ
りａ−Ｓｉを成膜する場合、通常０．１〜１Ｔｏｒｒ程
度の圧力が用いられるが、この様な低圧で１００〜１０
００ｍｍのオーダーの大きな基板の基板温度を均一に２
００〜３００℃に保つ事は容易ではない。またくり返し
て成膜を行なう場合の基板温度の再現性を得る事もなか
なか困難であり、通常かなりの長さの時間が基板温度安
定化のために必要となる。この他にも放電の安定性その
他成膜プロセスの制御性が不充分なために、成膜したａ
−Ｓｉ膜の特性が変動し、なかなか高い歩留りが得られ
ないという問題点がある。例えば成膜バッチごとに光劣
化（いわゆるＳｔａｂｌｅｒ−Ｗｒｏｎｓｋｉ効果）の
程度に差が出たり１つのデバイスの中でムラが生じたり
する。これらは太陽電池の歩留りを低下させる。光劣化
が生じる事そのものが重大な問題となっている。太陽電
池程の強い光を通常は照射しないイメージセンサーにお
いてもこの種の光劣化の不均一性及びその程度は問題で
ある。電子写真感光体として用いた場合にもａ−Ｓｉ膜
の特性の不均一性は画像に大きな悪影響を及ぼし、種々
の濃度ムラや画像の劣化を引き起こす。ａ−ＳｉをＴＦ
Ｔに用いた場合にも個々のＴＦＴの特性の変動や劣化は
重大な問題となる。液晶ディスプレーなどにａ−Ｓｉ
ＴＦＴを用いる場合には大面積にＴＦＴ をマトリック
ス状に配列することになり、これ自体はａ−Ｓｉの大面
積成膜に向いているが、やはり全体の特性の均一性を得
るために様々な工夫が必要となってしまう。光劣化が余
り問題にならない様な場合でも例えば光センサーの１画
素ごとの応答速度あるいは残像特性に不均一性があると
製造の歩留りは低下する。ＴＦＴアレイの場合でも同様
の問題が生ずる。
るものでは、常に成膜プロセスの条件、特に基板温度が
膜質に重大な影響を与えていることが良く知られている
。従って大面積基板を用いる場合には基板温度を均一に
保つ事が極めて重要である。例えばプラズマＣＶＤによ
りａ−Ｓｉを成膜する場合、通常０．１〜１Ｔｏｒｒ程
度の圧力が用いられるが、この様な低圧で１００〜１０
００ｍｍのオーダーの大きな基板の基板温度を均一に２
００〜３００℃に保つ事は容易ではない。またくり返し
て成膜を行なう場合の基板温度の再現性を得る事もなか
なか困難であり、通常かなりの長さの時間が基板温度安
定化のために必要となる。この他にも放電の安定性その
他成膜プロセスの制御性が不充分なために、成膜したａ
−Ｓｉ膜の特性が変動し、なかなか高い歩留りが得られ
ないという問題点がある。例えば成膜バッチごとに光劣
化（いわゆるＳｔａｂｌｅｒ−Ｗｒｏｎｓｋｉ効果）の
程度に差が出たり１つのデバイスの中でムラが生じたり
する。これらは太陽電池の歩留りを低下させる。光劣化
が生じる事そのものが重大な問題となっている。太陽電
池程の強い光を通常は照射しないイメージセンサーにお
いてもこの種の光劣化の不均一性及びその程度は問題で
ある。電子写真感光体として用いた場合にもａ−Ｓｉ膜
の特性の不均一性は画像に大きな悪影響を及ぼし、種々
の濃度ムラや画像の劣化を引き起こす。ａ−ＳｉをＴＦ
Ｔに用いた場合にも個々のＴＦＴの特性の変動や劣化は
重大な問題となる。液晶ディスプレーなどにａ−Ｓｉ
ＴＦＴを用いる場合には大面積にＴＦＴ をマトリック
ス状に配列することになり、これ自体はａ−Ｓｉの大面
積成膜に向いているが、やはり全体の特性の均一性を得
るために様々な工夫が必要となってしまう。光劣化が余
り問題にならない様な場合でも例えば光センサーの１画
素ごとの応答速度あるいは残像特性に不均一性があると
製造の歩留りは低下する。ＴＦＴアレイの場合でも同様
の問題が生ずる。
【０００４】ａ−Ｓｉ膜の特性を改良するために従来提
案されて来たＨ２プラズマ処理を繰返す方法（例えば応
用物理学関係連合講演会予稿集１９９０年春季３１ａ−
２Ｄ−８、３１ａ−２Ｄ−１１、１９８８年秋季５ｐ−
２ｆ−１など） があるが、これらの方法ではＨ２プラ
ズマ処理を充分に行なうとａ−Ｓｉ膜の結晶化が進行し
てしまうためその適用には限界があった。結晶化はデバ
イスの用途によっては好都合な事もあるが光吸収が弱く
なる事、結晶粒界の影響により均一性が低下するなどの
欠点もあり、特に受光デバイスにとっては不都合な事が
多い。特に制御出来ない結晶化は問題である。
案されて来たＨ２プラズマ処理を繰返す方法（例えば応
用物理学関係連合講演会予稿集１９９０年春季３１ａ−
２Ｄ−８、３１ａ−２Ｄ−１１、１９８８年秋季５ｐ−
２ｆ−１など） があるが、これらの方法ではＨ２プラ
ズマ処理を充分に行なうとａ−Ｓｉ膜の結晶化が進行し
てしまうためその適用には限界があった。結晶化はデバ
イスの用途によっては好都合な事もあるが光吸収が弱く
なる事、結晶粒界の影響により均一性が低下するなどの
欠点もあり、特に受光デバイスにとっては不都合な事が
多い。特に制御出来ない結晶化は問題である。
【０００５】この様なａ−Ｓｉデバイスの製造の不安定
さは大面積デバイスの場合には特に重大であり、これら
は製造コストにも大きな影響を与えるためａ−Ｓｉデバ
イスの普及の妨げになる。
さは大面積デバイスの場合には特に重大であり、これら
は製造コストにも大きな影響を与えるためａ−Ｓｉデバ
イスの普及の妨げになる。
【０００６】従って本発明の目的は安定した製造安定性
を得られるａ−Ｓｉ デバイスの製造方法を提供するこ
とである。特に大面積化が容易になる程の製造安定性を
達成する方法を提供する事である。
を得られるａ−Ｓｉ デバイスの製造方法を提供するこ
とである。特に大面積化が容易になる程の製造安定性を
達成する方法を提供する事である。
【０００７】本発明の他の目的は従来よりも光劣化が少
なく、光応答性や光起電力の高いａ−Ｓｉデバイスの製
造方法を提供する事である。
なく、光応答性や光起電力の高いａ−Ｓｉデバイスの製
造方法を提供する事である。
【０００８】
【課題を解決するための手段】本発明の目的はａ−Ｓｉ
デバイスの製造方法おいて、ａ−Ｓｉ層を成膜する段階
で下記の方法を用いる事により達成される。
デバイスの製造方法おいて、ａ−Ｓｉ層を成膜する段階
で下記の方法を用いる事により達成される。
【０００９】即ち、基体上にａ−Ｓｉ層を堆積する工程
と堆積したａ−Ｓｉ層にＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ
等の希ガスより生起されるプラズマ照射をする工程とを
交互に繰り返しながら堆積を行なうａ−Ｓｉ膜の堆積方
法を用い、ａ−Ｓｉ膜を堆積する各工程での堆積層厚が
１０Å以上である事、及び水素プラズマ照射を行なう際
の基体温度を膜中水素濃度変化の移転温度Ｔｔ以上に保
つものである。
と堆積したａ−Ｓｉ層にＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ
等の希ガスより生起されるプラズマ照射をする工程とを
交互に繰り返しながら堆積を行なうａ−Ｓｉ膜の堆積方
法を用い、ａ−Ｓｉ膜を堆積する各工程での堆積層厚が
１０Å以上である事、及び水素プラズマ照射を行なう際
の基体温度を膜中水素濃度変化の移転温度Ｔｔ以上に保
つものである。
【００１０】上記方法において、少なくとも希ガスプラ
ズマ照射時に基体側にバイアスを印加するとさらに効果
がある。
ズマ照射時に基体側にバイアスを印加するとさらに効果
がある。
【００１１】主にａ−Ｓｉから成る太陽電池、ラインイ
メージセンサー、電子写真感光体あるいは液晶ディスプ
レー用ＴＦＴアレイなどの大面積ａ−Ｓｉデバイスの製
造方法は、大面積基板のクリーニングを始めとして電極
の成膜、ｐ、ｉ、あるいはｎ型のａ−Ｓｉ層の成膜ある
いはその積層、さらに透明電極の形成やそれらの各層の
フォトリソなどによるパターニングなどの多岐にわたり
、さらにその上にモジュール化やパッケージング等のた
め、各種の工程を含んでいる。これらの中でも最も製造
のメカニズムに不明な点が多く、又予測の難しい要因で
特性が変動してしまう工程はａ−Ｓｉ層の成膜の過程で
ある。従ってａ−Ｓｉ層成膜の工程を安定化させ、又ａ
−Ｓｉ層の特性を向上させる事がａ−Ｓｉデバイスの製
造安定性を高め、デバイス特性を向上させるための重要
なポイントである。
メージセンサー、電子写真感光体あるいは液晶ディスプ
レー用ＴＦＴアレイなどの大面積ａ−Ｓｉデバイスの製
造方法は、大面積基板のクリーニングを始めとして電極
の成膜、ｐ、ｉ、あるいはｎ型のａ−Ｓｉ層の成膜ある
いはその積層、さらに透明電極の形成やそれらの各層の
フォトリソなどによるパターニングなどの多岐にわたり
、さらにその上にモジュール化やパッケージング等のた
め、各種の工程を含んでいる。これらの中でも最も製造
のメカニズムに不明な点が多く、又予測の難しい要因で
特性が変動してしまう工程はａ−Ｓｉ層の成膜の過程で
ある。従ってａ−Ｓｉ層成膜の工程を安定化させ、又ａ
−Ｓｉ層の特性を向上させる事がａ−Ｓｉデバイスの製
造安定性を高め、デバイス特性を向上させるための重要
なポイントである。
【００１２】本発明でａ−Ｓｉ膜を堆積する手順は、そ
の一例を図１に示す様に、一定時間ｔＤ の間ａ−Ｓｉ
層の堆積を行った後この堆積したａ−Ｓｉ層に対して別
の一定時間ｔＡ だけ希ガスプラズマ照射をするという
一組のスッテプを繰り返すことである。一例としてｔＤ
の間の推積速度をｖＤとすると各スッテプをｎ回繰り返
した後の堆積膜厚Ｌとこれに要する堆積時間ｔＴは単純
に計算すれば次の様になる。
の一例を図１に示す様に、一定時間ｔＤ の間ａ−Ｓｉ
層の堆積を行った後この堆積したａ−Ｓｉ層に対して別
の一定時間ｔＡ だけ希ガスプラズマ照射をするという
一組のスッテプを繰り返すことである。一例としてｔＤ
の間の推積速度をｖＤとすると各スッテプをｎ回繰り返
した後の堆積膜厚Ｌとこれに要する堆積時間ｔＴは単純
に計算すれば次の様になる。
【００１３】
Ｌ ＝ ｖＤ×ｔＤ×ｎ
（１） ｔｒ＝ （ｔＤ＋ｔＡ）×ｎ
（２）従って平均的な堆積速度ＶＤは
、 ＶＤ＝Ｌ／ｔＴ＝ｔＤ／（ｔＤ＋ ｔＡ）×ｖＤ
（３） となる。実際に成膜するとＬとＶＤ は上式の値に一致
するか又は若干小さい値になる。
（１） ｔｒ＝ （ｔＤ＋ｔＡ）×ｎ
（２）従って平均的な堆積速度ＶＤは
、 ＶＤ＝Ｌ／ｔＴ＝ｔＤ／（ｔＤ＋ ｔＡ）×ｖＤ
（３） となる。実際に成膜するとＬとＶＤ は上式の値に一致
するか又は若干小さい値になる。
【００１４】各スッテプのｔＤ，ｖＤ，ｔＡ は上記
の最も単純な例に限定されない。各スッテプ毎にｔＤ
，ｖＤ，ｔＡが変化してもさしつかえない。さらにｖＤ
は一定値でなく、時間の関数であっても良い。
の最も単純な例に限定されない。各スッテプ毎にｔＤ
，ｖＤ，ｔＡが変化してもさしつかえない。さらにｖＤ
は一定値でなく、時間の関数であっても良い。
【００１５】ｔＡの間、堆積膜表面は希ガスプラズマ照
射を受ける。この間に何が起きているかは必ずしも明ら
かではないが、希ガスプラズマ中の希ガスイオンあるい
は励起された希ガス原子が衝突し、堆積膜表面の格子振
動を活発にし、過剰のＨ原子の離脱やＳｉネットワーク
の組換え（構造緩和）が起きていると考えられる。ｔＤ
の間に堆積するａ−Ｓｉ層厚ｌ（＝ｖＤ×ｔＤ）は２原
子層程度以上であることが好ましく、実際上１０Å以上
であることが望ましい。もし新しく堆積した層が１原子
層程度しかないとアモルファス構造を安定に保つことが
出来ず、希ガスプラズマ照射により限りなく結晶化して
行き、その程度を制御することが極めて困難になる。希
ガスプラズマ照射による過度のＳｉネットワークの組換
えを防ぎ、制御性良く構造緩和させるためには１０Å以
上のａ−Ｓｉ層の堆積が必要である。ｔＤの間に堆積す
るａ−Ｓｉ層は部分的にμｃ−Ｓｉを含んでいても良い
が、ｔＤの間の堆積層厚が１０Å以上あればμｃ−Ｓｉ
を含む構造を保存したまま構造緩和していくと考えられ
、実際上、制御不能な過度の結晶化を防ぐことが出来る
。１０Å以上の層厚があって初めて、希ガスプラズマ照
射を充分に行なっても制御不能な結晶化が起こらず、望
みの程度に微結晶を含んだアモルファス構造のまま構造
緩和する。
射を受ける。この間に何が起きているかは必ずしも明ら
かではないが、希ガスプラズマ中の希ガスイオンあるい
は励起された希ガス原子が衝突し、堆積膜表面の格子振
動を活発にし、過剰のＨ原子の離脱やＳｉネットワーク
の組換え（構造緩和）が起きていると考えられる。ｔＤ
の間に堆積するａ−Ｓｉ層厚ｌ（＝ｖＤ×ｔＤ）は２原
子層程度以上であることが好ましく、実際上１０Å以上
であることが望ましい。もし新しく堆積した層が１原子
層程度しかないとアモルファス構造を安定に保つことが
出来ず、希ガスプラズマ照射により限りなく結晶化して
行き、その程度を制御することが極めて困難になる。希
ガスプラズマ照射による過度のＳｉネットワークの組換
えを防ぎ、制御性良く構造緩和させるためには１０Å以
上のａ−Ｓｉ層の堆積が必要である。ｔＤの間に堆積す
るａ−Ｓｉ層は部分的にμｃ−Ｓｉを含んでいても良い
が、ｔＤの間の堆積層厚が１０Å以上あればμｃ−Ｓｉ
を含む構造を保存したまま構造緩和していくと考えられ
、実際上、制御不能な過度の結晶化を防ぐことが出来る
。１０Å以上の層厚があって初めて、希ガスプラズマ照
射を充分に行なっても制御不能な結晶化が起こらず、望
みの程度に微結晶を含んだアモルファス構造のまま構造
緩和する。
【００１６】各ステップでのａ−Ｓｉ層の層厚が１００
Å以上だと希ガスプラズマ照射をいくら行なっても構造
緩和が進まなくなる。このような構造緩和の程度は膜中
の水素濃度の減少及びラマンスペクトルの４８０ｃｍ−
１のピーク半減幅の減少により確かめることが出来る。 従ってｔＤ の間に堆積する層厚は１００Å以下、望ま
しくは５０Å以下である必要がある。希ガスプラズマ照
射中に基体に負バイアスを印加するとこの層厚を１．５
〜２倍増化させることが出来る。負バイアスは基体をア
ースから浮かせてプラズマの自己バイアスにより印加し
ても良い。
Å以上だと希ガスプラズマ照射をいくら行なっても構造
緩和が進まなくなる。このような構造緩和の程度は膜中
の水素濃度の減少及びラマンスペクトルの４８０ｃｍ−
１のピーク半減幅の減少により確かめることが出来る。 従ってｔＤ の間に堆積する層厚は１００Å以下、望ま
しくは５０Å以下である必要がある。希ガスプラズマ照
射中に基体に負バイアスを印加するとこの層厚を１．５
〜２倍増化させることが出来る。負バイアスは基体をア
ースから浮かせてプラズマの自己バイアスにより印加し
ても良い。
【００１７】本発明において重要なことは基体温度を膜
中水素濃度変化の転移温度Ｔｔ 以上に保つという事で
ある。
中水素濃度変化の転移温度Ｔｔ 以上に保つという事で
ある。
【００１８】図２に本発明の方法で堆積したａ−Ｓｉ膜
の膜中水素濃度と基体温度との関係を示す。ｔＡを充分
長く取ると、通常のＧＤ法では現われない折れ曲り点が
現われる。ここで何らかの構造転移あるいは反応メカニ
ズムの変化が起きていると考えられるが今のところ詳細
なメカニズムは不明である。しかし重要なことは上記の
転移温度Ｔｔ 以上の領域では膜中水素濃度がかなり低
く、しかも水素濃度の基体温度依存性が小さいという事
である。Ｔｔ 以上の領域では膜中水素濃度は低いがス
ピン密度は１０１６ｃｍー３程度以下であり、ダングリ
ングボンドは少ない。ｔＡを充分に長く、例えば６０ｓ
ｅｃ程度にすると膜中の水素濃度をスピン密度を増加さ
せずに５％又はそれ以下にまで低下させることが出来る
。ｔＡ を制御すれば膜中水素濃度を制限することが出
来る。図２に示す様にｔＡ を長くするとＴｔ 以上で
の膜中水素濃度の温度変化が小さくなるので通常の方法
に較べて基体温度が変化しても膜質の変化が少ない。こ
のため基体各部の温度にムラが出易い大画面ａ−Ｓｉデ
バイスのａ−Ｓｉ膜堆積であっても広い範囲で膜質の均
一性が得られ、歩留りの向上に効果がある。
の膜中水素濃度と基体温度との関係を示す。ｔＡを充分
長く取ると、通常のＧＤ法では現われない折れ曲り点が
現われる。ここで何らかの構造転移あるいは反応メカニ
ズムの変化が起きていると考えられるが今のところ詳細
なメカニズムは不明である。しかし重要なことは上記の
転移温度Ｔｔ 以上の領域では膜中水素濃度がかなり低
く、しかも水素濃度の基体温度依存性が小さいという事
である。Ｔｔ 以上の領域では膜中水素濃度は低いがス
ピン密度は１０１６ｃｍー３程度以下であり、ダングリ
ングボンドは少ない。ｔＡを充分に長く、例えば６０ｓ
ｅｃ程度にすると膜中の水素濃度をスピン密度を増加さ
せずに５％又はそれ以下にまで低下させることが出来る
。ｔＡ を制御すれば膜中水素濃度を制限することが出
来る。図２に示す様にｔＡ を長くするとＴｔ 以上で
の膜中水素濃度の温度変化が小さくなるので通常の方法
に較べて基体温度が変化しても膜質の変化が少ない。こ
のため基体各部の温度にムラが出易い大画面ａ−Ｓｉデ
バイスのａ−Ｓｉ膜堆積であっても広い範囲で膜質の均
一性が得られ、歩留りの向上に効果がある。
【００１９】さらにＴｔ以上で堆積した膜は通常のＧＤ
法で堆積したものに較べても光照射下での電気伝導度が
大きく、又その光劣化（いわゆるＳｔａｂｌｅｒ−Ｗｒ
ｏｎｓｋｉ効果）も少ないため、受光デバイスに適して
いる。
法で堆積したものに較べても光照射下での電気伝導度が
大きく、又その光劣化（いわゆるＳｔａｂｌｅｒ−Ｗｒ
ｏｎｓｋｉ効果）も少ないため、受光デバイスに適して
いる。
【００２０】Ｔｔ の具体的な値は若干装置依存性及び
成膜条件依存性を持つ場合があるがｔＡ を３０ｓｅｃ
又はそれ以上に取ると図２に示す様な膜中水素濃度の転
移領域が現われるので、これによりＴｔを決めてＴｔ以
上で成膜を行なうことは容易である。転移温度は、条件
によっては２５０℃程度の低温となることもあるが、通
常Ｔｔ は３００℃程度となる。
成膜条件依存性を持つ場合があるがｔＡ を３０ｓｅｃ
又はそれ以上に取ると図２に示す様な膜中水素濃度の転
移領域が現われるので、これによりＴｔを決めてＴｔ以
上で成膜を行なうことは容易である。転移温度は、条件
によっては２５０℃程度の低温となることもあるが、通
常Ｔｔ は３００℃程度となる。
【００２１】ｔＤの間の堆積膜厚を１０Å以下にすると
急速に結晶化が進むようになる。ｔＤを変化させたサン
プルでラマン分光分析による５２０ｃｍ−１付近の結晶
のピークと４８０ｃｍ−１付近のアモルファスのピーク
の強度比を測定すると図３の様になる。従って同一構造
のものを安定に成膜させようとすれば、ｔＤ の間に１
０Å以上の堆積が必要である。１０Å以上であればＴｔ
以上の基体温度においてｔＡを制御する事により図２に
示す様に膜中水素濃度を制御でき、ｔＡを充分長く取れ
ば膜の結晶化を引き起こす事なく水素濃度が低く、スピ
ン密度が低く、キャリア輸送性が高く、光劣化のない良
質のａ−Ｓｉ膜の堆積が可能になる。膜質は基体温度に
強く依存しなくなり、製造安定性が増す。膜質のｔＡ
依存性そのものが小さくなる（図４ａ）。
急速に結晶化が進むようになる。ｔＤを変化させたサン
プルでラマン分光分析による５２０ｃｍ−１付近の結晶
のピークと４８０ｃｍ−１付近のアモルファスのピーク
の強度比を測定すると図３の様になる。従って同一構造
のものを安定に成膜させようとすれば、ｔＤ の間に１
０Å以上の堆積が必要である。１０Å以上であればＴｔ
以上の基体温度においてｔＡを制御する事により図２に
示す様に膜中水素濃度を制御でき、ｔＡを充分長く取れ
ば膜の結晶化を引き起こす事なく水素濃度が低く、スピ
ン密度が低く、キャリア輸送性が高く、光劣化のない良
質のａ−Ｓｉ膜の堆積が可能になる。膜質は基体温度に
強く依存しなくなり、製造安定性が増す。膜質のｔＡ
依存性そのものが小さくなる（図４ａ）。
【００２２】ｔＤ の間の堆積層厚が１００Å以上であ
れば図４ｂに示す様にｔＡ を大きく取っても膜中水素
濃度は減少せず、希ガスプラズマ照射の効果はなくなっ
てしまい、通常のＧＤ法と同様の膜質となる。図４ｂの
膜では光劣化が大きく、また膜中水素濃度の基体温度依
存性も大きい。従ってｔＤ の間の堆積層厚は１００Å
以下、望ましくは５０Å以下である必要がある（図５ａ
）。
れば図４ｂに示す様にｔＡ を大きく取っても膜中水素
濃度は減少せず、希ガスプラズマ照射の効果はなくなっ
てしまい、通常のＧＤ法と同様の膜質となる。図４ｂの
膜では光劣化が大きく、また膜中水素濃度の基体温度依
存性も大きい。従ってｔＤ の間の堆積層厚は１００Å
以下、望ましくは５０Å以下である必要がある（図５ａ
）。
【００２３】平均の成膜速度ＶＤ は第（３）式から分
かる様にｔＤ×ｖＤすなわち各ステップでの堆積層厚に
依存する。ｔＤ×ｖＤが１０〜５０Åの間でのみ良質の
膜質が得られ、膜質の温度依存性が小さいとすると、膜
特性を劣化させずにＶＤ を大きくするには困難がある
。ｔＤ の間の堆積層厚を、膜質を低下させずに大きく
することは少なくとも希ガスプラズマ照射時に基板側に
バイアスを印加することにより達成される。
かる様にｔＤ×ｖＤすなわち各ステップでの堆積層厚に
依存する。ｔＤ×ｖＤが１０〜５０Åの間でのみ良質の
膜質が得られ、膜質の温度依存性が小さいとすると、膜
特性を劣化させずにＶＤ を大きくするには困難がある
。ｔＤ の間の堆積層厚を、膜質を低下させずに大きく
することは少なくとも希ガスプラズマ照射時に基板側に
バイアスを印加することにより達成される。
【００２４】図５ｂは、基板に−７５Ｖを印加した場合
のｌ（＝ｖＤ×ｔＤ）と膜中水素濃度との関係を示すも
のであるが、バイアスを印加することによりｌが大きい
領域まで希ガスプラズマ照射の効果が現われている。バ
イアス印加は外部からの電圧印加でも達成できるし、基
体をアースから浮かせる事によりプラズマによる自己バ
イアスを利用してもよい。デバイスの生産性を向上させ
るためにはバイアス印加はきわめて有効である。
のｌ（＝ｖＤ×ｔＤ）と膜中水素濃度との関係を示すも
のであるが、バイアスを印加することによりｌが大きい
領域まで希ガスプラズマ照射の効果が現われている。バ
イアス印加は外部からの電圧印加でも達成できるし、基
体をアースから浮かせる事によりプラズマによる自己バ
イアスを利用してもよい。デバイスの生産性を向上させ
るためにはバイアス印加はきわめて有効である。
【００２５】希ガスプラズマ照射の方法としては種々可
能である。希ガスプラズマ照射で重要な事は、希ガスイ
オンあるいは励起された希ガス原子をａ−Ｓｉの堆積表
面へ送る事であり、プラズマ発光部がａ−Ｓｉ表面に触
れる必要はない。希ガスプラズマ照射の最も単純な方法
は、容量結合または誘導結合方式により１００ｍＴｏｒ
ｒ付近の圧力の高周波グロー放電を行なう方法である。 １３．５６ＭＨｚのＲＦグロー放電はａ−Ｓｉの成膜そ
のものにも良く使われる方法である。基板状に堆積した
ａ−Ｓｉ膜を基体ごと希ガスのグロー放電プラズマ中に
置くか、プラズマの近傍に置くことにより希ガスイオン
あるいは励起された希ガス原子をａ−Ｓｉ膜に供給する
ことが可能となる。この他マイクロ波プラズマにより希
ガスプラズマを発生させてａ−Ｓｉの表面へ拡散させる
方法やＥＣＲプラズマにより磁場を利用してａ−Ｓｉ
表面へ希ガスプラズマ照射する方法も使用可能である。 ａ−Ｓｉ 層を堆積する方法としてプラズマＣＶＤ法を
用いる場合には希ガスプラズマも同一の装置で発生させ
ることにより極めて容易にａ−Ｓｉ層の堆積と希ガスプ
ラズマ照射を行なう事が可能となる。すなわち、希ガス
プラズマ照射の工程だけでなくａ−Ｓｉ層を堆積する工
程においても希ガスを流すことにより、ａ−Ｓｉ堆積の
際の成膜ガスであるＳｉＨ４ やＳｉ２ Ｈ６ のみの
流れをＯＮ／ＯＦＦ制御するだけでａ−Ｓｉ堆積と希ガ
スプラズマ照射の両方を容易に切り換える事が可能とな
る。ＳｉＨ４ 等の成膜ガスの希ガスに対する割合を下
げ過ぎると希ガスが膜中に残留し、膜の特性が悪くなる
。成膜ガス濃度は３０％以上、出来れば５０％以上が望
ましい。この場合ａ−Ｓｉ層を堆積させる工程と希ガス
プラズマ照射をする工程の両方で切れ目なくプラズマを
立てて置くことも可能であり、この様にすればプラズマ
発生初期に生じる膜質の悪い膜の堆積を防止する効果が
ある。
能である。希ガスプラズマ照射で重要な事は、希ガスイ
オンあるいは励起された希ガス原子をａ−Ｓｉの堆積表
面へ送る事であり、プラズマ発光部がａ−Ｓｉ表面に触
れる必要はない。希ガスプラズマ照射の最も単純な方法
は、容量結合または誘導結合方式により１００ｍＴｏｒ
ｒ付近の圧力の高周波グロー放電を行なう方法である。 １３．５６ＭＨｚのＲＦグロー放電はａ−Ｓｉの成膜そ
のものにも良く使われる方法である。基板状に堆積した
ａ−Ｓｉ膜を基体ごと希ガスのグロー放電プラズマ中に
置くか、プラズマの近傍に置くことにより希ガスイオン
あるいは励起された希ガス原子をａ−Ｓｉ膜に供給する
ことが可能となる。この他マイクロ波プラズマにより希
ガスプラズマを発生させてａ−Ｓｉの表面へ拡散させる
方法やＥＣＲプラズマにより磁場を利用してａ−Ｓｉ
表面へ希ガスプラズマ照射する方法も使用可能である。 ａ−Ｓｉ 層を堆積する方法としてプラズマＣＶＤ法を
用いる場合には希ガスプラズマも同一の装置で発生させ
ることにより極めて容易にａ−Ｓｉ層の堆積と希ガスプ
ラズマ照射を行なう事が可能となる。すなわち、希ガス
プラズマ照射の工程だけでなくａ−Ｓｉ層を堆積する工
程においても希ガスを流すことにより、ａ−Ｓｉ堆積の
際の成膜ガスであるＳｉＨ４ やＳｉ２ Ｈ６ のみの
流れをＯＮ／ＯＦＦ制御するだけでａ−Ｓｉ堆積と希ガ
スプラズマ照射の両方を容易に切り換える事が可能とな
る。ＳｉＨ４ 等の成膜ガスの希ガスに対する割合を下
げ過ぎると希ガスが膜中に残留し、膜の特性が悪くなる
。成膜ガス濃度は３０％以上、出来れば５０％以上が望
ましい。この場合ａ−Ｓｉ層を堆積させる工程と希ガス
プラズマ照射をする工程の両方で切れ目なくプラズマを
立てて置くことも可能であり、この様にすればプラズマ
発生初期に生じる膜質の悪い膜の堆積を防止する効果が
ある。
【００２６】また、ａ−Ｓｉ層を堆積する工程時と希ガ
スプラズマ照射する工程の希ガスの濃度あるいは入力す
る高周波電力とを違えることにより、ａ−Ｓｉ層を堆積
する工程と希ガスプラズマ照射する工程とを独立に制御
することができ、より好ましいアニール効果を得ること
が期待できる。
スプラズマ照射する工程の希ガスの濃度あるいは入力す
る高周波電力とを違えることにより、ａ−Ｓｉ層を堆積
する工程と希ガスプラズマ照射する工程とを独立に制御
することができ、より好ましいアニール効果を得ること
が期待できる。
【００２７】ｔＤ の間にａ−Ｓｉ層を堆積する方法と
してはＲＦグロー放電法の他にも種々の方法が可能であ
る。ａ−Ｓｉ成膜の方法として知られている光ＣＶＤ法
やＥＣＲプラズマＣＶＤ法、あるいはＨ２ ガスを含む
ガスを用いた反応性スパッター法も適用可能である。
してはＲＦグロー放電法の他にも種々の方法が可能であ
る。ａ−Ｓｉ成膜の方法として知られている光ＣＶＤ法
やＥＣＲプラズマＣＶＤ法、あるいはＨ２ ガスを含む
ガスを用いた反応性スパッター法も適用可能である。
【００２８】希ガスプラズマ照射の際の放電条件は特に
限定されていないが、放電のための投入パワーが低すぎ
ると充分な水素原子が発生せず、ｔＡ をかなり長くし
ないと希ガスプラズマ照射の効果が現われない。この情
況は図２のデータを取る事により確かめることが出来る
。 重要なことは希ガスイオンあるいは励起された希ガス原
子が充分にａ−Ｓｉの堆積表面に供給される事であるが
、通常広く用いられる放電条件の範囲でこれは容易に達
成可能である。
限定されていないが、放電のための投入パワーが低すぎ
ると充分な水素原子が発生せず、ｔＡ をかなり長くし
ないと希ガスプラズマ照射の効果が現われない。この情
況は図２のデータを取る事により確かめることが出来る
。 重要なことは希ガスイオンあるいは励起された希ガス原
子が充分にａ−Ｓｉの堆積表面に供給される事であるが
、通常広く用いられる放電条件の範囲でこれは容易に達
成可能である。
【００２９】本発明の製造方法によって得られたａ−Ｓ
ｉデバイスのａ−Ｓｉ膜はａ−Ｓｉ層の堆積の各ステッ
プで通常若干の極微量の不純物混入が避けられない。特
に各ステップで堆積するａ−Ｓｉの層と層の界面は理想
的には全く識別不可能であるべきであるが、実際には層
と層との界面に薄い酸化膜その他が存在する。この層は
ＴＥＭその他でかろうじて分析可能なものから、ＳＩＭ
Ｓで膜全体としての不純物濃度が高い事が確認出来るレ
ベルまで種々ある。またｔＤの間での１ステップのａ−
Ｓｉ層が厚いと水素濃度も多層状に変化する。しかしそ
の分析は困難で、一般的に容易に分析可能とは言えない
ため、その効果は現時点では確認し切れない。
ｉデバイスのａ−Ｓｉ膜はａ−Ｓｉ層の堆積の各ステッ
プで通常若干の極微量の不純物混入が避けられない。特
に各ステップで堆積するａ−Ｓｉの層と層の界面は理想
的には全く識別不可能であるべきであるが、実際には層
と層との界面に薄い酸化膜その他が存在する。この層は
ＴＥＭその他でかろうじて分析可能なものから、ＳＩＭ
Ｓで膜全体としての不純物濃度が高い事が確認出来るレ
ベルまで種々ある。またｔＤの間での１ステップのａ−
Ｓｉ層が厚いと水素濃度も多層状に変化する。しかしそ
の分析は困難で、一般的に容易に分析可能とは言えない
ため、その効果は現時点では確認し切れない。
【００３０】本発明の方法はａ−Ｓｉデバイスのｉ層部
分だけでなくｐ層やｎ層に適用しても効果がある。
分だけでなくｐ層やｎ層に適用しても効果がある。
【００３１】
【実施例】実施例１
図６の装置をａ−Ｓｉ層の成膜に用いる事により、図７
に示すようなショットキーバリア型の画素構造を持つラ
インイメージセンサーをつくった。画素密度は１６ｌｐ
／ｍｍで長さは３００ｍｍである。１画素の構造は図７
の通りであり１画素の電極の大きさは５０μ×４０μで
ある。
に示すようなショットキーバリア型の画素構造を持つラ
インイメージセンサーをつくった。画素密度は１６ｌｐ
／ｍｍで長さは３００ｍｍである。１画素の構造は図７
の通りであり１画素の電極の大きさは５０μ×４０μで
ある。
【００３２】図６において、６００，６０１，６０２，
６０３，６０４はそれぞれ真空チャンバーで排気ポンプ
６１１，６１２，６１３，６１４，６１５が付いている
。６０３は基板の挿入室で６００，６０１，６０２はそ
れぞれＣｒ，ａ−Ｓｉ、及びＩＴＯの成膜室、６０４は
成膜後のサンプル取り出し室である。６０３及び６０４
により成膜室６００，６０１，６０２を大気リークする
事なく基板を出し入れする事が出来る。６０５，６０６
，６０７，６０８は各チャンバーを仕切るゲートバルブ
で、図には明記していない基板搬送機構により基板の搬
送を行ない、成膜順に従って基板を各真空チャンバーへ
移動する。６０９，６５５，６５６，６５７，６１０は
基板支持台で、６１０以外は電極をかねており、又それ
ぞれに基板加熱ヒーター６１６，６１７，６１８及び６
１９が設定してある。６０３と６０４にはＮ２ボンベ６
３１，６３２ がつなげてあり、チャンバーの大気リー
クの際にＮ２ ガスを供給する。６２２，６５８，６２
３は高周波電極で６２２にはＣｒターゲット６２０が、
６２３にはＩＴＯターゲット６２１が取り付けてある。 ６２４，６２５，６２６はマッチングボックス、６２８
，６２９，６３０は１３．５６ＭＨｚの高周波電源、６
２７，６３６，６３７，６３８，６３９，６４０，６４
１，６４２，６４３，６４４，６５２，６５３，６５８
，６５９，６６０，６６１はガス配管のバルブ、６３４
はガス流量を安定にＯＮ／ＯＦＦするためのガスライン
排気ポンプ６３５への系統とチャンバー６０１への系統
を切りかえる三方弁である。６４５，６４６，６４７，
６５４はマスフローコントローラー、６４８はＡｒボン
ベ、６４９はＨ２ ボンベ、６５０はＳｉＨ４ ボンベ
、６５１はＯ２ボンベである。成膜する際は基本的には
実施例と同様の手順で行うが、まず充分クリーニングし
たコーテング７０５のガラスを基板挿入室６０３に入れ
て真空に引いた後、基板ヒータ６１６で基板を１５０℃
に加熱してからＣｒスパッター室６００に搬入する。Ｃ
ｒスパッター室ではＡｒボンベ６４８からのＡｒをバル
ブ６３８，６４１，６４２を開いて流し、所定の圧力で
スパッタリングにより７０５の基板上にＣｒを成膜する
。次にこの基板をａ−Ｓｉ４ の成膜室６０１へ搬入し
て成膜を行う。図２と同様のデータを本装置でとったと
ころ転移温度Ｔｔは３００℃だったので基板温度を３５
０℃に設定した。圧力は０．１Ｔｏｒｒ、放電パワーは
２０Ｗ、ＳｉＨ４ ガスはボンベ６５０より、Ａｒガス
は６４８から供給する。ＴＤ は１０ｓｅｃ、ＴＡ は
３０ｓｅｃ であり、ＳｉＨ４とＡｒの流量はそれぞれ
２０ｓｃｃｍ及び１０ｓｃｃｍである。各ステップを２
００回繰り返して約６０００Åのａ−Ｓｉ膜がＣｒ上に
堆積した。各ステップの平均の堆積膜圧は３０Åであっ
た。ａ−Ｓｉ膜の堆積が終了した後基板を成膜室６０２
にうつし、Ａｒをボンベ６４８から、Ｏ２をボンベ６５
１から所定の流量で流しながらａ−Ｓｉ膜上にＩＴＯの
成膜を行った。基板温度は１５０℃である。すべての成
膜が終了した基板をサンプル取り出し室６０４へ移し、
ゲートバルブ６０８を閉じた後基板温度が下がってから
大気中に取り出した。これを所定のフォトリソプロセス
によりパターニングし、あらかじめ用意した駆動回路と
ボンディングにより結線してラインセンサーとし特性を
評価した。あらかじめチェックしたところでは基板の中
央と端でのチャンバー６０１の中での温度差は５８℃で
あったが中央と端での画素の特性、特に感度、暗電流、
及び残像にはほとんど差がなかった。光照射による感度
低下もほとんど認められなかった。これに対し基板温度
２５０℃で連続してａ−Ｓｉ膜を付けた（ｔＡ＝０）サ
ンプルでは中央と端での温度差が３０℃程度であったに
もかかわらず変動し、感度で１０％、暗電流で１５％、
残像で２３％の変動があった。 また強い光によって露光するとかなり大きな光劣化（感
度低下）が認められた。
６０３，６０４はそれぞれ真空チャンバーで排気ポンプ
６１１，６１２，６１３，６１４，６１５が付いている
。６０３は基板の挿入室で６００，６０１，６０２はそ
れぞれＣｒ，ａ−Ｓｉ、及びＩＴＯの成膜室、６０４は
成膜後のサンプル取り出し室である。６０３及び６０４
により成膜室６００，６０１，６０２を大気リークする
事なく基板を出し入れする事が出来る。６０５，６０６
，６０７，６０８は各チャンバーを仕切るゲートバルブ
で、図には明記していない基板搬送機構により基板の搬
送を行ない、成膜順に従って基板を各真空チャンバーへ
移動する。６０９，６５５，６５６，６５７，６１０は
基板支持台で、６１０以外は電極をかねており、又それ
ぞれに基板加熱ヒーター６１６，６１７，６１８及び６
１９が設定してある。６０３と６０４にはＮ２ボンベ６
３１，６３２ がつなげてあり、チャンバーの大気リー
クの際にＮ２ ガスを供給する。６２２，６５８，６２
３は高周波電極で６２２にはＣｒターゲット６２０が、
６２３にはＩＴＯターゲット６２１が取り付けてある。 ６２４，６２５，６２６はマッチングボックス、６２８
，６２９，６３０は１３．５６ＭＨｚの高周波電源、６
２７，６３６，６３７，６３８，６３９，６４０，６４
１，６４２，６４３，６４４，６５２，６５３，６５８
，６５９，６６０，６６１はガス配管のバルブ、６３４
はガス流量を安定にＯＮ／ＯＦＦするためのガスライン
排気ポンプ６３５への系統とチャンバー６０１への系統
を切りかえる三方弁である。６４５，６４６，６４７，
６５４はマスフローコントローラー、６４８はＡｒボン
ベ、６４９はＨ２ ボンベ、６５０はＳｉＨ４ ボンベ
、６５１はＯ２ボンベである。成膜する際は基本的には
実施例と同様の手順で行うが、まず充分クリーニングし
たコーテング７０５のガラスを基板挿入室６０３に入れ
て真空に引いた後、基板ヒータ６１６で基板を１５０℃
に加熱してからＣｒスパッター室６００に搬入する。Ｃ
ｒスパッター室ではＡｒボンベ６４８からのＡｒをバル
ブ６３８，６４１，６４２を開いて流し、所定の圧力で
スパッタリングにより７０５の基板上にＣｒを成膜する
。次にこの基板をａ−Ｓｉ４ の成膜室６０１へ搬入し
て成膜を行う。図２と同様のデータを本装置でとったと
ころ転移温度Ｔｔは３００℃だったので基板温度を３５
０℃に設定した。圧力は０．１Ｔｏｒｒ、放電パワーは
２０Ｗ、ＳｉＨ４ ガスはボンベ６５０より、Ａｒガス
は６４８から供給する。ＴＤ は１０ｓｅｃ、ＴＡ は
３０ｓｅｃ であり、ＳｉＨ４とＡｒの流量はそれぞれ
２０ｓｃｃｍ及び１０ｓｃｃｍである。各ステップを２
００回繰り返して約６０００Åのａ−Ｓｉ膜がＣｒ上に
堆積した。各ステップの平均の堆積膜圧は３０Åであっ
た。ａ−Ｓｉ膜の堆積が終了した後基板を成膜室６０２
にうつし、Ａｒをボンベ６４８から、Ｏ２をボンベ６５
１から所定の流量で流しながらａ−Ｓｉ膜上にＩＴＯの
成膜を行った。基板温度は１５０℃である。すべての成
膜が終了した基板をサンプル取り出し室６０４へ移し、
ゲートバルブ６０８を閉じた後基板温度が下がってから
大気中に取り出した。これを所定のフォトリソプロセス
によりパターニングし、あらかじめ用意した駆動回路と
ボンディングにより結線してラインセンサーとし特性を
評価した。あらかじめチェックしたところでは基板の中
央と端でのチャンバー６０１の中での温度差は５８℃で
あったが中央と端での画素の特性、特に感度、暗電流、
及び残像にはほとんど差がなかった。光照射による感度
低下もほとんど認められなかった。これに対し基板温度
２５０℃で連続してａ−Ｓｉ膜を付けた（ｔＡ＝０）サ
ンプルでは中央と端での温度差が３０℃程度であったに
もかかわらず変動し、感度で１０％、暗電流で１５％、
残像で２３％の変動があった。 また強い光によって露光するとかなり大きな光劣化（感
度低下）が認められた。
【００３３】上記のような作製方法を用い、図７に示す
ようにガラス基板７０１上に、Ｃｒ電極７０２、ａ−Ｓ
ｉ層７０３、ＩＴＯ層７０４、パッシベーション膜７０
５を順に形成させ、さらにＡｌ配線７０６を取り付けた
イメージセンサーを作製した。
ようにガラス基板７０１上に、Ｃｒ電極７０２、ａ−Ｓ
ｉ層７０３、ＩＴＯ層７０４、パッシベーション膜７０
５を順に形成させ、さらにＡｌ配線７０６を取り付けた
イメージセンサーを作製した。
【００３４】実施例２
本発明のａ−Ｓｉ：Ｈ膜をｉ層に用いｐｉｎ構成の光起
電力素子を作製した。図８は、本実施例で作成したｐｉ
ｎ型光起電力素子を模試的に表したものである。光が図
の上部から入射する構造の光起電力素子であり、図に於
て８００は光起電力素子本体、８０１は基板、８０２は
下部電極、８０３はｎ型半導体層、８０４はｉ型半導体
層、８０５はｐ型半導体層、８０６は上部電極、８０７
は集電電極を表わす。
電力素子を作製した。図８は、本実施例で作成したｐｉ
ｎ型光起電力素子を模試的に表したものである。光が図
の上部から入射する構造の光起電力素子であり、図に於
て８００は光起電力素子本体、８０１は基板、８０２は
下部電極、８０３はｎ型半導体層、８０４はｉ型半導体
層、８０５はｐ型半導体層、８０６は上部電極、８０７
は集電電極を表わす。
【００３５】また図９は本発明のａ−Ｓｉ：Ｈ膜をｉ層
に用いたｐｉｎ構成の光起電力素子を作製するのに好適
な成膜装置である。
に用いたｐｉｎ構成の光起電力素子を作製するのに好適
な成膜装置である。
【００３６】本発明に使用可能な装置としては特に特別
なものは必要ではなく、通常用いられるプラズマＣＶＤ
装置などが使用可能であることが、本発明の利点の一
つである。図９に一例を示す。ａ−Ｓｉ堆積にもプラズ
マＣＶＤやスパッター法などのようにガスによる放電プ
ラズマを用いる場合には、ガスの精密な制御が必要であ
る。このため例えば成膜室へのガスの供給ラインの他に
、ガス供給バルブが閉じた時に供給元でのガスの流れを
乱さないために供給ラインから分かれてガス流の不用部
分を捨てるガスラインを持つことはｔＤ及びｔＡにおけ
るガスの安定供給のために効果がある。図９の９１４は
その一例である。この様な方法はＭＯＣＶＤその他の関
連分野でよく知られている。
なものは必要ではなく、通常用いられるプラズマＣＶＤ
装置などが使用可能であることが、本発明の利点の一
つである。図９に一例を示す。ａ−Ｓｉ堆積にもプラズ
マＣＶＤやスパッター法などのようにガスによる放電プ
ラズマを用いる場合には、ガスの精密な制御が必要であ
る。このため例えば成膜室へのガスの供給ラインの他に
、ガス供給バルブが閉じた時に供給元でのガスの流れを
乱さないために供給ラインから分かれてガス流の不用部
分を捨てるガスラインを持つことはｔＤ及びｔＡにおけ
るガスの安定供給のために効果がある。図９の９１４は
その一例である。この様な方法はＭＯＣＶＤその他の関
連分野でよく知られている。
【００３７】図９に於て９００は反応チャンバー、９０
１は基板、９０２はカソード電極、９０３はアノード電
極、９０４は基板加熱用ヒーター、９０５は接地用端子
、９０６はマッチングボックス、９０７は１３．５６Ｍ
ＨｚのＲＦ電源、９０８および９１４は排気管、９０９
および９１５は排気ポンプ、９１０，９１２および９１
５は成膜ガス導入管、９１６は三方バルブ、９２０，９
３０，９４０，９５０９６０，９７０，９２２，９３２
，９４２，９５２，９６２および９７２はバルブ、９２
１，９３１，９４１，９５１，９６１および９７１はマ
スフローコントローラーを示す。
１は基板、９０２はカソード電極、９０３はアノード電
極、９０４は基板加熱用ヒーター、９０５は接地用端子
、９０６はマッチングボックス、９０７は１３．５６Ｍ
ＨｚのＲＦ電源、９０８および９１４は排気管、９０９
および９１５は排気ポンプ、９１０，９１２および９１
５は成膜ガス導入管、９１６は三方バルブ、９２０，９
３０，９４０，９５０９６０，９７０，９２２，９３２
，９４２，９５２，９６２および９７２はバルブ、９２
１，９３１，９４１，９５１，９６１および９７１はマ
スフローコントローラーを示す。
【００３８】成膜ガス導入管９１２には三方バルブ９１
６が取り付けられており、三方バルブ９１６を切り換え
ることにより、成膜ガス導入管９１３あるいは排気管９
１４に接続される。成膜ガス導入管９１２が、三方バル
ブ９１６により成膜ガス導入管９１３に接続された時は
、成膜ガス導入管９１２より導入された成膜ガスはチャ
ンバー９００内に導入される。成膜ガス導入管９１２が
三方バルブ９１６により排気管９１４に接続された時は
、成膜ガス導入管９１２より導入された成膜ガスは、排
気管９１４を通して、排気ポンプ９１５より系外に排出
される。
６が取り付けられており、三方バルブ９１６を切り換え
ることにより、成膜ガス導入管９１３あるいは排気管９
１４に接続される。成膜ガス導入管９１２が、三方バル
ブ９１６により成膜ガス導入管９１３に接続された時は
、成膜ガス導入管９１２より導入された成膜ガスはチャ
ンバー９００内に導入される。成膜ガス導入管９１２が
三方バルブ９１６により排気管９１４に接続された時は
、成膜ガス導入管９１２より導入された成膜ガスは、排
気管９１４を通して、排気ポンプ９１５より系外に排出
される。
【００３９】本装置において、三方バブル９１４を成膜
ガス導入管９１３あるいは排気管９１４のいずれの方向
に接続しても成膜ガス導入管９１２の圧力は、大気圧よ
り低いため、マスフローは正常に動作する。また三方バ
ルブ９１６の切り換えによって成膜ガス導入管９１２内
に、ガスの付加的な滞留が生じることがないため三方バ
ルブ９１６を成膜ガス導入管９１３に接続したときに常
に一定流量のガスがチャンバー内に導入される。
ガス導入管９１３あるいは排気管９１４のいずれの方向
に接続しても成膜ガス導入管９１２の圧力は、大気圧よ
り低いため、マスフローは正常に動作する。また三方バ
ルブ９１６の切り換えによって成膜ガス導入管９１２内
に、ガスの付加的な滞留が生じることがないため三方バ
ルブ９１６を成膜ガス導入管９１３に接続したときに常
に一定流量のガスがチャンバー内に導入される。
【００４０】次に、本発明のａ−Ｓｉ：Ｈ膜をｉ層に用
いた図８に示すｐｉｎ構成の光起電力素子の作製手順を
説明する。
いた図８に示すｐｉｎ構成の光起電力素子の作製手順を
説明する。
【００４１】まず、表面を鏡面研磨し０．０５μｍＲｍ
ａｘとした５ｃｍ角の大きさのステンレス製（ＳＵＳ
３０４）基板８０１を不図示のスパッタ装置に入れ、
該装置内を１０−７Ｔｏｒｒ以下に真空排気した後、Ａ
ｒガスを導入し、内圧を５ｍＴｏｒｒとして２００Ｗの
パワーでＤＣプラズマ放電を生起しＡｇのターゲットに
よりスパッタを行い、約５０００ÅのＡｇを堆積した。 その後ターゲットをＺｎ０に変えて内圧、パワーともに
同じ条件でＤＣプラズマ放電を生起しスパッタを行い、
約５０００ÅのＺｎ０を堆積した。以上の工程で下部電
極８０２を作製した後、基板８０１を取り出し反応チャ
ンバー９００の中のカソードに取り付け排気ポンプ９０
９により充分排気し、不図示のイオンゲージで反応チャ
ンバー９００の中の真空度が１０−６Ｔｏｒｒと成るよ
うにした。 次に基板加熱用ヒーター９０４で基板９０１を３５０℃
に加熱した。基板温度が一定になった後、バルブ９２０
，９２２を開け、マスフローコントローラー９２１の流
量を制御して不図示のＳｉＨ４ ガスボンベからＳｉＨ
４ ガス３０ｓｃｃｍをガス導入管９１０を介して反応
チャンバー９００の中に導入した。同様にしてバルブ９
４０，９４２を開けマスフローコントローラー９４１の
流量を制御してＨ２ ガスを３０ｓｃｃｍ供給し、バル
ブ９５０，９５２を開け、マスフローコントローラー９
５１の流量を制御してＨ２ガスで５％に希釈されたＰＨ
３ガスを１０ｓｃｃｍ導入した。反応チャンバー９００
の内圧が１．５Ｔｏｒｒに成るように調整した後、マッ
チングボックス９０６を介してＲＦ電源９０７から１０
Ｗのパワーを投入し、プラズマ放電を３分間行いｎ型非
晶質シリコン層６０３を４００Å堆積した。ガス供給を
やめた後、反応チャンバー９００を再び真空に引き、反
応チャンバー９００の中の真空度が１０−６Ｔｏｒｒ以
下に排気した後、バルブ９７０，９７２を開けてＨｅガ
ス２０ｓｃｍｍを反応チャンバー９００に導入した。
ａｘとした５ｃｍ角の大きさのステンレス製（ＳＵＳ
３０４）基板８０１を不図示のスパッタ装置に入れ、
該装置内を１０−７Ｔｏｒｒ以下に真空排気した後、Ａ
ｒガスを導入し、内圧を５ｍＴｏｒｒとして２００Ｗの
パワーでＤＣプラズマ放電を生起しＡｇのターゲットに
よりスパッタを行い、約５０００ÅのＡｇを堆積した。 その後ターゲットをＺｎ０に変えて内圧、パワーともに
同じ条件でＤＣプラズマ放電を生起しスパッタを行い、
約５０００ÅのＺｎ０を堆積した。以上の工程で下部電
極８０２を作製した後、基板８０１を取り出し反応チャ
ンバー９００の中のカソードに取り付け排気ポンプ９０
９により充分排気し、不図示のイオンゲージで反応チャ
ンバー９００の中の真空度が１０−６Ｔｏｒｒと成るよ
うにした。 次に基板加熱用ヒーター９０４で基板９０１を３５０℃
に加熱した。基板温度が一定になった後、バルブ９２０
，９２２を開け、マスフローコントローラー９２１の流
量を制御して不図示のＳｉＨ４ ガスボンベからＳｉＨ
４ ガス３０ｓｃｃｍをガス導入管９１０を介して反応
チャンバー９００の中に導入した。同様にしてバルブ９
４０，９４２を開けマスフローコントローラー９４１の
流量を制御してＨ２ ガスを３０ｓｃｃｍ供給し、バル
ブ９５０，９５２を開け、マスフローコントローラー９
５１の流量を制御してＨ２ガスで５％に希釈されたＰＨ
３ガスを１０ｓｃｃｍ導入した。反応チャンバー９００
の内圧が１．５Ｔｏｒｒに成るように調整した後、マッ
チングボックス９０６を介してＲＦ電源９０７から１０
Ｗのパワーを投入し、プラズマ放電を３分間行いｎ型非
晶質シリコン層６０３を４００Å堆積した。ガス供給を
やめた後、反応チャンバー９００を再び真空に引き、反
応チャンバー９００の中の真空度が１０−６Ｔｏｒｒ以
下に排気した後、バルブ９７０，９７２を開けてＨｅガ
ス２０ｓｃｍｍを反応チャンバー９００に導入した。
【００４２】三方バルブ９１６を成膜ガス導入管９１２
と排気管９１４とを接続した状態にした後、バルブ９６
０および９６２を開けて、ＳｉＨ４ ガス３０ｓｃｃｍ
を成膜ガス導入管９１２に流した。
と排気管９１４とを接続した状態にした後、バルブ９６
０および９６２を開けて、ＳｉＨ４ ガス３０ｓｃｃｍ
を成膜ガス導入管９１２に流した。
【００４３】この状態でＲＦ電源９０７から２０Ｗの高
周波電力を投入し、Ｈｅガスによるプラズマ放電を電極
９０２と９０３との間に起こした。プラズマ放電が生起
した後、三方バルブ９１６を切り換え、成膜ガス導入管
９１２と９１３とを接続した状態にし、チャンバー９０
０にＳｉＨ４ ガス３０ｓｃｃｍを１０秒間導入した。 １０秒後、三方バルブ９１６を再び切り換え、成膜ガス
導入管９１２と排気管９１４とを接続した状態にし、チ
ャンバー９００には、ＳｉＨ４ ガスの導入を中止した
。
周波電力を投入し、Ｈｅガスによるプラズマ放電を電極
９０２と９０３との間に起こした。プラズマ放電が生起
した後、三方バルブ９１６を切り換え、成膜ガス導入管
９１２と９１３とを接続した状態にし、チャンバー９０
０にＳｉＨ４ ガス３０ｓｃｃｍを１０秒間導入した。 １０秒後、三方バルブ９１６を再び切り換え、成膜ガス
導入管９１２と排気管９１４とを接続した状態にし、チ
ャンバー９００には、ＳｉＨ４ ガスの導入を中止した
。
【００４４】この状態を４０秒間保った。
【００４５】４０秒後再びＳｉＨ４ガス３０ｓｃｃｍを
チャンバー９００に１０秒間導入し、１０秒後、ＳｉＨ
４ガスの導入を中止した。すなわち１０秒間ＳｉＨ４ガ
ス３０ｓｃｃｍをチャンバー９００に導入、４０秒間Ｓ
ｉＨ４ガスの導入中止という繰り返しを２００回行なっ
た。その結果ｎ型ａ−Ｓｉ：Ｈ層上に約６０００Åのｉ
型ａ−Ｓｉ：Ｈ層上６０４が堆積された。
チャンバー９００に１０秒間導入し、１０秒後、ＳｉＨ
４ガスの導入を中止した。すなわち１０秒間ＳｉＨ４ガ
ス３０ｓｃｃｍをチャンバー９００に導入、４０秒間Ｓ
ｉＨ４ガスの導入中止という繰り返しを２００回行なっ
た。その結果ｎ型ａ−Ｓｉ：Ｈ層上に約６０００Åのｉ
型ａ−Ｓｉ：Ｈ層上６０４が堆積された。
【００４６】ｉ型ａ−Ｓｉ：Ｈ層上８０４の堆積後、Ｒ
Ｆ電源９０７のパワーを０Ｗにしてプラズマ放電を止め
てガス供給をやめた後、反応チャンバー９００の中の真
空度を１０−６Ｔｏｒｒ以下に排気し、基板温度を２０
０℃に変えた後、バルブ９２０，９３０，９３２，９４
０，９４２を開けてＳｉＨ４ガス１ｓｃｃｍとＨ２ガス
で５％に希釈したＢ２Ｈ６ ガス１０ｓｃｃｍとＨ２ガ
ス３００ｓｃｃｍを反応チャンバー９００に導入した。 続いてＲＦ電源９０６から２００Ｗのパワーを投入し、
プラズマ放電を生起し５分間成膜を行いｐ層６０５を１
００Å堆積した。尚、この条件でｐ層をガラス基板上に
堆積した資料により粒径２０Åから１００Åの微結晶で
あることを反射型高速電子線回析（ＲＨＥＥＤ）により
確認した。次に、基板８０１を反応チャンバー９００か
ら取り出し、不図示の抵抗加熱の蒸着装置に入れて、該
装置内を１０−７Ｔｏｒｒ以下に真空排気し、基板温度
を１６０℃に保った後、酸素ガスを導入し、内圧を０．
５ｍＴｏｒｒとした後ＩｎとＳｎの合金を抵抗加熱によ
り蒸着し、反射防止効果を兼ねた機能を有する透明導電
膜（ＩＴＯ膜）を７００Å堆積し上部電極１０６とした
。蒸着終了後試料を取り出し不図示のドライエッチング
装置により１ｃｍ×１ｃｍの大きさのサブセルに分離し
た後、別の蒸着装置に移し、電子ビーム蒸着法によりア
ルミの集電電極８０７を形成した。得られた光起電力素
子をＮｏ．１とした。
Ｆ電源９０７のパワーを０Ｗにしてプラズマ放電を止め
てガス供給をやめた後、反応チャンバー９００の中の真
空度を１０−６Ｔｏｒｒ以下に排気し、基板温度を２０
０℃に変えた後、バルブ９２０，９３０，９３２，９４
０，９４２を開けてＳｉＨ４ガス１ｓｃｃｍとＨ２ガス
で５％に希釈したＢ２Ｈ６ ガス１０ｓｃｃｍとＨ２ガ
ス３００ｓｃｃｍを反応チャンバー９００に導入した。 続いてＲＦ電源９０６から２００Ｗのパワーを投入し、
プラズマ放電を生起し５分間成膜を行いｐ層６０５を１
００Å堆積した。尚、この条件でｐ層をガラス基板上に
堆積した資料により粒径２０Åから１００Åの微結晶で
あることを反射型高速電子線回析（ＲＨＥＥＤ）により
確認した。次に、基板８０１を反応チャンバー９００か
ら取り出し、不図示の抵抗加熱の蒸着装置に入れて、該
装置内を１０−７Ｔｏｒｒ以下に真空排気し、基板温度
を１６０℃に保った後、酸素ガスを導入し、内圧を０．
５ｍＴｏｒｒとした後ＩｎとＳｎの合金を抵抗加熱によ
り蒸着し、反射防止効果を兼ねた機能を有する透明導電
膜（ＩＴＯ膜）を７００Å堆積し上部電極１０６とした
。蒸着終了後試料を取り出し不図示のドライエッチング
装置により１ｃｍ×１ｃｍの大きさのサブセルに分離し
た後、別の蒸着装置に移し、電子ビーム蒸着法によりア
ルミの集電電極８０７を形成した。得られた光起電力素
子をＮｏ．１とした。
【００４７】比較例１
実施例２において、ｉ層の成膜をＳｉＨ４ ガスへ断続
的に導入せずに、常に三方バルブ９１６を成膜ガス導入
管９１２と９１３とが接続される状態に保ったまま、チ
ャンバー９００にＳｉＨ４ ガスを３０ｓｃｃｍ導入し
、ＲＦグロー放電を２００秒間行い、ｎ型ａ−Ｓｉ膜上
に約６０００Åのｉ型ａ−Ｓｉ膜を堆積した。その他の
操作は、実施例２と同じに行ってｐｉｎ構造のａ−Ｓｉ
：Ｈ光起電力素子を作製した。得られた光起電力素子を
Ｎｏ．２とした。
的に導入せずに、常に三方バルブ９１６を成膜ガス導入
管９１２と９１３とが接続される状態に保ったまま、チ
ャンバー９００にＳｉＨ４ ガスを３０ｓｃｃｍ導入し
、ＲＦグロー放電を２００秒間行い、ｎ型ａ−Ｓｉ膜上
に約６０００Åのｉ型ａ−Ｓｉ膜を堆積した。その他の
操作は、実施例２と同じに行ってｐｉｎ構造のａ−Ｓｉ
：Ｈ光起電力素子を作製した。得られた光起電力素子を
Ｎｏ．２とした。
【００４８】比較例２
実施例２において、ｉ層の形成時の基板温度のみを、２
５０℃に設定した条件で、他の作製条件および手順は実
施例２と同じに光起電力素子を作製した。得られた光起
電力素子をＮｏ．３とする。
５０℃に設定した条件で、他の作製条件および手順は実
施例２と同じに光起電力素子を作製した。得られた光起
電力素子をＮｏ．３とする。
【００４９】比較例３
比較例１においてｉ層の成膜時の基板温度のみを、２５
０℃に設定して条件で他の作製条件、および手順は比較
例１と同じに光起電力素子を作製した。本作製条件は、
従来のａ−Ｓｉ：Ｈ光起電力素子の作製条件に準処した
条件である。得られた光起電力素子をＮｏ．４とする。
０℃に設定して条件で他の作製条件、および手順は比較
例１と同じに光起電力素子を作製した。本作製条件は、
従来のａ−Ｓｉ：Ｈ光起電力素子の作製条件に準処した
条件である。得られた光起電力素子をＮｏ．４とする。
【００５０】光起電力素子の評価
これらの試料をソーラーシミュレータを用いてＡＭ−１
．５の大陽光スペクトルの光を１００ｍＷ／ｃｍ２の強
度で照射し、電圧電流曲線を求めることにより、光起電
力素子の初期光電変換効率η（０）を測定した。
．５の大陽光スペクトルの光を１００ｍＷ／ｃｍ２の強
度で照射し、電圧電流曲線を求めることにより、光起電
力素子の初期光電変換効率η（０）を測定した。
【００５１】次に、電圧電流曲線を求めることによって
得られた開放電圧Ｖｏｃ及び短絡電流Ｉｓｃから、最適
負荷を算出し、負荷抵抗を各々の試料に接続した。
得られた開放電圧Ｖｏｃ及び短絡電流Ｉｓｃから、最適
負荷を算出し、負荷抵抗を各々の試料に接続した。
【００５２】次に負荷抵抗が接続された試料を２５℃一
定に保たれた試料台上に配置し、前述と同じＡＭ１．５
光（１００ｍＶ／ｃｍ−２）を５００ｈｒ連続照射した
後、再び前述と同様に試料の上部電極１０６側よりＡＭ
１．５光（１００ｍＶ／ｃｍ−２）を照射したときの光
電変換効率η（５００）を求めた。この様にして得られ
たη（５００）とη（０）とから劣化率｛１−η（５０
０）／η（０）｝を求めた。
定に保たれた試料台上に配置し、前述と同じＡＭ１．５
光（１００ｍＶ／ｃｍ−２）を５００ｈｒ連続照射した
後、再び前述と同様に試料の上部電極１０６側よりＡＭ
１．５光（１００ｍＶ／ｃｍ−２）を照射したときの光
電変換効率η（５００）を求めた。この様にして得られ
たη（５００）とη（０）とから劣化率｛１−η（５０
０）／η（０）｝を求めた。
【００５３】また光起電力素子Ｎｏ．１〜４の膜中の水
素原子含有量を二次イオン質量分析計（ＳＩＭＳ）によ
り分析した。
素原子含有量を二次イオン質量分析計（ＳＩＭＳ）によ
り分析した。
【００５４】表１に光起電力素子Ｎｏ．４の初期光電変
換効率を１とした時の光起電力素子Ｎｏ．１〜４の初期
光電変換効率η（０）の相対値、光起電力素子Ｎｏ．４
の劣化率を１とした時の光起電力素子Ｎｏ．１〜４の劣
化率の相対値、及びＳＩＭＳで分析したｉ層中の水素原
子含有量を示す。
換効率を１とした時の光起電力素子Ｎｏ．１〜４の初期
光電変換効率η（０）の相対値、光起電力素子Ｎｏ．４
の劣化率を１とした時の光起電力素子Ｎｏ．１〜４の劣
化率の相対値、及びＳＩＭＳで分析したｉ層中の水素原
子含有量を示す。
【００５５】
【表１】表１ 各光起電力素子の初期変換効率，劣化
率及びｉ層膜中の水素原子含有量の比較 表１より本発明のａ−Ｓｉ：Ｈ膜をｉ層に用いたｐｉｎ
構成の光起電力素子は比較例１〜３の方法に比べ、初期
変換効率が高く、劣化率が小さいことがわかる。特に劣
化率の低下は著しい。
率及びｉ層膜中の水素原子含有量の比較 表１より本発明のａ−Ｓｉ：Ｈ膜をｉ層に用いたｐｉｎ
構成の光起電力素子は比較例１〜３の方法に比べ、初期
変換効率が高く、劣化率が小さいことがわかる。特に劣
化率の低下は著しい。
【００５６】また実施例２及び比較例１〜３と同じ条件
で、ただしｉ層の膜厚が２μｍ以上になるように、ｉ層
の成膜までの行程を行ない、ラマン分光測定用の試料を
作製した。
で、ただしｉ層の膜厚が２μｍ以上になるように、ｉ層
の成膜までの行程を行ない、ラマン分光測定用の試料を
作製した。
【００５７】各試料のラマン分光測定の結果は、いずれ
も４８０ｃｍ−１付近にブロードのピークがある非晶質
シリコン膜の特徴が見られた。
も４８０ｃｍ−１付近にブロードのピークがある非晶質
シリコン膜の特徴が見られた。
【００５８】実施例３
本発明のａ−Ｓｉ：Ｈ膜を用い、図９の成膜装置を用い
、図１０の構成の電界効果型薄膜トランジスタを作製し
た。
、図１０の構成の電界効果型薄膜トランジスタを作製し
た。
【００５９】図１０は、本発明によるａ−Ｓｉ：Ｈ膜を
用いた電界効果型薄膜トランジスタの概略的構成図であ
る。
用いた電界効果型薄膜トランジスタの概略的構成図であ
る。
【００６０】同図において、絶縁性基板１００１上にゲ
ート電極１００２が所望のパターンで形成され、更にそ
の上に絶縁板１００３と半導体層１００４が積層形成さ
れている。半導体層１００４上にはオーミックコンタク
ト層１００５’および１００５”を介して主電極１００
６’および１００６”が各々形成され、ゲート電極１０
０２ に印加される電圧によって主電極１００６’およ
び１００６”間に流れる電流が制御される電界効果型ト
ランジスタが構成される。
ート電極１００２が所望のパターンで形成され、更にそ
の上に絶縁板１００３と半導体層１００４が積層形成さ
れている。半導体層１００４上にはオーミックコンタク
ト層１００５’および１００５”を介して主電極１００
６’および１００６”が各々形成され、ゲート電極１０
０２ に印加される電圧によって主電極１００６’およ
び１００６”間に流れる電流が制御される電界効果型ト
ランジスタが構成される。
【００６１】次に、図１０に示す構成の電界効果型薄膜
トランジスタの作製方法を記す。
トランジスタの作製方法を記す。
【００６２】まず、ガラス基板１００１（コーニング社
製＃７０５９）上にＡ１ゲート電極１００２を形成した
後、チャンバー９００内のアノード電極９０４上に固定
した。そして、チャンバー９００内の圧力を１×１０−
６Ｔｏｒｒ以下にして、ヒーター９０４により、基板の
温度を３５０℃に保持する。次に成膜ガス導入管９１０
よりアンモニア（ＮＨ３ ）を１５０ｓｃｃｍ、Ｈ２
ガスを１０ｓｃｃｍ、Ａｒガスを１０ｓｃｃｍ、チャン
バー９００内に導入した。チャンバー９００内の圧力が
０．４Ｔｏｒｒになるように、排気ポンプ９０９の排気
量を調整した。
製＃７０５９）上にＡ１ゲート電極１００２を形成した
後、チャンバー９００内のアノード電極９０４上に固定
した。そして、チャンバー９００内の圧力を１×１０−
６Ｔｏｒｒ以下にして、ヒーター９０４により、基板の
温度を３５０℃に保持する。次に成膜ガス導入管９１０
よりアンモニア（ＮＨ３ ）を１５０ｓｃｃｍ、Ｈ２
ガスを１０ｓｃｃｍ、Ａｒガスを１０ｓｃｃｍ、チャン
バー９００内に導入した。チャンバー９００内の圧力が
０．４Ｔｏｒｒになるように、排気ポンプ９０９の排気
量を調整した。
【００６３】この状態でアノード電極９０３とカソード
電極９０２との間に高周波電源９０７よりマッチングボ
ックス９０６を介して１０Ｗの高周波電力を導入した。 その結果、アノード電極９０３とカソード電極９０２と
の間にＮＨ３ガス，Ｈ２ガスとＡｒガスとによるプラズ
マが生起した。
電極９０２との間に高周波電源９０７よりマッチングボ
ックス９０６を介して１０Ｗの高周波電力を導入した。 その結果、アノード電極９０３とカソード電極９０２と
の間にＮＨ３ガス，Ｈ２ガスとＡｒガスとによるプラズ
マが生起した。
【００６４】この状態で、三方バルブ９１６を周期的に
切り変えることにより、成膜ガス導入管９１３よりＳｉ
２Ｈ６ガス２０ｓｃｃｍを周期的に断続導入した。一周
期のＳｉ２Ｈ６ガスの導入時間は２０秒で、導入しない
時間は４０秒でる。
切り変えることにより、成膜ガス導入管９１３よりＳｉ
２Ｈ６ガス２０ｓｃｃｍを周期的に断続導入した。一周
期のＳｉ２Ｈ６ガスの導入時間は２０秒で、導入しない
時間は４０秒でる。
【００６５】この繰り返しを１００周期繰り返すことに
より、ＳｉＮ：Ｈの絶縁層１００３を厚さ約１５００Å
堆積した。
より、ＳｉＮ：Ｈの絶縁層１００３を厚さ約１５００Å
堆積した。
【００６６】次に放電を止め、ガスの導入を止め、排気
ポンプ９０９で十分に排気を行ない、チャンバー９００
内圧力を１×１０−６Ｔｏｒｒ以下にした後、チャンバ
ー９００内に成膜ガス導入管９１０を介してＡｒガスを
１０ｓｃｍｍ導入した。排気ポンプ９０９の排気量を調
整することによりチャンバー内の圧力を０．３Ｔｏｒｒ
にした。
ポンプ９０９で十分に排気を行ない、チャンバー９００
内圧力を１×１０−６Ｔｏｒｒ以下にした後、チャンバ
ー９００内に成膜ガス導入管９１０を介してＡｒガスを
１０ｓｃｍｍ導入した。排気ポンプ９０９の排気量を調
整することによりチャンバー内の圧力を０．３Ｔｏｒｒ
にした。
【００６７】高周波電力１０Ｗを印加し、アノード電極
９０３とカソード電極９０２との間にＡｒガスによるプ
ラズマを生起した。
９０３とカソード電極９０２との間にＡｒガスによるプ
ラズマを生起した。
【００６８】この状態で三方バルブ９１６を周期的に切
り換えることにより、成膜ガス導入管９１３よりＳｉ２
Ｈ６ガス２０ｓｃｃｍを周期的に断続導入した。一周期
のＳｉ２Ｈ６ガスの導入時間は５秒で、導入しない時間
は４０秒である。なお高周波電力はＳｉ２Ｈ６ガスを導
入した時は３Ｗ、導入を中断した時は１０Ｗになるよう
に周期的に変えた。
り換えることにより、成膜ガス導入管９１３よりＳｉ２
Ｈ６ガス２０ｓｃｃｍを周期的に断続導入した。一周期
のＳｉ２Ｈ６ガスの導入時間は５秒で、導入しない時間
は４０秒である。なお高周波電力はＳｉ２Ｈ６ガスを導
入した時は３Ｗ、導入を中断した時は１０Ｗになるよう
に周期的に変えた。
【００６９】この繰り返しを２５周期繰り返すことによ
り、ノンドーブのａ−Ｓｉ：Ｈ層１００４を厚さ約５０
Å堆積した。次に放電を止め、ガスの導入を止め、排気
ポンプ９０９で十分に排気を行ない、チャンバー９００
内圧力を１×１０−６Ｔｏｒｒ以下にした後、チャンバ
ー９００内に成膜ガス導入管９１０を介してＡｒガスを
３０ｓｃｃｍ導入した。排気ポンプ９０９の排気量を調
整することにより、チャンバー内の圧力を０．３Ｔｏｒ
ｒにした。
り、ノンドーブのａ−Ｓｉ：Ｈ層１００４を厚さ約５０
Å堆積した。次に放電を止め、ガスの導入を止め、排気
ポンプ９０９で十分に排気を行ない、チャンバー９００
内圧力を１×１０−６Ｔｏｒｒ以下にした後、チャンバ
ー９００内に成膜ガス導入管９１０を介してＡｒガスを
３０ｓｃｃｍ導入した。排気ポンプ９０９の排気量を調
整することにより、チャンバー内の圧力を０．３Ｔｏｒ
ｒにした。
【００７０】高周波電力１０Ｗを印加し、アノード電極
９０２との間にＡｒガスによるプラズマを生起した。
９０２との間にＡｒガスによるプラズマを生起した。
【００７１】この状態で三方バルブ９１６を周期的に切
り換えることにより、成膜ガス導入管９１３より１００
０ｐｐｍＰＨ３を混合したＳｉ２Ｈ６ガス２０ｓｃｃｍ
を周期的に断続導入した。一周期のＳｉ２Ｈ６ガスの導
入時間は５秒で、導入しない時間は４０秒である。ｎ層
成膜時は高周波電力は１０Ｗに固定したままで、Ｓｉ２
Ｈ６ガスの導入周期で変化させなかった。
り換えることにより、成膜ガス導入管９１３より１００
０ｐｐｍＰＨ３を混合したＳｉ２Ｈ６ガス２０ｓｃｃｍ
を周期的に断続導入した。一周期のＳｉ２Ｈ６ガスの導
入時間は５秒で、導入しない時間は４０秒である。ｎ層
成膜時は高周波電力は１０Ｗに固定したままで、Ｓｉ２
Ｈ６ガスの導入周期で変化させなかった。
【００７２】この繰り返しを１７周期繰り返すことによ
り、導電率０．１ｓ／ｃｍのｎ＋シリコンを５００Å堆
積させ、オーミックコンタクト層１００５を形成した。 次に蒸着法によってＡｌ層１００６を堆積させ、チャン
ネル部分のオーミックコンタクト層１００５及びＡｌ層
１００６をホトリソグラフィーによってバターニングし
、チャンネル部分を除去して、オーミックコンタクト層
１００５’層および１００５”を介した主電極１００６
’および１００６”を形成した。
り、導電率０．１ｓ／ｃｍのｎ＋シリコンを５００Å堆
積させ、オーミックコンタクト層１００５を形成した。 次に蒸着法によってＡｌ層１００６を堆積させ、チャン
ネル部分のオーミックコンタクト層１００５及びＡｌ層
１００６をホトリソグラフィーによってバターニングし
、チャンネル部分を除去して、オーミックコンタクト層
１００５’層および１００５”を介した主電極１００６
’および１００６”を形成した。
【００７３】その結果、ガラス基板上に電界効果型薄膜
トランジスタが形成された。チャンネル幅Ｗとチャンネ
ル長ＬはＷ／Ｌ＝１００にした。
トランジスタが形成された。チャンネル幅Ｗとチャンネ
ル長ＬはＷ／Ｌ＝１００にした。
【００７４】また、比較のために、Ｓｉ２Ｈ６ガスを断
続的に導入したのでなく、連続的に導入し、他の条件は
、本実施例と同じにし、各層の成膜時間は、本実施例の
Ｓｉ２Ｈ６ ガスを流さない時間をのぞいた時間になる
ようにして、電界効果型薄膜トランジスタを作製した。 上記２種の電界効果型薄膜トランジスタの特性を比較し
たところ、本発明による電界効果型薄膜トランジスタは
、比較のための薄膜トランジスタに比べ移動層に於て１
ケタ向上しており、またバイアス印加時のＶｔｈのシフ
トも１／１０以下になっており、良好な特性を示した。
続的に導入したのでなく、連続的に導入し、他の条件は
、本実施例と同じにし、各層の成膜時間は、本実施例の
Ｓｉ２Ｈ６ ガスを流さない時間をのぞいた時間になる
ようにして、電界効果型薄膜トランジスタを作製した。 上記２種の電界効果型薄膜トランジスタの特性を比較し
たところ、本発明による電界効果型薄膜トランジスタは
、比較のための薄膜トランジスタに比べ移動層に於て１
ケタ向上しており、またバイアス印加時のＶｔｈのシフ
トも１／１０以下になっており、良好な特性を示した。
【００７５】実施例４
ａ−Ｓｉ膜成膜安定性を独立に調べるため、特にデバイ
スにはせず３００ｍｍ×２０ｍｍのコーニング社製＃７
０５９基板上に本発明の方法により実施例１と同様の条
件でａ−Ｓｉ膜のみの成膜を行なった。条件は実施例１
のａ−Ｓｉ膜の成膜条件とほぼ同一であるが、基板温度
を３２０℃と３７０℃の２段階に変えてそれぞれ成膜を
行なった。圧力は０．１Ｔｏｒｒ ＲＦパワー２０Ｗ
、ｔＤ は１０ｓｅｃ、ｔＡ は４０ｓｅｃ、ＳｉＨ４
２０ｓｃｃｍ、Ａｒ１０ｓｃｃｍである。転移温度はＴ
ｔは３００℃であった。各ステップを３００回繰り返し
て約９０００Åのａ−Ｓｉが堆積した。この膜の中央部
と端部とにギャップ幅２５０μｍのＡｌのくし型電極を
ＥＢ蒸着し、光電気伝導度を測定したところ両者でほと
んど差がなく、しかも全体に光電気伝導度が１０−４〜
１０−５ｓ／ｃｍと大きく良質な膜と判断できる。また
光劣化もほとんどない。ラマンスペクトルには５２０ｃ
ｍ−１付近のピークは現れず４８０ｃｍ−１付近のピー
クのみがある。さらに基板を１インチφのＳｉウェハー
に取り換えただけで他の成膜条件が全く等しいサンプル
をつくり膜中の水素濃度赤外吸収スペクトルから測定し
た。この際先のコーニング社製＃７０５９基板の中央に
相当する位置と端に相当する位置にＳｉウェハーを置い
て比較した。従って基板温度の変化を含め４種のサンプ
ルがある事になる。その結果コーニング社製＃７０５９
基板の中央に相当する位置のサンプルと端に相当する位
置のサンプルとで水素濃度はともに約５ａｔ％で大きな
差がなかった。
スにはせず３００ｍｍ×２０ｍｍのコーニング社製＃７
０５９基板上に本発明の方法により実施例１と同様の条
件でａ−Ｓｉ膜のみの成膜を行なった。条件は実施例１
のａ−Ｓｉ膜の成膜条件とほぼ同一であるが、基板温度
を３２０℃と３７０℃の２段階に変えてそれぞれ成膜を
行なった。圧力は０．１Ｔｏｒｒ ＲＦパワー２０Ｗ
、ｔＤ は１０ｓｅｃ、ｔＡ は４０ｓｅｃ、ＳｉＨ４
２０ｓｃｃｍ、Ａｒ１０ｓｃｃｍである。転移温度はＴ
ｔは３００℃であった。各ステップを３００回繰り返し
て約９０００Åのａ−Ｓｉが堆積した。この膜の中央部
と端部とにギャップ幅２５０μｍのＡｌのくし型電極を
ＥＢ蒸着し、光電気伝導度を測定したところ両者でほと
んど差がなく、しかも全体に光電気伝導度が１０−４〜
１０−５ｓ／ｃｍと大きく良質な膜と判断できる。また
光劣化もほとんどない。ラマンスペクトルには５２０ｃ
ｍ−１付近のピークは現れず４８０ｃｍ−１付近のピー
クのみがある。さらに基板を１インチφのＳｉウェハー
に取り換えただけで他の成膜条件が全く等しいサンプル
をつくり膜中の水素濃度赤外吸収スペクトルから測定し
た。この際先のコーニング社製＃７０５９基板の中央に
相当する位置と端に相当する位置にＳｉウェハーを置い
て比較した。従って基板温度の変化を含め４種のサンプ
ルがある事になる。その結果コーニング社製＃７０５９
基板の中央に相当する位置のサンプルと端に相当する位
置のサンプルとで水素濃度はともに約５ａｔ％で大きな
差がなかった。
【００７６】これに対しｔＡ ＝０として成膜した膜で
は基板温度が３２０℃のとき１１ａｔ％、３２０℃の時
７ａｔ％であり、光電気伝導度は上記サンプルに較べて
一桁以上低かった。
は基板温度が３２０℃のとき１１ａｔ％、３２０℃の時
７ａｔ％であり、光電気伝導度は上記サンプルに較べて
一桁以上低かった。
【００７７】また、ｔＤ＝２ｓｅｃとして成膜した膜と
ではどちらの基板温度でもラマンスペクトルには５２０
ｃｍ−１付近のピーク強度が強く、４８０ｃｍ−１のピ
ークはよく見えないので大部分が結晶化してしまったと
考えられる。
ではどちらの基板温度でもラマンスペクトルには５２０
ｃｍ−１付近のピーク強度が強く、４８０ｃｍ−１のピ
ークはよく見えないので大部分が結晶化してしまったと
考えられる。
【００７８】実施例５
実施例４と同様の方法でＳｉウェハー上及びコーニング
社製＃７０５９ガラス上にａ−Ｓｉ膜を形成した。実施
例４と同様に基板の表面温度がＳｉウェハーとコーニン
グ社製＃７０５９とで一致するようにして成膜を行なっ
た。成膜条件は圧力０．１Ｔｏｒｒ、ＲＦパワー２０Ｗ
、ｔＤ ２０ｓｅｃ、ｔＡ４０ｓｅｃ、ＳｉＨ４ ２０
ｓｃｃｍ、Ａｒ１０ｓｃｃｍである。基板温度は３５０
℃で転移温度より高く設定した。さらに基板に−６０Ｖ
のバイアスを印加して各ステップを２００回繰り返し１
．１μｍのａ−Ｓｉ膜を得た。またバイアス印加しない
で成膜したサンプルも用意し、特性の比較を行なった。 バイアス０Ｖで成膜したものは水素濃度が８％で光電気
伝導度がバイアス−６０Ｖのものより一桁低くまた光劣
化は通常のＧＤ法と同レベルであったが−６０Ｖのバイ
アス印加したものは水素濃度が５．５％で光電導度も高
く光劣化はバイアス０Ｖのものの１／３以下であった。 従ってバイアス印加は膜質を落さずに成膜速度を上げる
有効な方法といえる。
社製＃７０５９ガラス上にａ−Ｓｉ膜を形成した。実施
例４と同様に基板の表面温度がＳｉウェハーとコーニン
グ社製＃７０５９とで一致するようにして成膜を行なっ
た。成膜条件は圧力０．１Ｔｏｒｒ、ＲＦパワー２０Ｗ
、ｔＤ ２０ｓｅｃ、ｔＡ４０ｓｅｃ、ＳｉＨ４ ２０
ｓｃｃｍ、Ａｒ１０ｓｃｃｍである。基板温度は３５０
℃で転移温度より高く設定した。さらに基板に−６０Ｖ
のバイアスを印加して各ステップを２００回繰り返し１
．１μｍのａ−Ｓｉ膜を得た。またバイアス印加しない
で成膜したサンプルも用意し、特性の比較を行なった。 バイアス０Ｖで成膜したものは水素濃度が８％で光電気
伝導度がバイアス−６０Ｖのものより一桁低くまた光劣
化は通常のＧＤ法と同レベルであったが−６０Ｖのバイ
アス印加したものは水素濃度が５．５％で光電導度も高
く光劣化はバイアス０Ｖのものの１／３以下であった。 従ってバイアス印加は膜質を落さずに成膜速度を上げる
有効な方法といえる。
【００７９】比較例４
実施例４とほぼ同様の方法でＳｉウェハー及びコーニン
グ社製＃７０５９ガラスにａ−Ｓｉを堆積する際、基板
温度を転移温度より低く設定して成膜を行なった。基板
温度は２５０℃。こうして出来た膜は水素濃度が高いだ
けでなく、中央と端での水素濃度差が８％と１３％であ
り差が大きかった。また光電気伝導度は１０−６〜１０
−７ｓ／ｃｍ程度であり、大きくはない。さらに通常の
ＧＤ法と同程度の光劣化を示す。このように基板温度が
転移温度Ｔｔ より低い場合には希ガスプラズマ照射の
効果が現れにくい。実施例６ 実施例４において、ＡｒガスのかわりにＨｅガス、Ｎｅ
ガス、Ｋｒガス、あるいはＸｅガスを１０ｓｃｃｍ流し
、同様の成膜を行ない、得られた膜の光電気伝導度を測
定したところ、いずれの希ガスを用いても１０−５〜１
０−４ｓ／ｃｍの範囲内の秀れた光導電特性を示した。
グ社製＃７０５９ガラスにａ−Ｓｉを堆積する際、基板
温度を転移温度より低く設定して成膜を行なった。基板
温度は２５０℃。こうして出来た膜は水素濃度が高いだ
けでなく、中央と端での水素濃度差が８％と１３％であ
り差が大きかった。また光電気伝導度は１０−６〜１０
−７ｓ／ｃｍ程度であり、大きくはない。さらに通常の
ＧＤ法と同程度の光劣化を示す。このように基板温度が
転移温度Ｔｔ より低い場合には希ガスプラズマ照射の
効果が現れにくい。実施例６ 実施例４において、ＡｒガスのかわりにＨｅガス、Ｎｅ
ガス、Ｋｒガス、あるいはＸｅガスを１０ｓｃｃｍ流し
、同様の成膜を行ない、得られた膜の光電気伝導度を測
定したところ、いずれの希ガスを用いても１０−５〜１
０−４ｓ／ｃｍの範囲内の秀れた光導電特性を示した。
【００８０】また、ＡＭ１．５光１００ｍＷ／ｃｍ２
の光を１３０ｈ照射しても、ほとんど光電気伝導度の変
化がみられなかった。
の光を１３０ｈ照射しても、ほとんど光電気伝導度の変
化がみられなかった。
【００８１】
【発明の効果】以上説明したように本発明によればａ−
Ｓｉ成膜の際の膜質の基板温度依存性が少なくなるため
、ａ−Ｓｉデバイスの製造安定性が向上するだけでなく
大面積均一性が向上するので、特に大面積デバイスにお
いて歩留まりが向上する。また従来の方法に較べて光導
電性、キャリア輸送性などが向上し、光劣化も少なくな
るのでデバイス性能の向上が可能となる。
Ｓｉ成膜の際の膜質の基板温度依存性が少なくなるため
、ａ−Ｓｉデバイスの製造安定性が向上するだけでなく
大面積均一性が向上するので、特に大面積デバイスにお
いて歩留まりが向上する。また従来の方法に較べて光導
電性、キャリア輸送性などが向上し、光劣化も少なくな
るのでデバイス性能の向上が可能となる。
【図１】本発明の手順を示す図である。
【図２】本発明に特徴的な転移温度を示す図である。
【図３】ラマンスベクトルの結晶のピークとアモルファ
スのピークの比とｔ Ｄの間に推積するａ−Ｓｉ膜厚と
の関係を示す図である。
スのピークの比とｔ Ｄの間に推積するａ−Ｓｉ膜厚と
の関係を示す図である。
【図４】ｔＡ と膜中水素濃度との関係を示す図である
。
。
【図５】ｔＤ の間に推積する膜の水素濃度と各ステッ
プでの成膜膜厚との関係を示す図である。
プでの成膜膜厚との関係を示す図である。
【図６】本発明を実施するための装置の一例を示す図で
ある。
ある。
【図７】ショトキーバリア型イメジセンサーの１画素の
構造を示す図である。
構造を示す図である。
【図８】本発明のａ−Ｓｉ：Ｈ膜をｉ層に用いたｐｉｎ
構成の光起電力素子を模式的に示す図である。
構成の光起電力素子を模式的に示す図である。
【図９】本発明のａ−Ｓｉ：Ｈ膜をｉ層に用いたｐｉｎ
構成の光起電力素子を作成するのに好適な成膜装置を示
す模式図である。
構成の光起電力素子を作成するのに好適な成膜装置を示
す模式図である。
【図１０】本発明のａ−Ｓｉ：Ｈ膜を半導体層に用いた
電界効果型薄膜トランジスタを模式的に示す図である。
電界効果型薄膜トランジスタを模式的に示す図である。
６００，６０１，６０２，６０３ 真空チャンバ
ー６５８ ＲＦ電極 ６１１，６１２，６１３，６１４，６１５，６３５
真空排気ポンプ ６３１，６３２，６４８，６４９，６５０，６５１
ガスボンベ ６３４ ３方弁 ６３５ 成膜ガス用排気ポンプ ６２４，６２５，６２６ マッチングボックス６
２８，６２９，６３０ 高周波電源６１６，６１
７，６１８，６１９ 基板ヒーター７０１
ガラス基板 ７０２ Ｃｒ電極 ７０３ ａ−Ｓｉ層 ７０４ ＩＴＯ層 ７０５ パッシベーション膜 ７０６ Ａｌ配線 ８０１ 基板 ８０２ 下部電極 ８０３ ｎ型半導体層 ８０４ ｉ型半導体層 ８０５ ｐ半導体層 ８０６ 透明電極 ８０７ 集電電極 ９００ 反応チャンバー ９０１ 基板 ９０２ カソード電極 ９０３ アノード電極 ９０４ 基板加熱用ヒーター ９０５ 接地用端子 ９０６ マッチングボックス ９０７ ＲＦ電源 ９０８，９１４ 排気管 ９０９，９１５ 排気ポンプ ９１０，９１２，９１３ 成膜ガス導入管９２０
，９３０，９４０，９５０，９６０，９７０，９２２，
９３２，９４２ ，９６２，９６２，９７２ バルブ９２１，９３
１，９４１，９５１，９６１，９４５，９４６，９４７
マス フローコントローラー １００１ 絶縁性基板 １００２ ゲート電極 １００３ 絶縁層 １００４ 半導体層
ー６５８ ＲＦ電極 ６１１，６１２，６１３，６１４，６１５，６３５
真空排気ポンプ ６３１，６３２，６４８，６４９，６５０，６５１
ガスボンベ ６３４ ３方弁 ６３５ 成膜ガス用排気ポンプ ６２４，６２５，６２６ マッチングボックス６
２８，６２９，６３０ 高周波電源６１６，６１
７，６１８，６１９ 基板ヒーター７０１
ガラス基板 ７０２ Ｃｒ電極 ７０３ ａ−Ｓｉ層 ７０４ ＩＴＯ層 ７０５ パッシベーション膜 ７０６ Ａｌ配線 ８０１ 基板 ８０２ 下部電極 ８０３ ｎ型半導体層 ８０４ ｉ型半導体層 ８０５ ｐ半導体層 ８０６ 透明電極 ８０７ 集電電極 ９００ 反応チャンバー ９０１ 基板 ９０２ カソード電極 ９０３ アノード電極 ９０４ 基板加熱用ヒーター ９０５ 接地用端子 ９０６ マッチングボックス ９０７ ＲＦ電源 ９０８，９１４ 排気管 ９０９，９１５ 排気ポンプ ９１０，９１２，９１３ 成膜ガス導入管９２０
，９３０，９４０，９５０，９６０，９７０，９２２，
９３２，９４２ ，９６２，９６２，９７２ バルブ９２１，９３
１，９４１，９５１，９６１，９４５，９４６，９４７
マス フローコントローラー １００１ 絶縁性基板 １００２ ゲート電極 １００３ 絶縁層 １００４ 半導体層
Claims (3)
- 【請求項１】 基体上にａ−Ｓｉ層を堆積する工程と
堆積したａ−Ｓｉ層に、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ
等の希ガスより生成されるプラズマを照射する工程とを
交互に繰り返しながら堆積を行なうことを特徴とする堆
積膜の形成方法。 - 【請求項２】 ａ−Ｓｉ層を堆積する工程での一周期
の堆積層厚が１０Å以上１０００Å以下であることを特
徴とする請求項１に記載の堆積膜の形成方法。 - 【請求項３】 少なくとも希ガスより生成されるプラ
ズマ照射時に基体側にバイアスを印加することを特徴と
する請求項１または請求項２に記載の堆積膜の形成方法
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3148130A JP2880322B2 (ja) | 1991-05-24 | 1991-05-24 | 堆積膜の形成方法 |
| US07/888,159 US5288658A (en) | 1991-05-24 | 1992-05-26 | Process for the formation of an amorphous silicon deposited film with intermittent irradiation of inert gas plasma |
| US08/136,013 US5644145A (en) | 1991-05-24 | 1993-10-14 | Process for the formation of an amorphous silicon deposited film with intermittent irradiation of inert gas plasma |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3148130A JP2880322B2 (ja) | 1991-05-24 | 1991-05-24 | 堆積膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04346419A true JPH04346419A (ja) | 1992-12-02 |
| JP2880322B2 JP2880322B2 (ja) | 1999-04-05 |
Family
ID=15445933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3148130A Expired - Fee Related JP2880322B2 (ja) | 1991-05-24 | 1991-05-24 | 堆積膜の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5288658A (ja) |
| JP (1) | JP2880322B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582456A (ja) * | 1991-09-24 | 1993-04-02 | Sanyo Electric Co Ltd | 非晶質シリコン薄膜の形成方法およびこれを用いた光起電力装置の製造方法 |
| JPH06283430A (ja) * | 1993-01-28 | 1994-10-07 | Applied Materials Inc | 単一チャンバー内で多層ｃｖｄを行なう方法 |
| JPH06291044A (ja) * | 1993-01-28 | 1994-10-18 | Applied Materials Inc | Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| JP2006237640A (ja) * | 2006-05-08 | 2006-09-07 | Tadahiro Omi | 半導体製造方法 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753542A (en) | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| US5680229A (en) * | 1991-03-27 | 1997-10-21 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus with band gap variation in the thickness direction |
| US5578520A (en) | 1991-05-28 | 1996-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for annealing a semiconductor |
| US5766344A (en) | 1991-09-21 | 1998-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor |
| US5470768A (en) * | 1992-08-07 | 1995-11-28 | Fujitsu Limited | Method for fabricating a thin-film transistor |
| JPH0697070A (ja) * | 1992-09-11 | 1994-04-08 | Sanyo Electric Co Ltd | 多結晶シリコン膜の製造方法 |
| EP0592227A3 (en) * | 1992-10-07 | 1995-01-11 | Sharp Kk | Manufacture of a thin film transistor and production of a liquid crystal display device. |
| US7097712B1 (en) * | 1992-12-04 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus for processing a semiconductor |
| JPH06326024A (ja) * | 1993-05-10 | 1994-11-25 | Canon Inc | 半導体基板の製造方法及び非晶質堆積膜の形成方法 |
| KR100355938B1 (ko) * | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| US6090646A (en) | 1993-05-26 | 2000-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| KR100186886B1 (ko) * | 1993-05-26 | 1999-04-15 | 야마자끼 승페이 | 반도체장치 제작방법 |
| DE4345229C2 (de) * | 1993-09-30 | 1998-04-09 | Reinhard Dr Schwarz | Verfahren zum Herstellen von lumineszenten Elementstrukturen und Elementstrukturen |
| US6897100B2 (en) * | 1993-11-05 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device |
| CN100367461C (zh) * | 1993-11-05 | 2008-02-06 | 株式会社半导体能源研究所 | 一种制造薄膜晶体管和电子器件的方法 |
| US5624873A (en) * | 1993-11-12 | 1997-04-29 | The Penn State Research Foundation | Enhanced crystallization of amorphous films |
| EP0760020B1 (en) * | 1995-02-16 | 1999-11-03 | Koninklijke Philips Electronics N.V. | Device having a switch comprising a chromium layer and method for depositing chromium layers by sputtering |
| US5956602A (en) * | 1995-03-10 | 1999-09-21 | Canon Kabushiki Kaisha | Deposition of polycrystal Si film |
| JPH08330226A (ja) * | 1995-05-31 | 1996-12-13 | Semiconductor Energy Lab Co Ltd | 半導体の作製方法 |
| JP3830051B2 (ja) * | 1995-09-18 | 2006-10-04 | 株式会社 日立製作所 | 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置 |
| JP2762968B2 (ja) * | 1995-09-28 | 1998-06-11 | 日本電気株式会社 | 電界効果型薄膜トランジスタの製造方法 |
| WO1997022141A1 (fr) * | 1995-12-14 | 1997-06-19 | Seiko Epson Corporation | Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede |
| JP3739471B2 (ja) * | 1996-03-01 | 2006-01-25 | 富士通株式会社 | 光可変減衰器 |
| US6025947A (en) * | 1996-05-02 | 2000-02-15 | Fujitsu Limited | Controller which controls a variable optical attenuator to control the power level of a wavelength-multiplexed optical signal when the number of channels are varied |
| US6383898B1 (en) * | 1999-05-28 | 2002-05-07 | Sharp Kabushiki Kaisha | Method for manufacturing photoelectric conversion device |
| US7053005B2 (en) * | 2000-05-02 | 2006-05-30 | Samsung Electronics Co., Ltd. | Method of forming a silicon oxide layer in a semiconductor manufacturing process |
| JP4713752B2 (ja) * | 2000-12-28 | 2011-06-29 | 財団法人国際科学振興財団 | 半導体装置およびその製造方法 |
| US7439191B2 (en) * | 2002-04-05 | 2008-10-21 | Applied Materials, Inc. | Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications |
| JP4171428B2 (ja) * | 2003-03-20 | 2008-10-22 | 三洋電機株式会社 | 光起電力装置 |
| US7166528B2 (en) * | 2003-10-10 | 2007-01-23 | Applied Materials, Inc. | Methods of selective deposition of heavily doped epitaxial SiGe |
| US7682940B2 (en) * | 2004-12-01 | 2010-03-23 | Applied Materials, Inc. | Use of Cl2 and/or HCl during silicon epitaxial film formation |
| US7560352B2 (en) * | 2004-12-01 | 2009-07-14 | Applied Materials, Inc. | Selective deposition |
| US7312128B2 (en) * | 2004-12-01 | 2007-12-25 | Applied Materials, Inc. | Selective epitaxy process with alternating gas supply |
| US7235492B2 (en) * | 2005-01-31 | 2007-06-26 | Applied Materials, Inc. | Low temperature etchant for treatment of silicon-containing surfaces |
| US7674337B2 (en) * | 2006-04-07 | 2010-03-09 | Applied Materials, Inc. | Gas manifolds for use during epitaxial film formation |
| WO2008033186A1 (en) * | 2006-07-31 | 2008-03-20 | Applied Materials, Inc. | Methods of controlling morphology during epitaxial layer formation |
| KR101160930B1 (ko) * | 2006-07-31 | 2012-06-29 | 어플라이드 머티어리얼스, 인코포레이티드 | 카본-함유 실리콘 에피택셜 층을 형성하는 방법 |
| KR20100070753A (ko) * | 2008-12-18 | 2010-06-28 | 삼성전자주식회사 | 광기전력 변환 소자의 제조 방법 |
| KR20120084177A (ko) * | 2011-01-19 | 2012-07-27 | 삼성전자주식회사 | 실리콘 양자점층 형성 방법 및 이를 이용하여 제조한 장치들 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5049523A (en) * | 1977-12-05 | 1991-09-17 | Plasma Physics Corp. | Method of forming semiconducting materials and barriers |
| KR960016218B1 (ko) * | 1987-06-05 | 1996-12-07 | 가부시기가이샤 히다찌세이사꾸쇼 | 표면처리방법 및 그 장치 |
-
1991
- 1991-05-24 JP JP3148130A patent/JP2880322B2/ja not_active Expired - Fee Related
-
1992
- 1992-05-26 US US07/888,159 patent/US5288658A/en not_active Expired - Fee Related
-
1993
- 1993-10-14 US US08/136,013 patent/US5644145A/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582456A (ja) * | 1991-09-24 | 1993-04-02 | Sanyo Electric Co Ltd | 非晶質シリコン薄膜の形成方法およびこれを用いた光起電力装置の製造方法 |
| JPH06283430A (ja) * | 1993-01-28 | 1994-10-07 | Applied Materials Inc | 単一チャンバー内で多層ｃｖｄを行なう方法 |
| JPH06291044A (ja) * | 1993-01-28 | 1994-10-18 | Applied Materials Inc | Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 |
| US6338874B1 (en) | 1993-01-28 | 2002-01-15 | Applied Materials, Inc. | Method for multilayer CVD processing in a single chamber |
| US6444277B1 (en) | 1993-01-28 | 2002-09-03 | Applied Materials, Inc. | Method for depositing amorphous silicon thin films onto large area glass substrates by chemical vapor deposition at high deposition rates |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| US6660572B2 (en) | 1995-12-14 | 2003-12-09 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| JP2006237640A (ja) * | 2006-05-08 | 2006-09-07 | Tadahiro Omi | 半導体製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5644145A (en) | 1997-07-01 |
| US5288658A (en) | 1994-02-22 |
| JP2880322B2 (ja) | 1999-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04346419A (ja) | 堆積膜の形成方法 | |
| JP3911971B2 (ja) | シリコン薄膜、薄膜トランジスタおよびシリコン薄膜の製造方法 | |
| US6905920B2 (en) | Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature | |
| JPH0794431A (ja) | アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法 | |
| JPH04266019A (ja) | 成膜方法 | |
| JP3201492B2 (ja) | 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置 | |
| US6737123B2 (en) | Silicon-based film formation process, silicon-based film, semiconductor device, and silicon-based film formation system | |
| JPS63233564A (ja) | 接合型トランジスタの製造法 | |
| Kondo et al. | Novel aspects in thin film silicon solar cells–amorphous, microcrystalline and nanocrystalline silicon | |
| JP2795736B2 (ja) | 堆積膜の形成方法 | |
| JP3429034B2 (ja) | 半導体膜の製造方法 | |
| US4677738A (en) | Method of making a photovoltaic panel | |
| JPH06224431A (ja) | 薄膜トランジスタ及び液晶ディスプレイパネル | |
| JP3237788B2 (ja) | 非晶質シリコン薄膜の製造方法 | |
| JPH05166733A (ja) | 非単結晶シリコン膜の形成方法および形成装置 | |
| JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
| JPH0562913A (ja) | 堆積膜の成膜方法 | |
| JP3272681B2 (ja) | 太陽電池の製造方法 | |
| JPS59124163A (ja) | 半導体素子 | |
| JP2976569B2 (ja) | 半導体装置の製造方法 | |
| JPH0536620A (ja) | 半導体表面処理方法及び装置 | |
| JPH08339965A (ja) | 結晶性半導体膜の形成方法 | |
| JPH0536613A (ja) | 半導体表面処理方法及び装置 | |
| JPH07273336A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0536621A (ja) | 半導体表面処理方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |