JPH0824103B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH0824103B2
JPH0824103B2 JP59249406A JP24940684A JPH0824103B2 JP H0824103 B2 JPH0824103 B2 JP H0824103B2 JP 59249406 A JP59249406 A JP 59249406A JP 24940684 A JP24940684 A JP 24940684A JP H0824103 B2 JPH0824103 B2 JP H0824103B2
Authority
JP
Japan
Prior art keywords
thin film
film
silicon film
semiconductor thin
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59249406A
Other languages
English (en)
Other versions
JPS61127118A (ja
Inventor
隆 野口
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59249406A priority Critical patent/JPH0824103B2/ja
Priority to KR85008245A priority patent/KR970000472B1/ko
Priority to CA000495614A priority patent/CA1239706A/en
Priority to GB08529007A priority patent/GB2169442B/en
Priority to DE3541587A priority patent/DE3541587C2/de
Priority to AT0343185A priority patent/AT399421B/de
Priority to US06/801,319 priority patent/US4693759A/en
Priority to FR858517451A priority patent/FR2573916B1/fr
Priority to NL8503269A priority patent/NL194832C/nl
Publication of JPS61127118A publication Critical patent/JPS61127118A/ja
Publication of JPH0824103B2 publication Critical patent/JPH0824103B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、チャネルが形成される活性層が所定の基板
上に形成された多結晶半導体薄膜によって構成された薄
膜トランジスタを製造する方法に関するものである。
従来の技術 従来、多結晶シリコン薄膜トランジスタ（以下多結晶
シリコンTFTと称する）用の多結晶シリコン膜を形成す
るためには、例えば石英基板の上にまず多結晶シリコン
膜を形成し、次いでこの多結晶シリコン膜にSi+等をイ
オン注入することによりこの多結晶シリコン膜を非晶質
化した後、アニールまたは熱酸化を行うことにより結晶
化を行っている。この方法によれば、結晶粒が比較的大
きい多結晶シリコン膜を得ることができるが、この多結
晶シリコン膜を用いて構成されるTFTで得られる電子移
動度μは高々100cm2/V・sec程度である。ところが、こ
の程度の大きさの移動度μでは、SOI（３次元IC）とし
ての応用には十分でない。
より高い移動度μを得てSOIとしての応用を可能とす
るためには、多結晶シリコン膜中の結晶粒の粒径をより
大きくすると共に結晶粒の配向性を向上させることが必
要である。またデバイス設計を容易にするためには、結
晶粒の大きさ及びその配向性の制御性や膜内でのそれら
の均一性を高めることが必要である。しかしながら、レ
ーザー等を用いた種々の試みにもかかわらず、結晶粒の
粒径が十分に大きくまた結晶粒の配向性が良好でしかも
膜内での結晶粒の粒径及び配向性が均一な多結晶シリコ
ン膜は未だ得られていないのが現状である。
なおTFTに関する先行文献としては、日本応用物理学
会第45回学術講演会予稿集、14p−Ａ−４〜14p−Ａ−６
（1984）が挙げられる。
発明が解決しようとする問題点 本発明は、上述の問題にかんがみ、従来の多結晶シリ
コンTFT等の薄膜トランジスタの製造方法が有する上述
のような欠点を是正した薄膜トランジスタの製造方法を
提供することを目的とする。
問題点を解決するための手段 本発明は、チャネルが形成される活性層が所定の基板
上に形成された多結晶半導体薄膜によって構成された薄
膜トランジスタを製造する方法において、上記基板（例
えば石英基板１）上に半導体薄膜（例えば多結晶シリコ
ン膜３）を形成する工程と、上記半導体薄膜に所定のイ
オン（例えばSi+）をイオン注入することによりこの半
導体薄膜を非晶質化させて非晶質半導体薄膜（例えば非
晶質シリコン膜４）を形成する工程と、上記非晶質半導
体薄膜を300Å以下の所定の膜厚（例えば200Å）に薄膜
化する工程と、この薄膜化された非晶質半導体薄膜を長
時間アニールして固相成長を行うことにより得られる多
結晶半導体薄膜（例えば多結晶シリコン膜６）によって
上記活性層を構成する工程とをそれぞれ具備している。
実施例 実施例を説明する前に本発明を案出するに至った背景
について述べる。すなわち、C.V.Thompson,Henry I.Smi
th（MIT,Apl.,44,p603（1984））によれば、第２図に示
すような粒径がdnで厚さがｈ（ただし、dn/2＝rn＝定
数）の一次結晶粒を考えた場合、アニールにより成長さ
れる二次結晶粒の半径rs（＝ds/2）は、アニール時間を
ｔとすると（rs−rn）∝t/hで表され、この式より二次
結晶粒の成長は、アニール時間ｔに比例し、厚さｈに反
比例することがわかる。なおこの二次結晶粒の成長は、
異方的な表面エネルギーの最小化によって行われるもの
である。従って、多結晶シリコン膜にSi+等をイオン注
入することにより一旦非晶質シリコン膜とし、次いでこ
の非晶質シリコン膜を薄膜化した後、長時間アニールを
行うことにより固相成長を行わせてまず一次結晶粒を形
成し、次いで上記の式に従って二次結晶粒を成長させる
ことができることがわかる。
以下本発明に係る薄膜トランジスタの製造方法を超薄
膜多結晶シリコンTFTの製造に適用した一実施例を図面
に基づいて説明する。
第1A図に示すように、まず石英基板１上にSiO2膜２を
被着形成し、次いでこのSiO2膜２上に例えばLPCVD法に
より例えば膜厚が800Åの多結晶シリコン膜３（結晶粒
を3aで符示する）を被着形成する。
次にこの多結晶シリコン膜３に例えばSi+を加速エネ
ルギー40keV、ドーズ量1.5×1015cm-2の条件でイオン注
入することによりこの多結晶シリコン膜３を非晶質化し
て、第1B図に示すように非晶質シリコン膜４を形成す
る。
次に例えばRCA洗浄液（H2O：H2O2：NH3＝7:2:1）によ
る洗浄後に所定のエッチング液（H2O:SO1＝15:1）によ
るライトエッチングを行うことにより、第1C図に示すよ
うに、上記非晶質シリコン膜４を膜厚200Å程度に薄膜
化する。この後、上記非晶質シリコン膜４上にLPCVD法
によりSiO2膜５を被着形成する。
次にN2雰囲気中において例えば1000℃で100時間程度
長時間アニールを行う。この長時間アニールにより、非
晶質シリコン膜４が固相成長し、その結果、第1D図に示
すように、各結晶粒6aが表面エネルギー最小の（100）
面配向をしていてしかも結晶粒6aの粒径が極めて大きい
多結晶シリコン膜６が形成される。この後、SiO2膜５を
エッチング除去する。
次に第1E図に示すように、上記多結晶シリコン膜６の
所定部分をエッチング除去することにより所定形状とし
た後、LPCVD法により全面にSiO2膜７及びDOPOS膜８（不
純物をドープした多結晶シリコン膜）を順次被着形成す
る。
次に上記DOPOS膜８及びSiO2膜７の所定部分を順次エ
ッチング除去して、第1F図に示すように所定形状のDOPO
S膜から成るゲート電極９及び所定形状のSiO2膜から成
るゲート絶縁膜10を形成する。
次に第1G図に示すように、全面にPSG膜11を被着形成
し、次いで1000℃程度で熱処理を行うことによりこのPS
G膜11中に含まれているリン（Ｐ）を上記多結晶シリコ
ン膜６中に拡散させて、n+型のソース領域12及びドレイ
ン領域13を形成する。この結果、これらのソース領域12
とドレイン領域13との間に存在する多結晶シリコン膜６
によって、従来から周知のように、チャネルが形成され
る活性層が構成される。
この後、第1H図に示すように、PSG膜11の所定部分を
エッチング除去して開口11a,11bを形成した後、これら
の開口11a,11bを通じてAlから成る電極14,15を形成し
て、目的とする超薄膜多結晶シリコンTFTを完成させ
る。
上述の実施例によれば、結晶粒の大きさが従来に比べ
て大きい多結晶シリコン膜をを得ることができ、従って
この多結晶シリコン膜６を用いて形成された上述の実施
例によるTFTの移動度μを従来に比べて大きくすること
ができる。従って、従来に比べて特性の良好なTFTを得
ることができるので、SOIへの応用が可能である。また
結晶粒の大きさが大きいのみならず、各結晶粒の配向性
が従来に比べて極めて高いので、単結晶シリコン膜に近
い多結晶シリコン膜６を得ることができる。しかも上述
の実施例により得られる多結晶シリコン膜６の結晶粒の
大きさ及びその配向性は大面積に亘ってほぼ均一である
のみならず、それらの制御性は良好であるので、デバイ
ス設計が容易である。
以上本発明を実施例につき説明したが、本発明は上述
の実施例に限定されるものではなく、本発明の技術的思
想に基づいて種々の変形が可能である。例えば、上述の
実施例においては、非晶質シリコン膜４を薄膜化するの
にH2OとSO1との混合液によるウエットエッチングを用い
たが、KOH水溶液や熱リン酸等によるウエットエッチン
グや反応性イオンエッチング（RIE）等のドライエッチ
ングにより薄膜化してもよい。また非晶質シリコン膜４
の薄膜化は、この非晶質シリコン膜４を熱酸化すること
により行ってもよい。例えば上述の実施例においては、
膜厚200Åの非晶質シリコン膜４を得るためには、1000
℃で150分程度熱酸化を行えばよい。なお薄膜化した後
の非晶質シリコン膜４の膜厚は、アニール過程における
表面エネルギー依存性を大きくして結晶粒の粒径を大き
くすると共に結晶粒の配向性を高めて電子移動度μを十
分小さくする必要があるために、300Å以下でなければ
ならない。また、この薄膜化した後の非晶質シリコン膜
４の膜厚を300Å以下となるように、従来の薄膜トラン
ジスタのチャネル形成用活性層の膜厚に比べて充分小さ
くした。従って、電子移動度μをさらに大きくできるだ
けでなく、得られる超薄膜多結晶シリコンTFTのしきい
値電圧Vthを極めて低くすることができ、また、ソース
領域12及びドレイン領域13と活性層６との間の接合のリ
ーク電極を極めて小さくすることができ、さらに、得ら
れる超薄膜多結晶シリコンTFTのオフ時における外部光
によるソース領域12とドレイン領域13との間のリーク電
流を極めて小さくすることができる。
また上述の実施例においては、（100）面配向の多結
晶シリコン膜６を形成する場合につき説明したが、（11
1）面配向の多結晶シリコン膜６を得るためには、非晶
質シリコン膜４上にSiO2膜５を形成しない状態でアニー
ルを行えばよい。これはSiO2膜５が形成されていない状
態では、（111）面配向の状態が表面エネルギー最小と
なるためである。さらに上述のように熱酸化法により非
晶質シリコン膜４の薄膜化を行う場合には、熱酸化によ
りこの非晶質シリコン膜４の表面にSiO2膜が形成されて
いる状態でアニールを行えば（100）面配向の多結晶シ
リコン膜６が得られ、また上記SiO2膜をエッチング除去
してからアニールを行えば（111）面配向の多結晶シリ
コン膜６が得られる。
さらに上述の実施例においては、最初にLPCVD法によ
り多結晶シリコン膜３を形成したが、グロー放電分解法
またはプラズマCVD法により不完全な非晶質状態のシリ
コン膜を形成することも可能である。また固相成長のた
めの長時間アニールの温度は、上述の実施例で用いた10
00℃に限定されるものではなく、必要に応じて変更可能
である。また多結晶シリコン膜３を非晶質巣化するため
のイオン種としては、上述の実施例で用いたSi+以外に
例えばF+を用いることができる。なおこれらのイオンの
ドーズ量は、アニール温度との組合せによっても異なる
が、５×1014〜1.5×1016cm-2であるのが好ましい。こ
こで、５×1014cm-2はアニール温度が600でアニール時
間が15時間以内である場合に好ましいドーズ量である。
また基板としては、石英基板の他に必要に応じて種々の
基板を用いることができ、例えばシリコン基板を用いる
ことができる。
発明の効果 本発明に係る薄膜トランジスタの製造方法によれば、
所定の基板上に形成された半導体薄膜に所定のイオンを
イオン注入することにより非晶質化させて非晶質半導体
薄膜を形成してからこの非晶質半導体薄膜を所定の膜厚
に薄膜化し、この薄膜化された非晶質半導体薄膜を長時
間アニールして固相成長を行うことにより得られる多結
晶半導体薄膜によってチャネル形成用の活性層を構成す
るようにした。従って、薄膜トランジスタのチャネル用
活性層を構成する多結晶半導体薄膜は従来に比べて結晶
粒の大きさが大きくしかも結晶粒の配向性が高くさらに
結晶粒の粒径の均一性が良好であると共にその表面の平
坦性が良好であるから、キャリアの移動度μを充分大き
くすることができ、また上記多結晶半導体薄膜を制御性
よく形成することができる。
さらに、所定の基板上に形成された半導体薄膜に所定
のイオンをイオン注入することにより非晶質化させて形
成した非晶質半導体薄膜を300Å以下の所定の膜厚に薄
膜化するようにした。従って、キャリアの移動度μをさ
らに大きくできるだけでなく、薄膜トランジスタのしき
い値電圧Vthを極めて低くすることができ、また、ソー
ス領域及びドレイン領域と活性層との間の接合のリーク
電流を極めて小さくすることができ、さらに、薄膜トラ
ンジスタのオフ時における外部光によるソース領域とド
レイン領域との間のリーク電流を極めて小さくすること
ができる。
【図面の簡単な説明】
第1A図〜第1H図は本発明に係る薄膜トランジスタの製造
方法を超薄膜多結晶シリコンTFTの製造に適用した一実
施例を工程順に示す断面図、第２図は一次結晶粒から二
次結晶粒への成長の様子を説明するための一次結晶粒の
斜視図である。 なお図面に用いられた符号において、 １……石英基板 3,6……多結晶シリコン膜 ４……非晶質シリコン膜 ９……ゲート電極 10……ゲート絶縁膜 12……ソース領域 13……ドレイン領域 である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−37913（ＪＰ，Ａ) 特開 昭56−80126（ＪＰ，Ａ) 特開 昭56−59694（ＪＰ，Ａ) 特開 昭57−34331（ＪＰ，Ａ) 第45回応用物理学会学術講演会予稿集 （1984年秋季、昭和59年10月12〜15日）、 第407頁、14Ｐ−Ａ−４、14Ｐ−Ａ−５

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】チャネルが形成される活性層が所定の基板
    上に形成された多結晶半導体薄膜によって構成された薄
    膜トランジスタを製造する方法において、 上記基板上に半導体薄膜を形成する工程と、 上記半導体薄膜に所定のイオンをイオン注入することに
    よりこの半導体薄膜を非晶質化させて非晶質半導体薄膜
    を形成する工程と、 上記非晶質半導体薄膜を300Å以下の所定の膜厚に薄膜
    化する工程と、 この薄膜化された非晶質半導体薄膜を長時間アニールし
    て固相成長を行うことにより得られる多結晶半導体薄膜
    によって上記活性層を構成する工程とをそれぞれ具備す
    ることを特徴とする薄膜トランジスタの製造方法。
JP59249406A 1984-11-26 1984-11-26 薄膜トランジスタの製造方法 Expired - Lifetime JPH0824103B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP59249406A JPH0824103B2 (ja) 1984-11-26 1984-11-26 薄膜トランジスタの製造方法
KR85008245A KR970000472B1 (en) 1984-11-26 1985-11-05 Semiconductor thin film transistor & method of manufacturing the same
CA000495614A CA1239706A (en) 1984-11-26 1985-11-19 Method of forming a thin semiconductor film
GB08529007A GB2169442B (en) 1984-11-26 1985-11-25 Forming thin semiconductor films
DE3541587A DE3541587C2 (de) 1984-11-26 1985-11-25 Verfahren zur Herstellung eines dünnen Halbleiterfilms
AT0343185A AT399421B (de) 1984-11-26 1985-11-25 Verfahren zur ausbildung einer dünnen halbleiterschicht
US06/801,319 US4693759A (en) 1984-11-26 1985-11-25 Method of forming a thin semiconductor film
FR858517451A FR2573916B1 (fr) 1984-11-26 1985-11-26 Procede de fabrication d'un film semi-conducteur mince et film ainsi obtenu
NL8503269A NL194832C (nl) 1984-11-26 1985-11-26 Werkwijze voor het vormen van een dunne-halfgeleiderfilm.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59249406A JPH0824103B2 (ja) 1984-11-26 1984-11-26 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS61127118A JPS61127118A (ja) 1986-06-14
JPH0824103B2 true JPH0824103B2 (ja) 1996-03-06

Family

ID=17192504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59249406A Expired - Lifetime JPH0824103B2 (ja) 1984-11-26 1984-11-26 薄膜トランジスタの製造方法

Country Status (2)

Country Link
JP (1) JPH0824103B2 (ja)
KR (1) KR970000472B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109337A (ja) * 1988-10-18 1990-04-23 Fujitsu Ltd 半導体装置の製造方法
KR950003235B1 (ko) * 1991-12-30 1995-04-06 주식회사 금성사 반도체 소자의 구조

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5659694A (en) * 1979-10-18 1981-05-23 Agency Of Ind Science & Technol Manufacture of thin film
JPS5680126A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of monocrystalline semiconductor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
第４５回応用物理学会学術講演会予稿集（１９８４年秋季、昭和５９年１０月１２〜１５日）、第４０７頁、１４Ｐ−Ａ−４、１４Ｐ−Ａ−５

Also Published As

Publication number Publication date
JPS61127118A (ja) 1986-06-14
KR970000472B1 (en) 1997-01-11

Similar Documents

Publication Publication Date Title
US4693759A (en) Method of forming a thin semiconductor film
US5910672A (en) Semiconductor device and method of manufacturing the same
US4808546A (en) SOI process for forming a thin film transistor using solid phase epitaxy
JPS6336147B2 (ja)
US5707746A (en) Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer
JP2560716B2 (ja) 半導体素子及びその製造方法
JPS62203380A (ja) 半導体素子の製造方法
US5960268A (en) Semiconductor device and method of fabricating the same
EP0496639B1 (en) Polysilicon thin film semiconductor device
JPH0824103B2 (ja) 薄膜トランジスタの製造方法
JPH0770481B2 (ja) シリコン半導体層の形成方法
JPH0824184B2 (ja) 薄膜トランジスタの製造方法
KR930010093B1 (ko) 반도체박막의 형성방법
JP2536472B2 (ja) 多結晶半導体膜の固相成長方法
JPH0521461A (ja) 半導体装置の製造方法
JPS61116821A (ja) 単結晶薄膜の形成方法
JPH05190449A (ja) 半導体薄膜の製造方法
JPH04165629A (ja) Ｍｏｓ型半導体装置
JPH02163942A (ja) Ｍｉｓトランジスタの製造方法
JPH03200319A (ja) 多結晶シリコンの形成方法
JPS6037719A (ja) 半導体装置の製造方法
JPH0533527B2 (ja)
JPH06236894A (ja) 薄膜トランジスタの製造方法
JPH0555250A (ja) 半導体装置およびその製法
JPH02222547A (ja) Ｍｏｓ型電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term