JP2536472B2 - 多結晶半導体膜の固相成長方法 - Google Patents
多結晶半導体膜の固相成長方法Info
- Publication number
- JP2536472B2 JP2536472B2 JP60248609A JP24860985A JP2536472B2 JP 2536472 B2 JP2536472 B2 JP 2536472B2 JP 60248609 A JP60248609 A JP 60248609A JP 24860985 A JP24860985 A JP 24860985A JP 2536472 B2 JP2536472 B2 JP 2536472B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- polycrystalline
- phase growth
- solid phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多結晶半導体膜の固相成長方法に関するもの
であって、多結晶Siその他の各種他結晶半導体膜の固相
成長に用いて最適なものである。
であって、多結晶Siその他の各種他結晶半導体膜の固相
成長に用いて最適なものである。
本発明は、電気的に不活性な不純物を多結晶半導体膜
にイオン注入することにより非晶質半導体膜を形成し、
次いでアニールを行うことにより上記非晶質半導体膜を
固相成長させることによって上記非晶質半導体膜から多
結晶半導体膜を形成するようにした多結晶半導体膜の固
相成長方法において、上記多結晶半導体膜の膜厚をｔ、
上記不純物のイオンの投影飛程をRPとしたときに、 （ａ）、RP≧（2/3）ｔとなるエネルギー、 （ｂ）、上記多結晶半導体膜の表面からの深さが0.25
RP以上の部分における上記不純物濃度が２×1019cm-3以
上となるドーズ量、 をそれぞれ用いて上記イオン注入を行うようにすること
により、膜厚全体に亘ってほぼ完全に非晶質化された非
晶質半導体膜を形成することを可能にし、これによって
固相成長により結晶粒径が大きい膜質が良好な多結晶半
導体膜を形成することを可能にしたものである。
にイオン注入することにより非晶質半導体膜を形成し、
次いでアニールを行うことにより上記非晶質半導体膜を
固相成長させることによって上記非晶質半導体膜から多
結晶半導体膜を形成するようにした多結晶半導体膜の固
相成長方法において、上記多結晶半導体膜の膜厚をｔ、
上記不純物のイオンの投影飛程をRPとしたときに、 （ａ）、RP≧（2/3）ｔとなるエネルギー、 （ｂ）、上記多結晶半導体膜の表面からの深さが0.25
RP以上の部分における上記不純物濃度が２×1019cm-3以
上となるドーズ量、 をそれぞれ用いて上記イオン注入を行うようにすること
により、膜厚全体に亘ってほぼ完全に非晶質化された非
晶質半導体膜を形成することを可能にし、これによって
固相成長により結晶粒径が大きい膜質が良好な多結晶半
導体膜を形成することを可能にしたものである。
従来、例えば多結晶Si薄膜トランジスタ（TFT）用の
多結晶Si膜は、固相成長法により次のようにして形成さ
れている。すなわち、まずガラス基板等の上にLPCVD法
により多結晶Si膜を形成し、次いで電気的に不活性な不
純物、例えばSiを上記多結晶Si膜にイオン注入して非晶
質Si膜を形成した後、窒素雰囲気において温度600℃で
アニールを行うことにより上記非晶質Si膜を固相成長さ
せて、最初に形成した多結晶Si膜よりも結晶粒径の大き
い多結晶Si膜を形成している。
多結晶Si膜は、固相成長法により次のようにして形成さ
れている。すなわち、まずガラス基板等の上にLPCVD法
により多結晶Si膜を形成し、次いで電気的に不活性な不
純物、例えばSiを上記多結晶Si膜にイオン注入して非晶
質Si膜を形成した後、窒素雰囲気において温度600℃で
アニールを行うことにより上記非晶質Si膜を固相成長さ
せて、最初に形成した多結晶Si膜よりも結晶粒径の大き
い多結晶Si膜を形成している。
この場合、上述のSiのイオン注入の条件としては、従
来より加速エネルギーＥ＝40keV、ドーズ量１×1015cm
-2が用いられている。
来より加速エネルギーＥ＝40keV、ドーズ量１×1015cm
-2が用いられている。
しかしながら、上述の従来のイオン注入条件が最適で
あるかどうか、またSiのイオン注入の適用範囲等につい
ては必ずしも十分に検討されていないのが現状である。
また固相成長のためのアニールの時間についても同様に
十分に検討されているとは言えない。このため、上述の
ような従来の固相成長法には、技術的に不十分な点が多
かった。
あるかどうか、またSiのイオン注入の適用範囲等につい
ては必ずしも十分に検討されていないのが現状である。
また固相成長のためのアニールの時間についても同様に
十分に検討されているとは言えない。このため、上述の
ような従来の固相成長法には、技術的に不十分な点が多
かった。
本発明は、従来技術が有する上述のような欠点を是正
した多結晶半導体膜の固相成長方法を提供することを目
的とする。
した多結晶半導体膜の固相成長方法を提供することを目
的とする。
本発明者らは、上述のような従来技術の欠点を是正す
べく、詳細な実験及び検討を行った結果、本発明を案出
するに至った。
べく、詳細な実験及び検討を行った結果、本発明を案出
するに至った。
すなわち本発明に係る多結晶半導体膜の固相成長方法
は、電気的に不活性な不純物を多結晶半導体膜にイオン
注入することにより非晶質半導体膜を形成し、次いでア
ニールを行うことにより上記非晶質半導体膜を固相成長
させることによって上記非晶質半導体膜から多結晶半導
体膜を形成するようにした多結晶半導体膜の固相成長方
法において、 上記多結晶半導体膜の膜厚をｔ、上記不純物のイオン
の投影飛程をRPとしたときに、 （ａ）、RP≧（2/3）ｔとなるエネルギー、 （ｂ）、上記多結晶半導体膜の表面からの深さが0.25
RP以上の部分における上記不純物濃度が２×1019cm-3以
上となるドーズ量、 をそれぞれ用いて上記イオン注入を行うようにしてい
る。
は、電気的に不活性な不純物を多結晶半導体膜にイオン
注入することにより非晶質半導体膜を形成し、次いでア
ニールを行うことにより上記非晶質半導体膜を固相成長
させることによって上記非晶質半導体膜から多結晶半導
体膜を形成するようにした多結晶半導体膜の固相成長方
法において、 上記多結晶半導体膜の膜厚をｔ、上記不純物のイオン
の投影飛程をRPとしたときに、 （ａ）、RP≧（2/3）ｔとなるエネルギー、 （ｂ）、上記多結晶半導体膜の表面からの深さが0.25
RP以上の部分における上記不純物濃度が２×1019cm-3以
上となるドーズ量、 をそれぞれ用いて上記イオン注入を行うようにしてい
る。
上述の（ａ）項の条件は、次のような物理的意味を有
している。すなわち、イオン注入による多結晶半導体膜
中の損傷のピークは、RPよりも（0.25〜0.3）RPだけ浅
い所に位置することが知られているので、 RP≧t/2＋0.25RP であれば損傷のピークが膜厚の半分よりも深い所に位置
することになり、従って膜厚全体に亘って所定量以上の
損傷を与えることができる。すなわち、上式を変形して
得られる RP≧（2/3）ｔ を満足するRPが得られるような加速エネルギーを用いる
ことにより、多結晶半導体膜の膜厚全体に亘って所定量
以上の損傷を与えることができる。
している。すなわち、イオン注入による多結晶半導体膜
中の損傷のピークは、RPよりも（0.25〜0.3）RPだけ浅
い所に位置することが知られているので、 RP≧t/2＋0.25RP であれば損傷のピークが膜厚の半分よりも深い所に位置
することになり、従って膜厚全体に亘って所定量以上の
損傷を与えることができる。すなわち、上式を変形して
得られる RP≧（2/3）ｔ を満足するRPが得られるような加速エネルギーを用いる
ことにより、多結晶半導体膜の膜厚全体に亘って所定量
以上の損傷を与えることができる。
また上記（ｂ）項の条件は、上述の損傷の最低量を定
めるものであり、この最低量が不純物濃度２×1019cm-3
に対応する損傷量である。
めるものであり、この最低量が不純物濃度２×1019cm-3
に対応する損傷量である。
これらの（ａ）項及び（ｂ）項をイオン注入条件とし
て用いることにより、多結晶半導体膜の膜厚全体に亘っ
て、不純物濃度２×1019cm-3に対応する損傷量以上の十
分な損傷を与えることが可能となる。
て用いることにより、多結晶半導体膜の膜厚全体に亘っ
て、不純物濃度２×1019cm-3に対応する損傷量以上の十
分な損傷を与えることが可能となる。
このようにすることによって、膜厚全体に亘ってほぼ
完全に非晶質化された非晶質半導体膜を形成することが
可能になり、従って固相成長を均一に行わせることが可
能となる。
完全に非晶質化された非晶質半導体膜を形成することが
可能になり、従って固相成長を均一に行わせることが可
能となる。
以下本発明を多結晶Si膜の固相成長に適用した一実施
例につき図面を参照しながら説明する。
例につき図面を参照しながら説明する。
第1A図に示すように、まず例えばガラス基板１上にLP
CVD法により例えば膜厚800Åの多結晶Si膜２を形成した
後、この多結晶Si膜２に例えばSiをイオン注入すること
により非晶質化して、第1B図に示すように非晶質Si膜３
を形成する。この後、窒素雰囲気において600℃でアニ
ールを行うことにより上記非晶質Si膜３を固相成長させ
て、第1C図に示すように目的とする多結晶Si膜４を形成
する。
CVD法により例えば膜厚800Åの多結晶Si膜２を形成した
後、この多結晶Si膜２に例えばSiをイオン注入すること
により非晶質化して、第1B図に示すように非晶質Si膜３
を形成する。この後、窒素雰囲気において600℃でアニ
ールを行うことにより上記非晶質Si膜３を固相成長させ
て、第1C図に示すように目的とする多結晶Si膜４を形成
する。
上述のSiのインオン注入条件及びアニール条件は次の
ような実験結果に基づいて定められる。以下実験結果に
つき説明する。なお以下においては上記多結晶Si膜４の
膜質を示す量として、この多結晶Si膜４を用いてTFTを
作製した場合の実効移動度μFEを用いた。
ような実験結果に基づいて定められる。以下実験結果に
つき説明する。なお以下においては上記多結晶Si膜４の
膜質を示す量として、この多結晶Si膜４を用いてTFTを
作製した場合の実効移動度μFEを用いた。
第２図に示すように、多結晶Si膜２の膜厚を上述のよ
うに800Åとし、固相成長のためのアニールを窒素雰囲
気において600℃で15時間行った場合、ドーズ量が1.5×
1015cm-2の時は加速エネルギーが40keV、50keVの時に特
に高いμFEが得られることがわかる。また加速エネルギ
ーが60keVの時は40keV、50keVの時に比べてμFEが低く
なっているが、これは下表に示すように、多結晶SiにSi
をイオン注入する場合の投影飛程RPが膜外に位置するた
め、多結晶Si膜２が十分に非晶質化されていないことに
起因するものと考えられる。
うに800Åとし、固相成長のためのアニールを窒素雰囲
気において600℃で15時間行った場合、ドーズ量が1.5×
1015cm-2の時は加速エネルギーが40keV、50keVの時に特
に高いμFEが得られることがわかる。また加速エネルギ
ーが60keVの時は40keV、50keVの時に比べてμFEが低く
なっているが、これは下表に示すように、多結晶SiにSi
をイオン注入する場合の投影飛程RPが膜外に位置するた
め、多結晶Si膜２が十分に非晶質化されていないことに
起因するものと考えられる。
またドーズ量が1.5×1015cm-2の場合、加速エネルギ
ー30keVの時のμFEは60keVの時とほぼ同じ値であり、や
はり非晶質化が不十分であると考えらるが、ドーズ量を
増すことによりより高いμFEを得ることができ、例えば
ドーズ量を2.5×1015cm-2とすれば40keVの時と同程度の
値のμFEを得ることができることがわかる。
ー30keVの時のμFEは60keVの時とほぼ同じ値であり、や
はり非晶質化が不十分であると考えらるが、ドーズ量を
増すことによりより高いμFEを得ることができ、例えば
ドーズ量を2.5×1015cm-2とすれば40keVの時と同程度の
値のμFEを得ることができることがわかる。
これらのことから、加速エネルギーは、多結晶Si膜２
の膜厚が上述のように800Åの時には30〜50keVが適し、
特に40keV、50keVの時には比較的少ないドーズ量で高い
μFEが得られるので特に適していることがわかる。
の膜厚が上述のように800Åの時には30〜50keVが適し、
特に40keV、50keVの時には比較的少ないドーズ量で高い
μFEが得られるので特に適していることがわかる。
次にドーズ量と固相成長のためのアニール時間との関
係について説明する。
係について説明する。
加速エネルギーを40keVとし、アニール温度を上述の
ように600℃として次表に示すように各ドーズ量につい
てアニール時間を変えて実験した所、第３図に示すよう
な結果が得られた。
ように600℃として次表に示すように各ドーズ量につい
てアニール時間を変えて実験した所、第３図に示すよう
な結果が得られた。
この第３図から明らかなように、ドーズ量が高い程ア
ニール時間を長くしなければならないが、ドーズ量が高
い場合にはより高いμFEが得られていることもわかる。
特にドーズ量が１×1015cm-2以上の場合は、アニール時
間を15時間以上とすれば、70cm2/Vs以上の極めて高いμ
FEが得られる。
ニール時間を長くしなければならないが、ドーズ量が高
い場合にはより高いμFEが得られていることもわかる。
特にドーズ量が１×1015cm-2以上の場合は、アニール時
間を15時間以上とすれば、70cm2/Vs以上の極めて高いμ
FEが得られる。
次に第４図に示すように、エネルギーを40keVとして1
014〜５×1015cm-2の範囲でμFEのドーズ量依存性を調
べた所、ドーズ量が高い程大きなμFEが得られるが、ド
ーズ量が３×1015cm-2以上ではμFE100cm2/Vsで飽和
していることがわかる。なお、第４図中、１回目及び２
回目の結果とは、異なる時期における測定結果を示す。
014〜５×1015cm-2の範囲でμFEのドーズ量依存性を調
べた所、ドーズ量が高い程大きなμFEが得られるが、ド
ーズ量が３×1015cm-2以上ではμFE100cm2/Vsで飽和
していることがわかる。なお、第４図中、１回目及び２
回目の結果とは、異なる時期における測定結果を示す。
次に第5A図〜第5C図にドーズ量がそれぞれ１×1015cm
-2、３×1015cm-2、５×1015cm-2のときの不純物濃度分
布を加速エネルギーＥをパラメータとして示す。この第
5A図〜第5C図及び即述のRPの表からわかるように、Ｅが
40keV〜60keVの範囲ではRP≧（2/3）×800＝533Åとな
り、かつ0.25RPよりも深い部分の不純物濃度は２×1019
cm-3以上となっていて、本発明における即述の（ａ）項
及び（ｂ）項の条件が満たされている。
-2、３×1015cm-2、５×1015cm-2のときの不純物濃度分
布を加速エネルギーＥをパラメータとして示す。この第
5A図〜第5C図及び即述のRPの表からわかるように、Ｅが
40keV〜60keVの範囲ではRP≧（2/3）×800＝533Åとな
り、かつ0.25RPよりも深い部分の不純物濃度は２×1019
cm-3以上となっていて、本発明における即述の（ａ）項
及び（ｂ）項の条件が満たされている。
上述の実験結果を総合すれば、多結晶Si膜２の膜厚が
800Åの場合には、加速エネルギーについては40keV〜50
keVのときに高いμFEが得られ最適であるが、30keVでも
ドーズ量を増すことにより40keV〜50keVの場合と同等の
μFEが得られる。またドーズ量を増せばμFEは高くなる
が、３×1015cm-2以上ではμFE100cm2/Vsで飽和す
る。さらにドーズ量１×1015cm-2以上では、固相成長の
ための600℃でのアニール時間は15時間以上が必要であ
り、ドーズ量が高い程、より長時間が必要である。従っ
て、これらの結果に基づいてSi+のイオン注入条件及び
固相成長のためのアニール条件を選定すれば、多結晶Si
膜２の非晶質化を完全に行い、さらにその後の固相成長
を良好に行うことができので、膜質、従って電気的特性
の良好な多結晶Si膜４を得ることができる。
800Åの場合には、加速エネルギーについては40keV〜50
keVのときに高いμFEが得られ最適であるが、30keVでも
ドーズ量を増すことにより40keV〜50keVの場合と同等の
μFEが得られる。またドーズ量を増せばμFEは高くなる
が、３×1015cm-2以上ではμFE100cm2/Vsで飽和す
る。さらにドーズ量１×1015cm-2以上では、固相成長の
ための600℃でのアニール時間は15時間以上が必要であ
り、ドーズ量が高い程、より長時間が必要である。従っ
て、これらの結果に基づいてSi+のイオン注入条件及び
固相成長のためのアニール条件を選定すれば、多結晶Si
膜２の非晶質化を完全に行い、さらにその後の固相成長
を良好に行うことができので、膜質、従って電気的特性
の良好な多結晶Si膜４を得ることができる。
以上本発明の一実施例につき説明したが、本発明は上
述の実施例に限定されるものではなく、本発明の技術的
思想に基づく各種の変形が可能である。例えば、上述の
実施例においては多結晶Si膜２の膜厚を800Åとした
が、必要に応じてこれと異なる膜厚を用いてもよい。ま
た非晶質化のための不純物は、Si+以外に例えばSiF+を
用いることが可能である。
述の実施例に限定されるものではなく、本発明の技術的
思想に基づく各種の変形が可能である。例えば、上述の
実施例においては多結晶Si膜２の膜厚を800Åとした
が、必要に応じてこれと異なる膜厚を用いてもよい。ま
た非晶質化のための不純物は、Si+以外に例えばSiF+を
用いることが可能である。
さらに上述の実施例においては本発明を多結晶Si膜の
固相成長に適用した場合につき説明したが、Si以外の各
種半導体の多結晶膜の固相成長にも本発明を適用するこ
とが可能である。
固相成長に適用した場合につき説明したが、Si以外の各
種半導体の多結晶膜の固相成長にも本発明を適用するこ
とが可能である。
本発明によれば、膜厚全体に亘ってほぼ完全に非晶質
化された非晶質半導体膜を形成することが可能になり、
従って固相成長を均一に行わせることが可能となるの
で、結晶粒径が大きい膜質が良好な多結晶半導体膜を形
成することが可能である。
化された非晶質半導体膜を形成することが可能になり、
従って固相成長を均一に行わせることが可能となるの
で、結晶粒径が大きい膜質が良好な多結晶半導体膜を形
成することが可能である。
第1A図〜第1C図は本発明の一実施例による多結晶Si膜の
固相成長方法を工程順に示す断面図、第２図は本発明の
実施例におけるSi+のドーズ量とμFEとの関係を加速エ
ネルギーをパラメータとして示すグラフ、第３図は本発
明の実施例における固相成長のためのアニール時間とμ
FEとの関係をSi+のドーズ量をパラメータとして示すグ
ラフ、第４図は本発明の実施例におけるSi+のドーズ量
とμFEとの関係を示すグラフ、第5A図〜第5C図はSi+の
ドーズ量がそれぞれ１×1015cm-2、３×1015cm-2、５×
1015cm-2であるときの多結晶Si膜中の不純物濃度分布を
加速エネルギーをパラメータとして示すグラフである。 なお、図面に用いた符号において、 １……ガラス基板 2,4……多結晶Si膜 ３……非晶質Si膜 である。
固相成長方法を工程順に示す断面図、第２図は本発明の
実施例におけるSi+のドーズ量とμFEとの関係を加速エ
ネルギーをパラメータとして示すグラフ、第３図は本発
明の実施例における固相成長のためのアニール時間とμ
FEとの関係をSi+のドーズ量をパラメータとして示すグ
ラフ、第４図は本発明の実施例におけるSi+のドーズ量
とμFEとの関係を示すグラフ、第5A図〜第5C図はSi+の
ドーズ量がそれぞれ１×1015cm-2、３×1015cm-2、５×
1015cm-2であるときの多結晶Si膜中の不純物濃度分布を
加速エネルギーをパラメータとして示すグラフである。 なお、図面に用いた符号において、 １……ガラス基板 2,4……多結晶Si膜 ３……非晶質Si膜 である。
Claims (1)
- 【請求項１】電気的に不活性な不純物を多結晶半導体膜
にイオン注入することにより非晶質半導体膜を形成し、
次いでアニールを行うことにより上記非晶質半導体膜を
固相成長させることによって上記非晶質半導体膜から多
結晶半導体膜を形成するようにした多結晶半導体膜の固
相成長方法において、 上記多結晶半導体膜の膜厚をｔ、上記不純物のイオン投
影飛程をRPとしたときに、 （ａ）、RP≧（2/3）ｔとなるエネルギー、 （ｂ）、上記多結晶半導体膜の表面からの深さが0.25RP
以上の部分における上記不純物濃度が２×1019cm-3以上
となるドーズ量、 をそれぞれ用いて上記イオン注入を行うようにしたこと
を特徴とする多結晶半導体膜の固相成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60248609A JP2536472B2 (ja) | 1985-11-06 | 1985-11-06 | 多結晶半導体膜の固相成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60248609A JP2536472B2 (ja) | 1985-11-06 | 1985-11-06 | 多結晶半導体膜の固相成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62108516A JPS62108516A (ja) | 1987-05-19 |
| JP2536472B2 true JP2536472B2 (ja) | 1996-09-18 |
Family
ID=17180657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60248609A Expired - Lifetime JP2536472B2 (ja) | 1985-11-06 | 1985-11-06 | 多結晶半導体膜の固相成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536472B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695466B2 (ja) * | 1989-04-28 | 1997-12-24 | キヤノン株式会社 | 結晶成長方法 |
| JP2695488B2 (ja) * | 1989-10-09 | 1997-12-24 | キヤノン株式会社 | 結晶の成長方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159013A (en) * | 1981-03-27 | 1982-10-01 | Toshiba Corp | Manufacture of semiconductor thin film |
| JPS5854625A (ja) * | 1981-09-28 | 1983-03-31 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59155121A (ja) * | 1983-02-24 | 1984-09-04 | Toshiba Corp | 半導体薄膜の製造方法 |
-
1985
- 1985-11-06 JP JP60248609A patent/JP2536472B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159013A (en) * | 1981-03-27 | 1982-10-01 | Toshiba Corp | Manufacture of semiconductor thin film |
| JPS5854625A (ja) * | 1981-09-28 | 1983-03-31 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59155121A (ja) * | 1983-02-24 | 1984-09-04 | Toshiba Corp | 半導体薄膜の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62108516A (ja) | 1987-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4584026A (en) | Ion-implantation of phosphorus, arsenic or boron by pre-amorphizing with fluorine ions | |
| JPH06338507A (ja) | 半導体基板、固体撮像装置及びこれらの製造方法 | |
| JPH08191140A (ja) | Ｓｏｉ基板の製造方法 | |
| US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JP2536472B2 (ja) | 多結晶半導体膜の固相成長方法 | |
| JPH0824184B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR930010093B1 (ko) | 반도체박막의 형성방법 | |
| JP2696818B2 (ja) | 半導体層の結晶成長方法 | |
| JPH05291543A (ja) | 半導体装置の製造方法 | |
| JPH0964355A (ja) | 半導体素子の製造方法 | |
| EP1577932A2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JP3182226B2 (ja) | 導電性多結晶シリコン膜の製造方法 | |
| JP2550968B2 (ja) | 半導体薄膜の結晶化方法 | |
| JPS61127117A (ja) | 多結晶半導体薄膜の形成方法 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JPH0533527B2 (ja) | ||
| JPH0516174B2 (ja) | ||
| JPH0824103B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04184918A (ja) | 絶縁基体上への不純物拡散方法 | |
| JPS6248014A (ja) | 半導体層の固相成長方法 | |
| JP2003133240A (ja) | 半導体装置の製造方法 | |
| JPH08102532A (ja) | イオン注入基板の製造方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0661168A (ja) | イオン注入方法および電極形成方法 | |
| JPH06236894A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |