JPH08102532A - イオン注入基板の製造方法 - Google Patents

イオン注入基板の製造方法

Info

Publication number
JPH08102532A
JPH08102532A JP23703194A JP23703194A JPH08102532A JP H08102532 A JPH08102532 A JP H08102532A JP 23703194 A JP23703194 A JP 23703194A JP 23703194 A JP23703194 A JP 23703194A JP H08102532 A JPH08102532 A JP H08102532A
Authority
JP
Japan
Prior art keywords
ion
ion implantation
substrate
rate
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23703194A
Other languages
English (en)
Inventor
Yukari Tani
由加里 谷
Noriyoshi Shibata
柴田  典義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FINE CERAMICS CENTER
Denso Corp
Original Assignee
FINE CERAMICS CENTER
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FINE CERAMICS CENTER, NipponDenso Co Ltd filed Critical FINE CERAMICS CENTER
Priority to JP23703194A priority Critical patent/JPH08102532A/ja
Publication of JPH08102532A publication Critical patent/JPH08102532A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】注入イオンの深さ及び注入層厚のみならず、高
度に制御されたイオン濃度分布を基板に形成する。 【構成】基板を製造する方法であって、基板ウェハにイ
オンを注入する際に、基板ウェハ上へのホモエピタキシ
ャル成長とイオン注入とを同時に行い、かつホモエピタ
キシャル成長速度及び/又はイオン注入レートを時間的
に変調させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、シリコンあるいはガ
リウムひ素の集積回路(IC)及び大規模集積回路(L
SI)を形成するための基板の加工方法に関し、詳しく
はイオン注入基板の製造方法に関するものである。
【0002】
【従来の技術】IC用基板及びLSI用基板の製造工程
においては、高電圧で加速したイオンを半導体に注入す
る方法が有力な手法として用いられるようになってき
た。このイオン注入法は、目的とする物質をイオン化
し、さらに、10〜数百keVに加速して、半導体基板に
打ち込む技術である。この手法は、注入イオン量の制御
精度が高く、注入深さ分布を予測できるとともに、イオ
ンビームの走査により、大面積へのイオン注入が可能で
あるため、制御性と均一性に優れるという利点を有して
いる。そこで、現在、この手法は、IC及びLSIの製
造工程において、ドナー性不純物あるいはアクセプター
性不純物をイオンとして注入し、所望の電気的特性を付
与する工程、およびシリコンウェハに酸素イオンを注入
して埋め込み酸化層を有する構造(SOI:Silicon on
Insulator)を形成する工程で多く用いられている。
【0003】
【発明が解決しようとする課題】しかし、イオン平均深
さと注入深さ分布がともに、加速電圧、すなわち、注入
エネルギーによって決定され、注入エネルギーが大きけ
れば、平均深さが深く、また分布の幅も大きくなるとさ
れている( J.F.ZIEGLER, J.P.BIERSACK, U.LITTMARK
「The Stopping and Range of Ions in Solids」(Perga
mon Press) ) 。したがって、かかる有用なイオン注入
法であるが、実際にはイオンの注入深さとその分布形状
を自由自在に制御することは困難であり、所望の深度に
所望の分布形状でイオンを注入させることができなかっ
た。
【0004】そこで、このような不都合を解決しよう
と、図9に示すように、注入エネルギーを変えて、複数
回のイオン注入V1,V2を行って、所望の分布形状に
近似する手法が考案されている。しかし、この方法で
は、図9から明らかなように依然として所望の分布形状
にイオン濃度を制御することは困難であるとともに、注
入エネルギーに対応したイオン源が必要となり、さらに
かかる注入エネルギーの変更に伴う条件設定の変更が煩
雑である。また、基板表面を通過するイオン量が多く、
基板表面付近に欠陥が生じやすい。
【0005】また、かかる注入深さとその注入エネルギ
ーとの関係を利用して、発明者らは、先に、シリコンウ
ェハからなる基板に、一定のエネルギーの酸素イオンの
注入とシリコン原子の蒸着を同時、あるいは交互に行い
埋め込み任意の深さ域にアモルファス層を形成する方法
を開示している(特開平6−29168号公報)(図1
0参照)。すなわち、基板表面を成長させることによ
り、結果としてイオン打ち込みの深さを変えてイオン注
入層W1〜Wnを積層させて注入深さ分布Xを形成する
ものである。しかし、この方法では、層厚と深さを制御
することは可能であっても、注入深さ分布Xを所望の分
布形状で形成することは不可能であった。
【0006】そこで、本発明は、注入イオンの深さ及び
注入層厚のみならず、高度に制御されたイオン濃度分布
を形成することができるイオン注入基板の製造方法を提
供することを目的とする。
【0007】
【課題を解決するための手段】本発明は上記した技術的
課題を解決するべくなされたものであり、請求項1に記
載の発明は、基板を製造する方法であって、基板ウェハ
にイオンを注入する際に、基板ウェハ上へのホモエピタ
キシャル成長とイオン注入とを同時に行い、かつホモエ
ピタキシャル成長速度及び/又はイオン注入レートを時
間的に変調させることを特徴とするイオン注入基板の製
造方法である。また、請求項2に記載の発明は、単結晶
シリコンウェハに酸素イオンを注入することにより、埋
め込み酸化層を有する基板を製造する方法において、シ
リコン原子の蒸着と酸素イオンの注入とを同時に行い、
かつシリコン原子の蒸着速度及び/又は酸素イオンの注
入レートを時間的に変調させることを特徴とするイオン
注入基板の製造方法である。また、請求項3に記載の発
明は、単結晶シリコンウェハ又は単結晶ガリウムひ素ウ
ェハにドナー性不純物イオン又はアクセプター性不純物
イオンを注入して基板を製造する方法において、前記単
結晶シリコンウェハ又は単結晶ガリウムひ素ウェハと同
物質の蒸着と前記不純物イオンの注入とを同時に行い、
かつ蒸着速度及び/又は不純物イオン注入レートを時間
的に変調させることを特徴とするイオン注入基板の製造
方法である。
【0008】以下、本発明を詳細に説明する。この発明
においては、単結晶成長とイオン注入とを同時に行う場
合において、最終的形成されるイオンの注入深さ分布形
状が、各瞬間での単結晶膜成長速度とイオン注入レート
とにより決定されるイオン濃度分布の総和であることに
着目したことに基づくものである。これにより、基板に
おけるイオンの深さ位置とイオン濃度分布、すなわち、
イオン濃度の制御を、イオンビームの注入エネルギーを
変化させることなく、基板ウェハ表面へのホモエピタキ
シャル成長を行うと同時に、イオンビームの照射による
注入を行い、かつイオン注入レート及び/又はホモエピ
タキシャル成長速度を時間的に変調させることにより、
達成しようとするものである。
【0009】ここに、ホモエピタキシャル成長とは、基
板ウェハと同一の結晶を成長させるエピタキシャル成長
であり、その手段としては、真空蒸着法、化学蒸着法、
分子線エピタキシャル成長法等の公知の手段を利用する
ことができる。また、イオン注入レートとは、一定面積
当たりの単位時間当たりのイオン注入量(個数)であ
り、電流密度によって制御される。注入するイオンとし
ては、酸素、シリコン、ほう素、ひ素やリン等、通常注
入されるイオンに適用することができる。
【0010】本発明の原理を図を用いて説明する。図1
には、例えば一定の低エネルギーでイオンを基板ウェハ
に注入した状態のイオン濃度分布図が示されている。こ
のように、低エネルギーでイオンを注入することによ
り、基板表面から一定深さdの浅い部分に急峻な濃度勾
配を有するイオン注入層P1を形成することができる。
そして、図2に示すように、一定の速度のホモエピタキ
シャル成長を同時に行って基板ウェハ表面を成長させる
ことにより、イオンが注入される深さは、新たな基板表
面からの一定深さdの浅い位置に移動され、そこにイオ
ン注入層P2が形成される。イオン注入層P1とイオン
注入層P2との重複した部分では、これらのこの部分に
おける各層P1、P2の注入イオン量の和が存在される
ことになる(図2の点線部分参照)。この発明では、エ
ピタキシャル成長速度、イオン注入レートのいずれか一
方、あるいは双方を時間的に変調させることにより、こ
れらのイオン注入層P1、P2等の積層状態を制御し
て、所望の形状のイオン濃度分布を形成するものであ
る。
【0011】すなわち、図3に模式的に示すように、図
2に示す場合よりもホモエピタキシャル成長速度をより
速くすることにより、相対的にイオン注入層P1,P
2,P3の形成される深さ方向における間隔が広くな
り、深さ方向での重なりが少なくなって、この結果イオ
ン濃度一定の台形状の分布Rが達成される。また、図4
に示すように、図2に示す場合よりも成長速度をより遅
くすることにより、基板表面の成長速度が低下し、相対
的にイオン注入層P1,P2,P3の形成される間隔が
小さくなり、イオンの分布Sは、深さ方向に大きく重な
り、急峻な勾配を有する山状の分布となる。したがっ
て、この山状分布の勾配を利用してイオン濃度を飛躍的
に増大させ、またイオン濃度を急激に低下させることが
できる。また、以上の場合において、ホモエピタキシャ
ル成長速度の加速又は減速の程度によっても、分布形状
を調整することができる。
【0012】同様に、図5に示すように、イオン注入レ
ートをより大きくすることにより、大きな注入イオン層
P1,P2,P3により飛躍的でかつ高濃度のイオン分
布Tを形成でき、図6に示すように、イオン注入レート
をより小さくすることにより、小さな注入イオン層P
1,P2,P3により緩やかでかつ濃度の低いイオン分
布を達成できる。
【0013】さらに、ホモエピタキシャル成長速度を遅
くすると同時に、イオン注入レートを大きくすれば、さ
らに急峻なイオン濃度の増大を図ることができ、逆にイ
オン注入レートを低減すれば、より急激なイオン濃度の
低減を図ることができる。また、エピタキシャル成長濃
度を速くするとともに、イオン注入レートを小さくすれ
ば、緩やかなイオン濃度の増減を達成できる。
【0014】このように、本発明では、ホモエピタキシ
ャル成長とイオン注入とを同時に行う際に、ホモエピタ
キシャル成長速度及び/又はイオン注入レートを時間と
ともに変調させて、各瞬間でのイオン注入層の積層状
態、あるいはイオン注入層自体の形状を変化させること
により、イオン濃度の大小、急峻あるいは緩やかなイオ
ン濃度の勾配、一定のイオン濃度の維持が可能となる。
この結果、これら各種分布形状を組み合わせることによ
り、全体として形成されるイオン濃度分布を自在に形成
することができるのである。
【0015】このため、本発明では、注入エネルギーを
変えることなく、イオン濃度及びその深さ分布を所望の
形状に設計できる。したがって、従来の注入エネルギー
の大きさで打ち込みイオンの深さ分布形状が決まってし
まうという不都合、及び深い注入では分布の幅が広がっ
てしまうという不都合を排除して、一定のエネルギーの
イオン注入で所望の深さに所望の濃度のイオンを分布さ
せることができる。
【0016】本発明では、基板ウェハをエピタキシャル
成長させつつ、イオンを打ち込むため、最も深い位置に
は、最初に注入したイオンが存在され、最も浅い位置に
は最後に注入したイオンが存在される。このため、大き
な注入エネルギーを用いなくても、結果として基板ウェ
ハの深部に注入イオン層を形成できる。したがって、基
板表面での結晶欠陥を生じにくくイオン分布幅の狭い低
エネルギーでのイオン注入を有効に利用できる。また、
低エネルギーでのイオン注入により、結晶欠陥を低減で
きることから、比較低温かつ短時間のアニーリングによ
り、打ち込みイオンの熱拡散を抑制しつつ、打ち込みイ
オンの励起を完全に行うことができる。
【0017】さらに、基板表面を成長させつつイオンを
打ち込むため、高濃度の分布を形成しても基板表面を通
過するイオン量が結果として少なくすることできる。し
たがって、この点でも、基板表面での結晶欠陥を低減す
ることができる。
【0018】また、本発明では、その時々における基板
ウェハ表面から一定深さ位置にイオンを打ち込むため、
イオン注入したその時の表面は、常に、イオン濃度が十
分に低い濃度に保たれて、良好な結晶性が確保されてい
るため、蒸着した原子は単結晶膜として堆積される。し
たがって、新たに成長された基板表面に、その後にイオ
ン注入することで埋め込みアモルファス層を形成するこ
ともできる。
【0019】本発明を、シリコンウェハの埋め込み酸化
層に適用した場合には、台形形状の分布を形成すること
が高品質SOI構造を形成することにおいて有効であ
り、また、浅い不純物ドープ層を形成する場合には、階
段状分布を形成することが集積回路の高密度化に有効で
ある。
【0020】
【発明の効果】以上説明したように、請求項1に記載の
発明によれば、イオンの注入深さ分布形状を任意に制御
できるため、目的に応じて最適なイオン分布形状を選択
し、また、容易にそのイオン分布形状を基板ウェハに付
与することができる。したがって、デバイスの要求性能
に応じたイオン注入が可能となり、IC用基板やLSI
基板の高性能化、安定化、高集積化に貢献することがで
きる。請求項2に記載の発明によれば、単結晶シリコン
ウェハにおいて、任意の濃度分布で任意の膜厚の埋め込
み酸化層を形成することができる。したがって、かかる
埋め込み酸化層の形成により、高品質SOI構造を容易
に形成できる。請求項3に記載の発明によれば、基板ウ
ェハの浅い部分に不純物ドープ層を形成する際におい
て、集積回路の高密度化に適した接合を容易に形成する
ことができる。
【0021】
【実施例】以下に、本発明を具現化した実施例につき、
説明する。 (実施例1)本実施例では、シリコンウェハに対して酸
素イオン注入とシリコン単結晶膜成長を同時に行ってS
OI構造を形成する場合について説明する。まず、シリ
コンウェハを高真空のイオン注入室内で800℃以上に
加熱した状態で約30分間保持して表面の酸化層や不純
物を取り除く。
【0022】第1の工程について説明する。第1の工程
では、イオン注入室内の温度を550℃に下げた後、こ
のシリコンウェハに、酸素イオンを加速電圧25kV,
電流密度250μAで注入する。
【0023】また、第1の工程では、同時にシリコンの
電子ビーム蒸着を約1nm/sで150秒続ける。この
際、シリコンの蒸着速度が酸素イオンによる基板表面の
スパッタリング速度の約2倍であるため、ウェハ表面に
シリコン単結晶膜が成長する。この工程では、基板表面
の成長は遅く、結果としてイオン注入層の形成される間
隔は小さく、重複してイオン注入層が形成された状態と
なる。これは、基板の深い位置に高濃度で急峻な山形状
の分布を形成して、全体として形成しようとするアモル
ファス層の下層側に対応する酸素濃度の急激な上り勾配
を形成するためである。
【0024】第2の工程では、第1の工程と同様の加速
電圧及び電流密度でイオン注入を継続しつつ、蒸着速度
を約2nm/sに増加して、約400秒維持した。この
工程では、基板表面の成長速度は第1の工程よりも速い
ため、イオン注入層の形成される間隔が広く、濃度がほ
ぼ一定で緩やかな山形状の濃度分布が形成される。
【0025】さらに、第3の工程では、第1の工程と同
様のイオン注入状態を維持して、蒸着速度を1nm/s
に戻して、150秒維持する。この工程では、第1の工
程と同様に、高濃度で急峻な勾配を有する山形状の濃度
分布が形成され、形成しようとするアモルファス層の上
層側に対応する急激な酸素濃度の下り勾配が形成され
る。そして、第4の工程では、イオン注入を停止して、
シリコン蒸着のみを1nm/sで継続して250nmの
薄膜が形成する。
【0026】このようにイオン注入された試料の温度を
室温まで下げた後、大気中に取り出し、オージェ電子分
光法で酸素の分布を測定した。この結果は、図7に示す
通りであり、アモルファス層の下層側及び上層側に急峻
な酸素濃度の界面が形成されるとともに、アモルファス
層内のほぼ全体に、酸素が一定濃度で存在され、全体と
してほぼ台形状を呈していた。なお、この濃度一定部分
の酸素濃度は、アモルファス層(SiO2 )を形成する
酸素濃度に対応している。
【0027】次に、この酸素濃度分布図とイオン注入工
程との対応について説明する。分布図のA部分は第1の
工程に、B部分は第2の工程に、C部分は第3の工程
に、そしてD部分は第4の工程に対応されている。
【0028】このように最終的に得られたアモルファス
層の分布は、A部分での高濃度で急峻な山形状の分布
と、B部分での緩やかな山形状の分布と、C部分での高
濃度で急峻な山形状の分布との総和である。すなわち、
A部分の急峻な上り勾配層は、第1の工程で高濃度で急
峻な勾配の山形状のイオン注入層の下層側により形成さ
れている。なお、注入時に一時的に必要濃度を越えた酸
素イオンは上下層に拡散されるが、下層に拡散しても急
峻な勾配は維持され、上方に拡散しても、B部分の平坦
性が確保されることになる。
【0029】また、B部分では、第1の工程で形成され
たイオン注入層と第2の工程で形成されたイオン注入層
及び第3の工程で形成されたイオン注入層とが組み合わ
されて結果として一定濃度、すなわち、アモルファス層
を形成する濃度の酸素が存在されている。
【0030】さらに、C部分では、第3の工程で形成さ
れた高濃度で急峻な勾配の山形状のイオン注入層の上層
側により、急峻な下り勾配層が形成されている。
【0031】この試料断面を透過型電子顕微鏡観察を行
ったところ、表面シリコン層が300nmであり、酸素
濃度が高くアモルファス化した層が300nm形成され
ており、オージェ分光分析法の結果と対応されていた。
【0032】このような分布形状に酸素が打ち込まれた
基板ウェハを窒素雰囲気下で、1200℃以上の高温で
約6時間アニールを加えた。この結果形成された構造
は、表面から単結晶シリコン層、埋め込み酸化層、シリ
コン単結晶基板からなるSOI構造となっていた。ま
た、透過型電子顕微鏡観察によれば、表面単結晶シリコ
ン層中の貫通転位はほとんど観察されなかった。
【0033】(実施例2)本実施例では、イオン注入と
ガリウムひ素単結晶成長を同時に行ってドナー不純物の
ドープ層を形成する場合について説明する。ガリウムひ
素ウェハを高真空のイオン注入室内で600℃以上に加
熱した状態で、約30分間維持し、表面の酸化層や不純
物を除去する。その後、第1の工程として、温度を35
0℃以下に下げ、ガリウムとひ素をそれぞれクヌードセ
ンセル蒸発源を用いて供給し、当初0.5nm/sで蒸
着を開始し、その後約1nm/sで保持する。
【0034】この蒸着開始と同時にシリコンイオン(S
+ )を加速電圧20kVで注入を開始し、約500秒
経過して5×1014個/cm2 の注入がされたところ
で、蒸着を終了する。
【0035】第2の工程として、この後イオン注入をそ
のまま継続し、さらに5×1015個/cm2 の注入がさ
れたところで終了する。
【0036】この試料の温度を室温まで下げた後、大気
中に取り出し、窒素雰囲気下で1000℃、10秒間の
高速熱アニールを施した。この試料を2次イオン質量分
析法でシリコン濃度の分布を測定した結果は、図8に示
すように、表面から深さ30nmまでは濃度が1×10
20cm-3で、深さ30nmから約400nmまでは2×
1018cm-3というシリコン分布が得られた。
【0037】この分布図において、E部分は、ガリウム
−ひ素の蒸着とイオン注入とをを同時に行った第1の工
程に対応され、F部分は、イオン注入のみを行った第2
の工程に対応されている。E部分においては、低い蒸着
速度から高い蒸着速度への変化により蒸着速度の変化に
より、飛躍的にシリコン濃度が立ち上げられるととも
に、引き続く一定の蒸着速度下で、平坦な濃度分布のシ
リコン層が形成されている。F部分においては、イオン
注入のみを行うことにより、基板表面から浅い部分に、
平坦部分からさらに飛躍的にシリコン濃度の高い不純物
層が形成されている。このように、本実施例ではシリコ
ン濃度を階段状に変化させることができた。なお、注入
されたシリコンはドナーとして活性化されており、集積
回路の高度化に必要とされる浅いn+ n接合がガリウム
ひ素基板表面に形成することができた。
【図面の簡単な説明】
【図1】一定のエネルギーで基板ウェハにイオンを打ち
込んだ場合のイオン濃度分布を示す図である。
【図2】基板ウェハ表面をエピタキシャル成長させつ
つ、一定のエネルギーでイオンを打ち込んだ場合のイオ
ン濃度分布を示す図である。
【図3】図2に示す場合よりも速く基板ウェハ表面を成
長させつつ、一定のエネルギーでイオンを打ち込んだ場
合のイオン濃度分布を示す図である。
【図4】図2に示す場合よりも遅く基板ウェハ表面を成
長させつつ、一定のエネルギーでイオンを打ち込んだ場
合のイオン濃度分布を示す図である。
【図5】基板ウェハ表面をエピタキシャル成長させつ
つ、大きなイオン注入レートでイオンを打ち込んだ場合
のイオン濃度分布を示す図である。
【図6】基板ウェハ表面をエピタキシャル成長させつ
つ、イオン注入レートを小さくしてイオンを打ち込んだ
場合のイオン濃度分布を示す図である。
【図7】実施例1においてシリコン基板中に酸素イオン
を打ち込んで形成したアモルファス層を熱アニール前に
オージェ分光分析法によって測定した酸素分布図であ
る。
【図8】実施例2においてガリウムひ素基板中にシリコ
ンイオンを打ち込んで形成した不純物層の熱アニール後
に二次イオン質量分析法で測定したシリコン濃度分布で
ある。
【図9】従来において、イオン注入エネルギーを変えて
基板中にイオンを打ち込んだ場合のイオン濃度分布を示
す図である。
【図10】従来において、基板表面をエピタキシャル成
長させつつ、イオン注入を行った場合のイオン濃度分布
を示す図である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板を製造する方法であって、 基板ウェハにイオンを注入する際に、基板ウェハ上への
    ホモエピタキシャル成長とイオン注入とを同時に行い、
    かつホモエピタキシャル成長速度及び/又はイオン注入
    レートを時間的に変調させることを特徴とするイオン注
    入基板の製造方法。
  2. 【請求項2】単結晶シリコンウェハに酸素イオンを注入
    することにより、埋め込み酸化層を有する基板を製造す
    る方法において、 シリコン原子の蒸着と酸素イオンの注入とを同時に行
    い、かつシリコン原子の蒸着速度及び/又は酸素イオン
    の注入レートを時間的に変調させることを特徴とするイ
    オン注入基板の製造方法。
  3. 【請求項3】単結晶シリコンウェハ又は単結晶ガリウム
    ひ素ウェハにドナー性不純物イオン又はアクセプター性
    不純物イオンを注入して基板を製造する方法において、 前記単結晶シリコンウェハ又は単結晶ガリウムひ素ウェ
    ハと同物質の蒸着と前記不純物イオンの注入とを同時に
    行い、かつ蒸着速度及び/又は不純物イオン注入レート
    を時間的に変調させることを特徴とするイオン注入基板
    の製造方法。
JP23703194A 1994-09-30 1994-09-30 イオン注入基板の製造方法 Pending JPH08102532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23703194A JPH08102532A (ja) 1994-09-30 1994-09-30 イオン注入基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23703194A JPH08102532A (ja) 1994-09-30 1994-09-30 イオン注入基板の製造方法

Publications (1)

Publication Number Publication Date
JPH08102532A true JPH08102532A (ja) 1996-04-16

Family

ID=17009375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23703194A Pending JPH08102532A (ja) 1994-09-30 1994-09-30 イオン注入基板の製造方法

Country Status (1)

Country Link
JP (1) JPH08102532A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019245735A1 (en) * 2018-06-22 2019-12-26 Applied Materials, Inc. In-situ high power implant to relieve stress of a thin film
KR20200033941A (ko) * 2017-08-18 2020-03-30 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 이온 주입에 의한 euv 포토레지스트의 성능 개선

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200033941A (ko) * 2017-08-18 2020-03-30 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 이온 주입에 의한 euv 포토레지스트의 성능 개선
JP2020531890A (ja) * 2017-08-18 2020-11-05 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド イオン注入によるeuvフォトレジストの性能向上
WO2019245735A1 (en) * 2018-06-22 2019-12-26 Applied Materials, Inc. In-situ high power implant to relieve stress of a thin film
US11158507B2 (en) 2018-06-22 2021-10-26 Applied Materials, Inc. In-situ high power implant to relieve stress of a thin film
US11557478B2 (en) 2018-06-22 2023-01-17 Applied Materials, Inc. In-situ high power implant to relieve stress of a thin film

Similar Documents

Publication Publication Date Title
US7078325B2 (en) Process for producing a doped semiconductor substrate
US5589407A (en) Method of treating silicon to obtain thin, buried insulating layer
CN1332425C (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
US4962051A (en) Method of forming a defect-free semiconductor layer on insulator
JP3698359B2 (ja) Simox(酸素注入による分離)工程のために埋込み酸化膜厚さをパターン形成する方法
US5888297A (en) Method of fabricating SOI substrate
US4808546A (en) SOI process for forming a thin film transistor using solid phase epitaxy
JP3139904B2 (ja) 半導体基板の製造方法および製造装置
US7122452B2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
RU2301476C1 (ru) Способ изготовления гетероструктуры
JPH08102532A (ja) イオン注入基板の製造方法
JPH04264724A (ja) 半導体基板の製造方法
JPH10223551A (ja) Soi基板の製造方法
JP3273037B2 (ja) ヘテロ構造半導体多層薄膜の製造方法
US20020098664A1 (en) Method of producing SOI materials
EP0703608B1 (en) Method for forming buried oxide layers within silicon wafers
Denhoff et al. I n situ doping by As ion implantation of silicon grown by molecular‐beam epitaxy
JPH088250B2 (ja) Soi基板の作成方法及び作成装置
JPH0964355A (ja) 半導体素子の製造方法
JP2698147B2 (ja) Soi構造の形成方法
EP1577932A2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
JP2000031079A (ja) Soi基板の製造方法
US6037198A (en) Method of fabricating SOI wafer
US7579226B2 (en) Thin layer element and associated fabrication process
JP2541456B2 (ja) 微細構造の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050506

A521 Written amendment

Effective date: 20050630

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20050920

Free format text: JAPANESE INTERMEDIATE CODE: A02