DE69114418T2 - Verfahren zur Herstellung von Polysiliziumdünnfilmtransistoren mit niedrigem Kriechverlust. - Google Patents

Verfahren zur Herstellung von Polysiliziumdünnfilmtransistoren mit niedrigem Kriechverlust.

Info

Publication number
DE69114418T2
DE69114418T2 DE69114418T DE69114418T DE69114418T2 DE 69114418 T2 DE69114418 T2 DE 69114418T2 DE 69114418 T DE69114418 T DE 69114418T DE 69114418 T DE69114418 T DE 69114418T DE 69114418 T2 DE69114418 T2 DE 69114418T2
Authority
DE
Germany
Prior art keywords
layer
polysilicon
polysilicon layer
temperature
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69114418T
Other languages
English (en)
Other versions
DE69114418D1 (de
Inventor
Udayanath Mitra
Mahalingam Venkatesan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of DE69114418D1 publication Critical patent/DE69114418D1/de
Application granted granted Critical
Publication of DE69114418T2 publication Critical patent/DE69114418T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Erzeugen von Polysilicium- Dünnfilmtransistoren (TFT), die niedrigen Leckstrom in Sperrichtung bei in Sperrichtung gepolter Vorspannung aufweisen. Die vorliegende Erfindung behandelt weiterhin die Herstellung von Polysilicium-Dünnfilmtransistoren mit niedrigem Leckstrom und hoher Leistungsfähigkeit, bei welchem Verfahren Temperaturen verwendet werden, die genügend niedrig sind, um die Nutzung im Handel erhältlicher Glassubstrate zuzulassen.
  • Wie bei Ovshinsky et al., Patent 4,843,443, beschrieben, haben sich Dünnfilm-Feldeffekttransistoren besonders in elektronischen Matrixfeldern wie bei Flüssigkristallanzeigen und Speichern hoher Dichte als nützlich erwiesen. Wenn solche Transistoren in den Flüssigkristallanzeigen verwendet werden, insbesondere für Projektionsfernsehsysteme, ist es wichtig, daß Leckstrom dieser Transistoren auf dem Minimum gehalten wird. Es sei bemerkt, nach US-Patent 4.904.056, daß Leckstrom eine Änderung der in den in der Flüssigkristallmatrix verwendeten Flüssigkristallkondensatoren gespeicherten Spannung bewirkt, wodurch die Wiedergabeleistung abnimmt.
  • Tuan, US-Patent 4.752.814, zeigt die Verwendung eines Hochspannungs- Dünnfilmtransistors aus amorphem Silicium, mit einer gegenüber einer Drain-Elektrode lateral verschobenen Gate- und Source-Elektrode, zur Verwendung in Transistorschaltern aus amorphem Silicium, die zur Ansteuerung von elektrographischen Schreibern verwendet werden. Hier ist es ebenfalls notwendig, daß der Rückwärtsstrom im Transistor minimiert wird, um einen Durchbruch des Transistors und eine Unterbrechung der Schreiberfunktion zu verhindern.
  • Bei der Fertigung von Polysilicium-Dünnfilmtransistoren sind im allgemeinen Temperaturen mit einer Höhe von 1000 ºC erforderlich. Daher müssen teure Quarzsubstrate verwendet werden.
  • Ein bei Temperaturen unter 650 ºC hergestellter Dünnfilmtransistor, für den Glassubstrate verwendet werden können, wird bei H. Ohshima und 5. Morozumi genannt (IEDM Proceedings, Washington, 1989, S. 157). Es hat sich gezeigt, daß die Eigenschaften dieser Anordnungen im Vergleich zu den bei hohen Temperaturen hergestellten Dünnfilmtransistoren schlechter sind. Außerdem zeigt sich, daß diese bei niedrigen Temperaturen hergestellten Transistoren relativ hohen Leckstrom aufweisen.
  • Troxell et al., US-Patent 4.851.363, geben einen Polysilicium-Dünnfilmtransistor auf einem Erdalkali-Aluminiumsilicatglas an, mit einer Ausheiltemperatur von ungefähr 800 ºC. Außerdem weisen die mit dem Verfahren dieses Patents hergestellten Transistoren keine Leckstromverringerung auf. Zudem wird in einem der Schritte des Verfahrens eine Temperatur von mindestens 800 ºC verwendet, eine Temperatur, die zu hoch ist, um im Handel erhältliche Glassorten verwenden zu können.
  • Malhi et al., europäische Patentschrift 0129037 zeigen ein Verfahren zur Leckstromverringerung in Dünnfilmtransistoren durch Verwendung einer Wasserstoffplasmabehandlung. Wenngleich ihre Technik den Leckstromfluß verringert, wird eine deutlichere Abnahme gewünscht, insbesondere für bei niedrigen Temperaturen herge stellte Anordnungen, da Niedrigtemperaturfertigung zu scharfen (nicht wohlverteilten) Übergängen führt, was höhere elektrische Felder und mehr Leckstrom mit sich bringt.
  • Der Erfindung liegt als Hauptaufgabe zugrunde, ein Verfahren zur Herstellung von Dünnfilmtransistoren mit verringertem Leckstrom zu verschaffen. Eine zusätzliche Aufgabe der Erfindting ist, ein Verfahren zur Herstellung von Dünnfilmtransistoren mit verringertem Leckstrom zu verschaffen, wobei preiswerte, im Handel erhältliche Glassubstrate mit Ausheiltemperaturen nicht wesentlich über 650 ºC verwendet werden können.
  • Diese und andere Aufgaben der Erfindung werden in der folgenden Be schreibung deutlich werden.
  • Nach einem ersten Aspekt der Erfindung werden Dünnfilmtransistoren mit verringertem Sperr-Leckstrom und einem Halbleiter-Substrat nach einem Verfahren hergestellt, das die folgenden Schritte umfaßt:
  • a) Abscheiden einer Schicht aus Siliciumnitrid oder Siliciumoxinitrid auf einem Glassubstrat mit einer Ausheiltemperatur, die kleiner als 650 ºC ist,
  • b) Abscheiden einer ersten Schicht aus Siliciumoxid auf der genannten Schicht durch Abscheidung aus der Gasphase,
  • c) Abscheiden einer ersten Polysiliciumschicht, bei einer Temperatur von 520-570 ºC, auf der ersten Schicht aus Siliciumoxid,
  • d) Ausheilen der genannten ersten Polysiliciumschicht bei einer Temperatur von weniger als 650 ºC in einer Stickstoffatmosphäre, zum Bilden einer großkörnigen Polysiliciumschicht,
  • e) Ätzen der genannten ersten Polysiliciumschicht zum Entfernen von Abschnitten der genannten Polysiliciumschicht und zum Freilegen ausgewählter Gebiete der genannten ersten Schicht aus Siliciumoxid und zum Bilden von Inseln in der genannten Polysiliciumschicht,
  • f) Oxidieren mindestens einer der genannten Inseln unter hohem Druck bei einer Temperatur unterhalb 650 ºC zum Bilden einer dünnen Gate-Oxidschicht auf der oder den genannten Insel(n) aus Polysilicium,
  • g) Abscheiden einer zweiten, stark dotierten Polysiliciumschicht auf der genannten Gate-Oxidschicht und Wegätzen von Abschnitten der genannten zweiten Polysiliciumschicht zum Bilden eines Gate,
  • h) relativ schwaches Implantieren von p- oder n-Dotierstoffen in lateral an das genannte Gate grenzende Gebiete der genannten Insel aus Polysilicium, um schwach dotierte Source- und Drain-Gebiete zu bilden,
  • i) Aufbringen einer zweiten Schicht aus Siliciumoxid auf dem genannten Gate und auf den benachbarten schwach dotierten Source- und Drain-Gebieten mittels Abscheidung aus der Gasphase,
  • j) relativ starkes Dotieren von an die genannten, relativ schwach dotierten Source- und Drain-Gebiete grenzenden Gebieten der ersten Silicium-Schicht,
  • k) Ausheilen der genannten Source- und Drain-Gebiete bei einer Temperatur unterhalb 650 ºC, und
  • l) Hydrieren der resultierenden Anordnung bei einer Temperatur von 200- 400 ºC mit einem Wasserstoffplasma.
  • Nach einem zweiten Aspekt der Erfindung umfaßt ein Verfahren zur Herstellung eines Dünnfilmtransistors mit verringertem Sperr-Leckstrom die folgenden Schritte:
  • a) Bilden einer ersten Schicht aus Siliciumoxid auf einem Quarzsubstrat,
  • b) Abscheiden einer ersten Polysiliciumschicht bei einer Temperatur von weniger als 650 ºC auf der genannten ersten Schicht aus Siliciumoxid,
  • c) Ausheilen der genannten ersten Polysiliciumschicht in einer Stickstoffatmosphäre,
  • d) Entfernen selektiver Abschnitte der genannten ersten Polysiliciumschicht durch Ätzen, zum Freilegen selektiver Abschnitte der genannten ersten Schicht aus Siliciumoxid und Bilden von Inseln der genannten ersten Polysiliciumschicht,
  • e) Oxidieren mindestens einer der genannten Inseln unter hohem Druck bei einer Temperatur unterhalb etwa 650 ºC zum Bilden einer dünnen Gate-Oxidschicht auf der genannten mindestens einen Insel der genannten ersten Polysiliciumschicht,
  • f) Abscheiden einer zweiten Polysiliciumschicht auf der genannten Gate- Oxidschicht,
  • g) starkes Dotieren der genannten zweite Polysiliciumschicht und Wegätzen, durch reaktives Ionenätzen, von Abschnitten der resultierenden dotierten zweiten Polysiliciumschicht zum Bilden eines Gate,
  • h) relativ schwaches Dotieren der resultierenden, lateral an das Gate grenzenden freigelegten Gebiete der genannten Insel der genannten Schicht aus Polysilicium zum Bilden schwach dotierter Source- und Drain-Gebiete,
  • i) Aufbringen einer dritten Schicht aus Siliciumoxid auf dem genannten Gate und auf den genannten benachbarten schwach dotierten Source- und Drain-Gebieten,
  • j) relativ starkes Dotieren an die genannten schwach dotierten Source- und Drain-Gebiete grenzender, freigelegter Gebiete der genannten Insel der genannten Schicht aus Polysilicium zum Bilden relativ stark dotierter Source- und Drain-Gebiete,
  • k) Ausheilen der genannten Source- und Drain-Gebiete bei einer Temperatur von 600-750 ºC, und
  • l) Hydrieren der resultierenden Anordnung bei einer Temperatur von weniger als 400 ºC mit einem Wasserstoffplasma.
  • Fig. 1a, 1b und 1c der Zeichnung sind nicht maßstabsgetreue Schnittansichten verschiedener bei der Fertigung eines Dünnfilmtransistors nach dem erfindungsgemäßen Verfahren. Fig. 2 ist eine graphische Darstellung, die die Beziehung zwischen der Gate-Spannung und dem Drain- oder Leckstrom eines erfindungsgemäßen Dünnfilmtransistors wiedergibt.
  • Wenn das Substrat Glas ist, dann vorzugsweise eines mit einer Ausheiltemperatur größer als 650 ºC. Es können jedoch auch andere Glassubstrate verwendet werden.
  • Vorzugsweise beinhaltet das erfindungsgemäße Verfahren zur Herstellung eines Dünnfilmtransistors mit einem Glassubstrat ein erstes Abscheiden einer dünnen Schicht eines alkalibeständigen anorganischen Materials auf einem Glassubstrat. Dieses alkalibeständige anorganische Material kann beispielsweise Siliciumnitrid sein. Es können jedoch auch andere alkalibeständige anorganische Materialien wie Siliciumoxynitrid verwendet werden. Die Dicke der Schicht des alkalibeständigen anorganischen Materials ist vorzugsweise etwa 800-1200 Å. Eine relativ dicke Schicht aus Siliciumoxid wird dann mittels Gasphasenabscheidung auf die Schicht aus alkalibeständigem anorganischem Material aufgebracht. Eine relativ dünne Polysiliciumschicht wird dann bei einer Temperatur von 520 bis 570 ºC auf die Schicht aus Siliciumoxid aufgebracht. Diese dünne Polysiliciumschicht wird dann bei einer Temperatur von weniger als 650 ºC (vorzugsweise bei einer Temperatur von 580 - 620 ºC) in einer Stickstoffatmosphäre ausgeheilt.
  • Ausgewählte Abschnitte dieser Polysiliciumschicht werden dann durch Ätzen entfernt, um die gewünschten Inseln in dieser Polysiliciumschicht zu bilden und ausgewählte Gebiete der Siliciumoxidschicht freizulegen. Eine dünne Gate-Oxid-Schicht wird dann auf diesen Inseln durch Oxidieren dieser Insel unter hohem Druck bei einer Temperatur unterhalb 650 ºC gebildet. Vorzugsweise wird ein Temperaturbereich von 550 ºC - 650 ºC und ein Druck von 5-50 Atmosphären verwendet. Auf der Gate-Oxid- Schicht wird dann durch Abscheiden einer stark dotierten Polysiliciumschicht auf der Gate-Oxid-Schicht und Ätzen von Abschnitten dieser relativ stark dotierten Polysiliciumschichten zur Bildung der Gates ein Gate gebildet. Die p- oder n-Dotierstoffe werden in Gebiete der Inseln aus Polysilicium leicht angrenzend an die Gates implantiert, um schwach dotierte Source- und Drain-Gebiete zu bilden.
  • Eine dünne Schicht aus Siliciumoxid, vorzugsweise 500 Å - 50000 Å dick, wird dann auf das Gate und die angrenzenden dotierten Source- und Draln-Gebiete durch Abscheidung aus der Gasphase aufgebracht. Die an die relativ schwach dotierten Source- und Drain-Gebiete grenzenden Schichten aus Silicium werden dann stark mit p- oder n-Dotierstoffen dotiert und bei einer Temperatur unterhalb 650 ºC ausgeheilt.
  • Die resultierende Anordnung wird dann bei einer Temperatur von weniger als etwa 450 ºC mit einem Wasserstoffplasma hydriert. Vorzugsweise erfolgt Hydrieren bei einer Temperatur von 200 ºC - 450 ºC.
  • Die relativ schwach dotierten Source- und Drain-Gebiete können mit einer Implantationsdosis von 0 bis 5 x 10¹³ Atome/cm² verschafft werden, während die relativ stark dotierten Source- und Drain-Gebiete mit einer Implantationsdosis von 5 x 10¹³ - 5 x 10¹&sup5; Atome/cm² verschafft werden können. Die Dotierungskonzentration in dem stark dotierten Gate kann zwischen 10¹&sup9; und 10²¹ Atome/cm³ liegen.
  • Für den Dotierstoff kann als Quelle BF&sub2; verwendet werden, andere mögliche Dotierungsquellen, wie B, P, können jedoch auch verwendet werden. Dotieren kann durch Ionenimplantation erfolgen.
  • Vorzugsweise hat die relativ dicke Schicht aus Siliciumoxid eine Dicke von 15.000 - 25.000 Å, die relativ dünne Polysiliciumschicht eine Dicke von 800 - 1700 Å und die relativ dünne Schicht aus Siliciumoxid eine Dicke von etwa 800 - 1200 Å. Vorzugsweise hat die relativ dicke Polysiliciumschicht eine Dicke von 4000 Å - 7000 Å.
  • Wenn das Substrat relativ alkalifrei ist, wie Quarz oder ein Halbleiter, dann können die Schicht aus dem alkalibeständigen anorganischen Material und die relativ dicke Siliciumoxid-Schicht entfallen. Die relativ dünne Polysiliciumschicht kann dann direkt auf dem Substrat abgeschieden werden.
    • Beispiel 1
  • Auf einem gereinigten Glaswafer 1 wurde eine Siliciumnitrid-Schicht 2 mit einer Dicke von etwa 1500 Å in einem LPCVD-Prozeß abgeschieden. Eine erste relativ dicke Schicht aus Siliciumoxid 3 mit einer Dicke von 2 Mikrometer wurde dann in einem LPCVD-Prozeß auf der Schicht aus Siliciumnitrid abgeschieden. Eine relativ dünne Schicht aus Polysilicium 4 wurde dann in einem LPCVD-Prozeß auf einer relativ dicken Schicht 3 aus Siliciumoxid abgeschieden. Diese Schicht 4 aus Silicium hatte eine
  • Dicke von etwa 1500 Å. Die Polysiliciumschicht 4 wurde dann in einer Stickstoffatmosphäre bei einer Temperatur von etwa 600 ºC 48 Stunden lang ausgeheilt.
  • Die Polysiliciumschicht 4 wurde dann entsprechend einer gewünschten Struktur geätzt, um in der Polysiliciumschicht Inseln 5 zu bilden, wobei freigelegte Abschnitte der Siliciumoxidschicht 3 erhalten blieben.
  • Eine dünne Gate-Oxid-Schicht 6 mit einer Dicke von etwa 1000 Å wurde dann auf einer Insel 5 gebildet. Eine relativ dicke Polysiliciumschicht 7 mit einer Dicke von etwa 5000 Å wurde dann auf der Gate-Oxid-Schicht 6 abgeschieden. Die relativ dicke Polysiliciumschicht 7 wurde dann mit einem Bordifluoridimplantierstoff einer starken Implantation unterzogen. Die resultierende Dotierstoffkonzentration betrug etwa 10²&sup0; bis 10²¹ Atome/cm³.
  • Abschnitte der stark dotierten Polysiliciumschicht 7 wurden dann durch reaktives Ionenätzen entfernt, wobei ein Gate 8 entstand und Gebiete der Gate-Oxid- Schicht 6 und der darunterliegenden relativ dünnen Polysiliciumschicht 5 freigelegt wurden. Lateral an das Gate 8 grenzende schwach dotierte Source- und Drain-Gebiete 9 und 10 wurden dann in der Polysiliciumschicht 5 gebildet, wobei wieder ein Bordifluoridimplantierstoff verwendet wurde und etwa 10¹² - 10¹³ Atome Bordifluorid (BF&sub2;+) per cm² geliefert wurden.
  • Eine relative dünne Schicht aus Siliciumoxid 11 mit einer Dicke von etwa 3000 Å wurde dann über dem Gate 8 und den schwach dotierten Source- und Drain- Gebieten 9 und 10 aufgebracht. Relativ stark dotierte Source- und Drain-Gebiete 12 und 13 wurden in den lateral an die schwach dotierten Source- und Drain-Gebiete angrenzenden Gebieten der Polysiliciurnschichten durch Dotieren der lateral an die schwach dotierten Source- und Drain-Gebiete 9 und 10 angrenzenden Abschnitte der Polysiliciumschicht 5 durch Implantieren von Bor mit einer Dosis von 10¹&sup5; Atomen Bor pro cm² gebildet.
  • Die Oxidschicht 11 wirkt als Implantationsmaske und verhindert, daß die an das Gate grenzenden schwach dotierten Gebiete 9, 10 während der starken Implantation stark dotiert werden.
  • Die Source- und Drain-Gebiete wurden dann bei einer Temperatur von etwa 650 ºC in Stickstoff etwa 10 Stunden lang ausgeheilt.
  • Die Schichten wurden dann unter Verwendung eines Wasserstoffplasmas hydriert. Hydrieren erfolgte nach dem in der vorstehend genannten europäischen Patentschrift 0129037 beschriebenen Verfahren. Es wurde ein 120 Minuten dauerndes Ausheilen in der Plasmaentladung bei einem Partialdruck von molekularem Wasserstoff von 100 mTorr bei einer Temperatur von etwa 300 ºC verwendet.
    • Beispiel 2
  • Ein Dünnfilmtransistor wurde mit einem gleichartigen Verfahren hergestellt, außer daß ein Quarzsubstrat verwendet wurde und die erste relativ dicke Schicht aus Siliciumoxid direkt auf dem Substrat abgeschieden wurde, wobei die Abscheidung der dünnen Schicht aus anorganischem Material weggelassen wurde.
  • Die Gate-Spannung und der Drain- oder Leckstrom eines entsprechend Beispiel 2 hergestellten Dünnfilmtransistors werden in der graphischen Darstellung von Fig. 2 gezeigt.
  • In dieser Darstellung ist die Gate-Spannung (VG) entlang der Abszisse und der Drain- oder Leckstrom (ID) entlang der Ordinate aufgetragen.
  • Die Lekstromeigenschaften eines nach dem Verfahren von Beispiel 2 hergestellten Dünnfllmtransistors im Vergleich zu Dünnfilmtransistoren nach den Verfahren nach dem Stand der Technik wird in der folgenden Tabelle wiedergegeben: TABELLE Quelle für den Transistor minim. Leckstrom (pA/µm) Leckstrom bei 5 V Offset Offset (pA/µm) Leckstrom bei 10 V Offset Offset (pA/µm) Vorliegende Erfindung
  • In den Beispielen der Tabelle werden die Leckstromwerte in Picoampere pro Mikrometer Gate-Breite angegeben. Die Source-Drain-Spannung betrug für alle diese Beispiele 5 Volt. Der in dieser Tabelle genannte "Offset" ist für minimalen Leckstrom angegeben.

Claims (9)

1. Niedrigtemperatur-Verfahren zur Herstellung eines Dünnfilmtransistors mit niedrigem Leckstrom, wobei das genannte Verfahren folgendes umfaßt:
a) Abscheiden einer Schicht (21) aus Siliciumnitrid oder Siliciumoxinitrid auf einem Glassubstrat (1) mit einer Ausheiltemperatur, die kleiner als 650 ºC ist,
b) Abscheiden einer ersten Schicht (3) aus Siliciumoxid auf der genannten Schicht durch Abscheidung aus der Gasphase,
c) Abscheiden einer ersten Polysiliciumschicht (4), bei einer Temperatur von 520-570 ºC, auf der ersten Schicht aus Siliciumoxid,
d) Ausheilen der genannten ersten Polysiliciumschicht bei einer Temperatur von weniger als 650 ºC in einer Stickstoffatmosphäre, zum Bilden einer großkörnigen Polysiliciumschicht,
e) Ätzen der genannten ersten Polysiliciumschicht zum Entfernen von Abschnitten der genannten Polysiliciumschicht und zum Freilegen ausgewählter Gebiete der genannten ersten Schicht aus Siliciumoxid und zum Bilden von Inseln (5) in der genannten Polysiliciumschicht,
f) Oxidieren mindestens einer der genannten Inseln unter hohem Druck bei einer Temperatur unterhalb 650 ºC zum Bilden einer dünnen Gate-Oxidschicht auf der genannten mindestens einen Insel aus Polysilicium,
g) Abscheiden einer zweiten, stark dotierten Polysiliciumschicht (7) auf der genannten Gate-Oxidschicht und Wegätzen von Abschnitten der genannten zweiten Polysiliciumschicht zum Bilden eines Gate (8),
h) relativ schwaches Implantieren von p- oder n-Dotierstoffen in lateral an das genannte Gate grenzende Gebiete der genannten Insel aus Polysilicium, um schwach dotierte Source- und Drain-Gebiete (9, 10) zu bilden,
i) Aufbringen einer zweiten Schicht (11) aus Siliciumoxid auf dem genannten Gate und auf den benachbarten schwach dotierten Source- und Drain-Gebieten mittels Abscheidung aus der Gasphase,
j) relativ starkes Dotieren von an die genannten relativ schwach dotierten Source- und Drain-Gebiete grenzenden Gebieten (12, 13) der ersten Silicium-Schicht,
k) Ausheilen der genannten Source- und Drain-Gebiete bei einer Temperatur unterhalb 650 ºC, und
l) Hydrieren der resultierenden Anordnung bei einer Temperatur von 200- 400 ºC mit einem Wasserstoffplasma.
2. Verfahren nach Anspruch 1, wobei die Schicht von Schritt a) aus Siliciumnitrid besteht.
3, Verfahren nach Anspruch 2, wobei das Substrat (1) eine Ausheiltemperatur von etwa 550-650 ºC hat.
4. Verfahren nach Anspruch 3, wobei die genannte Polysiliciumschicht bei einer Temperatur von 580-620 ºC ausgeheilt wird.
5. Verfahren nach Anspruch 4, wobei die Gate-Oxidschicht (6) durch Erwärmen der Insel bei 550-650 ºC unter einem Druck von 5-50 Atmosphären gebildet wird.
6. Verfahren zum Herstellen eines Dünnfilmtransistors mit verringertem Leckstrom in Sperrichtung, wobei das genannte Verfahren folgendes umfaßt:
a) Bilden einer ersten Schicht aus Siliciumoxid auf einem Quarzsubstrat,
b) Abscheiden einer ersten Polysiliciumschicht bei einer Temperatur von weniger als 650 ºC auf der genannten ersten Schicht aus Siliciumoxid,
c) Ausheilen der genannten ersten Polysiliciumschicht in einer Stickstoffatmosphäre,
d) Entfernen selektiver Abschnitte der genannten ersten Polysiliciumschicht durch Ätzen, zum Freilegen selektiver Abschnitte der genannten ersten Schicht aus Siliciumoxid und Bilden von Inseln der genannten ersten Polysiliciumschicht,
e) Oxidieren mindestens einer der genannten Inseln unter hohem Druck bei einer Temperatur unterhalb etwa 650 ºC zum Bilden einer dünnen Gate-Oxidschicht auf der genannten mindestens einen Insel der genannten ersten Polysiliciumschicht,
f) Abscheiden einer zweiten Polysiliciumschicht auf der genannten Gate- Oxidschicht,
g) starkes Dotieren der genannten zweite Polysiliciumschicht und Wegätzen, durch reaktives Ionenätzen, von Abschnitten der resultierenden dotierten zweiten Polysiliciumschicht zum Bilden eines Gate,
h) relativ schwaches Dotieren der resultierenden, lateral an das Gate grenzenden freigelegten Gebiete der genannten Insel der genannten Schicht aus Polysilicium zum Bilden schwach dotierter Source- und Drain-Gebiete,
i) Aufbringen einer dritten Schicht aus Siliciumoxid auf dem genannten Gate und auf den genannten benachbarten schwach dotierten Source- und Drain-Gebieten,
j) relativ starkes Dotieren an die genannten schwach dotierten Source- und Drain-Gebiete grenzender, freigelegter Gebiete der genannten Insel der genannten Schicht aus Polysilicium zum Bilden relativ stark dotierter Source- und Drain-Gebiete,
k) Ausheilen der genannten Source- und Drain-Gebiete bei einer Temperatur von 600-750 ºC, und
l) Hydrieren der resultierenden Anordnung bei einer Temperatur von weniger als 400 ºC mit einem Wasserstoffplasma.
7. Verfahren nach Anspruch 6, wobei die genannte Hochdruck-Oxidation der genannten Insel bei einer Temperatur von 550 - 650 ºC unter einem Druck von 5 - 50 Atmosphären ausgeführt wird.
8. Verfahren nach Anspruch 7, wobei die Anordnung bei 200 - 450 ºC hydriert wird.
9. Verfahren nach Anspruch 8, wobei die zweite Polysiliciumschicht mit BF&sub3; dotiert wird.
DE69114418T 1990-09-04 1991-08-28 Verfahren zur Herstellung von Polysiliziumdünnfilmtransistoren mit niedrigem Kriechverlust. Expired - Fee Related DE69114418T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/578,106 US5112764A (en) 1990-09-04 1990-09-04 Method for the fabrication of low leakage polysilicon thin film transistors

Publications (2)

Publication Number Publication Date
DE69114418D1 DE69114418D1 (de) 1995-12-14
DE69114418T2 true DE69114418T2 (de) 1996-06-05

Family

ID=24311467

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69114418T Expired - Fee Related DE69114418T2 (de) 1990-09-04 1991-08-28 Verfahren zur Herstellung von Polysiliziumdünnfilmtransistoren mit niedrigem Kriechverlust.

Country Status (4)

Country Link
US (1) US5112764A (de)
EP (1) EP0474289B1 (de)
JP (1) JPH04234134A (de)
DE (1) DE69114418T2 (de)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
USRE36314E (en) * 1991-03-06 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
US5250444A (en) * 1992-02-21 1993-10-05 North American Philips Corporation Rapid plasma hydrogenation process for polysilicon MOSFETs
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
EP0565231A3 (en) * 1992-03-31 1996-11-20 Sgs Thomson Microelectronics Method of fabricating a polysilicon thin film transistor
US5241192A (en) * 1992-04-02 1993-08-31 General Electric Company Fabrication method for a self-aligned thin film transistor having reduced end leakage and device formed thereby
CN100502054C (zh) * 1992-07-06 2009-06-17 株式会社半导体能源研究所 半导体器件的制造方法
KR970010652B1 (ko) * 1992-07-06 1997-06-30 가부시키가이샤 한도오따이 에네루기 겐큐쇼 박막형 반도체 장치 및 그 제작방법
JP3181695B2 (ja) * 1992-07-08 2001-07-03 ローム株式会社 Ｓｏｉ基板を用いた半導体装置の製造方法
US5322807A (en) * 1992-08-19 1994-06-21 At&T Bell Laboratories Method of making thin film transistors including recrystallization and high pressure oxidation
CN1244891C (zh) 1992-08-27 2006-03-08 株式会社半导体能源研究所 有源矩阵显示器
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH06275640A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
EP0923138B1 (de) 1993-07-26 2002-10-30 Seiko Epson Corporation Dünnschicht-Halbleiteranordnung, ihre Herstellung und Anzeigsystem
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
EP0650190B1 (de) * 1993-10-26 2000-10-04 International Business Machines Corporation Abhärtung gegen die Auslösung von Einzelereignissen für die VLSI-Technologie ohne die Schaltungen neu zu gestalten
TW279275B (de) * 1993-12-27 1996-06-21 Sharp Kk
US20040178446A1 (en) * 1994-02-09 2004-09-16 Ravishankar Sundaresan Method of forming asymmetrical polysilicon thin film transistor
JP3190520B2 (ja) 1994-06-14 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6706572B1 (en) 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
JPH0878693A (ja) * 1994-08-31 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5548132A (en) 1994-10-24 1996-08-20 Micron Technology, Inc. Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions
FR2728390A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de formation d'un transistor a film mince
US5977559A (en) * 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
JP3444053B2 (ja) * 1995-10-13 2003-09-08 ソニー株式会社 薄膜半導体装置
JP2978746B2 (ja) * 1995-10-31 1999-11-15 日本電気株式会社 半導体装置の製造方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6291837B1 (en) * 1997-03-18 2001-09-18 Semiconductor Energy Laboratory Co., Ltd. Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof
JP3191745B2 (ja) 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6531364B1 (en) * 1998-08-05 2003-03-11 Advanced Micro Devices, Inc. Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP4717385B2 (ja) * 2003-08-27 2011-07-06 三菱電機株式会社 半導体装置
KR100729054B1 (ko) 2005-11-16 2007-06-14 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조 방법
KR100729055B1 (ko) 2005-11-29 2007-06-14 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3465831D1 (de) * 1983-06-17 1987-10-08 Texas Instruments Inc Polysilicon fets
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4597160A (en) * 1985-08-09 1986-07-01 Rca Corporation Method of fabricating a polysilicon transistor with a high carrier mobility
US4675978A (en) * 1985-09-09 1987-06-30 Rca Corporation Method for fabricating a radiation hardened oxide having two portions
US4851363A (en) * 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
US4945067A (en) * 1988-09-16 1990-07-31 Xerox Corporation Intra-gate offset high voltage thin film transistor with misalignment immunity and method of its fabrication
JPH0290683A (ja) * 1988-09-28 1990-03-30 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
US5024965A (en) * 1990-02-16 1991-06-18 Chang Chen Chi P Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
US5006479A (en) * 1990-02-27 1991-04-09 Rockwell International Corporation Methods for improving radiation tolerance of silicon gate CMOS/silicon on sapphire devices

Also Published As

Publication number Publication date
DE69114418D1 (de) 1995-12-14
EP0474289B1 (de) 1995-11-08
JPH04234134A (ja) 1992-08-21
US5112764A (en) 1992-05-12
EP0474289A1 (de) 1992-03-11

Similar Documents

Publication Publication Date Title
DE69114418T2 (de) Verfahren zur Herstellung von Polysiliziumdünnfilmtransistoren mit niedrigem Kriechverlust.
DE3688758T2 (de) Dünnfilmtransistor auf isolierendem Substrat.
DE69209126T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren und daraus hergestellten Dünnfilmtransistor
DE69030822T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3888883T2 (de) Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht.
DE69107101T2 (de) Verfahren zum Herstellen eines Oxydfilms.
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE69124009T2 (de) Dünnfilmtransistor und Verfahren zur Herstellung
EP0034729B1 (de) Verfahren zur Herstellung einer GaAs-Halbleiteranordnung
DE3688929T2 (de) Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation.
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
DE69127837T2 (de) Hochgeschwindigkeits-SOI-Bauelement und Herstellungsverfahren dafür
DE10308870A1 (de) Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung
DE68920657T2 (de) Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen.
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE19632834C2 (de) Verfahren zur Herstellung feiner Strukturen und dessen Verwendung zur Herstellung einer Maske und eines MOS-Transistors
DE69127656T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE69032340T2 (de) Verfahren zur Herstellung einer Halbleiterdünnschicht
DE2817236A1 (de) Integrierte schaltung
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE3131875A1 (de) "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur"
DE3831264C2 (de) Verfahren zur Herstellung einer BiCMOS-Halbleiterschaltungsanordnung
EP0075892A2 (de) Integrierter Halbleiterschaltkreis mit einer halbisolierenden Halbleiterschicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee