DE69126228T2 - Optische Wärmebehandlungsmethode für Halbleiterschicht und Herstellungsverfahren von Halbleiteranordnung mit solcher Halbleiterschicht - Google Patents

Optische Wärmebehandlungsmethode für Halbleiterschicht und Herstellungsverfahren von Halbleiteranordnung mit solcher Halbleiterschicht

Info

Publication number
DE69126228T2
DE69126228T2 DE69126228T DE69126228T DE69126228T2 DE 69126228 T2 DE69126228 T2 DE 69126228T2 DE 69126228 T DE69126228 T DE 69126228T DE 69126228 T DE69126228 T DE 69126228T DE 69126228 T2 DE69126228 T2 DE 69126228T2
Authority
DE
Germany
Prior art keywords
layer
light
semiconductor layer
semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69126228T
Other languages
English (en)
Other versions
DE69126228D1 (de
Inventor
Takeo Yonehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE69126228D1 publication Critical patent/DE69126228D1/de
Application granted granted Critical
Publication of DE69126228T2 publication Critical patent/DE69126228T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/004—Annealing, incoherent light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die Erfindung bezieht sich auf ein optisches Wärmebehandlumgsverfahren für den Erhalt einer Halbleiterschicht von hoher Qualität, und ein Verfahren für die Herstellung einer Halbleitervorrichtung unter Verwendung der Halbleiterschicht.
    • In Beziehung stehender Stand der Technik
  • Auf dem Gebiet der Technologie der Kristallzüchtung zur Züchtung einer kristallinen Dünnschicht auf einem amorphen Substrat wurde ein Festphasen-Wachstumsverfahren vorgeschlagen, das aus der Wärmebehandlung einer amorphen Dünnschicht, die zuvor auf einem Substrat gebildet worden war, bei einer Temperatur, die tiefer liegt als der Schmelzpunkt, besteht, wodurch die Schicht in einen kristallinen Zustand überführt wird.
  • Es wurde zum Beispiel berichtet, daß große, auflaminierte (lamified) Polykristalle in der Größenordnung eines Mikrometers durch Wärmebehandlung, mehrere zehn Stunden bei 600 ºC in einer N&sub2;-Atmosphäre, einer Siliciumdünnschicht, die auf einem amorphen isolierenden Substrat gebildet worden und durch Ionenimplantation amorph gemacht worden war, gebildet werden konnten, und daß darauf Transistoren mit zufriedenstellenden Eigenschaften gebildet werden konnten (T. Noguchi, H. Hayashi & H. Oshima, 1987 Mat. Res. Soc. Symp. Proc., 106, Polysilicon and Interfaces, 293, Elsevier Science Publishing, New York, 1988).
  • Es wurden zur Verbesserung der Eigenschaften der Dünnschicht und der Vorrichtung auch Verfahren der Bestrahlung mit ultraviolettem Laserlicht und mit einer Infrarotlampe vorgeschlagen (T. Noguchi et al., Japanische Offenlegungsschrift Nr. 61-289620) (Ino und Tani, Richo Technical Report Nr. 14, S. 4, November 1985).
  • Diese beiden Verfahren der Erwärmung mittels Lampen bestehen darin, eine Si-Dünnschicht auf einem Quarzsubstrat abzuscheiden, und über einen Si-Wafer, der in Kontakt mit der Si-Schicht steht, anzuordnen, und den Si-Wafer zu veranlassen, das Lampenlicht zu absorbieren, das durch das Quarzsubstrat und die Si-Dünnschiccht fällt, und die Si-Dünnschicht auf dem Quarzsubstrat durch ein Weiterleiten der so erzeugten Wärme zu erwärmen. Diese Verfahren sind mit dem Nachteil verbunden, daß im mikroskopischen Maßstab kein zufriedenstellender oder ein ungleichmäßiger Kontakt, eine Verunreinigung, eine Verschmelzung oder ähnliches auftritt, was auf der Überlagerung mit dem wärmeabsorbierenden Element zurückzuführen ist.
  • Zum Beispiel ist gut bekannt, daß Siliciumwafer selbst im glattesten Zustand Abweichungen von einigen Mikrometern aufweisen. Es ist deshalb unmöglich, durch eine Anordnung des Si-Wafers über der Si-Dünnschicht einen vollständigen Kontakt zu erhalten, womit die von der Si-Dünnschicht aufgenommene Wärme unvermeidlichermaßen ungleich ist. Als Ergebnis kommt es in der erwärmten Si-Dünnschicht zu einer Temperaturverteilung und solch eine Uneinheitlichkeit der Temperatur wird zu einem Hindernis bei der Herbeiführung einer einheitlichen Struktur in dem Kristall und beeinträchtigt möglicherweise die Eigenschaften der Vorrichtung auf unerwünschte Weise. Wenn die Temperatur sostark erhöht wird, daß sie in der Nähe des Schmelzpunktes liegt, kann es auch zu einer Verschmelzung der Si-Dünnschicht und des Si-Wafers kommen, der zur Absorbierung des Bestrahlungslichtes dient, so daß das Herstellungsverfahren der Vorrichtung nicht in Gang gesetzt werden kann.
  • EP-A-0225592 bezieht sich auf ein Verfahren der Rekristallisation eines Bereichs einer nicht monokristallinen leitenden Schicht, das die nachstehenden Schritte umfaßt: Bildung einer die Wärmeleitung regelnden Schicht, Bildung einer energieabsorbierenden Deckschicht über der die Wärmeleitung regelnden Schicht, und Bestrahlung der energieabsorbierenden Deckschicht; wobei die energieabsorbierende Deckschicht Energie von dem Strahl absorbiert und sich als Ergebnis auferwärmt, und die die Wärmeleitung regelnde Schicht aufgrund der Anwesenheit eines Bereichs mit vergrößerte Dicke auf selektive Weise Wärme von der Deckschicht zu der monokristallinen Schicht leitet, so daß das Material der nicht monokristallinen Schicht in dem Bereich geschmolzen und mit solch einer Temperaturverteilung versehen wird, daß es beim Abkühlen in einem korngrenzenfreien Zustand kristallisiert.
  • Es wird auf die Japanischen Patentzusammenfassungen, Band 10, Nr. 213 und JP-A-61051874 Bezug genommen, die ein Verfahren für die Herstellung eines MOS-Transistors offenbaren, in dem Laserstrahlen auf eine untere Siliciumschicht eingestrahlt werden, um ein Rekristallisation zu bewirken.
  • Eine Aufgabe der Erfindung besteht in der Bereitstellung eines optischen Temper- bzw. Wärmebehandlungsverfahrens, das von den vorstehend erwähnten Nachteilen der herkömmlichen Verfahren frei ist, und das geeignet ist, über eine große Fläche eine gleichmäßige Wärmebehandlung durchzuführen, wodurch eine Halbleiterschicht mit einheitlicher Halbleitercharakteristik bzw. einheitlichen Halbleitereigenschaften erhalten wird.
  • Das Verfahren kann zur Herstellung einer Halbleitervorrichtung mit einheitlichen Halbleitereigenschaften über eine große Fläche dienen.
  • Erfindungsgemäß wird Verfahren für die Herstellung einer Dünnschicht-Halbleitervorrichtung zur Verfügung gestellt, das die nachstehenden Schritte umfaßt: (i) Bereitstellung eines Substrats, das eine Grundplatte, eine Halbleiterschicht, eine Isolierschicht und eine Siliciumschicht, die mit einem Fremdstoff dotiert ist, um Licht zu absorbieren, umfaßt, wobei auf der einen Seite der Isolierschicht die Halbleiterschicht, auf der anderen Seite die lichtabsorbierende Schicht angeordnet ist, und die Grundplatte und die Halbleiterschicht Materialien umfassen, die geeignet sind, inkohärentes Licht ohne Absorption des inkohärenten Lichts durchzulassen; (ii) gleichzeitiges Bestrahlen aller Bereiche des Substrats mit inkohärentem Licht aus einer Lampe, um die Halbleiterschicht zu tempern (for annealing) bzw. einer Wärmebehandlung zu unterziehen, um eine einheitliche Kristallstruktur zu erhalten; (iii) eine auf den Schritt der Bestrahlung folgende Entfernung eines gemusterten bzw. strukturierten Bereichs der lichtabsorbierenden Schicht, um eine Gate-Elektrode zu bilden, die den verbliebenen Bereich der lichtabsorbierenden Schicht umfaßt; (iv) Entfernen eines strukturierten Bereichs der Isolierschicht, um eine Gate- Isolierschicht zu bilden, die den verbliebenen Bereich der Isolierschicht umfaßt; und (v) Bildung einer Source-Zone und einer Drain-Zone in der Halbleiterschicht.
  • In den beigefügten Zeichnungen ist:
  • Fig. 1 ein Diagramm, das die Beziehung zwischen dem Absorptionskoeffizienten des Siliciums und der Wellenlänge des Lichts zeigt;
  • Fig. 2 eine schematische Ansicht zur Erklärung der Erfindung;
  • Fig. 3 eine schematische Ansicht einer Halbleitervorrichtung; und
  • die Fig. 4 bis 6 sind schematische Ansichten, die die Schritte der Herstellung einer erfindungsgemäßen Halbleitervorrichtung zeigen.
  • Es wird nun, zusammen mit den Entdeckungen, die zur Erfindung führten, im Detail die Funktion und die Struktur der Erfindung erklärt.
  • Fig. 1 zeigt die Beziehung zwischen dem Spektrum der schwarzen Strahlung einer üblichen Wolframhalogenlampe (2200 K), dem Absorptionskoeffizienten des Siliciums und von freien Ladungsträgern darin, und der Wellenlänge des Bestrahlungslichts.
  • Wie in Fig. 1 gezeigt, nimmt der Absorptionskoeffizient des Siliciums am Basisabsorptionsende bei einer Wellenlänge von 1,2 µm oder kürzer stark zu. Andererseits erstreckt sich das Spektrum der Strahlung des schwarzen Körpers der Wolframhalogenlampe bei 2200 K über einen breiten Infrarotbereich von 0,4 µm bis 3,5 µm, was der Grenzwellenlänge (cut-off wavelength) des Quarzglases entspricht. Auch die Absorption von freien Ladungsträgern erstreckt sich auf die längere Seite der Wellenlänge von 1,0 µm, und wird stärker, wenn die angezeigten Ladungsträger mehr werden.
  • Aus der vorstehend erklärten Beziehung gehen die nachstehenden Tatsachen klar hervor:
  • 1) Das Quarzsubstrat kann durch Infrarotstrahlung kaum erwärmt werden;
  • 2) Die Si-Schicht absorbiert Licht eines Wellenlängenbereichs unterhalb von ungefähr 1 µm, wobei solch ein Licht aber nur einen sehr kleinen Bereich des durch die Lampe emittierten Lichts darstellt;
  • 3) Eine Zunahme der Zahl der Ladungsträger in der Si-Schicht vergrößert die Lichtabsorption, wodurch eine effektive Anwendung des Lampenlichts ermöglicht wird.
  • Zusätzlich hängt die Lichtabsorption der Si-Schicht von ihrer Dicke ab. Die Dicke der Si-Schicht überschreitet in Anbetracht der elektrischen Eigenschaften, wie des Kriechstroms, wenn sie als eine Halbleiterschicht für einen Transistor verwendet wird, bevorzugt nicht 0,1 µm. Eine Si-Schicht mit einer Dicke in der Größenordnung von 0,1 µm, die auf einem Quarzsubstrat gebildet ist, absorbiert jedoch kaum Licht, sondern ist für das Licht der Lampe beinahe durchlässig.
  • Deshalb kann inkohärentes Lampenlicht mit einer Bestrahlungsintensität, die für die Erwärmung eines Si-Wafers mit einer Dicke von 7.500 µm, selbst auf 1.200 ºC, geeignet ist, eine Si-Schicht mit einer Dicke von 0,1 µm auf einem lichtdurchlässigem Quarzsubstrat nur auf einige hundert Grad erwärmen.
  • Erfindungsgemäß wird, um eine Erwärmung zu erhalten, die für das Tempern einer Si-Dünnschicht ausreicht, die auf einem lichtdurchlässigen Substrat aufgebracht ist, eine lichtabsorbierende Schicht auf der Si-Schicht, über einer Isolierschicht, abgeschieden, wie in der in Fig. 2 gezeigten Basisstruktur angegeben ist.
  • Wie in Fig. 2 gezeigt ist, werden hintereinander auf einem lichtdurchlässigen Substrat 21, zum Beispiel aus Quarz, eine Halbleiterschicht 22, zum Beispiel aus Silicium, eine Isolierschicht 23, eine lichtabsorbierende Schicht 24 und eine Schutzschicht 25 abgeschieden.
  • Um ein Basiselement mit der in Fig. 2 gezeigten Schichtstruktur zu bilden, wird zuerst eine Halbleiterschicht 22, zum Beispiel aus Si, SiGe, GaAs oder InP, mittels eines üblichen Verfahrens zur Schichtabscheidung auf einem lichtdurchlässigen Substrat gebildet.
  • Um eine elektronische Dünnschichtvorrichtung unter Verwendung der Halbleiterschicht, die erfindungsgemäß wärmebehandelt wurde, herzustellen, liegt die Dicke der Halbleiterschicht 22 bevorzugt in einem Bereich von 0,05 bis 0,3 µm, bevorzugter in einem Bereich von 0, 06 bis 0,2 µm.
  • Anschließend wird mittels eines üblichen Verfahrens zur Schichtabscheidung eine Isolierschicht 23, die als Trennschicht dient, gebildet. Die Isolierschicht 23 kann zum Beispiel aus Siliciumoxid, Siliciumnitrid, SiOxNy oder Tantaloxid bestehen.
  • Zum Zwecke der Trennung der Halbleiterschicht 22 und der lichtabsorbierenden Schicht 24 und als Teil der strukturellen Bestandteile der elektronischen Vorrichtung, weist die Isolierschicht 23 eine Dicke bevorzugt im Bereich von 0,05 bis 1 µm, bevorzugter im Bereich von 0,05 bis 0,5 µm, und am bevorzugtesten im Bereich von 0,05 bis 0,1 µm, auf.
  • Dann wird auf der Isolierschicht 23 eine lichtabsorbierende Schicht 24 gebildet. Die lichtabsorbierende Schicht 24 besteht zum Beispiel aus polykristallinem Si, amorphem Si, polykristallinem SiGe und ähnlichem, das durch die Anwesenheit freier Ladungsträger dotiert worden ist, wie P-dotiertes amorphes Si, B-dotiertes amorphes Si oder As-dotiertes amorphes Si.
  • Zum Beispiel wird eine polykristalline Si-Schicht mit einer Dicke von 0,5 µm, die mit P in einer Konzentration von 10²&sup0;/cm³ dotiert ist, auf eine Temperatur erwärmt, die ungefähr 100 ºC höher ist, als die der undotierte Schicht bei gleichen Bestrahlungsbedingungen.
  • Eine Schutzschicht 25 kann aufgebracht werden, um eine Vergröberung der Oberfläche oder eine Verdampfung der lichtabsorbierenden Schicht 24 zu verhindern, die bei hoher Lichtintensität auftritt. Die Schutzschicht 25 kann aus einem lichtdurchlässigen Material bestehen, das einer hohen Temperatur gegenüber beständig ist, wie SiO&sub2;, Si&sub3;N&sub4; oder eine SiO&sub2;/Si&sub3;N&sub4;-Doppelschichtstruktur.
  • Wenn die vorstehend erklärte Mehrschichtenstruktur von oben mit dem Licht einer Lampe bestrahlt wird, wird das Licht von der Schutzschicht 25 durchgelassen und von der Absorptionsschicht 24 absorbiert, wodurch die Temperatur der Schicht ansteigt. Als Ergebnis kann die Halbleiterschicht 22 mit einer Dicke, die für ein direktes Erwärmen mittels Lichtabsorption ungenügend ist, durch eine Wärmeleitung mittels der Trennschicht 24 in ausreichendem Maße erwärmt werden. In dem Fall, daß die Bestrahlung mit dem Licht von unten erfolgt, wird das Licht der Lampe von dem Quarzsubstrat 21, sowie von der Halbleiterschicht 22 und der Trennschicht 23 durchgelassen und von der lichtabsorbierenden Schicht 24 absorbiert, wodurch ihre Temperatur erhöht wird. Die Heizwirkung auf die lichtabsorbierende Schicht 24 wird durch Bestrahlungen mit Licht von unten und oben vergrößert.
  • Um das einfallende Licht in ausreichendem Maße zu absorbieren und die Halbleiterschicht zu erwärmen, wird die Dicke der lichtabsorbierenden Schicht bevorzugt so ausgewählt, daß sie in einem Bereich von 0,5 bis 2 µm, bevorzugter in einem Bereich von 0,5 bis 1,5 µm, und am bevorzugtesten in einem Bereich von 0,5 bis 1 µm liegt.
  • Wenn das Ausgangsmaterial für die Halbleiterschicht 22 zum Beispiel aus amorphem Si oder polykristallinem Si mit kleiner Korngröße besteht, führt dies zu einem Wachstum von Körnern in der Größenordnung von einem Mikrometer, mit einer Verbesserung der Leistung der Vorrichtung aufgrund des reduzierten Einflusses der Korngrenzen. Auch wenn die vorstehend erwähnten großen auflaminierten (lamified) Polykristalle als Ausgangsmaterial für die Halbleiterschicht 22 verwendet werden, wird eine bemerkenswerte Abnahme der Zwillingskristalldefekte erhalten, die in hoher Dichte in der Halbleiterschicht 22 auftreten.
  • Insbesondere wenn die Wärmebehandlung der Kristalle durch eine Bestrahlung mit Licht bei hoher Temperatur, 1.000 bis 1.420 ºC, durchgeführt wird, kann eine wirkungsvolle Beseitigung der Laminierungsdefekte und können Umwandlungen in der Halbleiterschicht 22 erreicht werden.
  • Die Erwärmung der Si-Dünnschicht, die auf einem lichtdurchlässigen Substrat gebildet ist, kann mit verbesserter Steuerbarkeit und Einheitlichkeit verstärkt werden, indem eine halbleitende lichtabsorbierende Schicht durch Abscheidung auf oder unter der Si-Schicht über einer Isolierschicht gebildet wird, oder solch eine lichtabsorbierende Schicht auf und unter der Si-Schicht jeweils über die Isolierschichten gebildet wird, wodurch eine sichere und zufriedenstellende Haftung zwischen der/den lichtabsorbierenden Schicht/Schichten und der Si-Schicht sichergestellt wird, und indem eine Belichtung erfolgt.
  • Auch das Verfahren zur Herstellung der Halbleitervorrichtung kann durch die Verwendung der lichtabsorbierenden Schicht als Teil der Struktur der Vorrichtung vereinfacht werden.
  • Die Verwendung von inkohärentem Licht verhindert ebenfalls eine Uneinheitlichkeit der Temperatur bei der Wärmebehandlung, die aus der Lichtinterferenz bei der Bestrahlung herrührt, wodurch die gesamte Schicht eine einheitliche Wärmebehandlung erfährt.
  • Um eine kollektive Wärmebehandlung einer großen Fläche innerhalb kurzer Zeit zu erreichen, wird die Intensität der Bestrahlung mit Licht bevorzugt so ausgewählt, daß sie innerhalb eines Bereichs von 0,1 bis 300 W/cm² liegt, bevorzugter innerhalb eines Bereichs von 10 bis 150 W/cm².
  • Auch um eine Halbleiterschicht von hoher Qualität zu erhalten, wird die Wärmebehandlung der Halbleiterschicht mittels der Bestrahlung mit Licht bevorzugt innerhalb eines Temperaturbereichs von 1.200 ºC bis 1.400 ºC, bevorzugter innerhalb eines Temperaturbereichs von 1.250 ºC bis 1.400 ºC, und am bevorzugtesten innerhalb eines Temperaturbereichs von 1.300 ºC bis 1.380 ºC durchgeführt.
  • Nachstehend wird ein Fall erklärt, in dem die Si-Schicht mit der vorstehend erklärten Mehrschichtstruktur in einem Feldeffekttransistor verwendet wird. In einem üblichen Halbleiterverfahren wird die Halbleiterschicht 22 als Channel 31, die Trennschicht 23 als Gate-Isolierschicht 38, und die lichtabsorbierende Schicht 24 als Gate-Elektrodenschicht 37 verwendet, wie in Fig. 3 gezeigt ist. Die in Fig. 3 gezeigte hochdotierte Source 32 und der hochdotierte Drain 33 kann durch die Bildung von Öffnungen in der in Fig. 2 gezeigten Trennschicht 23, entsprechend den Flächen der Source 32 und des Drains 33, unter Verwendung von dotiertem polykristallinen Si als der lichtabsorbierenden Schicht 24 und der Herbeiführung einer Thermodiffusion während des Erwärmens mit dem Lampenlicht oder durch eine Ionenimplantation in den Öffnungen mittels eines üblichen Halbleiterverfahrens hergestellt werden.
  • Um einen elektrischen Kontakt mit der Source 32, dem Drain 33 und der Gate-Elektrodenschicht herzustellen, werden eine Gate-Elektrode 34, eine Source-Elektrode 35 und eine Drain- Elektrode 36 aus einem leitenden Material, wie Aluminium, gebildet. Der so gebildete Dünnschicht-Feldeffekttransistor zeigt entsprechend der durch die Lampe verursachten Erwärmungstemperatur verbesserte Eigenschaften.
  • Nachstehend werden zum Zwecke einer weiteren Klärung Beispiele der Erfindung erläutert, wobei es sich aber versteht, daß die Erfindung in keinster Weise durch diese Beispiele eingeschränkt wird.
    • Beispiel 1
  • Auf einer Quarzglasplatte 21 mit einer Größe von 10 x 10 cm und einer Dicke von 500 µm wurde eine polykristalline Si-Schicht (aktive Schicht) 22 mit einer Dicke von 0,1 µm, die eine kleine durchschnittliche Kristallgröße von ungefähr 50 nm (500 Å) aufwies, mittels einer chemischen Abscheidung aus der Gasphase (CVD-Verfahren) unter verringertem Druck, einer thermischen Zersetzung von SiH&sub4; unter einem Druck von 40 Pa (0,3 Torr) und bei einer Substrattemperatur von 620 ºC gebildet.
  • Dann wurde auf der polykristallinen Si-Schicht 22 eine SiO&sub2;-Schicht 23 mit einer Dicke von 50 nm (500 Å) mittels einer thermischen, chemischen Abscheidung aus der Gasphase (thermisches CVD-Verfahren), der Einleitung von SiH&sub4;-Gas und von O&sub2;-Gas unter einem Druck von 101300 Pa (760 Torr) und bei einer Substrattemperatur von 400 ºC hergestellt.
  • Anschließend wurde auf der SiO&sub2;-Schicht 23 eine polykristalline Si-Schicht mit einer Dicke von 500 nm (5.000Å) mittels einer chemischen Abscheidung aus der Gasphase (CVD-Verfahren) unter verringertem Druck, einer thermischen Zersetzung von SiH&sub4; unter einem Druck von 40 Pa (0,3 Torr) und bei einer Substrattemperatur von 620 ºC gebildet und es wurden Phosphorionen mit einer Konzentration von 10²&sup0; Ionen/cm³ implantiert, um eine hoch P-dotierte lichtabsorbierende Schicht 24 zu erhalten.
  • Ferner wurde darauf mittels einer thermischen, chemischen Abscheidung aus der Gasphase (thermisches CVD-Verfahren) der Einleitung von SiH&sub4;-Gas und von O&sub2;-Gas unter einem Druck von 101300 Pa (760 Torr) und bei einer Substrattemperatur von 400 ºC eine SiO&sub2;-Schutzschicht 25 mit einer Dicke von 1 µm gebildet.
  • Das erhaltene Basiselement mit der in Fig. 2 gezeigten Mehrschichtenstruktur wurde mit dem Licht einer Wolframhalogenlampe von oben und unten 3 Minuten lang mit einer Intensität von 78 W/cm² in einer N&sub2;-Atmosphäre bestrahlt. Die Temperatur, die mit einem optischen Pyrometer gemessen wurde, das als Temperaturüberwachungsvorrichtung auf einem Substrat-Si- Wafer aufgebracht worden war, erreichte nach einer 3-minütigen Bestrahlung 1.380 ºC.
  • Die durch die n+-polykristalline Si-Schicht 24 mit einer Dicke von 0,5 µm absorbierte Wärmeenergie, die durch das Bestrahlungslicht erzeugt wurde, wurde durch Wärmeleitung durch die SiO&sub2;-Schicht 23 zu der undotierten polykristallinen Si-Schicht 22 mit einer Dicke von 0,1 µm übertragen, wodurch eine Wärmebehandlung stattfand und die Korngröße um einige hundert Mal bis zu einer Größenordnung von einigen Mikrometern vergrößert wurde. Die Oberfläche der Si-Schicht erfuhr durch die Deckwirkung der Schutzschicht 25 keine Vergröberung.
  • Das erhaltene Basiselement, das wie vorstehend erklärt mittels der Bestrahlung mit Licht getempert bzw. wärmebehandelt worden war, wurde bei der Herstellung eines Feldeffekttransistors mittels eines üblichen IC-Verfahrens verwendet.
  • Nachstehend wird das Verfahren zur Herstellung des Feldeffekttransistors unter Bezugnahme auf die Figuren 4 bis 6 erklärt.
  • Als erstes wurde die Schutzschicht 25 durch Ätzen mit gepufferter Fluorwasserstoffsäure entfernt. Anschließend wurde durch Wegätzen der lichtabsorbierenden Schicht 24, ausgenommen der Bereich der Gate-Elektrodenschicht 37, der Bildung einer Gate-Elektrodenschicht, der Bildung von Öffnungen in der Trennschicht 23 entsprechend dem Drain und der Source, und Bildung einer Gate-Isolierschicht 38 (Fig.4) ein Gatebereich gebildet.
  • Dann wurde die Source 32 und der Drain 33 durch das Implantieren von P-Ionen mit einer Dosis von 5 x 10¹&sup5; Ionen/cm³ in die Halbleiterschicht 22, die in den Öffnungen freilag, hergestellt (Fig. 5).
  • Anschließend wurde eine SiO&sub2;-Schutzschicht 39 mit einer Dicke von 1 µm mittels chemischer Abscheidung aus der Gasphase (CVD-Verfahren), der Einleitung von SiH&sub4;-Gas und von O&sub2;-Gas unter einem Druck von 101300 Pa (760 Torr) und bei einer Substrattemperatur von 400 ºC hergestellt, und es wurden für einen elektrischen Kontakt mit der Gate-Elektrodenschicht 37, der Source 32 und dem Drain 33 Kontaktlöcher gebildet (Fig. 6).
  • Anschließend wurde als Elektrodenmaterial Aluminium abgeschieden und die Gate-Elektrode 34, die Source-Elektrode 35 und die Drain-Elektrode 36 wurden durch eine Musterung hergestellt. Auf diese Weise wurde der Feldeffekttransistor vervollständigt (Fig. 3).
  • Der so gebildete Transistor zeigte zufriedenstellende Transistoreigenschaften mit einer Trägermobilität von mindestens gleich 100 cm²/V sec, einem Schwellenwert von ungefähr 1,5 V, und einer Subschwellenwertcharakteristik von 300 mV/Dekade. Wie verschiedentlich angegeben, erwies sich die gemäß dem Beispiel wärmebehandelte Halbleiterschicht 22 als eine Halbleiterschicht mit zufriedenstellenden elektrischen Eigenschaften für die Verwendung als funktioneller Bereich einer Halbleitervorrichtung.
  • In dem vorliegenden Beispiel wird das getemperte bzw. wärmebehandelte Basiselement mit einer lichtabsorbierenden Schicht 24, die aus polykristallinem Si besteht, das eine große Menge an Phosphoratomen enthält, einer Halbleiterschicht 22, die aus großen Si-Körnern mit ausgezeichneten Halbleitereigenschaften besteht, und einer Trennschicht 23 versehen, die aus einem isolierenden Material zur Trennung der lichtabsorbierenden Schicht 24 und der Halbleiterschicht 22 besteht, so daß die Source 32 und der Drain 33 in der Halbleiterschicht 22, die Gate-Isolierschicht 38 in der Trennschicht 23 und die Gate-Elektrodenschicht 37 in der lichtabsorbierenden Schicht 24 gebildet werden können. Somit kann erfindungsgemäß nach der Wärmebehandlung zum Erhalt einer Halbleiterschicht von hoher Qualität eine Halbleitervorrichtung mit einer geringeren Anzahl an Schritten, dem Ausschluß der Schritte zur Bildung einer Isolierschicht für die Gate-Isolierschicht und einer hochdotierten Schicht für die Gate-Elektrodenschicht, gebildet werden.
    • Beispiel 2
  • Auf einem Quarzsubstrat (100 mm ) wurde eine Si-Schicht mit einer Dicke von 0,1 µm mittels Aufdampfens im Vakuum mit einer Abscheidungsgeschwindigkeit von 10&supmin;¹ nm/sec (1 Å/sec.) unter einem Druck von 1,36 x 10&supmin;&sup6; Pa (1 x 10&supmin;&sup8; Torr) und bei einer Substrattemperatur von 200 ºC abgeschieden.
  • Die Si-Schicht, die im amorphen Zustand abgeschieden worden war, wurde mittels einer 50 Stunden langen Wärmebehandlung bei 600 ºC in einer N&sub2;-Atmosphäre in eine grobkörnige (large-sized), auflaminierte (lamified) polykristalline Schicht überführt.
  • Dann wurde auf der polykristallinen Schicht mittels Sputterns eine Trennschicht aus Ta&sub2;O&sub5; mit einer Dicke von 50 nm (500 Å) abgeschieden und es wurde durch die Abscheidung von polykristallinem Si eine lichtabsorbierende Schicht mit einer Dicke von 0,5 µm gebildet, zu der P in einer Konzentration von mindestens gleich 10²&sup0; Atome/cm³ hinzugefügt worden war. Anschließend wurde mittels chemischer Abscheidung aus der Gasphase eine SiO&sub2;-Schutzschicht mit einer Dicke von 1,0 µm abgeschieden, wodurch das Basiselement vervollständigt wurde.
  • Das Basiselement wurde 3 Minuten lang von beiden Seiten mit Licht von Wolframhalogenlampen mit einer Intensität von 72 W/cm² bestrahlt. Ein Wafer für die Überwachung der Temperatur erreichte nach der 3-minütigen Bestrahlung mit Licht eine Temperatur von 1.345 ºC.
  • Auf ähnliche Weise wie in Beispiel 1 wurde unter Verwendung der lichtabsorbierenden polykristallinen Si-Schicht für das Gate ein Feldeffekttransistor hergestellt und es wurden dabei zufriedenstellende Eigenschaften erhalten, die mit denjenigen eines Feldeffekttransistors vergleichbar waren, der auf einen Siliciumwafer hergestellt worden war.
  • Die Betrachtung unter einem Durchlichtmikroskop bewies, daß die Defekte, die in der aktiven Schicht nahe der Grenzfläche auftraten, beträchtlich abgenommen hatten.
    • Beispiel 3
  • Auf einem Quarzglassubstrat (100 mm ) wurde eine polykristalline Si-Schicht (Halbleiterschicht) mit feinen Kristallkörnern mit einer durchschnittlichen Kristallgröße von ungefähr 50 nm (500 Å) mittels chemischer Abscheidung aus der Gasphase (CVD-Verfahren) unter verringertem Druck, einer thermischen Zersetzung von SiH&sub4; unter einem Druck von 40 Pa (0,3 Torr) und einer Substrattemperatur vorr 620 ºC mit einer Dicke von 0,1 µm abgeschieden und es wurde mittels thermischer Oxidation eine SiO&sub2;-Schicht mit einer Dicke von 50 nm (500 Å) gebildet. Anschließend wurde erneut eine polykristalline Si-Schicht mit einer Dicke von 500 nm (5.000 Å) durch chemische Abscheidung aus der Gasphase (CVD- Verfahren) unter verringertem Druck, ähnlich wie vorstehend, abgeschieden, und Phosphor wurde der polykristallinen Schicht in hoher Konzentration, 10²¹ Atome/cm³, durch eine Diffusion aus Phosphorglas hinzugefügt (lichtabsorbierende Schicht).
  • Das Basiselement der so gebildeten Mehrschichtenstruktur wurde 3 Minuten lang von beiden Seiten mit Licht von Wolframhalogenlampen mit einer Intensität von 72 W/cm² in einer N&sub2;-Atmosphäre bestrahlt. Die Temperatur, die mit einem optischen Pyrometer gemessen wurde, das auf einen Si-Wafer für die Temperaturüberwachung aufgebracht worden war, erreichte nach einer 3-minütigen Bestrahlung 1.380 ºC.
  • Die Wärmeenergie, die durch das in der n+-polykristallinen Si-Schicht mit einer Dicke von 0,5 µm absorbierte Licht erzeugt worden war, wurde durch Wärmeleitung durch die SiO&sub2;- Schicht zu der undotierten polykristallinen Si-Schicht mit einer Dicke von 0,1 µm übertragen, wodurch die Halbleiterschicht erwärmt wurde. Diese Wärmebehandlung vergrößerte die Korngröße der polykristallinen Si-Schicht um einige hundert Male bis zu einer Größenordnung von 3 µm.
  • Nach der Bestrahlung mit Licht wurde auf eine ähnliche Weise wie in Beispiel 1 mittels eines üblichen IC-Verfahrens unter Verwendung der lichtabsorbierenden n + -polykristallinen Si-Schicht als dem Gate ein Feldeffekttransistor hergestellt, wobei zufriedenstellende Eigenschaften erhalten wurden.

Claims (5)

1. Verfahren für die Herstellung einer Dünnschicht-Halbleitervorrichtung, das die nachstehenden Schritte umfaßt:
(i) Bereitstellung eines Substrats, das eine Grundplatte (21), eine Halbleiterschicht (22), eine Isolierschicht (23) und eine Siliciumschicht (24), die mit einem Fremdstoff dotiert ist, um Licht zu absorbieren, umfaßt, wobei auf jeder Seite der Isolierschicht (23) eine der Schichten, die Halbleiterschicht (22) beziehungsweise die lichtabsorbierende Schicht (24), angeordnet ist, und die Grundplatte (21) und die Halbleiterschicht (22) Materialien umfassen, die geeignet sind, inkohärentes Licht ohne Absorption des inkohärenten Lichts durchzulassen;
(ii) gleichzeitiges Bestrahlen aller Bereiche des Substrats mit inkohärentem Licht aus einer Lampe, um die Halbleiterschicht (22) zu tempern und eine einheitliche Kristallstruktur zu erhalten;
(iii) eine auf den Schritt der Bestrahlung folgende Entfernung eines strukturierten Bereichs der lichtabsorbierenden Schicht (24), um eine Gate-Elektrode zu bilden, die den verbliebenen Bereich der lichtabsorbierenden Schicht umfaßt;
(iv) Entfernen eines strukturierten Bereichs der Isolierschicht (23), um eine Gate-Isolierschicht zu bilden, die den verbliebenen Bereich der Isolierschicht umfaßt; und
(v) Bildung einer Source-Zone (32) und einer Drain-Zone (33) in der Halbleiterschicht (22).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat an der äußersten Fläche eine Schutzschicht (25) aufweist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (22) aus einem aus Silicium gewonnenen Halbleitermaterial besteht.
4. Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß ein Teil der Isolierschicht durch Ätzen entfernt wird.
5. Verfahren nach einem der Ansprüche 1-4, dadurch gekennzeichnet, daß ein Teil des verbliebenen Bereichs der Isolierschicht die Gate-Isolierschicht umfaßt.
DE69126228T 1990-03-24 1991-03-22 Optische Wärmebehandlungsmethode für Halbleiterschicht und Herstellungsverfahren von Halbleiteranordnung mit solcher Halbleiterschicht Expired - Fee Related DE69126228T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7421090 1990-03-24

Publications (2)

Publication Number Publication Date
DE69126228D1 DE69126228D1 (de) 1997-07-03
DE69126228T2 true DE69126228T2 (de) 1997-10-09

Family

ID=13540603

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69126228T Expired - Fee Related DE69126228T2 (de) 1990-03-24 1991-03-22 Optische Wärmebehandlungsmethode für Halbleiterschicht und Herstellungsverfahren von Halbleiteranordnung mit solcher Halbleiterschicht

Country Status (4)

Country Link
US (1) US5312771A (de)
EP (1) EP0449524B1 (de)
AT (1) ATE153797T1 (de)
DE (1) DE69126228T2 (de)

Families Citing this family (215)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177127B1 (en) * 1995-12-15 2001-01-23 Micron Technology, Inc. Method of monitoring emissivity
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
WO2006082467A1 (en) * 2005-02-01 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Substrate for crystal growing a nitride semiconductor
JP5433154B2 (ja) * 2007-02-23 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2914488B1 (fr) 2007-03-30 2010-08-27 Soitec Silicon On Insulator Substrat chauffage dope
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
RU2567117C1 (ru) * 2014-05-22 2015-11-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ отжига полупроводниковых структур
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
RU2738772C1 (ru) * 2020-02-25 2020-12-16 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводниковых структур

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448632A (en) * 1981-05-25 1984-05-15 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor devices
JPS5821368A (ja) * 1981-07-29 1983-02-08 Toshiba Corp Ｅｐｒｏｍの製造方法
JPS6015915A (ja) * 1983-07-08 1985-01-26 Hitachi Ltd 半導体基板の製造方法
JPS60150618A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp 半導体装置の製造方法
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4576652A (en) * 1984-07-12 1986-03-18 International Business Machines Corporation Incoherent light annealing of gallium arsenide substrate
JPS6151874A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd Ｓｏｉ−ｍｏｓの製造方法
JPS6163019A (ja) * 1984-09-03 1986-04-01 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜の形成方法
JPS6165441A (ja) * 1984-09-07 1986-04-04 Mitsubishi Electric Corp プラズマ窒化シリコン絶縁膜の処理方法
JPS61190918A (ja) * 1985-02-19 1986-08-25 Fujitsu Ltd 半導体装置の三次元構造
JPS61289620A (ja) * 1985-06-18 1986-12-19 Sony Corp 半導体薄膜の熱処理方法
JPH0793258B2 (ja) * 1985-12-04 1995-10-09 富士通株式会社 導電体膜の再結晶化方法
JPH0732124B2 (ja) * 1986-01-24 1995-04-10 シャープ株式会社 半導体装置の製造方法
JPS6360519A (ja) * 1986-08-30 1988-03-16 Sony Corp アニ−ル方法
JPS63278323A (ja) * 1987-05-11 1988-11-16 Toshiba Corp 半導体装置の製造方法
US5021119A (en) * 1987-11-13 1991-06-04 Kopin Corporation Zone-melting recrystallization process
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH01181473A (ja) * 1988-01-11 1989-07-19 Fujitsu Ltd 半導体装置及びその製造方法
JPH02162764A (ja) * 1988-12-15 1990-06-22 Ricoh Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
ATE153797T1 (de) 1997-06-15
US5312771A (en) 1994-05-17
DE69126228D1 (de) 1997-07-03
EP0449524B1 (de) 1997-05-28
EP0449524A2 (de) 1991-10-02
EP0449524A3 (en) 1992-01-15

Similar Documents

Publication Publication Date Title
DE69126228T2 (de) Optische Wärmebehandlungsmethode für Halbleiterschicht und Herstellungsverfahren von Halbleiteranordnung mit solcher Halbleiterschicht
DE69127395T2 (de) Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
DE69332511T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE1933690C3 (de) Verfahren zum Herstellen eines mindestens bereichsweise einkristallinen Films auf einem Substrat
DE3855765T2 (de) Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung
DE69432615T2 (de) Halbleiteranordnung mit einer gerichteten nichtmonocristallinen Siliziumdünnschicht und Verfahren zur Herstellung
DE4229628C2 (de) Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen
DE3752114T2 (de) Verfahren zur Herstellung einer komplementären MOS integrierten Schaltungsanordnung
DE69032773T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE69004201T2 (de) Verfahren zur Herstellung einer SOI-Halbleiteranordnung.
DE69522370T2 (de) SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung
DE69133416T2 (de) Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen
DE3731742A1 (de) Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements
DE69120745T2 (de) Verfahren zur Züchtung eines dünnen kristallinen Films
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE69006434T2 (de) Herstellungsverfahren einer Halbleiteranordnung.
DE69520538T2 (de) Verfahren zur Herstellung einer dünnen polykristallinen Halbleiterschicht
DE4009837A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE69127656T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren
DE3200853C2 (de)
DE3788481T2 (de) Photoelektrischer Umformer.
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE19820441A1 (de) Verfahren zum Kristallisieren einer amorphen Siliziumschicht und Herstellungsverfahren für einen Dünnschichttransistor
DE69333592T2 (de) Methode zur Herstellung eines Dünnschicht-Transistors aus Polysilizium

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee