FR2581795A1 - Procede de fabrication d'une couche isolante continue enterree dans un substrat semi-conducteur, par implantation ionique - Google Patents

Procede de fabrication d'une couche isolante continue enterree dans un substrat semi-conducteur, par implantation ionique Download PDF

Info

Publication number
FR2581795A1
FR2581795A1 FR8507120A FR8507120A FR2581795A1 FR 2581795 A1 FR2581795 A1 FR 2581795A1 FR 8507120 A FR8507120 A FR 8507120A FR 8507120 A FR8507120 A FR 8507120A FR 2581795 A1 FR2581795 A1 FR 2581795A1
Authority
FR
France
Prior art keywords
layer
substrate
manufacturing
silicon
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8507120A
Other languages
English (en)
Other versions
FR2581795B1 (fr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to FR8507120A priority Critical patent/FR2581795B1/fr
Publication of FR2581795A1 publication Critical patent/FR2581795A1/fr
Application granted granted Critical
Publication of FR2581795B1 publication Critical patent/FR2581795B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

Procédé de fabrication d'une couche isolante continue enterrée dans un substrat semi-conducteur. Ce procédé consiste à recouvrir un substrat en silicium monocristallin 2 d'une couche 4 d'un matériau encapsulant, à implanter des ions d'oxygène 6 dans le substrat, à travers ladite couche, afin de former une couche continue d'oxyde de silicium (SiO2) surmontée d'une couche mince de silicium 10, à recuire le substrat afin de guérir les défauts formés dans celui-ci, pendant l'implantation, et de recristalliser la couche mince de silicium 10 formée, et à éliminer la couche de matériau encapsulant 4. (CF DESSIN DANS BOPI)

Description

Procédé de fabrication d'une couche isolante continue enterrée dans un substrat semiconducteur, par implantation
ionique
La présente invention a pour objet un procé
dé de fabrication d'une couche isolante continue en
terrée dans un substrat semiconducteur, par implanta
tion ionique.
Elle s'applique en particulier dans te do
maine de la fabrication des circuits intégrés MOS ou
bipolaire du type silicium sur isolant, présentant une
grande rapidité de fonctionnement, résistant aux ra
diations ionisantes et/ou au fonctionnement sous haute
température et devant dissiper de fortes puissances.
La technologie silicium sur isolant ou tech
nologie SSI constitue une amélioration sensible par
rapport aux techniques standard dans lesquelles Les
composants actifs des circuits intégrés sont réalisés
directement sur un substrat monocristallin en silicium
massif. En effet, L'emploi d'un support isolant con
duit à une forte diminution des capacités parasites
entre la source et le substrat d'une part, et Le drain
et le substrat d'autre part, des composants actifs des
circuits et donc à un accroissement de la vitesse de
fonctionnement de ces circuits.
Cette technologie conduit aussi à une sim
plification notable des procédés de fabrication, à une
augmentation de la densité d'intégration, à une meil
leure tenue des circuits aux hautes tensions et à une
faible sensibilité aux rayonnements du fait que le vo
lume de silicium monocristallin est faible. Par ail
Leurs, cette technologie permet d'obtenir des îlots de
silicium monocristallin, isolés les uns des autres,
dans lesquels peuvent être réalisés les différents
composants actifs d'un circuit intégré.
L'une des techniques SSI connue actuelle
ment fait appel à La recristallisation d'une couche de silicium amorphe ou polycristallin, déposée sur un substrat amorphe tel que de L'oxyde de silicium. La recristallisation du silicium se fait en utiLisant des
Lampes, des lasers ou des éléments chauffants permettant d'apporter La chaleur nécessaire à La fusion du silicium amorphe ou polycristallin.
Cette technique présente malheureusement des inconvénients Liés notamment à la mauvaise qualité de l'interface siLicium-isolant (canal parasite à l'interface par exemple). Par ailleurs, elle ne permet pas de produire actuellement des films de silicium monocristallin sans défaut sur la totalité de la surface d'une pLaquette de silicium de dimensions industrielles (100 i. de diamètre).
D'autres techniques basées sur la réalisation du matériau isolant a posteriori, c'est-à-dire à partir du silicium monocristallin massif, ont été en visagées. Parmi celles-ci, on peut citer le procédé consistant à implanter des ions d'oxygène à forte dose dans du silicium monocristallin massif permettant de former, après un recuit du substrat à haute température, une couche isolante enterrée d'oxyde de silicium.
Ce procédé connu sous le nom de procédé SIMOX (Separation by Implanted Oxygen en terminologie anglo-saxonne) est notamment décrit dans un article de P.L.F. HEMMENT et al de Nuclear Instruments and
Methods 209/210 de 1983, pages 157-164, intitulé "Formation of buried insulating layers in silicon by the implantation of high doses of oxygen".
Cependant, dans ce procedé SIMOX, Le passage des ions d'oxygène endommage plus ou moins La couche de siLicium monocristallin surmontant La couche isolante, créant des défauts souvent irréparables. Or,
Les défauts créés sont néfastes pour obtenir un bon fonctionnement des composants réalisés ultérieurement sur la couche semiconductrice De plus, la qualité de la couche d'oxyde de silicium enterrée est médiocre.
En particulier, ceLle-ci présente rarement une composition stoechiométrique (six2).
La présente invention a justement pour objet un procédé de fabrication d'une couche isolante continue enterrée dans un substrat semiconducteur, notamment en silicium monocristallin, permettant de remedier aux différents inconvénients donnés précédem- ment. Ce procédé basé sur l'emploi d'une implantation d'ions notamment d'oxygène dans le substrat semiconducteur permet d'obtenir une couche isolante enterrée et une couche semiconductrice monoc-ristalline surmontant la couche isolante de bonne qualité.
De façon plus précise, L'invention a pour objet un procédé de fabrication d'une couche isolante continue enterrée dans un substrat semiconducteur, ca caractérisé en ce qu'il comprend les étapes suivantes - recouvrement du substrat semiconducteur d'une pre
mièvre couche en matériau encapsulant, - implantation ionique dans le substrat, à travers la
dite première couche, d'un élément chimique qui
réagit avec ledit substrat pour former une couche
continue isolante surmontée d'une couche mince semi
conductrice, - recuit du substrat afin de guérir les défauts formés
pendant l'implantation, dans Ledit substrat, et de
recristalliser la couche mince semiconductrice for
mée, et - élimination de ladite première couche.
De préférence, Les ions implantés sont des ions d'oxygène et le substrat semi-conducteur est du silicium monocristallin.
L'inventeur a trouvé que les qualités médiocres du film de silicium monocristallin surmontant la couche isolante et celles de Ladite couche isolante étaient en grande partie liées à une importante exodiffusion de L'oxygène qui se produit pendant son implantation. Pour compenser en partie cette exodiffusion, il est nécessaire de réaliser une implantation ionique d'oxygène à forte dose et énergie élevée afin de former une couche parfaitement isolante d'oxyde de silicium stoechiométrique CSiO2). Malheureusement, cette implantation à forte dose crée de nombreux défauts dans la couche mince semiconductrice surmontant la couche isolante et en particulier une amorphisation de celLe-ci, défauts qui ne peuvent être guéris, même lors d'un recuit du substrat à haute température.Ces défauts d'implantation s'ajoutent à ceux produits par
L'oxygène présent dans la couche mince semiconductrice du fait de L'exodiffusion même.
Selon l'invention, l'utilisation d'une première couche en matériau encapsuLant recouvrant toute
La surface du substrat permet, lors de l'implantation ionique, de diminuer fortement La diffusion des ions implantés, et notamment des ions d'oxygène, hors du substrat semiconducteur, ce qui permet de diminuer les défauts formés dans La couche semiconductrice, résultant directement de cette exodiffusion, ainsi que de diminuer ta dose.
En général, La première couche en matériau encapsulant s'érode fortement Lors de l'implantation.
Aussi, lorsque la première couche d'encapsulation est totalement éliminée ou lorsque L'épaisseur de matériau encapsulant restant est trop faible, il est préférable de déposer sur la structure obtenue après implantation, une seconde couche de matériau encapsulant et de réaliser une étape de recuit à travers ladite seconde couche de matériau encapsulant. Le fait de réaliser pn recuit du substrat implanté et donc de la couche mince semiconductrice formée, à travers une couche de matériau encapsulant, permet d'améliorer la qualité cristalline de cette couche semiconductrice.
De façon avantageuse, la première et/o-u la seconde couches de matériau encapsulant sont réalisées en oxyde de silicium déposé notamment par un procéda; de dépôt chimique en phase vapeur à basse température et basse pression.
Afin d'améliorer L'état de surface de La couche mince semiconductrice formée, il est préférable d'éliminer la partie superficielle de cette couche qui est riche en atomes de recul et en particulier en atomes d'oxygène provenant de La première couche de matériau encapsulant, Lors de l'implantation ionique.
Afin de favoriser L'implantation des ions dans le substrat et la formation de la couche continue isolante enterrée, il est préférable de réaliser simultanément à l'implantation un chauffage du substrat.
Ce chauffage constitue aussi un recuit du substrat.
Dans le cas d'un substrat en silicium monocristallin, le chauffage de celui-ci peut être réalisé à une température comprise entre 500 et 6000C.
D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée à titre explicatif et non limitatif en référence aux figures annexées dans lesquelles :
- les figures 1 à 3 représentent schématiquement en coupe longitudinale, les différentes étapes du procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, conformément à l'invention, et
- la figure 4 représente des courbes donnant la concentration en oxygène (CO) en fonction de La profondeur d'implantation (P), exprimée en nanomètres : la courbe a se rapporte au procédé de t'art antérieur et La courbe b au procédé selon l'invention.
La description qui va suivre se rapporte à un procédé de fabrication d'une couche d'oxyde de si Liciul réalisée dans un substrat en silicium monocris tallin. Nais bien entendu, d'autres substrats semiconducteurs et d'autres couches isolantes enterrées peuvent être utilises.
La première étape du procédé consiste tout d'abord à recouvrir, coite représenté sur La figure 1, un substrat en silicium monocristallin 2, par exemple d'orientation (100 > , d'une couche de matériau encapsulant 4. Cette couche d'encapsuLation 4 est réalisée de préférence en oxyde de silicium (SiO2 > . Elle présente notamment une épaisseur de 50 manomètres. Cette couche peut être obtenue par un procédé de dépôt chimique en phase vapeur à basse pression et basse température (LTO), notamment à 430-C par pyrolyse de
SiH4+02. Bien entendu, d'autres procédés de dépôts peuvent être envisagés et notamment une oxydation thermique du substrat ou un dépôt chimique en phase vapeur assisté par plasma.Cette couche d'encapsulation 4 permet de Limiter l'exodiffusion des ions implantés uLtérieurement dans Le substrat.
On réaLise ensuite, à travers cette couche d'encapsulation i, une iipLantation ionique 6 d'oxyde ne dans Le substrat semiconducteur 2. Cette implantation ionique est realisee avec un faisceau d'ions oxygêne de 150 keV et à une dose allant de 1017 à 2.10 atomes/cm et par exemple de 1,4.1018 atlcoe2.
La durée d'implantation dépend principalement du courant d'ions oxygène et donc de la source d'ions utilisée.
Cette i.pLantation ionique, comme représente sur La figure 2, permet d'obtenir une couche iso
Lante d'oxyde de silicium 8, c'est-à-dire de SiO2, surmontée d'une couche mince de silicium monocristallin 10, par exemple d'orientation < 100).
L'épaisseur de la couche d'oxyde de silicium 8 et celle de la couche mince semiconductrice 10 dépendent de l'énergie d'implantation et du courant d'ions délivré par la source d'ions. L'utilisat70n d'une énergie d'implantation de 150 keV est un bon compromis pour obtenir une couche de silicium mince (0,2 à 0,3pu) et une couche isolante (0,1 à 0,4 pm) d'épaisseur correcte, sans pour autant endommager la couche semiconductrice de façon irrép#rabîe.
Afin de modifier le profil de la concentration des ions oxygène implantés et notamment de l'aplanir, profil qui ressemble plus ou moins à une distribution de Gauss (figure 4), il est possible de faire varier, au cours d'une même etape d'implantation, L'énergie d'implantation. Avec les sources d'ions généralement utilisées et une implantation à 15D keV, il est possible de former une couche d'oxyde de silicium de 200 manomètres et une couche mince de silicium 10 (de Si02) de 200 nm.
Pour favoriser la formation d'une couche d'oxyde de silicium 8 à une profondeur donnée et d'épaisseur uniforme, il est préférable de réaliser l'implantation ionique à chaud. Ceci peut être réalisé par un chauffage du substrat à L'aide d'un support chauffant 11, comme représenté sur la figure 1, ou d'une lampe chauffante. Ce chauffage du substrat est réalisé à une température comprise entre 500 et 6000 C.
Ce chauffage du substrat qui se superpose à ceLui apporté par l'implantation ionique constitue une étape de recuit permettant d'améliorer La qualité cristatline de la couche mince de silicium 10 et de guérir les défauts dus à l'implantation.
Etant donné la faible épaisseur de La couche de matériau encapsulant 4 (50 nm par exemple3, celles ci est généralement totalement éliminée, Lors de l'impLantation ionique, par érosion. Dans Le cas d'un reste éventuel de la couche de matériau encapsulant 4, après l'implantation ionique, ce reste peut être soit préservé, soit éliminé par exemple par attache chimique en phase: humide et notamment en utilisant une soLution d'acide fluorhydrique pour une couche encapsulante 4 en oxyde de silicium.
Eventuellement, on élimine ensuite La partie superficielle de La couche mince de silicium 10, lorsque celle-ci est mise à nu,du fait que cette partie super ficelle contient des atomes de recul notamment d'oxygène provenant de La couche d'encapsulation 4. Cette élimination peut être réaLisée, par exemple par attaque chimique en phase humide en utilisant une soLution de potasse (KOH). La structure obtenue est celle représentee sur la figure 2.
L'étape suivante du procédé, comme représenté sur la figure 3, consiste à recouvrir L'ensemble de La structure obtenue d'une autre couche de matériau encapsulant 12, réalisée par exemple en oxyde de silicium (SiO2). Cette couche d'encapsulation 12 présente notamment une épaisseur allant de 100 à 500 nm. Cette couche d'oxyde de silicium 12 peut être obtenue par un procédé de dépôt chimique en phase vapeur à basse pression et basse température (LTO), par exemple à 4300C par pyrolyse de SiH4 + 02. Bien entendu, d'autres procédés de dépôt de cette couche encapsulante 12, telle qu'une oxydation thermique de la couche mince de silicium 10 peuvent être envisagés.
Cette couche d'encapsulation 12 permet d'amérliorer la qualité cristalline de la couche de silicium 10 surmontant la couche isolante 8 en évitant notamment l'exodiffusion des atomes d'oxygène impLantés Lors de La réalisation d'une étape de recuit ultérieur et en effectuant une meilleure répartition de La chaleur pendant ce recuit.
L'étape suivante du procédé consiste à soumettre la structure obtenue à un traitement thermique contribuant avec le chauffage du substrat, réalisé simultanément à l'implantation, pour recristalliser La couche mince de silicium 10, légèrement endommagée lors de l'implantation ionique, et donc réaliser une guérison de défauts formés, lors de cette implantation. Ce recuit est réalisé à haute température en plaçant par exemple la structure obtenue dans un four.
Afin d'obtenir une bonne guérison des défauts du substrat implanté, une température comprise entre 950 et 13500C peut être utilisée. En particulier, ce recuit thermique peut être réalisé à 11500C pendant 2 heures.
La dernière étape du procédé consiste à éliminer la couche d'encapsulation 12, et l'éventuel restant de La couche encapsulante 4, par exemple par une attache chimique en phase humide en utilisant une solution d'acide fluorhydrique pour des couches en oxyde de silicium (Si02).
Le procédé selon l'invention permet d'améliorer de façon notoire la qualité cristalline de la couche semiconductrice 12 formée. Il permet aussi d'améliorer la qualité de la couche d'oxyde de silicium SiO2 enterrée 8, comme représenté sur la figure 4, donnant la concentration d'oxygène dans le substrat en fonction de la profondeur d'implantation de ces ions. La courbe a se rapporte au procédé selon l'art antérieur et la courbe b au procédé selon l'invention.
Ces courbes ont été établies dans Les mêmes conditions opératoires avec une implantation à chaud d'ions oxygène à une dose de 1,4.1018 at/cm2, une énergie d'implantation de 100 à 200 keV et un recuit de 2 heures à 1150 C.
Il ressort de ces courbes, qu'il est possible de former avec l'invention une couche d'oxyde de silicium à une profondeur plus faible que celle de
L'art antérieur, par exemple de 250 nm au Lieu de 300 nm. De plus, la couche de SiO2 enterrée selon l'invention présente une composition stoechiométrique alors que la couche d'oxyde enterrée selon l'art anterieur répond à la formule S#0x avec 1 < x < 2 pour des conditions opé ratoires identiues.
L'obtention d'une couche de SiO2 stoechiométrique permet d'obtenir une bonne isolation entre le substrat monocristallin et la couche mince de silicium et donc de procurer à la structure tous Les avantages, donnés ci-dessus, sur La technologie siLicium sur isolant. Par ailleurs, le fait d'obtenir une couche d'oxyde stoechiométrique à une plus faible profondeur permet d'utiliser des énergies d'implantation plus faibles que celles utilisées dans l'art antérieur et donc de diminuer les défauts créés, lors de cette implantation, dans la couche mince semiconductrice monocristalline.
Dans la couche semiconductrice monocristal Lime 10 obtenue selon l'invention, on pourra ensuite réaliser, des Flots de silicium isolés les uns des autres dans lesquels pourront être réalisés les différents composants actifs d'un circuit intégré.
La description donnée précédemment n'a bien entendu été donnée qu'à titre explicatif, toute modification, sans pour autant sortir du cadre de l'invention, pouvant être envisagée. En particulier, l'épaisseur des différentes couches, la nature de celles-ci ainsi que leurs procédés de dépôt et de gravure ou d'élimination peuvent être modifiés. Par exemple, il est possible de remplacer les couches d'encapsulation 4 et 12 d'oxyde de silicium (SiO2) par des couches de nitrure de silicium (Si N ) obtenues notamment par pulvérisation cathodique ou bien par une structure bicouche comportant une couche d'oxyde de silicium surmontée d'une couche de nitrure de silicium.
De même, il est possible d'utiliser un autre substrat que du silicium monocristallin. En particulier, celui-ci peut etre du silicium polycristallin, ou même de l'arséniure de galLium ou d'indium. Par ailleurs, les ions implantés peuvent être autre chose que des ions d'oxygène. En particulier, dans Le- cas d'un substrat en silicium, il est possible d'implanter des ions d'azote et de former ainsi une couche de nitrure de silicium enterrée dans le substrat. En faite selon l'invention, les ions implantés dépendent du substrat semiconducteur utilise et doivent etre '#eLs qu'ils puissent réagir avec ledit substrat pour former une couche continue isolante.
Par ailleurs, certaines étapes du procédé de l'invention peuvent être, dans certains cas, supprimées. En particulier, lorsque l'implantation ionique est réalisée pendant un temps suffisamment long, il est possible que la couche d'encapsulation 4 ainsi que la couche superficielle de la couche mince semiconductri ce formée soient éliminées, lors de cette implantation, sans pour cela avoir recours à des étapes supplémentaires de gravure.
Inversement, une implantation ionique de durée relativement faible ne permet d'éroder que très faiblement la couche d'encapsulation 4 ; ceci est notamment Le cas pour une couche d'encapsulant relative- ment épaisse (d'environ 100 mu). dans ce cas, l'étape de recuit à haute température peut être réalisée à travers cette couche d'encapsulation 4, sans avoir recours
à une couche d'encapsuiation supplémentaire. Cette couche d'encapsulation 4 est alors simplement éliminée après cette étape de recuit.
Dans ce cas, L'élimination de la partie superficielle de la couche semiconductrice mince sera réalisée bien entendu après élimination de cette couche encapsulante et donc après l'étape de recuit à haute température.

Claims (10)

-REVENDICATIONS
1. Procédé de fabrication d'une couche iso
Lante continue (8), enterrée dans un substrat semiconducteur (2), caractérisé en ce qu'il comprend Les étapes suivantes : - recouvrement du substrat semiconducteur (2) d'une
première couche (4) en matériau encapsulant, - implantation ionique (6) dans Le substrat (2) à tra
vers ladite première couche, d'un éLément chimique
qui réagit avec Ledit substrat pour former une cou
che continue isolante (8) surmontée d'une couche
mince semiconductrice (10), - recuit du substrat afin de guérir les défauts formés
pendant L'itplantation, dans Ledit substrat, et de
recristalliser La couche mince semiconductrice for
mée < 10), et - éLimination de ladite première couche (4).
2. Procédé de fabrication selon la revendication 1, caractérisé en ce que L'on implante des ions d'oxygène.
3. Procédé de fabrication selon La revendication 1 ou 2, caractérisé en ce que Le substrat (2) est du silicium monocristaltin.
4. Procédé de fabrication selon l'une quelconque des revendications 1 à 3, caractérisé en ce que l'on dépose une seconde couche (12) de matériau encapsulant, avant L'étape de recuit, et en ce que L'on élimine ladite seconde couche (12) après L'étape de recuit.
5. Procédé de fabrication selon L'une queLconque des revendications 1 à 4, caractérisé en ce que l'on élimine la partie superficielle de la couche mince semiconductrice formée (10).
6. Procédé de fabrication selon L'une quelconque des revendications 1 à 5, caractérisé en ce que l'on réalise un chauffage (11) du substrat (2) pendant l'implantation ionique (6).
7. Procédé de fabrication selon La revendication 6, caractérisé en ce que l'on réalise Le chauffage du substrat (2) à une température comprise entre 500 et 600cl pour un substrat en silicium.
8. Procédé de fabrication selon t'une quelconque des revendications 1 à 7, caractérisé en ce que l'on réalise un recuit du substrat, après implantation, à une température comprise entre 950 et 1 000C pour un substrat en silicium.
9. Procédé de fabrication selon l'une queLconque des revendications 4 à 7, caractérisé en ce que la première (4) et/ou la seconde couches (12) de matériau encapsulant sont réalisées en oxyde de silicium (SiO2).
10. Procédé de fabrication selon la revendication 9, caractérisé en ce que la première (4) etlou la seconde couches (12) de matériau encapsulant sont déposées par un procédé de dépôt chimique en phase vapeur à basse pression et à basse température.
FR8507120A 1985-05-10 1985-05-10 Procede de fabrication d'une couche isolante continue enterree dans un substrat semi-conducteur, par implantation ionique Expired FR2581795B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8507120A FR2581795B1 (fr) 1985-05-10 1985-05-10 Procede de fabrication d'une couche isolante continue enterree dans un substrat semi-conducteur, par implantation ionique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8507120A FR2581795B1 (fr) 1985-05-10 1985-05-10 Procede de fabrication d'une couche isolante continue enterree dans un substrat semi-conducteur, par implantation ionique

Publications (2)

Publication Number Publication Date
FR2581795A1 true FR2581795A1 (fr) 1986-11-14
FR2581795B1 FR2581795B1 (fr) 1988-06-17

Family

ID=9319150

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8507120A Expired FR2581795B1 (fr) 1985-05-10 1985-05-10 Procede de fabrication d'une couche isolante continue enterree dans un substrat semi-conducteur, par implantation ionique

Country Status (1)

Country Link
FR (1) FR2581795B1 (fr)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0269349A2 (fr) * 1986-11-26 1988-06-01 AT&T Corp. Procédé pour la fabrication d'un dispositif comprenant une couche profonde en Si02
US5080730A (en) * 1989-04-24 1992-01-14 Ibis Technology Corporation Implantation profile control with surface sputtering
EP0556795A2 (fr) * 1992-02-18 1993-08-25 Mitsubishi Denki Kabushiki Kaisha Procédé pour fabriquer un substrat comportant une couche semi-conductrice sur isolant
EP0595233A2 (fr) * 1992-10-26 1994-05-04 Texas Instruments Incorporated Procédé de fabrication d'un semiconducteur sur isolant
EP0817248A2 (fr) * 1996-07-05 1998-01-07 Nippon Telegraph And Telephone Corporation Méthode de fabrication d'un substrat SOI
FR2752330A1 (fr) * 1996-07-16 1998-02-13 Nec Corp Procede d'elimination de contaminants metalliques d'un substrat simox
WO2001084601A2 (fr) * 2000-05-03 2001-11-08 Ibis Technology, Inc. Procede d'implantation utilisant des doses d'oxygene inferieures a la stoechiometrie a des energies differentes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241359A (en) * 1977-11-28 1980-12-23 Nippon Telegraph And Telephone Public Corporation Semiconductor device having buried insulating layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241359A (en) * 1977-11-28 1980-12-23 Nippon Telegraph And Telephone Public Corporation Semiconductor device having buried insulating layer

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. ED-30, no. 11, novembre 1983, pages 1515-1520, IEEE, New York, US; G.ZIMMER et al.: "CMOS on buried nitride - A VLSI SOI technology" *
MICROELECTRONICS JOURNAL, vol. 14, no. 6, novembre-décembre 1983, pages 88-107, Benn Electronics Publications Ltd., Kirkcaldy, GB; K.DAS et al.: "Silicon-on-insulator structures using high dose oxygen implantation to form buried oxide films" *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0269349A2 (fr) * 1986-11-26 1988-06-01 AT&T Corp. Procédé pour la fabrication d'un dispositif comprenant une couche profonde en Si02
EP0269349A3 (en) * 1986-11-26 1990-08-01 American Telephone And Telegraph Company Method of making an article comprising a buried sio2 layer
US5080730A (en) * 1989-04-24 1992-01-14 Ibis Technology Corporation Implantation profile control with surface sputtering
EP0556795A3 (en) * 1992-02-18 1996-11-06 Mitsubishi Electric Corp Method of manufacturing substrate having semiconductor on insulator
EP0556795A2 (fr) * 1992-02-18 1993-08-25 Mitsubishi Denki Kabushiki Kaisha Procédé pour fabriquer un substrat comportant une couche semi-conductrice sur isolant
EP0595233A2 (fr) * 1992-10-26 1994-05-04 Texas Instruments Incorporated Procédé de fabrication d'un semiconducteur sur isolant
EP0595233A3 (fr) * 1992-10-26 1995-04-12 Texas Instruments Inc Procédé de fabrication d'un semiconducteur sur isolant.
EP0817248A2 (fr) * 1996-07-05 1998-01-07 Nippon Telegraph And Telephone Corporation Méthode de fabrication d'un substrat SOI
EP0817248A3 (fr) * 1996-07-05 1998-01-14 Nippon Telegraph And Telephone Corporation Méthode de fabrication d'un substrat SOI
US5989981A (en) * 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
FR2752330A1 (fr) * 1996-07-16 1998-02-13 Nec Corp Procede d'elimination de contaminants metalliques d'un substrat simox
WO2001084601A2 (fr) * 2000-05-03 2001-11-08 Ibis Technology, Inc. Procede d'implantation utilisant des doses d'oxygene inferieures a la stoechiometrie a des energies differentes
WO2001084601A3 (fr) * 2000-05-03 2002-05-23 Ibis Technology Inc Procede d'implantation utilisant des doses d'oxygene inferieures a la stoechiometrie a des energies differentes
US6417078B1 (en) 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies

Also Published As

Publication number Publication date
FR2581795B1 (fr) 1988-06-17

Similar Documents

Publication Publication Date Title
EP0298794B1 (fr) Procédé de fabrication d&#39;une couche d&#39;isolant enterrée dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
EP0164281B1 (fr) Procédé de fabrication d&#39;une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
EP0098775B1 (fr) Procédé de réalisation de l&#39;oxyde de champ d&#39;un circuit intégré
EP0801419B1 (fr) Procédé d&#39;obtention d&#39;un film mince de matériau semiconducteur comprenant notamment des composants électroniques
EP0197078B1 (fr) Procede de fabrication d&#39;ilots de silicium monocristallin isoles electriquement les uns des autres
FR2604562A1 (fr) Dispositif semi-conducteur silicium-sur-isolant et procede de fabrication
EP0195700B1 (fr) Procédé de formation sur un substrat d&#39;une couche de siliciure de métal réfractaire éventuellement recouverte d&#39;isolant, utilisable notamment pour la réalisation de couches d&#39;interconnexion des circuits intégrés
FR2864336A1 (fr) Procede de scellement de deux plaques avec formation d&#39;un contact ohmique entre celles-ci
EP0780889B1 (fr) Procédé de depôt sélectif d&#39;un siliciure de métal réfractaire sur du silicium
EP1811560A1 (fr) Procédé de fabrication d&#39;un substrat composite à propriétés électriques améliorées
EP0763849A1 (fr) Procédé de fabrication de films minces à matériau semi-conducteur
FR2483127A1 (fr) Procede de fabrication d&#39;un dispositif semi-conducteur
EP3531444B1 (fr) Circuit intégré comprenant un substrat équipé d&#39;une région riche en pièges, et procédé de fabrication
FR2938119A1 (fr) Procede de detachement de couches semi-conductrices a basse temperature
FR2907966A1 (fr) Procede de fabrication d&#39;un substrat.
EP0122822B1 (fr) Procédé de fabrication d&#39;un dispositif semi-conducteur du type comprenant au moins une couche de silicium déposée sur un substrat isolant
EP0075368B1 (fr) Procédé de fabrication d&#39;un dispositif semi-conducteur en GaAs par implantations ioniques, ainsi que substrat et dispositif ainsi obtenus
EP0635880B1 (fr) Procédé de fabrication d&#39;un transistor en technologie silicium sur isolant
FR2842648A1 (fr) Procede de transfert d&#39;une couche mince electriquement active
FR2581795A1 (fr) Procede de fabrication d&#39;une couche isolante continue enterree dans un substrat semi-conducteur, par implantation ionique
KR20080056630A (ko) 이중 플라즈마 ｕｔｂｏｘ
EP3678168B1 (fr) Procédé de guérison avant transfert d&#39;une couche semi-conductrice
FR2606212A1 (fr) Procede de fabrication d&#39;un composant bicmos
EP4030467A1 (fr) Procédé de collage direct hydrophile de substrats
FR2810793A1 (fr) Procede de fabrication d&#39;un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince

Legal Events

Date Code Title Description
ST Notification of lapse