FR2810793A1 - Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince - Google Patents
Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince Download PDFInfo
- Publication number
- FR2810793A1 FR2810793A1 FR0008094A FR0008094A FR2810793A1 FR 2810793 A1 FR2810793 A1 FR 2810793A1 FR 0008094 A FR0008094 A FR 0008094A FR 0008094 A FR0008094 A FR 0008094A FR 2810793 A1 FR2810793 A1 FR 2810793A1
- Authority
- FR
- France
- Prior art keywords
- silicon
- layer
- semiconductor substrate
- insulating material
- containing silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Abstract
Procédé de fabrication d'un ensemble comprenant un substrat semi-conducteur (11, 12) contenant du silicium et une couche d'un matériau isolant (13, 14), dans lequel, à partir d'un ensemble initial comprenant un substrat semi-conducteur épais (1, 2) contenant du silicium et une couche d'un matériau isolant (3, 4) sur laquelle repose ledit substrat (1, 2), on réalise au sein dudit substrat épais (1, 2), une implantation d'oxygène et/ ou d'azote sous une énergie comprise entre quelques keV et 50 keV permettant d'obtenir la formation d'une couche supplémentaire d'un matériau isolant (7, 9) jointive de la couche de matériau isolant (3, 4) de l'ensemble initial et d'un substrat semi-conducteur mince résiduel (11, 12) contenant du silicium.
Description
Procédé de fabrication d'un substrat semi-conducteur type Silicium sur isolant à couche active semi-conductrice mince. La présente invention concerne d'une manière générale procédé de fabrication d'un ensemble comprenant un substrat semi-conducteur contenant du silicium et une couche d'un matériau isolant sur laquelle repose ledit substrat, c'est à dire un ensemble de type SOI (Silicon On Insulator) et, en particulier, un tel procédé permettant l'obtention d'un ensemble SOI comportant une couche semi-conductrice contenant du silicium extrêmement mince et d'excellente uniformité.
Ces ensembles SOI sont plus particulièrement destinées à être utilisées pour réaliser des dispositifs du type totalement appauvris en porteur de charges dans la zone de canal encore appelés dispositifs "fully depleted", dans lesquels l'épaisseur du substrat semi-conducteur contenant du silicium, encore appelé couche active, définit entre autre la tension de seuil des transistors de type MOS et revêt une grande importance.
difficulté majeure de l'utilisation des ensembles "fully depleted" est la réalisation de couches minces de substrat semi- conducteur contenant du silicium sur une couche d'un matériau isolant avec un bon contrôle et une reproductibilité suffisante de l'épaisseur de cette couche active entre deux ensembles différents obtenus de la même manière et ayant la même destination.
Pour être performantes, les structures "fully depleted" nécessiteraient des couches actives d'épaisseur de l'ordre de 5 à 30 nanomètres en fonction de la tension de seuil que l'on veut obtenir et des dimensions des grilles des transistors. Par exemple, pour une technologie 0,1 p., l'épaisseur idéale de silicium est de l'ordre de 15 nm pour une tension de seuil d'environ 0.35 volts. Tout défaut de planéité de la couche active ainsi que toute différence d'épaisseur de la couche active entre deux ensembles entraînent une variation correspondante de la tension de seuil. En général, sur une même couche active, le défaut de planéité est faible (de l'ordre de quelques 1o), mais d'un ensemble à un autre, la différence d'épaisseur peut être beaucoup plus importante.
Les techniques de fabrication d'ensembles SOI connues présentent toutes un certain nombre d'inconvénients, en particulier un faible rendement de production, l'obtention de couches active et d'isolant d'épaisseur relativement importante et d'uniformité médiocre, difficilement reproductible d'un ensemble à un autre et par conséquent une tension de seuil difficilement contrôlable.
Un premier procédé de fabrication d'ensemble SOI, connu sous le nom de "Technologie SIMOX", consiste à former une couche de Si02 ensevelie dans un substrat de silicium par une étape d'implantation d'oxygène à dose élevée suivie d'un recuit à une température supérieure à 1300 C. Un inconvénient majeur de ce procédé est qu'il nécessite un équipement non standard. En outre, la durée élevée du processus d'implantation d'oxygène à dose élevée réduit très sensiblement le rendement de production. Les ensembles obtenus par ce procédé souffrent également d'une qualité insuffisante de la couche d'oxyde de silicium ensevelie et de la mince couche de silicium due à une densité élevée de trous d'épingles ("pin hole").
Enfin, ce procédé, du fait que l'épaisseur des couches de silicium et des couches d'oxyde de silicium ensevelies est déterminée par le processus d'implantation, c'est à dire une implantation massive d'oxygène sous forte énergie et à dose élevée, permet difficilement d'atteindre des épaisseurs inférieures à 50 nm pour la mince couche de silicium résiduelle et 80 nm pour la couche de Si02 ensevelie.
Un second procédé connu sous le nom de "Technique BESOI", consiste à former un ensemble SOI par la formation sur une surface d'un premier substrat de silicium d'un mince film de Si02, puis à réunir ce premier substrat, par le mince film de Si02, à un second substrat de silicium et enfin à éliminer par meulage et polissage mécanique une partie d'un des substrats de silicium pour former une mince couche de silicium au-dessus de la couche d'oxyde de silicium ensevelie. La couche d'oxyde de silicium sur le premier substrat de silicium est formée par une succession d'étapes qui sont : l'oxydation de la surface de ce premier substrat suivie d'une attaque de la couche d'oxyde formée pour obtenir l'épaisseur voulue.
Ce procédé ne permet d'obtenir que des couches d'oxyde de silicium ensevelies et des couches de silicium sur l'oxyde de silicium enseveli relativement épaisses fait du mauvais contrôle du procédé d'attaque. En outre, les couches minces obtenues par ce procédé présentent une mauvaise uniformité consécutive à l'utilisation d'étapes mécaniques qui génèrent généralement un relief sur la surface de la couche active.
Un troisième procédé, connu sous le nom de "Technologie SMARTCUT" consiste à former par oxydation sur un premier substrat de silicium, une couche mince d'oxyde de silicium puis à implanter, sous la mince couche d'oxyde de silicium, des ions H+ dans ce premier substrat de silicium pour former, au sein de celui-ci, un plan de cavités. On réunit ensuite, par la mince couche d'oxyde de silicium, ce premier substrat à un deuxième substrat de silicium. On soumet ensuite l'ensemble ainsi formé à une activation thermique qui a pour but de transformer le plan de cavités un plan de coupe.
Ce procédé permet de récupérer d'une part un ensemble SOI et, d'autre part, un substrat de silicium réutilisable. Ce procédé nécessite l'implantation d'une dose élevée d'atomes d'hydrogène. En dépit de l'utilisation d'atomes d'hydrogène de plus petite taille que les atomes d'oxygène du procédé BESOI lors de l'implantation, la surface de la couche mince de silicium obtenue est également endommagée. En outre, l'utilisation de cette technique ne permet généralement pas d'obtenir des épaisseurs de couche mince de silicium inférieures à 50 nm environ. Dans les ensembles SOI ainsi obtenus, l'épaisseur de la couche active de silicium formée est déterminée par l'implantation de l'hydrogène permettant la coupe du substrat initial et ensuite le polissage final de cette couche. Le défaut de planéité engendré par ce procédé est d'environ 5 nm quelle que soit l'épaisseur de la couche finale. Il devient donc un inconvénient majeur pour des épaisseurs inférieures à 50 nm. De plus, la variation d'épaisseur d'une plaque à une autre peut être de l'ordre de 25 % à 40 % de l'épaisseur moyenne d'un lot de plaques, par exemple pour des épaisseurs nominales inférieures à 50 nm ce qui constitue un handicap important lors de la réalisation de circuits complexes en raison de la différence de tension de seuil résultant de la différence d'épaisseur.
Les procédés ci-dessus sont décrits, en particulier, dans l'article SOI : Materials to Systems (SOI : matériaux à systèmes) A.J. Auberton- Hervé, 1996 IEEE.
La présente invention propose de fournir un procédé de fabrication d'un ensemble SOI, qui remédie inconvénients des procédés de l'art antérieur.
En particulier, la présente invention propose un procédé de fabrication d'un ensemble SOI qui permette d'obtenir des substrats semi-conducteurs contenant du silicium, reposant sur une couche d'un matériau isolant, très minces, de très bonne uniformité et possédant une très bonne reproductibilité à partir d'un ensemble SOI comprenant un substrat semi-conducteur épais contenant du silicium.
Selon un aspect de l'invention, ce procédé de fabrication propose, à partir d'un ensemble initial comprenant un substrat semi-conducteur épais contenant du silicium et une couche d'un matériau isolant sur laquelle repose ledit substrat, de réaliser au sein dudit substrat épais, une implantation d'oxygène et/ou d'azote sous une énergie comprise entre quelques keV et 50 keV permettant d'obtenir la formation d'une couche supplémentaire d'un matériau isolant jointive de la couche de matériau isolant de l'ensemble initial et un substrat semi-conducteur mince résiduel contenant du silicium.
préférentiellement, on choisira une énergie comprise entre 10 keV et 50 keV.
Selon une réalisation préférée de l'invention, ce procédé comprend une étape d'activation de l'espèce implantée pour former la couche de matériau isolant supplémentaire.
Plus particulièrement encore, cette étape d'activation de l'espèce implantée comprend un traitement thermique.
De manière encore plus préférentielle, ce traitement thermique est un recuit.
Selon une réalisation préférée de l'invention, le substrat semi conducteur mince résiduel contenant du silicium formé a une épaisseur de 5nmà100 Plus préférentiellement, l'épaisseur du substrat semi-conducteur mince résiduel contenant du silicium est de 5 nm à 30 nm.
Du fait de l'implantation d'atomes d'oxygène et/ou d'azote au sein du substrat semi-conducteur épais contenant du silicium de l'ensemble SOI initial, la couche de matériau isolant supplémentaire comprend de l'oxyde de silicium et/ou du nitrure de silicium.
Préférentiellement, le substrat semi-conducteur épais contenant du silicium est constitué de silicium pur mono ou poly cristallin, d'alliage de silicium et germanium du type Sil_XGeX (0 < x < 1) ou d'alliage de silicium et de germanium contenant du carbone du type Sil_X-yGeXCy (0 < x < 0.95 et 0 < y < 0.95).
L'ensemble SOI initial comprenant un substrat semi-conducteur épais contenant du silicium et une couche d'un matériau isolant sur laquelle repose ledit substrat, utilisé selon l'invention peut être obtenu par un procédé quelconque de l'art antérieur et plus particulièrement par les technologies smartcut et simox précédemment décrites.
De préférence, l'implantation d'azote et/ou d'oxygène est réalisée à des doses comprises entre 1017 atomes/cm2 et 1020 atomes/cm2.
Un des avantages du procédé proposé est que l'implantation de l'espèce servant à générer la couche de matériau isolant supplémentaire jointive de la couche de matériau isolant de l'ensemble SOI initial permet de positionner avec une grande précision, et de façon tout à fait reproductible, l'espèce désirée par rapport à la surface d'entrée du pinceau d'ions dans le substrat semi-conducteur épais contenant du silicium. La seule variation engendrée par ce procédé est une variation de positionnement de l'espèce implantée qui dépend uniquement de l'espèce implantée et de l'énergie utilisée lors de l'implantation. La position de l'espèce implantée dans le substrat semi-conducteur épais contenant du silicium ne dépend donc pas de l'épaisseur de ce substrat, mais uniquement de l'énergie d'implantation pour une espèce à implanter donnée. L'énergie d'implantation étant relativement simple à contrôler, il devient ainsi extremement aisé de contrôler la profondeur d'implantation des espèces ioniques. La reproductibilité du procédé provient du fait que toutes les implantations, pour une espèce donnée et pour une énergie donnée, auront lieu à la même profondeur, ce qui permet d'obtenir une couche résiduelle semi-conductrice contenant du silicium, parfaitement reproductible et ceci quelle que soit la différence d'épaisseur des substrats semi-conducteurs épais contenant du silicium de différents ensembles SOI initiaux soumis à l'implantation.
Cette technique offre donc une amélioration du contrôle de l'épaisseur de la couche active avec une reproductibilité remarquable et une extrême fiabilité.
La suite de la description se réfère aux figures annexées, qui représentent schématiquement les ensembles SOI aux différentes étapes du procédé La figure 1 montre une coupe d'un ensemble SOI initial à substrat semi-conducteur, contenant du silicium, épais, obtenu par des procédés classiques.
La figure 2 montre une coupe d'un second ensemble SOI initial à substrat semi-conducteur épais, contenant du silicium, obtenu par le même procédé mais présentant une épaisseur du substrat semi conducteur sensiblement différente.
La figure 3 montre une coupe de l'ensemble présenté à la figure 1 une fois l'implantation ionique réalisée.
La figure 4 montre une coupe de l'ensemble présenté à la figure 2 au même stade.
La figure 5 montre une coupe de l'ensemble présenté à la figure 3 une fois l'activation l'espèce implantée réalisée.
La figure 6 montre une coupe de l'ensemble présenté à la figure 4 au même stade.
La figure 7 montre une coupe de l'ensemble présenté à la figure 5 une fois le procédé achevé.
La figure 8 montre une coupe de l'ensemble présenté à la figure 6 au même stade mais présentant cette fois la même épaisseur de couche active que pour l'ensemble présenté à la figure 7. La figure 1 présente un ensemble SOI initial comprenant un substrat semi-conducteur épais contenant du silicium 1 et une couche d'un matériau isolant 3 sur laquelle repose ledit substrat 1, cet ensemble étant obtenu par un procédé classique d'obtention. En particulier, le substrat semi-conducteur épais contenant du silicium 1 est une couche de silicium et la couche de matériau isolant 3 est constituée d'oxyde de silicium. Cet ensemble repose général sur un support en silicium ou en alliage de silicium 5.
La figures 2 présente également un ensemble SOI initial comprenant un substrat semi-conducteur épais contenant du silicium 2 et une couche d'un matériau isolant 4 sur laquelle repose ledit substrat 2, cet ensemble étant obtenu par le même procédé classique d'obtention et repose sur un support en silicium ou en alliage de silicium 6.
Les ensembles des figures 1 et 2, bien qu'obtenus par le même procédé, présentent des épaisseurs différentes des substrats semi- conducteurs épais contenant silicium 1 et 2 en surface des couches d'isolant 3 et 4. La différence d'épaisseur entre les substrats semi conducteurs épais contenant du silicium 1 et 2, est représentée sur les figures par la distance 8.
A partir de ces ensembles, et conformément au procédé, on réalise, au sein des substrats semi-conducteurs épais contenant du silicium 1 et 2, une implantation de l'espèce servant à générer la couche de matériau isolant supplémentaire, l'espèce étant choisie parmi l'oxygène et/ou l'azote.
Les figures 3 et 4 présentent le profil des pics d'implantation 7 et 8 de l'espèce désirée au sein des substrats semi-conducteurs épais contenant du silicium 1 et 2. Ces pics d'implantation 7 et 8 sont positionnés selon le procédé à la même profondeur x dans le substrat et ceci, quelle que soit l'épaisseur des substrats semi-conducteurs épais contenant du silicium 1 et 2. Les pics 7 et 8 se trouvent donc implantés dans les substrats 1 et 2 à une différence de profondeur S par apport aux couches de matériau isolant 3 et 4. Ces implantations d'atomes d'azote et/ou d'oxygène sont préférentiellement réalisées pour des doses comprises entre 1017 atomes/cm2 et 1020 atomes/cm2 sous une énergie comprise entre 10 keV et 50 keV. Ces doses relativement importantes et ces énergies relativement faibles permettent en outre de positionner précisément les pics d'implantation 7 et 8 dans les substrats semi conducteurs épais contenant du silicium 1 et 2.
Une fois l'implantation réalisée, on procède à une activation de l'espèce implantée de manière à créer une couche de matériau isolant par réaction de l'espèce implantée sur l'espèce composant les substrats 1 et 2. De manière générale, l'espèce implantée est de l'oxygène ou de l'azote et les substrats 1 et 2 sont constitués de silicium. La couche d'isolant ainsi formé sera donc constituée d'oxyde de silicium ou de nitrure de silicium. De préférence, l'étape d'activation comprendra une étape thermique et encore plus préférentiellement, un recuit de l'ensemble ainsi formé.
Les figures 5 et 6 présentent le profil des couches supplémentaires de matériau isolant 9 et 10 obtenues après recuit. Le recuit permet d'obtenir par voie thermique la formation de l'isolant dans les substrats 1 et 2. Ces couches de matériau isolant supplémentaires 9 et 10 étant réalisées de la même manière et avec des paramètres d'implantations identiques, elles sont donc formées à même profondeur P dans les substrats 1 et 2.
Les figures 7 et 8 présentent une coupe des ensembles SOI obtenus à la fin du procédé et révèlent l'obtention de substrats minces résiduels semi-conducteurs contenant du silicium 11 et 12 dans les substrats initiaux 1 et 2, ces substrats résiduels 11 et 12 étant d'épaisseur P comprise entre 5 nm et 100 nm et de préférence entre 5 nm et 30 nm, lesdits substrats résiduels 11 et 12 ayant la même épaisseur P pour les deux ensembles utilisés.
On obtient ainsi deux ensembles SOI comprenant chacun un substrat semi-conducteur mince contenant du silicium, respectivement 11 et 12, et de préférence constitué de silicium, reposant sur une couche d'un matériau isolant, respectivement 13 et 14, ladite couche de matériau isolant étant composée de couche de matériau isolant de l'ensemble initial, respectivement 3 et 4, et de la couche de matériau isolant supplémentaire, respectivement 7 et 8, les deux ensembles ayant la même épaisseur P de substrat semi-conducteur mince, respectivement 11 et 12.
Les substrats ainsi obtenus sont donc parfaitement reproductibles et particulièrement adaptés à une utilisation pour la réalisation de dispositifs "fully depleted".
Claims (10)
1. Procédé fabrication d'un ensemble comprenant un substrat semi-conducteur contenant du silicium et une couche d'un matériau isolant, dans lequel, à partir d'un ensemble initial comprenant un substrat semi-conducteur épais contenant du silicium et une couche d'un matériau isolant laquelle repose ledit substrat, on réalise au sein dudit substrat épais, une implantation d'oxygène et/ou d'azote sous une énergie comprise entre quelques keV et 50 keV permettant d'obtenir la formation d'une couche supplémentaire d'un matériau isolant jointive de la couche de matériau isolant de l'ensemble initial et d'un substrat semi conducteur mince résiduel contenant du silicium.
2. Procédé selon la revendication 1 caractérisé en ce qu'il comprend une étape d'activation de l'espèce implantée pour former la couche de matériau isolant supplémentaire.
3. Procédé selon la revendication 2 caractérisé en ce que l'étape d'activation de l'espèce implantée comprend un traitement thermique.
4. Procédé selon la revendication 3 caractérisé en ce que le traitement thermique est un recuit.
5. Procédé selon l'une quelconque des revendications 1 à 4 caractérisé en ce que l'épaisseur du substrat semi-conducteur mince résiduel est de 5 nm à 100 nm et plus particulièrement de 5 nm à 30 nm.
6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le substrat semi-conducteur épais contenant du silicium est choisi parmi le silicium monocristallin, le silicium poly cristallin, les alliages de silicium Sil-XGeX (0 < x < 1) ou les alliages de silicium sil-X_yGeXCy (0 < x < 0.95 et 0 < y < 0.95).
7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que la couche supplémentaire de matériau isolant comprend de l'oxyde de silicium et/ou du nitrure de silicium.
8. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que l'ensemble initial comprenant un substrat semi conducteur épais contenant du silicium et une couche d'un matériau isolant sur laquelle repose ledit substrat est obtenu par la technologie smartcut.
9. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que l'ensemble initial comprenant un substrat semi conducteur épais contenant du silicium et une couche d'un matériau isolant sur laquelle repose ledit substrat est obtenu par la technologie simox.
10. Procédé selon l'une quelconque des revendications 1 à 9, caractérisé en ce que l'implantation d'azote et/ou d'oxygène est réalisée à des doses comprises entre 1017 atomes/cm2 et 1020 atomes/cm2.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0008094A FR2810793B1 (fr) | 2000-06-23 | 2000-06-23 | Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince |
| EP01947572A EP1292976A1 (fr) | 2000-06-23 | 2001-06-21 | Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant couche active semi-conductrice mince |
| US10/312,024 US7029991B2 (en) | 2000-06-23 | 2001-06-21 | Method for making a SOI semiconductor substrate with thin active semiconductor layer |
| PCT/FR2001/001960 WO2001099179A1 (fr) | 2000-06-23 | 2001-06-21 | Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant à couche active semi-conductrice mince |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0008094A FR2810793B1 (fr) | 2000-06-23 | 2000-06-23 | Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2810793A1 true FR2810793A1 (fr) | 2001-12-28 |
| FR2810793B1 FR2810793B1 (fr) | 2003-09-05 |
Family
ID=8851621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0008094A Expired - Fee Related FR2810793B1 (fr) | 2000-06-23 | 2000-06-23 | Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7029991B2 (fr) |
| EP (1) | EP1292976A1 (fr) |
| FR (1) | FR2810793B1 (fr) |
| WO (1) | WO2001099179A1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7453129B2 (en) | 2002-12-18 | 2008-11-18 | Noble Peak Vision Corp. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| US7589380B2 (en) * | 2002-12-18 | 2009-09-15 | Noble Peak Vision Corp. | Method for forming integrated circuit utilizing dual semiconductors |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03240230A (ja) * | 1990-02-19 | 1991-10-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5143858A (en) * | 1990-04-02 | 1992-09-01 | Motorola, Inc. | Method of fabricating buried insulating layers |
| JPH04249323A (ja) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | シリコン基板中に埋込絶縁膜を形成する方法 |
| US5514897A (en) * | 1992-03-31 | 1996-05-07 | Sharp Microelectronics Technology, Inc. | Graded implantation of oxygen and/or nitrogen constituents to define buried isolation region in semiconductor devices |
| US5589407A (en) * | 1995-09-06 | 1996-12-31 | Implanted Material Technology, Inc. | Method of treating silicon to obtain thin, buried insulating layer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
-
2000
- 2000-06-23 FR FR0008094A patent/FR2810793B1/fr not_active Expired - Fee Related
-
2001
- 2001-06-21 EP EP01947572A patent/EP1292976A1/fr not_active Withdrawn
- 2001-06-21 WO PCT/FR2001/001960 patent/WO2001099179A1/fr active Application Filing
- 2001-06-21 US US10/312,024 patent/US7029991B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03240230A (ja) * | 1990-02-19 | 1991-10-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5143858A (en) * | 1990-04-02 | 1992-09-01 | Motorola, Inc. | Method of fabricating buried insulating layers |
| JPH04249323A (ja) * | 1991-02-05 | 1992-09-04 | Mitsubishi Electric Corp | シリコン基板中に埋込絶縁膜を形成する方法 |
| US5514897A (en) * | 1992-03-31 | 1996-05-07 | Sharp Microelectronics Technology, Inc. | Graded implantation of oxygen and/or nitrogen constituents to define buried isolation region in semiconductor devices |
| US5589407A (en) * | 1995-09-06 | 1996-12-31 | Implanted Material Technology, Inc. | Method of treating silicon to obtain thin, buried insulating layer |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 016, no. 023 (E - 1157) 21 January 1992 (1992-01-21) * |
| PATENT ABSTRACTS OF JAPAN vol. 017, no. 022 (E - 1307) 14 January 1993 (1993-01-14) * |
Also Published As
| Publication number | Publication date |
|---|---|
| US7029991B2 (en) | 2006-04-18 |
| US20040029325A1 (en) | 2004-02-12 |
| FR2810793B1 (fr) | 2003-09-05 |
| EP1292976A1 (fr) | 2003-03-19 |
| WO2001099179A1 (fr) | 2001-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1902463B1 (fr) | Procede de diminution de la rugosite d'une couche epaisse d'isolant | |
| CN100530531C (zh) | 复合基材的制造方法 | |
| EP0780889B1 (fr) | Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium | |
| EP0195700B1 (fr) | Procédé de formation sur un substrat d'une couche de siliciure de métal réfractaire éventuellement recouverte d'isolant, utilisable notamment pour la réalisation de couches d'interconnexion des circuits intégrés | |
| EP0801419A1 (fr) | Procédé d'obtention d'un film mince de matériau semiconducteur comprenant notamment des composants électroniques | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| FR2864336A1 (fr) | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci | |
| EP1811560A1 (fr) | Procédé de fabrication d'un substrat composite à propriétés électriques améliorées | |
| EP0164281A1 (fr) | Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique | |
| FR2821483A1 (fr) | Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant | |
| FR2938119A1 (fr) | Procede de detachement de couches semi-conductrices a basse temperature | |
| FR2881575A1 (fr) | Transistor mos a grille totalement siliciuree | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| EP0122822B1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur du type comprenant au moins une couche de silicium déposée sur un substrat isolant | |
| KR20080056630A (ko) | 이중 플라즈마 ｕｔｂｏｘ | |
| EP4030467B1 (fr) | Procédé de collage direct hydrophile de substrats | |
| FR2810793A1 (fr) | Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince | |
| FR2581795A1 (fr) | Procede de fabrication d'une couche isolante continue enterree dans un substrat semi-conducteur, par implantation ionique | |
| FR3126547A1 (fr) | Procédé de réalisation d’un siliciure de vanadium supraconducteur sur une couche de silicium | |
| JP3864886B2 (ja) | Ｓｏｉウエーハ | |
| EP1407486A2 (fr) | Transistor et procede de fabrication d'un transistor sur un substrat sige/soi | |
| US6806165B1 (en) | Isolation trench fill process | |
| EP0403368A1 (fr) | Procédé de fabrication d'un circuit integré comportant un transistor à effet de champ à double implantation | |
| EP2109884B1 (fr) | Procede de preparation d'une couche de germanium a partir d'un substrat silicium-germanium-sur-isolant | |
| EP3136429B1 (fr) | Formation de contacts ohmiques pour un dispositif dote d'une region en materiau iii-v et d'une region en un autre materiau semi-conducteur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20060228 |