EP1292976A1 - Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant couche active semi-conductrice mince - Google Patents

Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant couche active semi-conductrice mince

Info

Publication number
EP1292976A1
EP1292976A1 EP01947572A EP01947572A EP1292976A1 EP 1292976 A1 EP1292976 A1 EP 1292976A1 EP 01947572 A EP01947572 A EP 01947572A EP 01947572 A EP01947572 A EP 01947572A EP 1292976 A1 EP1292976 A1 EP 1292976A1
Authority
EP
European Patent Office
Prior art keywords
layer
insulating material
semiconductor substrate
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01947572A
Other languages
German (de)
English (en)
Inventor
Vincent Le Goascoz
Hervé Jaouen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of EP1292976A1 publication Critical patent/EP1292976A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Definitions

  • the present invention relates generally to integrated circuits, and more particularly to the manufacture of a device of silicon on insulator type (“Silicon on Insulate (SOI)”) comprising a layer of semiconductor material on a layer of material insulating.
  • SOI silicon on Insulate
  • SOI type devices are more particularly intended to be used to produce devices of the fully depleted type of charge carrier in the channel area also called “fully depleted” devices, in which the thickness of the semiconductor substrate containing silicon , also called active layer, defines among other things the threshold voltage of MOS type transistors and is of great importance.
  • a major difficulty in using "fully depleted” assemblies is the production of thin layers of semiconductor substrate containing silicon on a layer of insulating material with good control and sufficient reproducibility of the thickness of this layer. active between two different manufacturing batches.
  • "fully depleted" structures would require active layers with a thickness of the order of 5 to 30 nanometers depending on the threshold voltage that is to be obtained and the dimensions of the gates of the transistors.
  • the ideal thickness of silicon is of the order of 15 nm for a threshold voltage of approximately 0.35 volts. Any defect in the flatness of the active layer as well as any difference in thickness of the active layer between two manufacturing batches leads to a corresponding variation in the threshold voltage. In general, on the same active layer, the flatness defect is small (of the order of a few%), but from one batch to another, the difference in thickness can be much greater.
  • a first method of manufacturing SOI type devices consists in forming a layer of
  • this method due to the fact that the thicknesses of the silicon layers and of the silicon oxide layers buried are determined by the implantation process, that is to say a massive implantation of oxygen under high energy and at a dose high, it is difficult to achieve thicknesses of less than 50 nm for the thin layer of residual silicon.
  • a second process known under the name of the "BESOI technique” consists in forming an SOI type device by forming on a surface of a first silicon substrate a thin film of SiO 2, then in joining this first substrate, by the thin film of Si ⁇ 2, to a second silicon substrate and finally to eliminate by grinding and mechanical polishing part of one of the silicon substrates to form a thin layer of silicon above the layer of silicon oxide buried .
  • the silicon oxide layer on the first silicon substrate is formed by a succession of steps which are: the oxidation of the surface of this first substrate followed by an attack on the oxide layer formed to obtain the desired thickness.
  • This process only allows layers of silicon oxide buried and layers of silicon on the silicon oxide buried relatively thick due to poor control of the etching process.
  • the thin layers obtained by this process have poor uniformity following the use of mechanical steps which generally generate a relief on the surface of the active layer.
  • a third process known under the name of "SMARTCUT Technology” consists in forming by oxidation on a first silicon substrate, a thin layer of silicon oxide and then in implanting, under the thin layer of silicon oxide, H ions in this first silicon substrate to form, within the latter, a plane of cavities.
  • This first substrate is then joined, by the thin layer of silicon oxide, to a second substrate of previously oxidized silicon.
  • the assembly thus formed is then subjected to a heat treatment which aims to transform the plane of cavities into a cutting plane.
  • This process makes it possible to recover on the one hand an SOI assembly and, on the other hand, a reusable silicon substrate.
  • This process requires the implantation of a high dose of hydrogen atoms.
  • the surface of the thin silicon layer obtained is also damaged.
  • the use of this technique generally does not make it possible to obtain thicknesses of thin layer of silicon of less than approximately 50 nm.
  • the thickness of the active silicon layer formed is determined by the implantation of the hydrogen allowing the cutting of the initial substrate and then the final polishing of this layer.
  • the flatness defect generated by this process is approximately 5 nm whatever the thickness of the final layer.
  • the variation in thickness from one plate to another can be of the order of 25% to 40% of the average thickness of a batch of plates, for example for nominal thicknesses less than 50 nm ce which constitutes a significant handicap when making complex circuits due to the difference in threshold voltage resulting from the difference in thickness.
  • the present invention provides a method for manufacturing an SOI assembly which makes it possible to obtain semiconductor substrates containing silicon, resting on a layer of insulating material, very thin, including for thicknesses of insulated semiconductor less at 50 nm, of very good uniformity and having very good reproducibility from an SOI type device comprising a layer of semiconductor material on a layer of insulating material.
  • this method of manufacturing a device of silicon on insulator (SOI) type comprising a layer of semiconductor material on a layer of insulating material comprises:
  • a first phase comprising the following stages: a) formation in the upper part of a first initial semiconductor substrate of a first layer of insulating material above a cutting plane of this first substrate, b) contact of the first layer of insulating material with the insulating upper part of a second initial substrate, so as to form a layer of single insulating material, c) cut at the cutting plane, so as to obtain a semiconductor substrate intermediate on the layer of single insulating material and then
  • a second phase comprising the formation in the intermediate semiconductor substrate of a layer of additional insulating material adjoining the layer of single insulating material and surmounted by an upper layer of final semiconductor substrate.
  • the cutting plane can be formed before or after the first layer of insulating material.
  • This first layer of insulating material can in particular be formed by oxidation, nitriding, or deposition.
  • the second initial substrate can be of any electrical nature. If it is insulating, for example made of glass, it will therefore not be necessary to form an insulating upper part. If the second initial substrate is semiconductor, the insulating upper part may in particular be formed by oxidation, nitriding or deposition.
  • One of the advantages of the proposed method is that the implantation of the species used to generate the layer of additional insulating material adjoining the layer of single insulating material makes it possible to position with great precision, and in a completely reproducible manner, the desired species with respect to the entry surface of the ion beam in the intermediate semiconductor substrate.
  • the only variation generated by this process is a variation in positioning of the implanted species which depends only on the implanted species and the energy used during implantation.
  • the position of the species implanted in the intermediate semiconductor substrate therefore does not depend on the thickness of this substrate, but only on the implantation energy for a given species to be implanted.
  • the implantation energy being relatively simple to control, it thus becomes extremely easy to control the implantation depth of the ionic species.
  • the reproducibility of the process comes from the fact that all the implantations, for a given species and for a given energy, will take place at the same depth, which makes it possible to obtain an upper layer of perfectly reproducible final semiconductor substrate, whatever or the difference in thickness of the intermediate semiconductor substrates of different initial SOI type devices subject to implantation.
  • This technique therefore offers an improvement in the control of the thickness of the active layer with remarkable reproducibility and extreme reliability.
  • the invention is also remarkable in that it uses in the first phase a phase of the “SMARTCUT technology” type, and that it makes it possible to remedy the main drawback of this technique (inability to obtain particularly thin thicknesses of the substrate of silicon and significant dispersion of the thicknesses obtained) by combining it with the second phase of formation of an additional insulating layer.
  • the formation in the intermediate semiconductor substrate of this layer of additional insulating material is carried out using an implantation of oxygen and / or nitrogen in the intermediate semiconductor substrate, followed by treatment thermal.
  • the implantation of oxygen and / or nitrogen is carried out with an energy greater than 2 keN.
  • the implantation of oxygen and / or nitrogen is carried out at doses of between 10 16 atoms / cm 2 and 10 20 atoms / cm 2 .
  • the thickness of the layer of final semiconductor substrate is greater than 5 nm and is more particularly between 5 nm and 30 nm.
  • the layer of additional insulating material comprises silicon oxide and / or silicon nitride.
  • the first. initial semiconductor substrate comprises pure monocrystalline silicon, germanium, silicon and germanium alloys of the Si ⁇ _ ⁇ Ge ⁇ type (0 ⁇ x ⁇ l) or silicon and germanium alloys containing carbon of the Sii type Ge C (0 ⁇ x ⁇ 0.95 and 0 ⁇ y ⁇ 0.95).
  • the invention also relates to an integrated circuit comprising an SOI type device obtained by the method described above.
  • This electronic circuit can comprise at least one electronic component chosen from the following list: capacitor, transistor, power diode or high voltage.
  • FIGS. 1 to 10 are views in cross section of the SOI type device during the first phase of an implementation of the method of the invention; - Figures 3 to 10 are cross-sectional views of the SOI type device during the second phase of an implementation of the method of the invention.
  • FIG. 1 shows a first initial semiconductor substrate 0.
  • This first initial semiconductor substrate can comprise any type of semiconductor material, and can in particular comprise monocrystalline silicon, germanium, alloys, silicon alloys
  • Sii j. " ⁇ - ⁇ -Ge ⁇ ⁇ (0 ⁇ x ⁇ l) or silicon alloys Sii x ⁇ ⁇ _-.-, y-Ge ⁇ -. C, y, (0 ⁇ x ⁇ 0.95 and
  • a section plane is formed, for example by implantation of H + ions, shown in dotted lines in the figure, and defining a layer 1 of the first initial semiconductor substrate 0. upper part of the first initial semiconductor substrate 0 to form a first layer of insulating material 3a above the cutting plane.
  • the upper part of a second initial semiconductor substrate 5 is likewise oxidized to form a second layer of insulating material 3b.
  • the two initial semiconductor substrates are then brought into contact with their layer of insulating material 3a and 3b to form a layer of single insulating material, as illustrated in FIG. 2.
  • FIG. 3 illustrates the SOI type device at the end of the first phase of the process.
  • This device comprises the intermediate semiconductor substrate 1 on the layer of single insulating material 3, which rests on the second initial semiconductor substrate 5.
  • the first phase of the process is therefore a phase of the "SMARTCUT technology" type.
  • FIG. 4 also illustrates an SOI type device at the end of the first phase of the method, the device comprising the semi-substrate intermediate conductor 2 on the layer of single insulating material 4, which rests on the second initial semiconductor substrate 6.
  • the devices of FIGS. 3 and 4 although obtained by the same first phase of the process, have different thicknesses of the intermediate semiconductor substrates 1 and 2.
  • the difference in thickness between the intermediate semiconductor substrates 1 and 2 is represented in the figures by the distance ⁇ .
  • an implantation of the species used to generate the layer of additional insulating material is carried out within the intermediate semiconductor substrates 1 and 2, the species being chosen from oxygen and / or nitrogen.
  • Figures 5 and 6 show the profile of the implantation peaks 7 and 8 of the desired species within the intermediate semiconductor substrates 1 and 2. These implantation peaks 7 and 8 are positioned according to the method at the same depth x in the substrate and this, whatever the thickness of the intermediate semiconductor substrates 1 and 2. The peaks 7 and 8 are therefore located in the substrates 1 and 2 at a difference in depth ⁇ relative to the layers of material single insulator 3 and 4. These implantations of nitrogen and / or oxygen atoms are preferably carried out for doses of between 10 1 f. atoms / cm 9 and 1090 n atoms / c at an energy greater than 2 keN.
  • the lowest energy is used for thicknesses of the semiconductor substrate thick on the order of 50 nm and can reach several hundred keN for thicknesses on the order of 500 nm. These relatively large doses and these energies also make it possible to precisely position the implantation peaks 7 and 8 in the intermediate semiconductor substrates 1 and 2.
  • the implanted species is activated so as to create a layer of additional insulating material by reaction of the implanted species on the species composing the substrates 1 and 2.
  • the implanted species is oxygen and / or nitrogen.
  • the layer of additional insulating material thus formed will therefore consist of silicon oxide and / or silicon nitride.
  • the activation step will include a heat treatment of the assembly thus formed.
  • Figures 7 and 8 show the profile of the layers of additional insulating material 9 and 10 obtained after the heat treatment.
  • the heat treatment makes it possible to obtain the formation in the intermediate semiconductor substrates 1 and 2 of layers of additional insulating material 9 and 10.
  • These layers of additional insulating material 9 and 10 are produced in the same way and with identical implantation parameters. , they are therefore formed at the same depth P in the intermediate semiconductor substrates 1 and 2.
  • FIGS. 9 and 10 show a cross-sectional view of the SOI type devices obtained at the end of the second phase of the process and show the final semiconductor substrates 11 and 12 formed from the initial semiconductor substrates 1 and 2, these final semiconductor substrates 11 and 12 being of thickness P greater than 5 nm, and preferably between 5 nm and 30 nm, said final semiconductor substrates 11 and 12 having the same thickness P for the two assemblies used.
  • Two SOI type devices are thus obtained, each comprising a final semiconductor substrate, respectively 11 and 12, and preferably consisting of silicon, resting on a layer of insulating material, respectively 13 and 14, said layer of insulating material being composed of the layer of single insulating material, respectively 3 and 4, and of the layer of additional insulating material, respectively 7 and 8, the two assemblies having the same thickness P of final semiconductor substrate, respectively 11 and 12.
  • the substrates thus obtained are therefore perfectly reproducible and particularly suitable for use for the production of "fully depleted” devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Le procédé comprend: une première phase comportant les étapes de formation dans la partie supérieure d'un premier substrat semi-conducteur initial d'une première couche de matériau isolant au-dessus d'un plan de coupe de ce premier substrat, de mise en contact de la première couche de matériau isolant avec la partie supérieure isolante d'un deuxième substrat initial, de façon à former une couche de matériau isolant unique, de coupure au niveau du plan de coupe, de façon à obtenir un substrat semi-conducteur intermédiaire sur la couche de matériau isolant unique, puis; une deuxième phase comportant la formation dans le substrat semi-conducteur intermédiaire d'une couche de matériau isolant supplémentaire jointive de la couche de matériau isolant unique et surmontée par une couche supérieure de substrat semi-conducteur final.

Description

Procédé de fabrication d'un substrat semi- conducteur du type Silicium sur isolant à couche active semi- conductrice mince.
La présente invention concerne d'une manière générale les circuits intégrés, et plus particulièrement la fabrication d'un dispositif de type silicium sur isolant (« Silicon on Insulate (SOI) ») comprenant une couche de matériau semi-conducteur sur une couche de matériau isolant.
Ces dispositifs de type SOI sont plus particulièrement destinés à être utilisés pour réaliser des dispositifs du type totalement appauvris en porteur de charges dans la zone de canal encore appelés dispositifs "fully depleted" , dans lesquels l'épaisseur du substrat semi-conducteur contenant du silicium, encore appelé couche active, définit entre autre la tension de seuil des transistors de type MOS et revêt une grande importance. Une difficulté majeure de l'utilisation des ensembles "fully depleted" est la réalisation de couches minces de substrat semi- conducteur contenant du silicium sur une couche d'un matériau isolant avec un bon contrôle et une reproductibilité suffisante de l'épaisseur de cette couche active entre deux lots de fabrication différents. Pour être performantes, les structures "fully depleted" nécessiteraient des couches actives d'épaisseur de l'ordre de 5 à 30 nanomètres en fonction de la tension de seuil que l'on veut obtenir et des dimensions des grilles des transistors. Par exemple, pour une technologie 0, 1 μm, l'épaisseur idéale de silicium est de l'ordre de 15 nm pour une tension de seuil d'environ 0.35 volts. Tout défaut de planéité de la couche active ainsi que toute différence d'épaisseur de la couche active entre deux lots de fabrication entraînent une variation correspondante de la tension de seuil. En général, sur une même couche active, le défaut de planéité est faible (de l'ordre de quelques %), mais d'un lot à un autre, la différence d'épaisseur peut être beaucoup plus importante.
Les techniques de fabrication de dispositifs de type SOI connues présentent toutes un certain nombre d'inconvénients, en particulier un faible rendement de production, l'obtention de couches active d'épaisseur relativement importante, d'uniformité médiocre, difficilement reproductible d'un ensemble à un autre et par conséquent une tension de seuil difficilement contrôlable.
Un premier procédé de fabrication de dispositifs de type SOI, connu sous le nom de "Technologie SIMOX", consiste à former une couche de
Siθ ensevelie dans un substrat de silicium par une étape d'implantation d'oxygène à dose élevée suivie d'un recuit à une température supérieure à 1300°C. Les inconvénients de ce procédé sont en particulier le coût élevé de la fabrication des tranches, les défauts cristallins générés dans la couche de silicium par l'implantation à forte dose et forte énergie' de l'oxygène, la faible épaisseur de la couche d'isolant ensevelie, ainsi que les défauts (trous) situés dans la couche d'isolant ensevelie.
Enfin, ce procédé, du fait que les épaisseurs des couches de silicium et des couches d'oxyde de- silicium ensevelies sont déterminées par le processus d'implantation, c'est à dire une implantation massive d'oxygène sous forte énergie et à dose élevée, permet difficilement d'atteindre des épaisseurs inférieures à 50 nm pour la mince couche de silicium résiduelle.
Un second procédé connu sous le nom de "Technique BESOI" , consiste à former un dispositif de type SOI par la formation sur une surface d'un premier substrat de silicium d'un mince film de SiO^ , puis à réunir ce premier substrat, par le mince film de Siθ2, à un second substrat de silicium et enfin à éliminer par meulage et polissage mécanique une partie d'un des substrats de silicium pour former une mince couche de silicium au-dessus de la couche d'oxyde de silicium ensevelie. La couche d'oxyde de silicium sur le premier substrat de silicium est formée par une succession d'étapes qui sont : l'oxydation de la surface de ce premier substrat suivie d'une attaque de la couche d'oxyde formée pour obtenir l'épaisseur voulue.
Ce procédé ne permet d'obtenir que des couches d'oxyde de silicium ensevelies et des couches de silicium sur l'oxyde de silicium enseveli relativement épaisses du fait du mauvais contrôle du procédé d'attaque. En outre, les couches minces obtenues par ce procédé présentent une mauvaise uniformité consécutive à l'utilisation d'étapes mécaniques qui génèrent généralement un relief sur la surface de la couche active.
Un troisième procédé, connu sous le nom de "Technologie SMARTCUT" consiste à former par oxydation sur un premier substrat de silicium, une couche mince d'oxyde de silicium puis à implanter, sous la mince couche d'oxyde de silicium, des ions H dans ce premier substrat de silicium pour former, au sein de celui-ci, un plan de cavités. On réunit ensuite, par la mince couche d'oxyde de silicium, ce premier substrat à un deuxième substrat de silicium préalablement oxydé. On soumet ensuite l'ensemble ainsi formé à un traitement thermique qui a pour but de transformer le plan de cavités en un plan de coupe.
Ce procédé permet de récupérer d'une part un ensemble SOI et, d'autre part, un substrat de silicium réutilisable. Ce procédé nécessite l'implantation d'une dose élevée d'atomes d'hydrogène. En dépit de l'utilisation d'atomes d'hydrogène de plus petite taille que les atomes d'oxygène du procédé SIMOX, la surface de la couche mince de siliciu obtenue est également endommagée. En outre, l'utilisation de cette technique ne permet généralement pas d'obtenir des épaisseurs de couche mince de silicium inférieures à 50 nm environ. Dans les ensembles SOI ainsi obtenus, l'épaisseur de la couche active de silicium formée est déterminée par l'implantation de l'hydrogène permettant la coupe du substrat initial et ensuite le polissage final de cette couche. Le défaut de planéité engendré par ce procédé est d'environ 5 nm quelle que soit l'épaisseur de la couche finale. Il devient donc un inconvénient majeur pour des épaisseurs inférieures à 50 nm. De plus, la variation d'épaisseur d'une plaque à une autre peut être de l'ordre de 25 % à 40 % de l'épaisseur moyenne d'un lot de plaques, par exemple pour des épaisseurs nominales inférieures à 50 nm ce qui constitue un handicap important lors de la réalisation de circuits complexes en raison de la différence de tension de seuil résultant de la différence d'épaisseur.
Les procédés ci-dessus sont décrits, en particulier, dans l'article SOI : Materials to Systems (SOI : matériaux à systèmes) A.J. Auberton-Hervé, 1996 IEEE. La présente invention propose de fournir un procédé de fabrication d'un dispositif de type SOI, qui remédie aux inconvénients des procédés de l'art antérieur.
En particulier, la présente invention propose un procédé de fabrication d'un ensemble SOI qui permette d'obtenir des substrats semiconducteurs contenant du silicium, reposant sur une couche de matériau isolant, très minces, y compris pour des épaisseurs de semi-conducteur isolé inférieures à 50 nm, de très bonne uniformité et possédant une très bonne reproductibilité à partir d'un dispositif de type SOI comprenant une couche de matériau semi-conducteur sur une couche de matériau isolant'.
Selon un aspect de l'invention, ce procédé de fabrication d'un dispositif de type silicium sur isolant (SOI) comprenant une couche de matériau semi-conducteur sur une couche de matériau isolant comporte :
1) une première phase comportant les étapes suivantes : a) formation dans la partie supérieure d'un premier substrat semiconducteur initial d'une première couche de matériau isolant au-dessus d'un plan de coupe de ce premier substrat, b) mise en contact de la première couche de matériau isolant avec la partie supérieure isolante d'un deuxième substrat initial, de façon à former une couche de matériau isolant unique, c) coupure au niveau du plan de coupe, de façon à obtenir un substrat semi-conducteur intermédiaire sur la couche de matériau isolant unique, puis
2) une deuxième phase comportant la formation dans le substrat semi-conducteur intermédiaire d'une couche de matériau isolant supplémentaire jointive de la couche de matériau isolant unique et surmontée par une couche supérieure de -substrat semi-conducteur final.
Lors de la première phase du procédé, le plan de coupe peut être formé avant ou après la première couche de matériau isolant. Cette première couche de matériau isolant peut être notamment formée par oxydation, nitruration, ou dépôt. Le deuxième substrat initial peut être de toute nature électrique. S' il est isolant, par exemple en verre, il ne sera ainsi pas nécessaire de former une partie supérieure isolante. Si le deuxième substrat initial est semi-conducteur, la partie supérieure isolante pourra être notamment formée par oxydation, nitruration ou dépôt.
Un des avantages du procédé proposé est que l'implantation de l'espèce servant à générer la couche de matériau isolant supplémentaire jointive de la couche de matériau isolant unique permet de positionner avec une grande précision, et de façon tout à fait reproductible, l'espèce désirée par rapport à la surface d'entrée du faisceau d'ions dans le substrat semi-conducteur intermédiaire. La seule variation engendrée par ce procédé est une variation de positionnement de l'espèce implantée qui dépend uniquement de l'espèce implantée et de l'énergie utilisée lors de l'implantation. La position de l'espèce implantée dans le substrat semiconducteur intermédiaire ne dépend donc pas de l'épaisseur de ce substrat, mais uniquement de l'énergie d'implantation pour une espèce à implanter donnée. L'énergie d'implantation étant relativement simple à contrôler, il devient ainsi extrêmement aisé de contrôler la profondeur d'implantation des espèces ioniques. La reproductibilité du procédé provient du fait que toutes les implantations, pour une espèce donnée et pour une énergie donnée, auront lieu à la même profondeur, ce qui permet d'obtenir une couche supérieure de substrat semi-conducteur final parfaitement reproductible et ceci quelle que soit la différence d'épaisseur des substrats semi-conducteurs intermédiaires de différents dispositifs de type SOI initiaux soumis à l'implantation.
Cette technique offre donc une amélioration du contrôle de l'épaisseur de la couche active avec une reproductibilité remarquable et une extrême fiabilité.
L'invention est aussi remarquable en ce qu'elle utilise dans la première phase une phase du type « technologie SMARTCUT », et qu'elle permet de remédier au principal inconvénient de cette technique (impossibilité d'obtenir des épaisseurs particulièrement fines du substrat de silicium et dispersion importante des épaisseurs obtenues) en la combinant avec la deuxième phase de formation d'une couche isolante supplémentaire. Préférentiellement, la formation dans le substrat semi-conducteur intermédiaire de cette couche de matériau isolant supplémentaire est réalisée à l' aide d'une implantation d' oxygène et/ou d' azote dans le substrat semi-conducteur intermédiaire, suivie d'un traitement thermique. Selon une réalisation préférée de l'invention, l'implantation d' oxygène et/ou d' azote est réalisée sous une énergie supérieure à 2 keN.
De préférence, l'implantation d' oxygène et/ou d' azote est réalisée à des doses comprises entre 1016 atomes/cm2 et 1020 atomes/cm2.
Selon une réalisation préférée de l'invention, l'épaisseur de la couche de substrat semi-conducteur -final est supérieure à 5 nm et est plus particulièrement comprise entre 5 nm et 30 nm.
Du fait de l'implantation d'atomes d'oxygène et/ou d'azote au sein du substrat semi-conducteur épais contenant du silicium de l'ensemble SOI initial, la couche de matériau isolant supplémentaire comprend de l'oxyde de silicium et/ou du nitrure de silicium.
Préférentiellement, le premier . substrat semi-conducteur initial comprend du silicium pur monocristallin, du germanium, des alliages de silicium et de germanium du type Si^_χGeχ (0<x< l) ou des alliages de silicium et de germanium contenant du carbone du type Sii Ge C (0<x<0.95 et 0<y<0.95).
L'invention concerne également un circuit intégré comprenant un dispositif de type SOI obtenu par le procédé précédemment décrit.
Ce circuit électronique peut comprendre au moins un composant électronique choisi dans la liste suivante : condensateur, transistor, diode de puissance ou haute tension.
D' autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de mise en œuvre nullement limitatif du procédé de l'invention et illustré par les figures 1 à 10 : - les figures 1 et 2 sont des vues en coupe transversale du dispositif de type SOI au cours de la première phase d'un mode de mise en œuvre du procédé de l'invention ; - les figures 3 à 10 sont des vues en coupe transversale du dispositif de type SOI au cours de la deuxième phase d'un mode de mise en œuvre du procédé de l' invention.
La figure 1 montre un premier substrat semi- conducteur initial 0. Ce premier substrat semi-conducteur initial peut comprendre tout type de matériau semi-conducteur, et peut notamment comprendre du silicium monocristallin, du germanium, des alliages , des alliages de silicium
Sii j. " γ-Λ-Ge Λγ (0<x< l) ou des alliages de silicium Sii x ~Λ _-.- ,y-Ge Λ--.C, y, (0<x<0.95 et
0<y<0.95). Dans ce premier substrat semi-conducteur initial 0, on forme un plan de coupe, par exemple par implantation d'ions H+, représenté en pointillé sur la figure, et définissant une couche 1 du premier substrat semiconducteur initial 0. On oxyde ensuite la partie supérieure du premier substrat semi-conducteur initial 0 pour former une première couche de matériau isolant 3a au-dessus du plan de coupe.
On oxyde de même la partie supérieure d'un deuxième substrat semiconducteur initial 5 pour former une deuxième couche de matériau isolant 3b. On met alors en contact les deux substrats semi-conducteurs initiaux par leur couche de matériau isolant 3a et 3b pour former une couche de matériau isolant unique, tel qu'illustré sur la figure 2.
On coupe ensuite au niveau du plan de coupe, de façon à obtenir un substrat semi-conducteur intermédiaire sur la couche de matériau isolant unique 3. On effectue ensuite un polissage mécanochimique de la surface supérieure du substrat semi-conducteur intermédiaire afin d' éliminer les défauts engendrés par l'implantation ionique.
La figure 3 illustre le dispositif de type SOI à la fin de la première phase du procédé. Ce dispositif comprend le substrat semi-conducteur intermédiaire 1 sur la couche de matériau isolant unique 3, laquelle repose sur le deuxième substrat semi-conducteur initial 5. La première phase du procédé est par conséquent une phase du type « technologie SMARTCUT ».
La figure 4 illustre également un dispositif de type SOI à la fin de la première phase du procédé, le dispositif comprenant le substrat semi- conducteur intermédiaire 2 sur la couche de matériau isolant unique 4, laquelle repose sur le deuxième substrat semi-conducteur initial 6.
Les dispositifs des figures 3 et 4, bien qu'obtenus par la même première phase du procédé, présentent des épaisseurs différentes des substrats semi-conducteurs intermédiaires 1 et 2. La différence d'épaisseur entre les substrats semi-conducteurs intermédiaires 1 et 2, est représentée sur les figures par la distance δ.
A partir de ces ensembles, et conformément à la deuxième phase du procédé, on réalise, au sein des substrats semi-conducteurs intermédiaires 1 et 2, une implantation de l'espèce servant à générer la couche de matériau isolant supplémentaire, l'espèce étant choisie parmi l'oxygène et/ou l'azote.
Les figures 5 et 6 présentent le profil des pics d'implantation 7 et 8 de l'espèce désirée au sein des substrats semi-conducteurs intermédiaires 1 et 2. Ces pics d'implantation 7 et 8 sont positionnés selon le procédé à la même profondeur x dans le substrat et ceci, quelle que soit l'épaisseur des substrats semi-conducteurs intermédiaires 1 et 2. Les pics 7 et 8 se trouvent donc implantés dans les substrats 1 et 2 à une différence de profondeur δ par rapport aux couches de matériau isolant unique 3 et 4. Ces implantations d'atomes d'azote et/ou d'oxygène sont préférentiellement réalisées pour des doses comprises entre 10 1 f. atomes/cm 9 et 1090 n atomes/c sous une énergie supérieure à 2 keN. L' énergie la plus basse est utilisée pour des épaisseurs du substrat semi-conducteur épais de l'ordre de 50 nm et peut atteindre plusieurs centaines de keN pour des épaisseurs de l' ordre de 500 nm. Ces doses relativement importantes et ces énergies permettent en outre de positionner précisément les pics d'implantation 7 et 8 dans les substrats semi-conducteurs intermédiaires 1 et 2.
Une fois l'implantation réalisée, on procède à une activation de l'espèce implantée de manière à créer une couche de matériau isolant supplémentaire par réaction de l'espèce implantée sur l'espèce composant les substrats 1 et 2. De manière générale, l'espèce implantée est de l'oxygène et/ou de l'azote. La couche de matériau isolant supplémentaire ainsi formé sera donc constituée d'oxyde de silicium et/ou de nitrure de silicium. De préférence, l'étape d'activation comprendra un traitement thermique de l'ensemble ainsi formé.
Les figures 7 et 8 présentent le profil des couches de matériau isolant supplémentaire 9 et 10 obtenues après le traitement thermique. Le traitement thermique permet d'obtenir la formation dans les substrats semiconducteurs intermédiaires 1 et 2 de couches de matériau isolant supplémentaires 9 et 10. Ces couches de matériau isolant supplémentaires 9 et 10 sont réalisées de la même manière et avec des paramètres d'implantations identiques, elles sont donc formées à la même profondeur P dans les substrats semi-conducteurs intermédiaires 1 et 2.
Les figures 9 et 10 présentent une vue en coupe transversale des dispositifs de type SOI obtenus à la fin de la deuxième phase du procédé et montrent les substrats semi-conducteurs finaux 11 et 12 formés à partir des substrats semi-conducteurs initiaux 1 et 2, ces substrats semi-conducteurs finaux 11 et 12 étant d'épaisseur P supérieure à 5 nm, et de préférence comprise entre 5 nm et 30 nm, lesdits substrats semi-conducteurs finaux 11 et 12 ayant la même épaisseur P pour les deux ensembles utilisés.
On obtient ainsi deux dispositifs de type SOI comprenant chacun un substrat semi-conducteur final, respectivement 11 et 12, et de préférence constitué de silicium, reposant sur une couche d'un matériau isolant, respectivement 13 et 14, ladite couche de matériau isolant étant composée de la couche de matériau isolant unique, respectivement 3 et 4, et de la couche de matériau isolant supplémentaire, respectivement 7 et 8, les deux ensembles ayant la même épaisseur P de substrat semi-conducteur final, respectivement 11 et 12.
Les substrats ainsi obtenus sont donc parfaitement reproductibles et particulièrement adaptés à une utilisation pour la réalisation de dispositifs "fully depleted" .

Claims

REVENDICATIONS
1. Procédé de fabrication d'un dispositif de type silicium sur isolant (SOI) comprenant une couche de matériau semi- conducteur sur une couche de matériau isolant, ledit procédé comportant : 1) une première phase comportant les étapes suivantes : a) formation dans la partie supérieure d'un premier substrat semiconducteur initial (0) d'une première couche de matériau isolant (3a) au- dessus d'un plan de coupe de ce premier substrat, b) mise en contact de la première couche de matériau isolant (3 a) avec la partie supérieure isolante (3b) d'un deuxième substrat initial (5), de façon à former une couche de matériau isolant unique (3), c) coupure au niveau du plan de coupe, de façon à obtenir un substrat semi-conducteur intermédiaire (1) sur la couche de matériau isolant unique (3), puis 2) une deuxième phase comportant la formation dans le substrat semi-conducteur intermédiaire (1) d'une couche de matériau isolant supplémentaire (9) jointive de la couche de matériau isolant unique (3) et surmontée par une couche supérieure de substrat semi-conducteur final ( 1 1 ).
2. Procédé selon la revendication 1, caractérisé en ce que la formation dans le substrat semi-conducteur intermédiaire (1) de la couche de matériau isolant supplémentaire (9) est réalisée à l' aide d' une implantation d' oxygène et/ou d' azote dans le substrat semi-conducteur intermédiaire ( 1), suivie d'un traitement thermique.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que l'implantation d' oxygène et/ou d' azote est réalisée sous une énergie supérieure à 2 keN.
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que l' implantation d' oxygène et/ou d' azote est réalisée à des doses comprises entre 1016 atomes/cm2 et 1020 atomes/cm2.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que l'épaisseur de la couche de substrat semi-conducteur final (11) est supérieure à 5 nm et est plus particulièrement comprise entre 5 nm et 30 nm.
6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le premier substrat semi-conducteur initial (0) comprend du silicium monocristallin, du germanium, des alliages de silicium SL i -x Gev x (0<x<l) ou des alliages de silicium SL j. -x -y Ge x C y ,
(0<x<0.95 et 0<y<0.95).
7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que la couche de matériau isolant supplémentaire (9) comprend de l'oxyde de silicium et/ou du nitrure de silicium.
8. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que la première couche de matériau isolant (3a) a une épaisseur supérieure à 100 Â, de préférence supérieure à 1 μm.
9. Circuit intégré comprenant un dispositif de type SOI obtenu par le procédé selon l'une quelconque des revendications 1 à 8.
10. Circuit intégré selon la revendication 9 comprenant au moins un composant électronique choisi dans la liste suivante : condensateur, transistor, diode de puissance ou haute tension.
EP01947572A 2000-06-23 2001-06-21 Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant couche active semi-conductrice mince Withdrawn EP1292976A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0008094 2000-06-23
FR0008094A FR2810793B1 (fr) 2000-06-23 2000-06-23 Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant a couche active semi-conductrice mince
PCT/FR2001/001960 WO2001099179A1 (fr) 2000-06-23 2001-06-21 Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant à couche active semi-conductrice mince

Publications (1)

Publication Number Publication Date
EP1292976A1 true EP1292976A1 (fr) 2003-03-19

Family

ID=8851621

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01947572A Withdrawn EP1292976A1 (fr) 2000-06-23 2001-06-21 Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant couche active semi-conductrice mince

Country Status (4)

Country Link
US (1) US7029991B2 (fr)
EP (1) EP1292976A1 (fr)
FR (1) FR2810793B1 (fr)
WO (1) WO2001099179A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US7589380B2 (en) * 2002-12-18 2009-09-15 Noble Peak Vision Corp. Method for forming integrated circuit utilizing dual semiconductors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03240230A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd 半導体装置の製造方法
US5143858A (en) * 1990-04-02 1992-09-01 Motorola, Inc. Method of fabricating buried insulating layers
JP2838444B2 (ja) * 1991-02-05 1998-12-16 三菱電機株式会社 シリコン基板中に埋込絶縁膜を形成する方法
JP3291510B2 (ja) * 1992-03-31 2002-06-10 シャープ株式会社 半導体装置
US5589407A (en) * 1995-09-06 1996-12-31 Implanted Material Technology, Inc. Method of treating silicon to obtain thin, buried insulating layer
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0199179A1 *

Also Published As

Publication number Publication date
US20040029325A1 (en) 2004-02-12
WO2001099179A1 (fr) 2001-12-27
FR2810793B1 (fr) 2003-09-05
FR2810793A1 (fr) 2001-12-28
US7029991B2 (en) 2006-04-18

Similar Documents

Publication Publication Date Title
EP1902463B1 (fr) Procede de diminution de la rugosite d&#39;une couche epaisse d&#39;isolant
EP0801419B1 (fr) Procédé d&#39;obtention d&#39;un film mince de matériau semiconducteur comprenant notamment des composants électroniques
CN100530531C (zh) 复合基材的制造方法
EP0780889B1 (fr) Procédé de depôt sélectif d&#39;un siliciure de métal réfractaire sur du silicium
TW201707051A (zh) 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法
FR2821483A1 (fr) Procede de fabrication d&#39;un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant
EP0164281A1 (fr) Procédé de fabrication d&#39;une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
EP1811560A1 (fr) Procédé de fabrication d&#39;un substrat composite à propriétés électriques améliorées
KR20000011407A (ko) Ｓｏｉ웨이퍼의제조방법및이방법으로제조된ｓｏｉ웨이퍼
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
FR2907966A1 (fr) Procede de fabrication d&#39;un substrat.
EP1830400A1 (fr) Procédé de fabrication d&#39;un substrat par condensation germanium
WO2020008116A1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
FR2881575A1 (fr) Transistor mos a grille totalement siliciuree
EP0635880B1 (fr) Procédé de fabrication d&#39;un transistor en technologie silicium sur isolant
WO2001026160A1 (fr) Dispositif semi-conducteur combinant les avantages des architectures massives et soi, et procede de fabrication
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
EP1798761A2 (fr) Procédé de fabrication de composant comportant au moins une couche monocristalline sur un substrat
EP1292976A1 (fr) Procede de fabrication d&#39;un substrat semi-conducteur du type silicium sur isolant couche active semi-conductrice mince
FR2581795A1 (fr) Procede de fabrication d&#39;une couche isolante continue enterree dans un substrat semi-conducteur, par implantation ionique
EP1407486A2 (fr) Transistor et procede de fabrication d&#39;un transistor sur un substrat sige/soi
EP0403368A1 (fr) Procédé de fabrication d&#39;un circuit integré comportant un transistor à effet de champ à double implantation
FR2865850A1 (fr) Procede de realisation d&#39;un transistor a effet de champ et transistor ainsi obtenu
EP3136429A1 (fr) Formation de contacts ohmiques pour un dispositif dote d&#39;une region en materiau iii-v et d&#39;une region en un autre materiau semi-conducteur
WO2023105148A1 (fr) Procédé de fabrication de circuit 3d à étapes de recristallisation et d&#39;activation de dopants mutualisées

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20021220

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

17Q First examination report despatched

Effective date: 20071227

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20080507