DE2344320C2 - Verfahren zur Kompensation von Grenzflächenladungen bei epitaktisch auf ein Substrat aufgewachsenen Siliziumdünnschichten - Google Patents

Verfahren zur Kompensation von Grenzflächenladungen bei epitaktisch auf ein Substrat aufgewachsenen Siliziumdünnschichten

Info

Publication number
DE2344320C2
DE2344320C2 DE2344320A DE2344320A DE2344320C2 DE 2344320 C2 DE2344320 C2 DE 2344320C2 DE 2344320 A DE2344320 A DE 2344320A DE 2344320 A DE2344320 A DE 2344320A DE 2344320 C2 DE2344320 C2 DE 2344320C2
Authority
DE
Germany
Prior art keywords
substrate
layer
charges
doping atoms
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2344320A
Other languages
English (en)
Other versions
DE2344320B1 (de
Inventor
Karl-Ulrich Dr.-Ing. 8000 Muenchen Stein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2344320A priority Critical patent/DE2344320C2/de
Priority to GB3309174A priority patent/GB1465830A/en
Priority to AT640174A priority patent/AT340480B/de
Priority to IE1650/74A priority patent/IE39656B1/xx
Priority to NL7410851A priority patent/NL7410851A/xx
Priority to US498476A priority patent/US3909307A/en
Priority to CH1131974A priority patent/CH570044A5/xx
Priority to FR7429151A priority patent/FR2242777B1/fr
Priority to JP49099824A priority patent/JPS5931222B2/ja
Priority to SE7411020A priority patent/SE392782B/xx
Priority to CA208,240A priority patent/CA1044577A/en
Priority to DK461074A priority patent/DK461074A/da
Priority to LU70843A priority patent/LU70843A1/xx
Priority to BE148166A priority patent/BE819487A/xx
Priority to IT26877/74A priority patent/IT1020412B/it
Publication of DE2344320B1 publication Critical patent/DE2344320B1/de
Application granted granted Critical
Publication of DE2344320C2 publication Critical patent/DE2344320C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Description

nach dem Abscheiden der gesamten epitaktisdicn Halbleiterschichi auf dem Substrat in den Bereich der Gren/fläche zwischen der epitaktischen Schicht und dem Substrat eingebracht.
Vorzugsweise werden als Dotieralome Bor oder Phosphoratome durch Ionenimplantation in die ge wünschten Bereiche eingebracht.
F.in Vorteil der F.rfindung besteht darin, daß durdi die Kompensation von Grenzfläciienladungen die Funktion von Bauelementen, in denen solche Grcn/flachenliidungcn auftreten, verbessert werden kann. So kann bcispielsweiic hei MÜS-Fcldeffektlrannstoren ein unerwünschter Reststrom /wischen den diffundierten Bereichen, das sind das .Snurce-Gebiet und das Drain-Gebiet, vermieden werden.
Vorteilhafterweise dient das crfindungsgemitße Verfahren /ur Kompensation von Gren/flächenladunj/en bei epitaktisch auf ein Substrat aufgewachsenen Siliziumdünnschichten
. Weitere Erläuterungen zur Erfindung gehen aus der '•Beschreibung und der Figur eines bevorzugten Ausführungsbeispiels der Erfindung nnd deren Weiterbildungen hervor.
Die F i g. 1 und 2 zeigen in schematischer Darstellung die Ausbildung von Grenzflächenladungen bei epi-■ taktischen Siliziumdünnschichten auf einem Substrat.
Die F i g. 1 zeigt in schematischer Darstellung eine auf einem Substrat 1 epitaktisch aufgewachsene Halblederschicht 2 Vorzugsv ei<e besieht dabei das Sub strat 1 aus Saphir oder Spinell und die Schicht 2 aus Silizium. Die an der Grenzfläche zwischen den Schichten I und 2 auftretenden Grenzflächeriladungen sind »inii 3 und 4 bezeichnet. Dabei befinden sich beispielsweise bei Jer Anordnung einer Siliziumdunnschicht auf Spinell die· negativen Grenzflächenladungen 4 in den oberflikhennahen Bereichen des Substrates 1 und die von diesen influenzierten positiven Grenzflächenladungen 3 in den oberfiächennahen, der Schicht 1 zugewandten Bereichen der Schicht 3.
trfmdungsgemäß wird nun vorgeschlagen, zur Kompensation jer an der Grenze zwischen dem Substrat 1 und der darauf epitaktisch aufgebrachten Siiiziumdünnsc'· cht 2 entstehenden Grenzflächenladungen die Halbleiterschicht 2 im Bereich der unteren Grenzfläche und gegebenenfalls auch im Substratkristall mit Dona tor- bzw. Akzeptoratomen zu dotieren. Dabei werden die Dotieratome vorzugsweise durch Ionenimplantation in dii- entsprechenden Bereiche eingebracht.
Auf diese Weise kann durch das Einbringen einer definiert« η Menge von Dotieratomen die Dichte der Grenzflächenladungen definiert eingestellt werden. Insbesondere ist es möglich, mit Hilfe des erfindungsgemäßen Verfahrens vorhandene Gren/flächenladungen zu kompensieren
Gemäß einer Ausgestaltung des erfindungsgemäßen Verfahrens werden die Dotieratome in einer genau definierten Dosis vor der Abscheidung der epkaktischen Siliziumdünnschicht 2 auf der Oberfläche des Substrates ( in die Oberfläche des Substr -tkristalles eingebracht Dabei bewirken die eingebrachten Dotieratome eine zu der in dem Substrat entstehenden Grenzflächcnladung entgegengesetzte Raumladung.
Wie in der Fi g. 2 .. ir^estellt. werden gemäß einer weiteren Ausgestaltung Jer Erfindung dir Dotieratome nach dem Abscheiden einer ersten dünnen epitaktischen Schicht 21 iiuf dem Substrat J in düse dünne Schicht 21 und in den Bereich der Gr-w.fliklu- /wi sehen dieser ersten Schicht und dem Substrat <mplan lic-rt. Dabei bc-trägt vorzugsweise die Dicke der ersten
S dünnen epitaktiseheii Schicht 0,2 μνη. Anschließend •vird die epitaklische Schicht 22 aufgewachsen und so weit verstärkt, bis die Dicke der Schichten 21 und 22 den vorgegebenen Wert erreicht.
Ein Vorteil dieser Ausgestaltung des erfindungige·
ίο mäßen Verfahrens besteht darin, da'3 eine Implantation der Dotieralome mit einem schmalen Profil im Bereu h der Grenzfläche mit geringer Energie erfolgen kann.
Gemäß einer weiteren Ausgestaltung des erlin;|jings gemäßen Vcifahrens werden die Dotieratome mn« der Fertigstellung der epitaktischen Siliziumdunnschicht ? auf das Substrat 1 mit n>.'. ,tiν hoher Energie bis in <Jcv Bereich de; Grenzfläche zu den Substrat implant en. Dabei kann das Einbringen der Dotieratome auch dann erfolgen, wenn die bei der Herstellung von Halbleiter· bauelementen nötigen Diffusionsprozesse bereits abgeschlossen sind.
Ein Vorteil dieser Ausgestaltung des erfindungsgemäßen Verfahrens besteht darin, daß das Herstellen der gesamten Epitaxieschicht 2 vor dem Einbringen der Dotieratome erfolgt. Erfolgt das Einbringen der Dotjeratome mit hilfe der Ionenimplantation, so ist die Menge der einzubringenden Dotieralome besonders gut fesilegbar. Außerdem werden auf diese Weise Hochtemperaiurprozesse, wie sie bei Diffusionsverfahren nötig sind, vermieden. Dadurch lassen sich Beschä-Jigungen der auf das Substrat ! aufgebrachten Siliziumdunnschicht 2 vermeiden.
Vorzugsweise werden als Dotierstoffe Phosphoriunen bzw. Borionen implantiert. Als Dotierstoffe sind außerdem vorzugsweise Stoffe mit einer geringen Diffusionskon/entration geeignet. Solche Stoffe sind beispielsweise Arsen und Indium.
Vorzugsweise werden zur Kompensation von Grenzflächenladungen bei einer Siliziumdiinnschicht auf Spinell Phosphorionen implantiert.
Bei einei Anordnung einer Siliziumdünnschicht auf Saphir entstehen in der Oberfläche des Sapfiirsubstrates positive Grenzflächenladungen. Diese positiven Grenzflächenladungen influenzieren in den oberflächennahen, dem Saphirsubstrat zugewandten Bereichen der Siliziumdünnschicht negative Grenzflächenladungen. Vorzugsweise werden zur Kompensation von Grenzflächenladungen bei einer solchen Anordnung Bononen implantiert.
Nach der Implantation werden die implantierten Bereiche aktiviert. Hierzu wird die Halbleiteranordnung erhitzt. Diese Temperung bewirkt, daß die implantierten Ionen, die zunächst elektrisch inaktive Zwischengifterplätze einnehmen, auf elektrisch aktive Giiterplatze übergehen. Vorzugsweise wird die Halbleiteranordnung etwa 10 bis 20 Minuten lang auf etwa 5000C erhitzt, wodurch die Aktivierung der implantierten Atome erfolgt.
Bei einer weiten.!. Ausgestaltung der Erfindung erfolgt die Dotierung der Grenzflächenbereiche mit Hilfe der Festkörperdiffusion, beispielsweise durch eine Fest kör[.erdiffusion aus dotierten Siliziumschichten oder beispielsweise aus einer dotierten SiOz-Scliicht. Auf diese Weise lassen sich die benötigten ;enngen Dotic·- rungen auch definiert einstellen.
Hierzu 1 Blatt Zeichnungen

Claims (13)

Patentansprüche:
1. Verfahren zur Kompensation von Gren/.flachenladungen bei epitaktisch auf ein cinkristallincs isolierendes Substrat aufgewachsenen Halbleiterschichten, wobei zur Kompensation Dotieralome eingebracht werden, dadurch gekennzeichnet, daß die Dotieraiome in das Gebiet der Grenzflüehenladungen vor der Abscheidung der epitaktischen Halbleiterschicht (2) auf dem Substrat (I) in die Oberfläche des Substrates (I) eingebracht werden (F i g. I).
2. Verfahren zur Kompensation von Grenzflächenladungen bei epitaktisch auf ein einkristallines isolierendes Substrat aufgewachsenen Halbleiterschichten, wobei zur Kompensation Dotieratome eingebracht werden, dadurch gekennzeichnet, daß die Dotieratome in «Jas Gebiet der Grenzflächenladungen nach der Abscheidung einer ersten dünnen epitaktischen Halbleiterschicht (21) in diese dünne CiSchjcht und in den Bereich der Grenzfläche zwischen dieser Schicht und dem Substrat eingebracht werden (Fig. 2).
3. Verfahren zur Kompensation von Grenzflächenladungen bei epitaktisch auf ein einkristaliines isolierendes Substrat aufgewachsenen Halblciterschichten, wobei zur Kompensation Dotieratome ; eingebracht werden, dadurch gekennzeichnet, daß die Dotieratome nach dem Abscheiden der gesamten epitaktischen Halbleiterschicht auf dem Substrat in den Bereich der Grenzfläche zwischen der epitaktischen Schicht und dem Substrat eingebrachi werden.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Dicke der ersten dünnen Schicht (21) etwa 0,2 μη\ beträgt.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Dotieratome nach den zur Herstellung von Halbleiterbauelementen notwendigen Diffusionsprozessen eingebracht werden.
b. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß als Halbleiterschithten Siliziumschichten auf ein Substrat aus Spinell oder Saphir aufgewachsen werden.
7. Verfahren nach einem der Ansprüche I bis 6, dadurch gekennzeichnet, daß als Dotieratome Borbzw. Phosphorionen eingebracht werden.
8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß als Dotieratome Arsen- bzw. Indiumionen eingebracht werden.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Einbringen der Dotierstoffe mit Hilfe der Ionenimplantation er folgt.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die implantierten Ionen durch Tempern aktiviert werden.
11. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Einbringen der Dotierstoffe mit Hilfe einer Festkörperdiffusion er- &> folgt.
12. Verfahren nach Anspruch 1 !,dadurch gekennzeichnet, daß als Quelle bei der Festkörperdiffusion ein dotierter Festkörper verv/endet wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß als dotierter Festkörper dotiertes S1O2 verwendet wird.
Die Erfindung bezieht sich auf ein Verrühren /ur Kompensation vun Grenzflächenladungen bei epitaktisch auf ein einkristaliines isolierendes Subsirai aufgewachsenen Halbleiterscbichten, wobei zur Kompensation Duiieratome eingebrachi werden.
In der älteren Patentanmeldung P 22 08 083.7 ist ein Verfahren :ur Herstellung von p-Kanai-Feldeffekttransistoren beschrieben. Bei solchen Feldeffekttransistoren treten an der Grenze zwischen dem Substrat aus Spinell und einer darauf aufgebrachten Siliziumschicht in dem Spineüsubstrat negative Ladungen auf. Dies führt da/u, daß innerhalb des Siliziumkörpers eine posi liv geladene Zone entsteht, welche eine elektrische Verbindung zwischen dem ρ ♦-dotierten Sourcc-Gebict und dem ρ+ -dotierten Drain-Gebiet des Siliziumkörpers darstellt. In der angegebenen Patentanmeldung wird nun vorgeschlagen, die bei der Aufbringung von Siliziumschichten auf Spinell entstehenden Grenzflachenladungen durch eine Temperung in Wasserstoff klein zu halten bzw. zu verringern.
Aus der Veröffentlichung »Journal of the Electrochemical Society«, Vol. 118, 1971, Heft 4, S. 640 bis 644 ist %, ?es bekannt, Verunreinigungen, die durch Wechselwir- V k'ung mit dem Substrat in eine I lalbleiterschicht, die auf dem Substrat aufgebracht ist, eingeführt werden, durch Dotieratome zu kompensieren. Dabei handelt es sich bei dem Substrat um einen nach dem Czochralski· Verfahren hergestellten Spinell-Kristall.
In der DT-OS 2 029 058 ist im Zusammenhang mit Feldeffekttransistoren ebenfalls das Problem der Ausbildung einer angereicherten Schicht an der Oberfläche eines SubstratgeLietcs unterhalb einer Isolierschicht angesprochen. Ais Schutz vor einer unerwünschten Kanalbildung, die durch diese angereicherte Schicht verursacht wird, wird die Anbringung einer Zone rings um den Transistor vorgeschlagen. Dabei soll die Dotie-Vungskonzentration dieser Zone größer als die de.«·. Kanalgebietes sein.
In der Veröffentlichung »Siemens Forschungs- und Enlwicklungsberich;e«, Bd. 1, Nr. 3/72, S. 307 bis 311 ist der Einfluß und das Verhalten von Grenzflachenzuständen an der Grenzfläche Silizium-Spinell und Silizium Saphir beschrieben. Dabei wird vorgeschlagen, bei Grenzflächen an Mg-Al-Spinell und Silizium eine weit gehende Kompensation dieser Grenzflächcnzustände durch eine gezielte Wasserstofftemperung zu erreichen. Bei Grenzflächen aus Saphir und Silizium führt eine gezielte Wassersiofftemperung jedoch nicht /um Erfolg.
Eine Aufgabe de,- Erfindung besteht darin. Verfahren anzugeben, mit deren Hilfe Grenzflächenladungen an der Grenzfläche zwischen einer Halbleitt schicht und einem darunter befindlichen Substrat definiert eingestellt bzw. kompensiert werden können, wobei sich diese Verfahren nicht auf Substrate aus Spinell beschrän kcn und wobei die Kompensation durch Verfahrensschritte vor, während oder nach der Abscheidung der Halbleiterschicht erreicht wird.
Diese Aufgabe wird durch wie eingangs angegebene Verfahren gelöst, dit erfindungsgemäß dadurch gekennzeichnet sind, daß die Dotieratome in das Gebiet der Grenzflächenladungen eingebracht werden. Dabei werden die Dotieratome vor der Abscheidung der epitaktischen Halbleiterschicht auf dem Substrat ir. die Oberfläche aes Substrates oder nach der Abscheidung einer ersten dünnen cpitakliichen Halbleiicrschicht in diese dünne Schicht und in den Bereich der Grenzfläche zwischen dieser Schicht und dem Substrat oder
DE2344320A 1973-09-03 1973-09-03 Verfahren zur Kompensation von Grenzflächenladungen bei epitaktisch auf ein Substrat aufgewachsenen Siliziumdünnschichten Expired DE2344320C2 (de)

Priority Applications (15)

Application Number Priority Date Filing Date Title
DE2344320A DE2344320C2 (de) 1973-09-03 1973-09-03 Verfahren zur Kompensation von Grenzflächenladungen bei epitaktisch auf ein Substrat aufgewachsenen Siliziumdünnschichten
GB3309174A GB1465830A (en) 1973-09-03 1974-07-26 Reducing boundary charges in semiconductor layers grown on a substrate
AT640174A AT340480B (de) 1973-09-03 1974-08-05 Verfahren zur kompensation von grenzflachenladungen bei epitaktisch auf ein substrat aufgewachsenen siliziumdunnschichten
IE1650/74A IE39656B1 (en) 1973-09-03 1974-08-06 Improvements in or relating to reducing boundary charges in semiconductor layers grown on a substrate
NL7410851A NL7410851A (nl) 1973-09-03 1974-08-13 Werkwijze voor het compenseren van grensvlak- ladingen bij epitaxiaal op een substraat aange- groeide dunne lagen van silicium.
US498476A US3909307A (en) 1973-09-03 1974-08-19 Process for compensating boundary charges in silicon thin layers epitaxially grown on a substrate
CH1131974A CH570044A5 (de) 1973-09-03 1974-08-20
FR7429151A FR2242777B1 (de) 1973-09-03 1974-08-26
JP49099824A JPS5931222B2 (ja) 1973-09-03 1974-08-30 絶縁基板上に成長させた半導体層における境界面電荷を補償するための方法
SE7411020A SE392782B (sv) 1973-09-03 1974-08-30 Forfarande for kompensation av ytladdningar hos pa ett isolerande substrat odlade halvledarskikt
CA208,240A CA1044577A (en) 1973-09-03 1974-08-30 Process for epitaxially growing silicon thin layers
DK461074A DK461074A (de) 1973-09-03 1974-08-30
LU70843A LU70843A1 (de) 1973-09-03 1974-09-03
BE148166A BE819487A (fr) 1973-09-03 1974-09-03 Procede pour la compensation des charges interfaciales dans le cas de couches minces de silicium formees par croissance epitaxiale sur un substrat
IT26877/74A IT1020412B (it) 1973-09-03 1974-09-03 Procedimento per compensare cari che limitofe in strati sottili di silicio cresciuti per deposizione epitassiale su un substrato

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2344320A DE2344320C2 (de) 1973-09-03 1973-09-03 Verfahren zur Kompensation von Grenzflächenladungen bei epitaktisch auf ein Substrat aufgewachsenen Siliziumdünnschichten

Publications (2)

Publication Number Publication Date
DE2344320B1 DE2344320B1 (de) 1974-11-07
DE2344320C2 true DE2344320C2 (de) 1975-06-26

Family

ID=5891465

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2344320A Expired DE2344320C2 (de) 1973-09-03 1973-09-03 Verfahren zur Kompensation von Grenzflächenladungen bei epitaktisch auf ein Substrat aufgewachsenen Siliziumdünnschichten

Country Status (15)

Country Link
US (1) US3909307A (de)
JP (1) JPS5931222B2 (de)
AT (1) AT340480B (de)
BE (1) BE819487A (de)
CA (1) CA1044577A (de)
CH (1) CH570044A5 (de)
DE (1) DE2344320C2 (de)
DK (1) DK461074A (de)
FR (1) FR2242777B1 (de)
GB (1) GB1465830A (de)
IE (1) IE39656B1 (de)
IT (1) IT1020412B (de)
LU (1) LU70843A1 (de)
NL (1) NL7410851A (de)
SE (1) SE392782B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931224B2 (ja) * 1974-02-18 1984-07-31 日本電気株式会社 半導体装置
JPS5716499B2 (de) * 1974-05-27 1982-04-05
US4183134A (en) * 1977-02-15 1980-01-15 Westinghouse Electric Corp. High yield processing for silicon-on-sapphire CMOS integrated circuits
FR2380637A1 (fr) * 1977-02-15 1978-09-08 Westinghouse Electric Corp Procede de traitement de circuits integres cmos et circuits obtenus
US4149906A (en) * 1977-04-29 1979-04-17 International Business Machines Corporation Process for fabrication of merged transistor logic (MTL) cells
JPS5466767A (en) * 1977-11-08 1979-05-29 Fujitsu Ltd Manufacture for sos construction
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
US4330343A (en) * 1979-01-04 1982-05-18 The United States Of America As Represented By The Secretary Of The Navy Refractory passivated ion-implanted GaAs ohmic contacts
US4459159A (en) * 1982-09-29 1984-07-10 Mara William C O Method for making semi-insulating substrate by post-process heating of oxygenated and doped silicon
US4509990A (en) * 1982-11-15 1985-04-09 Hughes Aircraft Company Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates
JPS59159563A (ja) * 1983-03-02 1984-09-10 Toshiba Corp 半導体装置の製造方法
US4732867A (en) * 1986-11-03 1988-03-22 General Electric Company Method of forming alignment marks in sapphire
US4766482A (en) * 1986-12-09 1988-08-23 General Electric Company Semiconductor device and method of making the same
US5453153A (en) * 1987-11-13 1995-09-26 Kopin Corporation Zone-melting recrystallization process
US5244819A (en) * 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3520741A (en) * 1967-12-18 1970-07-14 Hughes Aircraft Co Method of simultaneous epitaxial growth and ion implantation
US3658586A (en) * 1969-04-11 1972-04-25 Rca Corp Epitaxial silicon on hydrogen magnesium aluminate spinel single crystals
US3582410A (en) * 1969-07-11 1971-06-01 North American Rockwell Process for producing metal base semiconductor devices
US3767483A (en) * 1970-05-11 1973-10-23 Hitachi Ltd Method of making semiconductor devices

Also Published As

Publication number Publication date
SE7411020L (de) 1975-03-04
JPS5931222B2 (ja) 1984-07-31
FR2242777B1 (de) 1979-01-05
DE2344320B1 (de) 1974-11-07
BE819487A (fr) 1974-12-31
US3909307A (en) 1975-09-30
LU70843A1 (de) 1975-01-02
IT1020412B (it) 1977-12-20
SE392782B (sv) 1977-04-18
FR2242777A1 (de) 1975-03-28
AT340480B (de) 1977-12-12
ATA640174A (de) 1977-04-15
IE39656B1 (en) 1978-12-06
IE39656L (en) 1975-03-03
GB1465830A (en) 1977-03-02
CA1044577A (en) 1978-12-19
DK461074A (de) 1975-05-05
NL7410851A (nl) 1975-03-05
JPS5056184A (de) 1975-05-16
CH570044A5 (de) 1975-11-28

Similar Documents

Publication Publication Date Title
DE2344320C2 (de) Verfahren zur Kompensation von Grenzflächenladungen bei epitaktisch auf ein Substrat aufgewachsenen Siliziumdünnschichten
DE3888883T2 (de) Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht.
DE19646927C2 (de) Verfahren zum Herstellen eines flachen Übergangs einer Halbleitervorrichtung
DE2437430A1 (de) Verfahren zur herstellung monokristalliner niedrigtemperatur-epitaxialbereiche durch umwandlung aus einer amorphen schicht
EP1816672B1 (de) Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
DE69033736T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112004002373B4 (de) Verfahren zur Herstellung einer CMOS-Vorrichtung sowie CMOS-Vorrichtung mit Strained-Transistor-Integration für CMOS
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE3853351T2 (de) Siliciumcarbidsperre zwischen einem Siliciumsubstrat und einer Metallschicht.
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE2524263A1 (de) Verfahren zum herstellen von feldeffekt-transistoranordnungen mit isoliertem gatter
DE102013204275B4 (de) Halbleiteranordnung
DE102008027521B4 (de) Verfahren zum Herstellen einer Halbleiterschicht
DE102008022502B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE102007016085A1 (de) Verfahren zur Herstellung einer SIC-Halbleitervorrichtung
DE102011004247A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE102011002398A1 (de) Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE2005271C3 (de) Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat
DE2444107A1 (de) Verfahren zum eindiffundieren von fremdstoffen in nitrid-halbleiterkristalle
DE112010002747B4 (de) Verfahren zur Herstellung eines Siliziumepitaxialwafers
DE102017121693A1 (de) Dotierungsverfahren
DE2523379C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung
DE69133527T2 (de) Verfahren zur Herstellung Feld-Effekt-Transistoren mit isoliertem Gate
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE2742385A1 (de) Verbundbauelement mit einer epitaxial aufgewachsenen silizium-insel

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee